DE212020000807U1 - Schaltungsmodul und RFID-Etikett - Google Patents

Schaltungsmodul und RFID-Etikett Download PDF

Info

Publication number
DE212020000807U1
DE212020000807U1 DE212020000807.8U DE212020000807U DE212020000807U1 DE 212020000807 U1 DE212020000807 U1 DE 212020000807U1 DE 212020000807 U DE212020000807 U DE 212020000807U DE 212020000807 U1 DE212020000807 U1 DE 212020000807U1
Authority
DE
Germany
Prior art keywords
substrate
conductor
rfic
terminal electrode
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE212020000807.8U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of DE212020000807U1 publication Critical patent/DE212020000807U1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G06K19/07752—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna using an interposer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07777—Antenna details the antenna being of the inductive type
    • G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126—Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Details Of Aerials (AREA)

Abstract

Ein Schaltungsmodul, das folgende Merkmale aufweist:
ein Substrat mit einer ersten Oberfläche und einer zweiten Oberfläche, die einander gegenüberliegen;
eine IC, die auf der ersten Oberfläche des Substrats befestigt ist;
eine Schaltung, die auf der ersten Oberfläche und der zweiten Oberfläche des Substrats mit einer Leiterstruktur vorgesehen ist, die durch Wärmeaushärtung von leitfähiger Paste erhalten wurde und die zwischen die IC und eine externe Schaltung geschaltet ist; und
eine Blindleiterstruktur, die durch Wärmeaushärtung der leitenden Paste erhalten wird, die auf zumindest einer der ersten Oberfläche oder der zweiten Oberfläche des Substrats vorgesehen ist und die das Gleichgewicht der leitfähigen Paste auf der ersten Oberfläche und der zweiten Oberfläche des Substrats erhält.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf ein Schaltungsmodul und ein RFID (Radio Frequency Identifier)-Etikett, welches das Schaltungsmodul umfasst.
  • Beschreibung der verwandten Technik
  • Patentdokument 1 offenbart ein RFIC-Modul, das mit einem Leiter zu koppeln ist, der als Antenne dient. Das RFIC-Modul umfasst ein Substrat, einen RFIC-Chip, der in dem Substrat befestigt ist, und eine Anpassungsschaltung durch eine Mehrzahl von Spulen, die mit dem RFIC-Chip verbunden ist.
  • Referenzliste
  • Patentliteratur
  • Patentliteratur 1: Internationale Veröffentlichung Nr. 2016/084658
  • Kurze Zusammenfassung
  • Technisches Problem
  • In einem Fall, in dem das RFIC-Modul mit der in Patentliteratur 1 offenbarten Struktur so konstruiert ist, dass es in Größe und Dicke reduziert werden kann, treten Änderungen der elektrischen Eigenschaften, wie unerwünschte Strahlung und unerwünschte Kopplung, aufgrund der Nähe der Mehrzahl von den in dem RFIC-Modul umfassten Spulen auf, und ein Erfinder hat auch festgestellt, dass die Flachheit des Substrats des RFIC-Moduls dazu neigt, sich zu verschlechtern. Das liegt daran, dass es schwierig wird, das Gleichgewicht einer Leiterstruktur herzustellen, die auf Hauptoberflächen des Substrats bereitgestellt ist, die einander gegenüberliegen, wenn das Substrat in seiner Größe reduziert wird. Mit anderen Worten, bei einem Schritt, in dem die Leiterstruktur auf dem Substrat gebildet wird, kommt es zwischen der ersten Oberfläche und der zweiten Oberfläche des Substrats zu einem nicht ausgeglichenen Verhalten, z. B. zu einer Kontraktion des Substrats und der Leiterstruktur, und das Substrat neigt in signifikanter Weise dazu, sich zu einer Seite zu verziehen. Hinzu kommt, dass wenn die Abweichung in der Verteilung der Leiterdichte und Leiterspärlichkeit in einer planaren Richtung erhöht wird, die partielle Verformung des Substrats signifikanter wird.
  • Das Substrat des RFIC-Moduls verzieht oder verformt sich wie oben beschrieben, was die Befestigung des RFIC-Moduls an dem flexiblen Substrat, auf dem eine Antennenleiterstruktur vorgesehen ist, erschweren oder einen Verbindungsfehler verursachen kann.
  • Das oben beschriebene Verziehen und die Verformung des Substrats treten nicht nur bei dem RFIC-Modul auf, sondern auch bei einem allgemeinen Schaltungsmodul, bei dem eine Schaltung durch eine Leiterstruktur auf dem Substrat vorgesehen ist und auf dem eine IC befestigt ist.
  • In Anbetracht der vorstehenden Ausführungen sehen beispielhafte Ausführungsbeispiele der vorliegenden Erfindung ein Schaltungsmodul, das ein Verziehen und eine Verformung eines Substrats reduziert, sowie ein RFID-Etikett vor, welches das Schaltungsmodul umfasst.
  • Lösung des Problems
  • Ein Schaltungsmodul gemäß der vorliegenden Erfindung umfasst ein Substrat mit einer ersten Oberfläche und einer zweiten Oberfläche, die einander gegenüberliegen, eine IC, die auf der ersten Oberfläche des Substrats befestigt ist, eine Schaltung, die auf der ersten Oberfläche und der zweiten Oberfläche des Substrats mit einer Leiterstruktur vorgesehen ist, die durch Wärmeaushärtung einer leitfähigen Paste erhalten wird und die zwischen die IC und eine externe Schaltung geschaltet ist, und eine Blindleiterstruktur, die durch Wärmeaushärtung der leitfähigen Paste erhalten wird, die auf zumindest einer der ersten Oberfläche oder der zweiten Oberfläche des Substrats vorgesehen ist und die das Gleichgewicht der leitfähigen Paste auf der ersten Oberfläche und der zweiten Oberfläche des Substrats erhält.
  • Daneben umfasst ein RFID-Etikett (bzw. -Tag) gemäß der vorliegenden Erfindung eine Antenne, die zwei Leiterstrukturen umfasst, die auf einem flexiblen isolierenden Film vorgesehen sind, und ein Schaltungsmodul, das auf dem isolierenden Film befestigt ist und das mit der Antenne verbunden oder kombiniert ist, und das Schaltungsmodul umfasst ein Substrat, das eine erste Oberfläche und eine zweite Oberfläche umfasst, die einander gegenüberliegen, eine RFIC, die auf der ersten Oberfläche des Substrats befestigt ist, eine Impedanzanpassungsschaltung, die auf der ersten Oberfläche und der zweiten Oberfläche des Substrats mit einer Leiterstruktur vorgesehen ist, die durch Wärmeaushärtung einer leitfähigen Paste erhalten wird und die zwischen die RFIC und eine externe Schaltung geschaltet ist, und eine Blindleiterstruktur, die durch Wärmeaushärtung der leitfähigen Paste erhalten wird, die auf zumindest einer der ersten Oberfläche oder der zweiten Oberfläche des Substrats vorgesehen ist und die das Gleichgewicht der leitfähigen Paste auf der ersten Oberfläche und der zweiten Oberfläche des Substrats erhält.
  • Vorteilhafte Wirkungen der Offenbarung
  • Gemäß der vorliegenden Erfindung können ein Schaltungsmodul, das ein Verziehen und eine Verformung eines Substrats reduziert, und ein RFID-Etikett, welches das Schaltungsmodul umfasst, erhalten werden.
  • Figurenliste
    • 1 ist eine Draufsicht, die eine Leiterstruktur zeigt, die auf einem Substrat 1 eines RFIC-Moduls 101 gemäß einem ersten beispielhaften Ausführungsbeispiel vorgesehen ist.
    • 2 ist eine Querschnittsansicht des RFIC-Moduls 101 entlang einer Linie X-X in 1.
    • Ein oberer Abschnitt von 3 ist eine Draufsicht bei einem Herstellungsschritt des RFIC-Moduls 101 und ein unterer Abschnitt von 3 ist eine Querschnittsansicht entlang einer Linie X-X in dem oberen Abschnitt.
    • 4 ist eine Querschnittsansicht bei einem Schritt nach dem in 3 gezeigten Schritt.
    • 5 ist ein schematisches Diagramm, das einen Schritt eines Aufschmelzlötens zeigt.
    • 6(A) ist eine Querschnittsansicht nach der Durchführung des Aufschmelzlötens des RFIC-Moduls gemäß dem vorliegenden beispielhaften Ausführungsbeispiel. 6(B) ist eine Querschnittsansicht nach der Durchführung des Aufschmelzlötens eines herkömmlichen RFIC-Moduls wie in dem Vergleichsbeispiel.
    • 7 ist eine Draufsicht, die eine Leiterstruktur zeigt, die auf einem Substrat 1 eines RFIC-Moduls 102 gemäß einem zweiten beispielhaften Ausführungsbeispiel vorgesehen ist.
    • 8 ist eine Querschnittsansicht des RFIC-Moduls 102 entlang einer Linie X-X in 7.
    • 9 ist eine Draufsicht, die eine Leiterstruktur zeigt, die auf einem Substrat 1 eines RFIC-Moduls 103 gemäß einem dritten beispielhaften Ausführungsbeispiel vorgesehen ist.
    • 10 ist eine Querschnittsansicht des RFIC-Moduls 103 entlang einer Linie X-X in 9.
    • 11 ist eine Draufsicht, die eine Leiterstruktur zeigt, die auf einem Substrat 1 eines RFIC-Moduls 104 gemäß einem vierten beispielhaften Ausführungsbeispiel vorgesehen ist.
    • 12 ist eine Querschnittsansicht des RFIC-Moduls 104 entlang einer Linie X-X in 11.
    • 13(A) ist eine Draufsicht eines RFID-Etiketts 201 gemäß einem fünften beispielhaften Ausführungsbeispiel. 13(B) ist eine vergrößerte Draufsicht eines Abschnitts, auf dem ein RFIC-Modul 101 befestigt ist, das in dem RFID-Etikett 201 umfasst ist.
  • Beschreibung der beispielhaften Ausführungsbeispiele
  • Erstes beispielhaftes Ausführungsbeispiel
  • 1 ist eine Draufsicht, die eine Leiterstruktur zeigt, die auf einem Substrat 1 eines RFIC-Moduls 101 gemäß einem ersten beispielhaften Ausführungsbeispiel vorgesehen ist. In 1 ist ein oberer Abschnitt eine Draufsicht auf die Leiterstruktur, die auf einer oberen Oberfläche des Substrats 1 vorgesehen ist, und der untere Abschnitt von 1 ist eine Draufsicht der Leiterstruktur, die auf einer unteren Oberfläche des Substrats 1 vorgesehen ist.
  • Die obere Oberfläche des Substrats 1 ist vorgesehen mit einer RFIC-seitigen ersten Anschlusselektrode 31, einer RFIC-seitigen zweiten Anschlusselektrode 32, einer Leiterstruktur L11, die ein Hauptteil eines ersten Induktors L1 ist, und eine Leiterstruktur L21, die ein Hauptteil eines zweiten Induktors L2 ist. Die RFIC-seitige erste Anschlusselektrode 31 ist mit einem ersten Ende der Leiterstruktur L11 verbunden und die RFIC-seitige zweite Anschlusselektrode 32 ist mit einem ersten Ende der Leiterstruktur L21 verbunden. Ferner ist die obere Oberfläche des Substrats 1 mit einer Mehrzahl von Blindleiterstrukturen DP1 und DP2 versehen. Diese Leiterstrukturen sind Strukturen, die durch Wärmeaushärtung einer leitfähigen Paste erhalten werden.
  • Die untere Oberfläche des Substrats 1 ist mit einer antennenseitigen ersten Anschlusselektrode 11 und einer antennenseitigen zweiten Anschlusselektrode 12 vorgesehen, die kapazitiv mit Leiterstrukturen einer Antenne gekoppelt sind, die auf einem anderen Substrat bereitgestellt ist. Daneben ist die untere Oberfläche des Substrats 1 mit einer Leiterstruktur L12 vorgesehen, die ein Teil des ersten Induktors L1 ist, einer Leiterstruktur L22, die ein Teil des zweiten Induktors L2 ist, einer Leiterstruktur eines dritten Induktors L3, einer Leiterstruktur eines vierten Induktors L4 und einer Leiterstruktur (eine von einer doppeltgestrichelten Linie umgebene Leiterstruktur) eines fünften Induktors L5. Diese Leiterstrukturen sind ebenfalls Strukturen, die durch Wärmeaushärtung einer leitfähigen Paste erhalten werden.
  • Ein erstes Ende der Leiterstruktur L12, die der Teil des ersten Induktors L1 ist, und ein erstes Ende der Leiterstruktur des dritten Induktors L3 sind mit der antennenseitigen ersten Anschlusselektrode 11 verbunden. In ähnlicher Weise sind ein erstes Ende der Leiterstruktur L22, die der Teil des zweiten Induktors L2 ist, und ein erstes Ende der Leiterstruktur des vierten Induktors L4 mit der antennenseitigen zweiten Anschlusselektrode 12 verbunden. Die Leiterstruktur des fünften Induktors L5 ist zwischen ein zweites Ende der Leiterstruktur des dritten Induktors L3 und ein zweites Ende der Leiterstruktur des vierten Induktors L4 geschaltet.
  • Ein zweites Ende der Leiterstruktur L12 des ersten Induktors L1 und ein zweites Ende der Leiterstruktur L11 des Hauptteils des ersten Induktors L1 sind durch einen Zwischenschichtverbindungsleiter V1 miteinander verbunden. In ähnlicher Weise sind ein zweites Ende der Leiterstruktur L22 des zweiten Induktors L2 und ein zweites Ende der Leiterstruktur L21 des Hauptteils des zweiten Induktors L2 durch einen Zwischenschichtverbindungsleiter V2 miteinander verbunden. Ferner sind die Blindleiterstruktur DP1 und die antennenseitige erste Anschlusselektrode 11 durch einen Zwischenschichtverbindungsleiter V0 miteinander verbunden und die Blindleiterstruktur DP2 und die antennenseitige zweite Anschlusselektrode 12 sind durch den Zwischenschichtverbindungsleiter V0 miteinander verbunden.
  • Eine RFIC 2 ist an der RFIC-seitigen ersten Anschlusselektrode 31 und der RFIC-seitigen zweiten Anschlusselektrode 32 befestigt. Mit anderen Worten, ein Anschluss 21 der RFIC 2 ist mit der RFIC-seitigen ersten Anschlusselektrode 31 verbunden und ein Anschluss 22 der RFIC 2 ist mit der RFIC-seitigen zweiten Anschlusselektrode 32 verbunden.
  • Die Leiterstruktur L11 des ersten Induktors L1 und der dritte Induktor L3 sind jeweils auf verschiedenen Schichten des Substrats 1 vorgesehen und in einer solchen Beziehung angeordnet, dass sich die Spulenöffnungen gegenseitig überlappen. In ähnlicher Weise sind die Leiterstruktur L21 des zweiten Induktors L2 und der vierte Induktor L4 jeweils auf verschiedenen Schichten des Substrats 1 vorgesehen und in einer solchen Beziehung angeordnet, dass sich die Spulenöffnungen gegenseitig überlappen. Dann sind der zweite Induktor L2 und der vierte Induktor L4 sowie der erste Induktor L1 und der dritte Induktor L3 in einer solchen Positionsbeziehung angeordnet, dass sie zwischen einer Befestigungsposition der RFIC 2 entlang der Oberfläche des Substrats 1 eingefügt sind.
  • 2 ist eine Querschnittsansicht des RFIC-Moduls 101 entlang einer Linie X-X in 1. Dieses RFIC-Modul 101 umfasst das Substrat 1 und die RFIC 2, die auf dem Substrat 1 zu befestigen ist. Das Substrat 1 ist z. B. ein flexibles Substrat, das Polyimid oder dergleichen enthält. Die obere Oberfläche (eine erste Oberfläche S1) des Substrats 1, auf welcher die RFIC 2 befestigt ist, ist mit einem Schutzfilm 3 bedeckt. Der Schutzfilm 3 kann ein Heißschmelzmittel, z. B. ein Elastomer, wie Polyurethan und Ethylenvinylacetat (EVA), oder ein wärmehärtbares Harz enthalten. Die untere Oberfläche (eine zweite Oberfläche S2) des Substrats 1 ist mit einem Deckschichtfilm 4 versehen. Der Deckschichtfilm 4 ist z. B. eine Polyimid-Folie. Daher sind das gesamte Substrat 1, der Schutzfilm 3 und der Deckschichtfilm 4 flexibel und somit ist das RFIC-Modul 101 als Ganzes flexibel.
  • Die Blindleiterstrukturen DP1 und DP2 auf der ersten Oberfläche S1 des Substrats 1 sind an einer Position vorgesehen, die der antennenseitigen ersten Anschlusselektrode 11 und der antennenseitigen zweiten Anschlusselektrode 12 auf der zweiten Oberfläche S2 des Substrats 1 zugewandt ist, so dass das Substrat 1 dazwischenliegt.
  • Der obere Abschnitt von 3 ist eine Draufsicht bei einem Herstellungsschritt des RFIC-Moduls 101 und der untere Abschnitt von 3 ist eine Querschnittsansicht entlang einer Linie X-X in dem oberen Abschnitt. 4 ist eine Querschnittsansicht in einem Schritt nach dem in 3 gezeigten Schritt.
  • Das RFIC-Modul 101 wird durch die folgenden Schritte hergestellt.
  • (1) Wie in 3 gezeigt, werden eine antennenseitige erste Anschlusselektrode 11, eine antennenseitige zweite Anschlusselektrode 12 und Leiterstrukturen, wie die Blindleiterstrukturen DP1 und DP2, auf einem breiten und länglichen Substrat 1 bereitgestellt. Diese Leiterstrukturen werden durch Siebdrucken von Kupferpaste auf das Substrat 1 und Aushärten der Kupferpaste durch Erhitzen bereitgestellt.
  • (2) Eine Lötpaste wird durch Siebdrucken an einer Stelle aufgebracht, an der die RFIC 2 befestigt ist.
  • (3) Die RFIC 2 wird befestigt und das Aufschmelzlöten wird durchgeführt.
  • (4) Wie in 4 gezeigt, wird der Deckschichtfilm 4 angebracht.
  • (5) Wie in 4 gezeigt, wird der Schutzfilm 3 abgedeckt.
  • (6) Das Substrat wird in jede RFIC-Moduleinheit unterteilt.
  • Herkömmlicherweise kann sich das Substrat 1 während des Aufschmelzlötens in dem obigen Schritt (3) im Fall von unterschiedlichen Schrumpfraten auf der ersten Oberfläche S1 und der zweiten Oberfläche S2 des Substrats 1 verzogen haben.
  • 5 ist ein schematisches Diagramm, das einen Schritt des Aufschmelzlötens zeigt. Die RFIC 2 ist auf dem Substrat 1 befestigt, das auf einer Trägerplatte 9 liegt, und wird dem Aufschmelzlöten unterzogen, indem sie durch einen Aufschmelzofen geführt wird.
  • 6(A) ist eine Querschnittsansicht nach Durchführung des Aufschmelzlötens des RFIC-Moduls gemäß dem vorliegenden beispielhaften Ausführungsbeispiel. 6(B) ist eine Querschnittsansicht nach der Durchführung des Aufschmelzlötens eines herkömmlichen RFIC-Moduls wie in dem Vergleichsbeispiel.
  • In dem in 6(B) gezeigten Beispiel ist eine Bildungsrate der Leiterstruktur, die auf der zweiten Oberfläche S2 des Substrats 1 vorgesehen ist, höher als eine Bildungsrate der Leiterstruktur, die auf der ersten Oberfläche S1 des Substrats 1 vorgesehen ist, so dass sich, wie in 6(B) gezeigt, das Substrat 1 in dem Schritt des Aufschmelzlötens mit der ersten Oberfläche S1, die ausgenommen ist, und der zweiten Oberfläche S2, die vorsteht, verzieht. Daher wird die RFIC 2 befestigt, während ein Anschluss der RFIC 2 angehoben wird.
  • Gemäß dem vorliegenden beispielhaften Ausführungsbeispiel, wie in 6(A) gezeigt, mit den Blindleiterstrukturen DP1 und DP2, die auf der ersten Oberfläche S1 des Substrats 1 vorgesehen sind, ist die Bildungsrate der Leiterstrukturen auf der zweiten Oberfläche S2 des Substrats 1 im Wesentlichen gleich der Bildungsrate der Leiterstrukturen auf der ersten Oberfläche S1 des Substrats 1. Daher verzieht sich, wie in 6(A) gezeigt, das Substrat 1 nicht und behält seine Flachheit bei.
  • Zweites beispielhaftes Ausführungsbeispiel
  • Ein zweites beispielhaftes Ausführungsbeispiel zeigt ein RFIC-Modul mit einer anderen Konfiguration einer Blindleiterstruktur als in dem ersten beispielhaften Ausführungsbeispiel.
  • 7 ist eine Draufsicht, die eine Leiterstruktur zeigt, die auf einem Substrat 1 eines RFIC-Moduls 102 gemäß dem zweiten beispielhaften Ausführungsbeispiel vorgesehen ist. In 7 ist ein oberer Abschnitt eine Draufsicht auf die Leiterstruktur, die auf einer oberen Oberfläche des Substrats 1 vorgesehen ist, und der untere Teil von 7 ist eine Draufsicht der Leiterstruktur, die auf einer unteren Oberfläche des Substrats 1 vorgesehen ist.
  • Die obere Oberfläche des Substrats 1 ist mit einer RFIC-seitigen ersten Anschlusselektrode 31, einer RFIC-seitigen zweiten Anschlusselektrode 32, einer Leiterstruktur L11, die ein Hauptteil eines ersten Induktors L1 ist, und einer Leiterstruktur L21, die ein Hauptteil eines zweiten Induktors L2 ist, vorgesehen. Die RFIC-seitige erste Anschlusselektrode 31 ist mit einem ersten Ende der Leiterstruktur L11 verbunden und die RFIC-seitige zweite Anschlusselektrode 32 ist mit einem ersten Ende der Leiterstruktur L21 verbunden. Darüber hinaus ist die erste Oberfläche S1 des Substrats 1 mit einer Mehrzahl von Blindleiterstrukturen DP1 und DP2 vorgesehen. Diese Leiterstrukturen sind Strukturen, die durch Wärmeaushärtung von leitfähiger Paste erhalten werden.
  • Die untere Oberfläche des Substrats 1 ist vorgesehen mit einer antennenseitigen ersten Anschlusselektrode 11 und einer antennenseitigen zweiten Anschlusselektrode 12, die kapazitiv mit Leiterstrukturen einer Antenne, die auf einem anderen Substrat vorgesehen ist, gekoppelt sind. Daneben ist die untere Oberfläche des Substrats 1 mit der Leiterstruktur L12 vorgesehen, die ein Teil des ersten Induktors L1 ist, einer Leiterstruktur L22, die ein Teil des zweiten Induktors L2 ist, einer Leiterstruktur eines dritten Induktors L3, einer Leiterstruktur eines vierten Induktors L4 und einer Leiterstruktur eines fünften Induktors L5. Diese Leiterstrukturen sind ebenfalls Strukturen, die durch Wärmeaushärtung der leitfähigen Paste erhalten werden.
  • Die RFIC 2 ist auf der RFIC-seitigen ersten Anschlusselektrode 31 und der RFIC-seitigen zweiten Anschlusselektrode 32 befestigt.
  • 8 ist eine Querschnittsansicht des RFIC-Moduls 102 entlang einer Linie X-X in 7. Das Substrat 1 ist z. B. ein flexibles Substrat, das Polyimid oder dergleichen enthält. Die obere Oberfläche (die erste Oberfläche S1) des Substrats 1, auf welcher die RFIC 2 befestigt ist, ist mit einem Schutzfilm 3 bedeckt. Die untere Oberfläche (die zweite Oberfläche S2) des Substrats 1 ist mit einem Deckschichtfilm 4 vorgesehen.
  • Die Blindleiterstrukturen DP1 und DP2 auf der ersten Oberfläche S1 des Substrats 1 sind an einer Position vorgesehen, die der antennenseitigen ersten Anschlusselektrode 11 und der antennenseitigen zweiten Anschlusselektrode 12 auf der zweiten Oberfläche S2 des Substrats 1 zugewandt ist, so dass das Substrat 1 dazwischenliegt. Im Gegensatz zu dem in dem ersten beispielhaften Ausführungsbeispiel gezeigten RFIC-Modul 101 sind die Blindleiterstrukturen DP1 und DP2 auf der ersten Oberfläche S1 des Substrats 1 vorgesehen und weder mit der antennenseitigen ersten Anschlusselektrode 11 noch mit der antennenseitigen zweiten Anschlusselektrode 12 verbunden. Kurz gesagt sind die Blindleiterstrukturen unabhängig von anderen Leiterstrukturen.
  • Wie in dem vorliegenden beispielhaften Ausführungsbeispiel gezeigt, sind die auf der ersten Oberfläche S1 des Substrats 1 vorgesehenen Blindleiterstrukturen DP1 und DP2 selbst dann, wenn ein Zwischenschichtverbindungsleiter nicht mit den Blindleiterstrukturen DP1 und DP2 verbunden ist, in der Lage, die Bildungsrate der auf der zweiten Oberfläche S2 des Substrats 1 vorgesehenen Leiterstrukturen und die Bildungsrate der auf der ersten Oberfläche S1 des Substrats vorgesehenen Leiterstruktur im Wesentlichen anzugleichen, was es dem Substrat 1 ermöglicht, eine Flachheit ohne Verformen nach dem Aufschmelzlöten beizubehalten.
  • Drittes beispielhaftes Ausführungsbeispiel
  • Ein drittes beispielhaftes Ausführungsbeispiel zeigt ein RFIC-Modul mit einer anderen Konfiguration einer Blindleiterstruktur als in dem ersten und zweiten beispielhaften Ausführungsbeispiel.
  • 9 ist eine Draufsicht, die eine Leiterstruktur zeigt, die auf einem Substrat 1 eines RFIC-Moduls 103 gemäß dem dritten beispielhaften Ausführungsbeispiel vorgesehen ist. In 9 ist ein oberer Abschnitt eine Draufsicht der Leiterstruktur, die auf einer oberen Oberfläche des Substrats 1 vorgesehen ist, und der untere Abschnitt von 9 ist eine Draufsicht der Leiterstruktur, die auf einer unteren Oberfläche des Substrats 1 vorgesehen ist. Daneben ist 10 eine Querschnittsansicht des RFIC-Moduls 103 entlang einer Linie X-X in 9.
  • Die erste Oberfläche S1 des Substrats 1 ist mit einer Mehrzahl von Blindleiterstrukturen DP21 und DP22 vorgesehen. Die zweite Oberfläche S2 des Substrats 1 ist mit einer Mehrzahl von Blindleiterstrukturen DP11 und DP12 vorgesehen. Die Blindleiterstruktur DP21 und die Blindleiterstruktur DP11 sind durch einen Zwischenschichtverbindungsleiter V0 miteinander verbunden und die Blindleiterstruktur DP22 und die Blindleiterstruktur DP12 sind durch den Zwischenschichtverbindungsleiter V0 miteinander verbunden. Andere Konfigurationen sind die gleichen wie die in dem zweiten beispielhaften Ausführungsbeispiel beschriebenen Konfigurationen des RFIC-Moduls 102.
  • Ein durch die Blindleiterstruktur DP11 und DP21 und den Zwischenschichtverbindungsleiter V0 konfigurierter Leiter ist ein von anderen Leitern unabhängiger Blindleiter. In ähnlicher Weise ist eine durch die Blindleiterstruktur DP12 und DP22 und den Zwischenschichtverbindungsleiter V0 konfigurierter Leiter ein von anderen Leitern unabhängiger Blindleiter.
  • Wie in dem vorliegenden beispielhaften Ausführungsbeispiel gezeigt, erhöhen die Blindleiterstrukturen DP11, DP12, DP21 und DP22 selbst wenn sie auf beiden Oberflächen des Substrats 1 vorgesehen sind, die Festigkeit des Substrats 1, dadurch, dass sie mit dem Zwischenschichtverbindungsleiter V0 vorgesehen werden. Dementsprechend wird eine Änderung des Substrats 1 durch Aufschmelzlöten signifikant reduziert.
  • Viertes beispielhaftes Ausführungsbeispiel
  • Ein viertes beispielhaftes Ausführungsbeispiel zeigt ein RFIC-Modul mit einer Blindleiterstruktur, die als Richtungskennzeichnung dient.
  • 11 ist eine Draufsicht, die eine Leiterstruktur zeigt, die auf einem Substrat 1 eines RFIC-Moduls 104 gemäß dem vierten beispielhaften Ausführungsbeispiel vorgesehen ist. In 11 ist ein oberer Abschnitt eine Draufsicht der Leiterstruktur, die auf einer oberen Oberfläche des Substrats 1 vorgesehen ist und der untere Abschnitt von 11 ist eine Draufsicht der Leiterstruktur, die auf einer unteren Oberfläche des Substrats 1 vorgesehen ist. Daneben ist 12 eine Querschnittsansicht des RFIC-Moduls 104 entlang einer Linie X-X in 11.
  • Die erste Oberfläche S1 des Substrats 1 ist mit einer Mehrzahl von Blindleiterstrukturen DP21 vorgesehen. Die zweite Oberfläche S2 des Substrats 1 ist mit einer Mehrzahl von Blindleiterstrukturen DP11 vorgesehen. Die Blindleiterstruktur DP21 und die Blindleiterstruktur DP11 sind durch einen Zwischenschichtverbindungsleiter V0 miteinander verbunden. Im Gegensatz zu dem in dem dritten beispielhaften Ausführungsbeispiel gezeigten RFIC-Modul 103 ist nur ein Satz von Leitern vorgesehen, die durch die Blindleiterstrukturen DP21 und DP11 und den Zwischenschichtverbindungsleiter V0 konfiguriert sind. Der Satz von Leitern, der durch diese Blindleiterstrukturen DP21 und DP11 und den Zwischenschichtverbindungsleiter V0 konfiguriert ist, wird an einer Position bereitgestellt, die von einem Bereich entfernt ist, in dem andere ursprüngliche Leiterstrukturen bereitgestellt werden. Mit anderen Worten sind die auf dem Substrat 1 vorgesehenen Leiterstrukturen spärlich und dicht angeordnet und der Satz von Leitern, der durch die Blindleiterstrukturen DP21 und DP11 und den Zwischenschichtverbindungsleiter V0 konfiguriert ist, ist in einem „spärlichen“ Bereich angeordnet. Andere Konfigurationen sind die gleichen wie die die in dem dritten beispielhaften Ausführungsbeispiel beschriebenen Konfigurationen des RFIC-Moduls 103.
  • Gemäß dem vorliegenden beispielhaften Ausführungsbeispiel ist bei den Blindleiterstrukturen DP11 und DP21 und dem Zwischenschichtverbindungsleiter V0 die Abweichung in der planaren Richtung der Verteilung der Leiter im Substrat 1 reduziert. Dementsprechend verformt sich das Substrat 1 auch nach dem Aufschmelzlöten nicht lokal und kann seine Flachheit erhalten.
  • Darüber hinaus ist der Schutzfilm 3 gemäß dem vorliegenden beispielhaften Ausführungsbeispiel lichtdurchlässig und die Blindleiterstruktur DP21 kann von außen erfasst werden, so dass diese Blindleiterstruktur DP21 als Markierung verwendet werden kann, um die Ausrichtung des RFIC-Moduls 104 zu identifizieren.
  • Fünftes beispielhaftes Ausführungsbeispiel
  • Ein fünftes beispielhaftes Ausführungsbeispiel stellt ein RFID-Etikett bzw. -Tag mit einem RFIC-Modul dar. 13(A) ist eine Draufsicht eines RFID-Etiketts 201 gemäß dem fünften beispielhaften Ausführungsbeispiel. 13(B) ist eine vergrößerte Draufsicht eines Abschnitts, auf dem ein RFIC-Modul 101, das in dem RFID-Etikett 201 umfasst ist, befestigt ist.
  • Das RFID-Etikett 201 umfasst eine Antenne 6 und ein RFIC-Modul 101, das mit der Antenne 6 zu koppeln ist. Die Antenne 6 umfasst einen isolierenden Film 60 und Leiterstrukturen 61 und 62, die auf diesem isolierenden Film 60 vorgesehen sind. Der isolierende Film 60 ist beispielsweise ein Polyethylenterephthalat (PET)-Film und die Leiterstrukturen 61 und 62 sind beispielsweise Aluminiumfolienstrukturen. Die Konfigurationen des RFIC-Moduls 101 sind die gleichen wie die in dem ersten beispielhaften Ausführungsbeispiel beschriebene Konfiguration.
  • Die Leiterstruktur 61 umfasst die Leiterstrukturen 61P, 61L und 61C und die Leiterstruktur 62 umfasst die Leiterstrukturen 62P, 62L und 62C. Die Leiterstrukturen 61 und 62 definieren eine Dipolantenne.
  • Das RFIC-Modul 101 ist mit einem isolierenden Haftmittel über eine Haftschicht auf den isolierenden Film 60 der Antenne 6 geklebt. Die antennenseitige erste Anschlusselektrode 11 ist durch die Haftschicht der Leiterstruktur 61P der Antenne 6 zugewandt und die antennenseitige zweite Anschlusselektrode 12 ist durch die Haftschicht der Leiterstruktur 62P der Antenne zugewandt. Bei dieser Struktur sind die antennenseitige erste Anschlusselektrode 11 und die antennenseitige zweite Anschlusselektrode 12 jeweils kapazitiv mit den Leiterstrukturen 61P und 62P der Antenne 6 gekoppelt.
  • Gemäß dem vorliegenden beispielhaften Ausführungsbeispiel ist ein Zustand, in dem die RFIC 2 auf dem Substrat des RFIC-Moduls 101 befestigt ist, stabil und die Flachheit des RFIC-Moduls 101 ist hoch, was es ermöglicht, das RFID-Etikett 201 mit stabilen Eigenschaften zu erhalten.
  • Schließlich ist die Beschreibung der obigen beispielhaften Ausführungsbeispiele in jeder Hinsicht illustrativ, aber nicht restriktiv. Modifikationen und Änderungen können von Fachleuten in geeigneter Weise vorgenommen werden. Der Schutzbereich der vorliegenden Erfindung wird nicht durch die vorstehenden beispielhaften Ausführungsbeispiele, sondern durch die nachfolgenden Ansprüche definiert. Ferner umfasst der Schutzbereich der vorliegenden Erfindung Änderungen an den beispielhaften Ausführungsbeispielen in dem Schutzbereich der Ansprüche und in dem Schutzbereich der Äquivalente.
  • Obwohl z. B. das RFIC-Modul in jedem der oben beschriebenen beispielhaften Ausführungsbeispiele als Schaltungsmodul dargestellt ist, ist das Schaltungsmodul gemäß der vorliegenden Erfindung nicht nur auf das RFIC-Modul, sondern auf ein Modul mit einer vorgegebenen Schaltungsfunktion anwendbar.
  • Bezugszeichenliste
    • DP1, DP2
    Blindleiterstruktur
    DP11, DP12, DP21, DP22
    Blindleiterstruktur
    L1
    erster Induktor
    L2
    zweiter Induktor
    L3
    dritter Induktor
    L4
    vierter Induktor
    L5
    fünfter Induktor
    L11, L12, L21, L22
    Leiterstruktur
    S1
    erste Oberfläche
    S2
    zweite Oberfläche
    V0, V1, V2
    Zwischenschichtverbindungsleiter
    1
    Substrat
    2
    RFIC
    3
    Schutzfilm
    4
    Deckschichtfilm
    6
    Antenne
    9
    Trägerplatte
    11
    antennenseitige erste Anschlusselektrode
    12
    antennenseitige zweite Anschlusselektrode
    21, 22
    Anschluss
    31
    RFIC-seitige erste Anschlusselektrode
    32
    RFIC-seitige zweite Anschlusselektrode
    60
    isolierender Film
    61, 62
    Leiterstruktur
    61P, 61L, 61C
    Leiterstruktur
    62P, 62L, 62C
    Leiterstruktur
    101, 102, 103, 104
    RFIC-Modul
    201
    RFID-Etikett

Claims (6)

  1. Ein Schaltungsmodul, das folgende Merkmale aufweist: ein Substrat mit einer ersten Oberfläche und einer zweiten Oberfläche, die einander gegenüberliegen; eine IC, die auf der ersten Oberfläche des Substrats befestigt ist; eine Schaltung, die auf der ersten Oberfläche und der zweiten Oberfläche des Substrats mit einer Leiterstruktur vorgesehen ist, die durch Wärmeaushärtung von leitfähiger Paste erhalten wurde und die zwischen die IC und eine externe Schaltung geschaltet ist; und eine Blindleiterstruktur, die durch Wärmeaushärtung der leitenden Paste erhalten wird, die auf zumindest einer der ersten Oberfläche oder der zweiten Oberfläche des Substrats vorgesehen ist und die das Gleichgewicht der leitfähigen Paste auf der ersten Oberfläche und der zweiten Oberfläche des Substrats erhält.
  2. Das Schaltungsmodul gemäß Anspruch 1, das ferner einen Zwischenschichtverbindungsleiter aufweist, der mit der Blindleiterstruktur elektrisch verbunden ist.
  3. Das Schaltungsmodul gemäß Anspruch 2, das ferner eine Anschlusselektrode aufweist, bei der: in einer Draufsicht der ersten Oberfläche die Blindleiterstruktur die Anschlusselektrode überlappt; und die Blindleiterstruktur und die Anschlusselektrode durch den Zwischenschichtverbindungsleiter miteinander verbunden sind.
  4. Das Schaltungsmodul gemäß einem der Ansprüche 1 bis 3, bei dem die Blindleiterstruktur eine Richtungskennzeichnung ist.
  5. Ein RFID-Etikett, das folgende Merkmale aufweist: eine Antenne mit zwei Leiterstrukturen, die auf einem flexiblen isolierenden Film vorgesehen sind; und ein Schaltungsmodul, das auf dem isolierenden Film befestigt ist und das mit der Antenne verbunden oder kombiniert ist, wobei das Schaltungsmodul Folgendes umfasst: ein Substrat mit einer ersten Oberfläche und einer zweiten Oberfläche, die einander gegenüberliegen; eine RFIC, das auf der ersten Oberfläche des Substrats befestigt ist; eine Impedanzanpassungsschaltung, die auf der ersten Oberfläche und der zweiten Oberfläche des Substrats mit einer Leiterstruktur vorgesehen ist, die durch Wärmeaushärtung von leitfähiger Paste erhalten wird und die zwischen den RFIC und eine externe Schaltung geschaltet ist; und eine Blindleiterstruktur, die durch Wärmeaushärtung der leitfähigen Paste erhalten wird, die auf zumindest einer der ersten Oberfläche oder der zweiten Oberfläche des Substrats vorgesehen ist und die das Gleichgewicht der leitfähigen Paste auf der ersten Oberfläche und der zweiten Oberfläche des Substrats erhält.
  6. Das RFID-Etikett gemäß Anspruch 5, das ferner folgende Merkmale aufweist: einen Zwischenschichtverbindungsleiter, der elektrisch mit der Blindleiterstruktur verbunden ist; und eine Anschlusselektrode, bei der: in einer Draufsicht der ersten Oberfläche die Blindleiterstruktur die Anschlusselektrode überlappt; und die Blindleiterstruktur und die Anschlusselektrode durch den Zwischenschichtverbindungsleiter miteinander verbunden sind.
DE212020000807.8U 2020-03-24 2020-09-28 Schaltungsmodul und RFID-Etikett Active DE212020000807U1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-052512 2020-03-24
JP2020052512 2020-03-24
PCT/JP2020/036709 WO2021192364A1 (ja) 2020-03-24 2020-09-28 回路モジュール及びｒｆｉｄタグ

Publications (1)

Publication Number Publication Date
DE212020000807U1 true DE212020000807U1 (de) 2022-10-17

Family

ID=77890183

Family Applications (1)

Application Number Title Priority Date Filing Date
DE212020000807.8U Active DE212020000807U1 (de) 2020-03-24 2020-09-28 Schaltungsmodul und RFID-Etikett

Country Status (5)

Country Link
US (1) US20220414415A1 (de)
JP (1) JP7103532B2 (de)
CN (1) CN218383977U (de)
DE (1) DE212020000807U1 (de)
WO (1) WO2021192364A1 (de)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3468179B2 (ja) * 1999-11-25 2003-11-17 株式会社村田製作所 表面実装部品
JP4239530B2 (ja) * 2002-09-04 2009-03-18 株式会社村田製作所 多層セラミック基板
JP5273326B2 (ja) * 2011-04-05 2013-08-28 株式会社村田製作所 無線通信デバイス
WO2016163212A1 (ja) * 2015-04-09 2016-10-13 株式会社村田製作所 インダクタ素子、コイルアンテナ、アンテナ装置、カード型情報媒体および電子機器

Also Published As

Publication number Publication date
JP7103532B2 (ja) 2022-07-20
US20220414415A1 (en) 2022-12-29
JPWO2021192364A1 (de) 2021-09-30
CN218383977U (zh) 2023-01-24
WO2021192364A1 (ja) 2021-09-30

Similar Documents

Publication Publication Date Title
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE60313930T2 (de) Vorrichtung zur kontaktlosen Datenübertragung
DE69635724T2 (de) Kontaktlose Chipkarte und Herstellungsverfahren
DE69737914T2 (de) Kartenförmige vorrichtung mit einem halbleiterelement
DE69927342T2 (de) Kontaktlose chipkarte und verfahren zu ihrer herstellung
DE102006038987B4 (de) Bildwandlermodul, Verfahren zur Herstellung eines solchen und Kameramodul zum Betieb eines solchen
DE3610821C2 (de)
DE19755954B4 (de) Leiterrahmenstruktur, diese verwendende Halbleiterbaugruppe und Herstellungsverfahren hierfür
DE3724703A1 (de) Entkopplungskondensator fuer schaltkreisbausteine mit rasterfoermigen kontaktstiftanordnungen und daraus bestehende entkopplungsanordnungen
DE112008000065T5 (de) Drahtloses IC-Bauelement
DE102013108255A1 (de) Chipkartenmodul mit getrennter antenne und chipkarteneinlage, die es verwendet
DE3436227A1 (de) Strahler in mikro-strip-technologie fuer antennen
EP0891603B1 (de) Nicht-leitendes, ein band oder einen nutzen bildendes substrat, auf dem eine vielzahl von trägerelementen ausgebildet ist
DE202020104413U1 (de) RFIC-Modul und RFID-Transponder
DE112009002384B4 (de) Antenne und Drahtlose-IC-Bauelement
DE212021000250U1 (de) Behälter, der ein RFID-Modul umfasst
DE112019006728T5 (de) Drahtloskommunikationsvorrichtung und verfahren zum herstellen derselben
DE212020000446U1 (de) RFIC-Modul und RFID-Etikett
DE10153666B4 (de) Kontaktanordnung mit hoher Dichte und Verfahren zum Anordnen von Kontakten
DE2604111A1 (de) Streifenband-uebertragungsleitung
EP1232486A1 (de) Flächiger träger mit mindestens einem halbleiterchip
DE102017100421A1 (de) Platine und Smartcardmodul und die Platine verwendende Smartcard
DE3416107A1 (de) Busleitungsanordnung mit hoher kapazitaet in schichtbauweise
DE102015122361A1 (de) Flexible RFID-Antenne
DE212020000807U1 (de) Schaltungsmodul und RFID-Etikett

Legal Events

Date Code Title Description
R207 Utility model specification
R150 Utility model maintained after payment of first maintenance fee after three years