DE2039606B2 - - Google Patents

Description

Die Erfindung betrifft ein Speicherelement nach dem Oberbegriff des Anspruches 1.

Eine derartige Schaltung ist bereits aus der DE-OS 910777 bekannt. Bei dieser Schaltung bestehen die Ladestromzweige aus den relativ hochohmigen Kanalwiderständen von MOS-Feldeffekttransistoren. Der Informationsgehalt der Speicherzelle ergibt sich aus der Aufteilung der Versorgungsspannung auf den Ladestromzweig und den eigentlichen Speicher. Bei dieser Schaltung wirkt sich die Spannungsaufteilung auf Lade- und Speicherstromkreis und der damit verbundene Energieverlust besonders störend aus.

Es ist ferner bereits ein elektrisches Speicherelement vorgeschlagen worden (Anmeldung P 938468.0-53), das aus mindestens zwei steuerbaren Bauelementen besteht, die sich unabhängig vom Ladezustand zweier parallel zu ihren Steuerelektroden liegenden Kapazitäten gegenphasig im leitenden bzw. im gesperrten Zustand befinden. Für jede Kapazität ist ein Lade- und Entladestromkreis vorgesehen. Über diese Stromkreise werden die Kapazitäten durch verschiedene, zeitlich gegeneinander versetzte Phasentaktimpulse aufgeladen und anschließend ihrem ursprünglichen Ladezustand entsprechend wieder entladen oder im geladenen Zustand belassen. Ein solches Speicherelement wird auch als Viertakt-Speicherelement bezeichnet, da zur Aufrechterhaltung der ih information vier z^vk!isch sich wiederholende Taktimpulse benötigt werden. Derartige Speicherelemente, die, im Gegensatz zu bekannten statisch betriebenen Speicherzellen, dynamisch betrieben werden, zeichnen sich durch die hohe Schnelligkeit aus, mit der Informationen ausgelassen und eingespeichert werden können. Außerdem ist die Leistungsaufnahme der Speicherzellen sehr gering. Dies ist darauf zurückzuführen, daß das Speicherelement nur während des Nachladens bzw. Aufladens der

ίο Speicherkapazität Leistung aufnimmt.

Nachteilig wird bei dieser Speicherzelle empfunden, daß zum Betrieb der Speicherzellen ein Viertaktgenerator erforderlich ist, der die Taktimpulse mit der gegenseitigen zeitlichen Verschiebung liefert. Da die

is verschiedenen Taktimpulse auch verschiedenen Stellen der Schaltung zugeführt werden, müssen Taktleitungen vorgesehen werden, die vor allem bei der Ausführung der Schaltung in integrierter Halbleitertechnik viel Platz beanspruchen und einen, erheblichen technologischen Aufwand bedingen. Bei dem älteren Vorschlag einer Speicherzelle sind für den Aufbau der Schaltung 6 Feldeffekttransistoren vorgesehen. Es ist wünschenswert, die Zahl der verwendeten Bauelemente zu reduzieren.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Speicherelement anzugeben, das aus möglichst wenig in einem Halbleiterkörper integrierbaren Bauelementen und einfach zu betreiben ist. Es soll möglichst die gesamte Versorgungsspannung zur Auf-

jo ladung der Energiespeicher zur Verfügung stehen, um eine kleine Taktfrequenz mit großen Taktpausen verwenden zu können.

Diese Aufgabe wird durch die im kennzeichnenden Teil des Anspruches 1 genannten Merkmale gelöst.

)5 Das erfindungsgemäße Speicherelement wird mit einem einzigen, sich periodisch wiederholenden Phasentaktimpuls betrieben. Das Speicherelement kann rasch Informationen aufnehmen und abgeben. Die Leistungsaufnahme ist gering. In einem Halbleiter-

4(i körper kann eine Vielzahl von Speicherelementen untergebracht werden, wobei allen Speicherelementen über den Halbleiterkörper gleichzeitig der Phasentaktimpuls zugeführt wird. Eine gesonderte Taktleitung entfällt völlig, da nur noch der Halbleitergrundkörper an den Taktgeber für die Phasentaktimpulse ausgeschlossen wird. Das gesamte Speicherelement besteht nur aus zwei MIS- oder MOS-Feldeflekttransistoren, deren Elektroden miteinander verknüpft sind. Der Platzbedarf einer derartigen Speicherzelle auf einem Halbleitersubstrat ist sehr gering. Die Herstellung eines komplexen Speichers ist bei der Verwendung der erfindungsgemäßen Anordnung einfach und billig. Die Dioden im Ladestromzweig werden bei den MIS- oder MOS-Feldeffekttransistoren durch die Sperrschicht zwischen einer Hauptelektrode und dem Halbleitergrundkörper realisiert. Unter Hauptelektroden werden die Quell- und die Senkenelektrode der MIS- oder MOS-Feldeffekttransistoren verstanden, die vielfach auch als Source und Drain bezeichnet

Mi werden.

Das Einschreiben einer Information erfolgt auf einfache Weise dadurch, daß eine oder beide Speicherkapazitäten entsprechend der zu speichernden Information einmalig in einen bestimmten Ladezustand

_br, gebracht werden. Hierbei entspricht beispielsweise die Spannung 0 einer logischen 0, während eine negative Spannung definierter Größe einer logischen 1 entspricht.

Die Erfindung und ihre weitere vorteilhafte Ausgestaltung soll im weiteren anhand der Figuren näher erläutert werden.

Die Fig. 1 zeigt die Prinzipschaitung des erfindungsgemäß konstruktiv ausgebildeten Speicherelementes.

Die Fig. 2 zeigt das Zeit-Spannungsdiagramm des Phasentaktimpulses und die Spannung an der Eingangs- bzw. Ausgangselektrode der Schaltung bei einem definierten Speicherzustand.

Die Fig. 3 zeigt die Nichtlinearität der steuerbaren Widerstände, während in der Fig. 4 das Widerstandsverhalten der beiden steuerbaren Widerstände während der Dauer eines Phasentaktimpulses dargestellt ist.

Die Fig. 5 zeigt die Nichtlinearität einer einem Feldeffekttransistor zugehörigen Kapazität.

Die Fig. 6 zeigt das zugehörige Spannungsverhältnis an der Eingangs- und an der Ausgangselektrode der Schaltung während eines Phasentaktimpulses.

Die Fig. 7 und 8 zeigen zwei verschiedene Varianten im schaltungsmäßigen Aufbau des Speicherelements, auf welche die erfindungsgemäße konstruktive Ausführungsform anwendbar ist.

Die Fig. 9 zeigt ein Speicherelement in integrierter Festkörpertechnik.

Gemäß Fig. 1 besteht die Speicherzelle aus zwei steuerbaren Widerständen R₁₁ , und R₁₁₂. Jeder Widerstand ist mit einem Bauelement mit gleichrichtenden Eigenschaften G₁ bzw. F₂ in Reihe geschaltet. Der Gleichrichter muß jeweils derart in Reihe zu einem steuerbaren Widerstand geschaltet sein, daß die Gleichrichter beim Einsetzen eines Phasentaktimpulses leitend werden. Jeweils die Verbindung zwischen der Reihenschaltung aus einem Gleichrichter und dem einen steuerbaren Widerstand ist mit der Steuerelektrode des anderen steuerbaren Widerstandes verbunden. So ist in dor Schaltung nach Fig. 1 der Verbindungspunkt χ zwischen G, und R_sl , mit der Steuerelektrode von R₁₁₂ und der Punkt y zwischen G₂ und R₁₁₂ mit der Steuerelektrode von R₁₁ , verbunden. Parallel zu R₁₁ , und R₁₁₂ ist jeweils eine Kapazität C₁ bzw. C₂ geschaltet. Die noch freien Elektroden der Gleichrichter G₁ und G₂ sind miteinander verbunden und über den Schaltungspunkt A mit dem Taktgeber für den Phasentaktimpuls 0verbunden. Die noch freien Elektroden der steuerbaren Widerstände sind geerdet oder gleichfalls mit dem Schaltungspunkt A verbunden.

Zunächst sei zum besseren Verständnis angenommen, daß es sich bei den Kapazitäten C₁ und C₂ um lineare Kapazitäten handelt. Am Schaltungspunkt E, der mit χ identisch ist, liegt negatives Potential und damit eine logische 1; am Schaltungspunkt F, der mit y identisch ist, liegt die Spannung 0 und damit eine logische 0. Dies sei der Speicherzustand der Zelle, der einmal eingeschrieben wurde und nun mit Hilfe des Phasentaktimpulses erhalten bleiben soll. Zur Realisierung einer logischen I wird dann negatives Potential verwenden, wenn die Speicherzelle gemäß den Schaltungen nach den Fig. 7 und 9 realisiert wird. Bei diesen Beispielen finden MOS-Feldeffekttransistoren Q₁ und Q₂ vom p-Kanal Anreicherungstyp Verwendung. Diese Transistoren sind bei negativem Potential an der Steuerelektrode und einer angelegten Spannung zwischen den Hauptelektroden niederohmig, während sie bei der Spannung 0 an der Steuerelektrode hochohmie bzw. gesperrt sind.

Setzt man die oben geschilderten Verhältnisse voraus, so ist der Widerstand R_{n 2} aufgrund des negativen Potentials an χ niederohmig. Der Widerstandswert von R_a2 ist als im wesentlichen über der Dauer des Phasentaktimpulses konstant und niederohmig in der Fig. 4 dargestellt. Die Kapazität C₁ ist somit auf den Spannungswert - U aufgeladen. Dieser Ladungszustand geht aus der Fig. 2 im untersten Diagramm hervor. In der Fig. 2 ist ferner der Verlauf der Phasentaktimpulse und der Spannung am Punkt F über der Zeit dargestellt. Mit dem Einsetzen des Phasentaktimpulses 0 am Punkt A wird die Diode D₂ (Fig. 7 und 8) leitend und die Kapazität C₂ lädt sich mit einer bestimmten Zeitkonstante auf, wie sie aus dem mittleren Diagramm der Fig. 2 ersichtlich ist. Durch das Anwachsen des Potentials am Punkt F wird auch die Spannung an der Steuerelektrode des Widerstandes R₅₁ , größer und damit der Widerstand kleiner. In der Fig. 4 ist dargestellt, wie der Wert des Widerstandes

•ω R₁₁ , mit wachsender Spannung am Punkt F von einem hochohmigen Wert zu einem niederohmigen Wert während der Dauer T des Phasentaktimpulses abnimmt. Der Phasentaktimpuls wird nun zeitlich so bemessen, daß der Widerstand R₁₁ , am Ende des Pha-

2> sentaktimpulses noch um den Wert AR überdemWert des Widerstandes R₁₁₁ liegt. Dieses Verhalten erreicht man auch dann, wenn die Spannung am Punkt F schon »Or dem Ende des Phasentaktimpulses den maximalen Spannungswert —U, wie dies aus der Fig. 2 hervor-

Ki geht, erreicht hat. Dies beruht darauf, daß die Abnahme des Widerstandes durch die Nichtlinearität und durch physikalische Vorgänge verzögert wird.

Dieser Sachverhalt gilt im besonderen Maß für MOS-Feldeffekttransistoren Q_i und Q₂, wie sie bei

)> den Ausführungsbeispielen nach den Fig. 7 und 8 verwendet werden.

Die Wirkungsweise der Anordnung ist bei extrem kurzen Phasentaktimpulsen besonders gut, doch konnte in Versuchen nachgewiesen werden, daß das Speicherelement auch dann noch seinen eingespeicherten Informationsgehalt beibehält, wenn die Phasentaktimpulse einige Mikrosekunden lang sind.

Zu dem Zeitpunkt also, wann der Unterschied zwischen den beiden Widerstandswerten R_1n und R_sl2

r> noch groß genug ist, endet der Phasentaktimpuls 0 plötzlich und die Spannung am Punkt A wird zu null. Die Dioden D, und D₂ (Fig. 7 und 8) werden dadurch in Sperrichtung geschaltet. Die Kapazität C₁ kann sich nun nur noch über R₁₁ , und die Kapazität C₂ nur noch

in über R₁₁₂ entladen. Da zu diesem Zeitpunkt der Wert des Widerstandes R_il2 kleiner ist als R_1n, kann sich C₂ schneller entladen als C₁. Hierdurch reduziert sich die Spannung am Punkt F schneller als am Punkt E, so daß die Steuerspannung an der Steuerelektrode des Widerstandes R₁₁ , schneller abnimmt als die Spannung an der Steuerelektrode von R₁₁₂. Dadurch steigt der Widerstand von R₁₁ , schneller als an der von R₁₁₂. Die unterschiedliche Abnahme der Spannungen und die unterschiedliche Zunahme der Widerstandswerte

,ei wirken somit in die gleiche Richtung, und man erhält einen selbstbeschleunigenden physikalischen Verlauf, an dessen Ende C₂ völlig entladen ist. Der steuerbare Widerstand R₁₁ , ist daher extrem hochohmig, bevor die Kapazität C₁ sich entladen konnte. Bei einem

r-, Feldeffekttransistor bedeutet dies, daß der Widerstandspfad gesperrt und eine weitere Entladung von C₁ ausgeschlossen ist. Die Nichtlincaritätcn der Bauelemente und die Zeitdauer der Phasentaktimpulse

muß zur Erhaltung der eingespeicherten Information so gewählt werden, daß die nach dem Ende des Phasentaktimpulses an C₁ bzw. an den Punkten .v und E zurückbleibende Spannung noch einer logischen 1 entspricht. Die entsprechenden Spannungsverläufe von U_F und U_E sind in der Fig. 2 dargestellt. Beim Einsetzen eines weiteren Phasentaktimpulses wird C₁ wieder ganz aufgeladen, so daß der geschilderte zeitliche Spannungsverlauf an den einzelnen Schaltungspunkten erneut beginnt.

In der Regel werden die Kapazitäten C₁ und C₂ nichtlinear sein. Dies gilt besonders dann, wenn sie von den Eigenkapazitäten der MOS-Feldeffekttransistoren Q. und Q₁ (Fig. 7 und 8) gebildet werden. Das Kapazitäts-Spannungsverhalten solcher Kapazitäten, die sich im wesentlichen aus der Eingangskapazität des einen Transistors und einer Sperrschichtkapazität des anderen Transistors zusammensetzen, ist in der Fig. 5 dargestellt. Bei p-Kanal-MOS-Feldeffekttransistoren vom Anreicherungstyp nimmt die Kapazität mit wachsender Spannung ab.

Für das Spannungs-Zeitverhalten an den Punkten F und E bedeutet dies, daß aufgrund der kleineren Spannung an F während des Entladevorganges dort die Kapazität größer ist.

Bei der Entladung gilt also C₂>C_r Bei kleinen Spannungen an F wird die Entladung der Kapazität verlangsamt. Man muß daher die Nichtlinearität der Kapazitäten und Widerstände so aufeinander abstimmen, daß sich die Spannungsverläufe gemäß dem Diagramm nach Fig. 2 ergeben. Der Aufladeprozeß der Kapazität C, setzt langsamer ein als der der Kapazität C₁, da zu Beginn eines Phasentaktimpulses C₂ wesentlich größer als C₁ ist. Die Nichtlinearität der Kapazitäten wirkt somit beim Aufladen in die gleiche Richtung wie die Nichtlinearität der steuerbaren Widerstände, so daß das Spannungsverhalten an den Punkten E und F in der Hinsicht noch verbessert wird, daß die einmal eingespeicherte Information stets erhalten bleibt.

In der Fig. 6 ist noch dargestellt, wie sich während eines Phasentaktimpulses die Spannungen an den Punkten E und F ändern, wenn die Nichtlinearität der Kapazitäten gemäß Fig. 5 in Richtung der Nichtlinearität der steuerbaren Widerstände wirken. Man sieht, daß am Ende des Phasentaktimpulses zwischen U_E und U_F ein Unterschied Δ U verbleibt, der ausreicht, um auch in den Phasentaktpausen eine Spannung U_E = U_Imin zu bewirken, die noch als logische 1 definiert ist.

Die Phasentaktimpulse können soweit verkürzt werden, daß der Transistor Q₁ (Fig. 7 und 8) nicht mehr in den leitenden Zustand gelangt. Dies ist aufgrund der Schwellspannungen möglich, die MOS-Feldeffekttransistoren aufweisen.

Zwischen die Punkte E und F kann eine zusätzliche Kapazität C₅ geschaltet werden. Diese Kapazität unterstützt das erfindungsgemäße Verhalten einer Spei cherzelle dahingehend, daß die einmal eingespei^r> cherte Information erhalten bleibt. In diesem Zusammenhang soll noch darauf hingewiesen werden daß auch die in den Figuren dargestellten Diodenkapazitäten C₃, C₄ das erfindungsgemäße Verhalten der Speicherzelle unterstützen.

to Bei der Schaltung nach Fig. 7 sind die freien Hauptelektroden der Feldeffekttransistoren, das sind die Elektroden, die nicht mit den zugeordneten Dioden in Verbindung stehen, mit Masse verbunden während gemäß der Schaltung nach Fig. 8 diese Elektroden gleichfalls wie die freien Elektroden der Dioden mit dem Taktgeber für die Phasentaktimpulse verbunden sind.

Die erfindungsgemäße Anordnung wird in integrierter Schaltungstechnik realisiert.

Eine solche Speicherzelle besteht dann gemäß Fig. 9 aus zwei, in einem gemeinsamen, n-leitenden Halbleitergrundkörper 1 eingelassenen MOS-Feldeffekttransistoren. Der eine Transistor wird von den im bestimmten Abstand in den Halbleiterkörper eingclassenen p-leitenden Zonen 2 und 3 gebildet. Das zwi sehen diesen Zonen liegenden Kanalgebiet ist mit einer Isolierschicht 6 bedeckt, auf der die Steuerelektrode 7 angeordnet ist. Der andere Transistor besteht in entsprechender Weise aus den p-Ieitenden Zonen 4

ju und 5, zwischen denen die Isolierschicht 6 die Steuerelektrode 8 trägt. Die Zonen 3 und 4 sind über den Kontakt 11 miteinander und mit Masse verbunden An den Rückseitenkontakt 12, der den Halbleitergrundkörper 1 speiTSchichtfrei anschließt, wird der Taktgeber für den Phasentaktimpuls 0 angeschlossen Die Diode D₁ wird durch die Sperrschicht zwischen der Zone 2 und dem Halbleitergrundkörper 1 gebildet; entsprechend ist die Diode D₂ durch die Sperrschicht zwischen der Zone 5 und dem Grundkörper realisiert. Um zu der Schaltung nach Fig. 7 zu gelangen, wird der Kontakt 9 der Zone 2 mit der Steuerelektrode 8 des Transistors Q₂ verbunden. Der Kontakt 9 bildet damit den Schaltungspunkl E, während der Kontakt 10 den Schaltungspunkt F darstellt.

Gemäß der Schaltung nach Fig. 8 kann der Kontakt 11 auch mit dem Rückseitenkontakt 12 verbunden werden. Der Rückseitenkontakt ist dann außerdem über eine Kapazität C₆ mit Masse verbunden.

Es ist selbstverständlich, daß das erfindungsgemäße Speicherelement auch mit n-Kanal-Feldeffekttransistoren verwirklicht werden kann. In diesem Fall wird eine logische 1 aus einer positiven Spannung bestehen. Die Phasentaktimpulse setzen dann gleichfalls aus positiven Spannungsimpulsen zusammen.

Hierzu 4 Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Elektrisches, dynamisch mit einem Phasentaktimpuls betriebenes Speicherelement aus zwei über Kreuz gekoppelten MIS- bzw. MOS-Feldeffekttransistoren und den Feldeffekttransistoren zugeordneten, aus den Eigenkapazitäten der Feldeffekttransistoren bestehenden Energiespeichern, wobei jedem Feldeffekttransistor ein aus einem gleichrichtenden Bauelement bestehender Ladestromkreis zugeordnet ist, der in Reihe zum Feldeffekttransistor geschaltet ist, und bei dem beide Ladestromkreise gleichzeitig an einen sich periodisch wiederholenden Phasentaktimpuls angeschlossen sind, dadurch gekennzeichnet, daß die gleichrichtenden Bauelemente, die allein den Ladestromkreis bilden, aus von pn-Übergängen gebildeten Dioden bestehen, daß jeweils eine Diode durch einen pn-übergang zwischen einer Hauptelektrode eines Feldeffekttransistors, und dem Halbleitergrundkörper realisiert ist, daß der beiden Feldeffekttransistoren gemeinsame Halbleitergrundkörper zur Zuführung des Phasentaktimpulses an den Taktgeber angeschlossen ist.

2. Speicherelement nach Anspruch 1, dadurch gekennzeichnet, daß zwischen die beiden Steuerelektroden der Feldeffekttransistoren eine zusätzliche Kapazität geschaltet ist.

3. Speicherelement nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß auch die nicht mit einer Diode verbundene freie Hauptelektrode der Feldeffekttransistoren mit dem Taktgeber für die Phasentaktimpulse verbunden ist.