DE2039606C3 - - Google Patents
Info
- Publication number
- DE2039606C3 DE2039606C3 DE2039606A DE2039606A DE2039606C3 DE 2039606 C3 DE2039606 C3 DE 2039606C3 DE 2039606 A DE2039606 A DE 2039606A DE 2039606 A DE2039606 A DE 2039606A DE 2039606 C3 DE2039606 C3 DE 2039606C3
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- phase clock
- effect transistors
- clock pulse
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
- G11C11/4023—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh using field effect transistors
Description
Die Erfindung betrifft ein Speicherelement nach dem Oberbegriff des Anspruches 1.
Eine derartige Schaltung ist bereits aus der DE-OS 1910777 bekannt. Bei dieser Schaltung bestehen die
Ladestromzweige aus den relativ hochohmigen Kanalwiderständen von MOS-Feldeffekttransistoren.
Der Informationsgehalt der Speicherzelle ergibt sich aus der Aufteilung der Versorgungsspannung auf den
Ladestromzweig und den eigentlichen Speicher. Bei dieser Schaltung wirkt sich die Spannungsaufteilung
auf Lade- und Speicherstromkreis und der damit verbundene Energieverlust besonders störend aus.
Es ist ferner bereits ein elektrisches Speicherelement vorgeschlagen worden (Anmeldung P
1938468.0-53), das aus mindestens zwei steuerbaren Bauelementen besteht, die sich unabhängig vom Ladezustand
zweier parallel zu ihren Steuerelektroden liegenden Kapazitäten gegenphasig im leitenden bzw.
im gesperrten Zustand befinden. Für jede Kapazität ist ein Lade- und Entladestromkreis vorgesehen. Über
diese Stromkreise werden die Kapazitäten durch verschiedene, zeitlich gegeneinander versetzte Phasentaktimpulse
aufgeladen und anschließend ihrem ursprünglichen Ladezustand entsprechend wieder entladen
oder im geladenen Zustand belassen. Ein solches Speicherelement wird auch als Viertakt-Speicherelement
bezeichnet, da zur Aufrechterhaltung der gespeicherten Information vier zyklisch sich wiederholende
Taktimpulse benötigt werden. Derartige Speicherelemente, die, im Gegensatz zu bekannten
statisch betriebenen Speicherzellen, dynamisch betrieben werden, zeichnen sich durch die hohe Schnelligkeit
aus, mit der Informationen ausgelassen und eingespeichert werden können. Außerdem ist die Leistungsaufnahme
der Speicherzellen sehr gering. Dies ist darauf zurückzuführen, daß das Speicherelement
nur während des Nachladens bzw. Aufladens der
ίο Speicherkapazität Leistung aufnimmt.
Nachteilig wird bei dieser Speicherzelle empfunden, daß zum Betrieb der Speicherzellen ein Viertaktgenerator
erforderlich ist, der die Taktimpulse mit der gegenseitigen zeitlichen Verschiebung liefert. Da die
verschiedenen Taktimpulse auch verschiedenen Stellen der Schaltung zugeführt werden, müssen Taktleitungen
vorgesehen werden, die vor allem bei der Ausführung der Schaltung in integrierter Halbleitertechnik
viel Platz beanspruchen und einen erheblichen technologischen Aufwand bedingen. Bei dem älteren
Vorschlag einer Speicherzelle sind für den Aufbau der Schaltung 6 Feldeffekttransistoren vorgesehen. Es ist
wünschenswert, die Zahl der verwendeten Bauelemente zu reduzieren.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Speicherelement anzugeben, das aus möglichst
wenig in einem Halbleiterkörper integrierbaren Bauelementen und einfach zu betreiben ist. Es soll
möglichst die gesamte Versorgungsspannung zur Aufladung der Energiespeicher zur Verfügung stehen, um
eine kleine Taktfrequenz mit großen Taktpausen verwenden zu können.
Diese Aufgabe wird durch die im kennzeichnenden Teil des Anspruches 1 genannten Merkmale gelöst.
Das erfindungsgemäße Speicherelement wird mit einem einzigen, sich periodisch wiederholenden Phasentaktimpuls
betrieben. Das Speicherelement kann rasch Informationen aufnehmen und abgeben. Die
Leistungsaufnahme ist gering. In einem Halbleiterkörper kann eine Vielzahl von Speicherelementen untergebracht
werden, wobei allen Speicherelementen über den Halbleiterkörper gleichzeitig der Phasentaktimpuls
zugeführt wird. Eine gesonderte Taktleitung entfällt völlig, da nur noch der Halbleitergrundkörper
an den Taktgeber für die Phasentaktimpulse ausgeschlossen wird. Das gesamte Speicherelement besteht
nur aus zwei MIS- oder MOS-Feldeffekttransistoren, deren Elektroden miteinander verknüpft sind. Der
Platzbedarf einer derartigen Speicherzelle auf einem Halbleitersubstrat ist sehr gering. Die Herstellung eines
komplexen Speichers ist bei der Verwendung der erfindungsgemäßen Anordnung einfach und billig.
Die Dioden im Ladestromzweig werden bei den MIS- oder MOS-Feldeffekttransistoren durch die Sperrschicht
zwischen einer Hauptelektrode und dem Halbleitergrundkörper realisiert. Unter Hauptelektroden
werden die Quell- und die Senkenelektrode der MIS- oder MOS-Feldeffekttransistoren verstanden,
die vielfach auch als Source und Drain bezeichnet werden.
Das Einschreiben einer Information erfolgt auf einfache Weise dadurch, daß eine oder beide Speicherkapazitäten
entsprechend der zu speichernden Information einmalig in einen bestimmten Ladezustand
gebracht werden. Hierbei entspricht beispielsweise die Spannung 0 einer logischen 0, während eine negative
Spannung definierter Größe einer logischen 1 entspricht.
Die Erfindung und ihre weitere vorteilhafte Ausgestaltung soll im weiteren anhand der Figuren näher
erläutert werden.
Die Fig. 1 zeigt die PrinzipschaUung des erfindungsgemäß
konstruktiv ausgebildeten Speicherelementes.
Die Fig. 2 zeigt das Zeit-Spannungsdiagramm des Phasentaktimpulses und die Spannung an der Ein- "
gangs- bzw. Ausgangselektrode der Schaltung bei einem definierten Speicherzustand.
Die F ig. 3 zeigt die Nichtünearität der steuerbaren
Widerstände, während in der Fig. 4 das Widerstandsverhalten der beiden steuerbaren Widerstände während
der Dauer eines Phasentaktimpulses dargestellt ist
Die Fig. 5 zeigt die Nichtlinearität einer einem Feldeffekttransistor zugehörigen Kapazität.
Die Fig. 6 zeigt das zugehörige Spannungsverhältnis an der Eingangs- und an der Aurjangselektrode
der Schaltung während eines Phasentaktimpulses.
Die Fig. 7 und 8 zeigen zwei verschiedene Varianten im schaltungsmäßigen Aufbau des Speicherelements,
auf welche die erfindungsgemäße konstruktive Ausführungsform anwendbar ist.
Die Fig. 9 zeigt ein Speicherelement in integrierter Festkörpertechnik.
Gemäß Fig. 1 besteht die Speicherzelle aus zwei steuerbaren Widerständen R111 und R111. Jeder Widerstand
ist mit einem Bauelement mit gleichrichtenden Eigenschaften G1 bzw. F2 in Reihe geschaltet. Der
Gleichrichter muß jeweils derart in Reihe zu einem steuerbaren Widerstand geschaltet sein, daß die
Gleichrichter beim Einsetzen eines Phasentaktimpulses leitend werden. Jeweils die Verbindung zwischen
der Reihenschaltung aus einem Gleichrichter und dem einen steuerbaren Widerstand ist mit der Steuerelektrode
des anderen steuerbaren Widerstandes verbunden. So ist in der Schaltung nach Fig. 1 der Verbindungspunkt
χ zwischen G1 und R11 , mit der
Steuerelektrode von ^2 und der Punkt y zwischen <to
G2 und R112 mit der Steuerelektrode von R111 verbunden.
Parallel zu R1,, und R112 ist jeweils eine Kapazität
C1 bzw. C2 geschaltet. Die noch freien Elektroden
der Gleichrichter G1 und G2 sind miteinander verbunden
und über den Schaltungspunkt A mit dem Taktgeber für den Phasentaktimpuls ^verbunden. Die
noch freien Elektroden der steuerbaren Widerstände sind geerdet oder gleichfalls mit dem Schaltungspunkt A verbunden.
Zunächst sei zum besseren Verständnis angenommen, daß es sich bei den Kapazitäten C1 und C2 um
lineare Kapazitäten handelt. Am Schaltungspunkt E, der mit χ identisch ist, liegt negatives Potential und
damit eine logische 1; am Schaltungspunkt F, der mit y identisch ist, liegt die Spannung 0 und damit eine
logische 0. Dies sei der Speicherzustand der Zelle, der einmal eingeschrieben wurde und nun mit Hilfe des
Phasentaktimpulses erhalten bleiben soll. Zur Realisierung einer logischen 1 wird dann negatives Potential
verwenden, wenn die Speicherzelle gemäß den Schaltungen nach den Fi e " nd 9 realisiert wird. Bei
diesen Beispielen finden MOS-Feldeffekttransistoren Q1 und Q2 vom p-Kanal Anreicherungstyp Verwendung.
Diese Transistoren sind bei negativem Potential an der Steuerelektrode und einer angelegten Spannung
zwischen den Hauptelektroden niederohmig, während sie bei der Spannung 0 an der Steuf relektrode
hochohmig bzw. gesperrt sind.
Setzt man die oben geschilderten Verhältnisse voraus,
so ist der Widerstand R112 aufgrund des negativen
Potentials an χ niederohmig. Der Widerstandswert von R11 , ist als im wesentlichen über der Dauer des
Phasentaktimpulses konstant und niederohmig in der FIg. 4 dargestellt. Die Kapazität C1 ist somit auf den
Spannungswert — U aufgeladen. Dieser Ladungszustand geht aus der Fi g. 2 im untersten Diagramm hervor.
In der Fig. 2 ist ferner der Verlauf der Phasentaktimpulse
und der Spannung am Punkt F über der Zeit dargestellt. Mit dem Einsetzen des Phasentaktimpulses
0 am Punkt A wird die Diode £>, (Fig. 7 und 8) leitend und die Kapazität C2 lädt sich mit einer
bestimmten Zeitkonstante auf, wie sie aus dem mittleren Diagramm der Fig. 2 ersichtlich ist. Durch das
Anwachsen des Potentials am Punkt F wird auch die Spannung an der Steuerelektrode des Widerstandes
R111 größer und damit der Widerstand kleiner. In der
Fig. 4 ist dargestellt, wie der Wert des Widerstandes Rs! , mit wachsender Spannung am Punkt F von einem
hochohmigen Wert zu einem niederohmigen Wert während der Dauer T des Phasentaktimpulses abnimmt.
Der Phasentaktimpuls wird nun zeitlich so bemessen, daß der Widerstand Rai am Ende des Phasentaktimpulses
noch um den Wert AR überdem Wert des Widerstandes R112 liegt. Dieses Verhalten erreicht
man auch dann, wenn die Spannung am Punkt F schon vor dem Ende des Phasentaktimpulses den maximalen
Spannungswert - U, wie dies aus der Fig. 2 hervorgeht,
erreicht hat. Dies beruht darauf, aaß die Abnahme des Widerstandes durch die Nichtlinearität und
durch physikalische Vorgänge verzögert wird.
Dieser Sachverhalt gilt im besonderen Maß für MOS-Feldeffekttransistoren Q1 und Q2, wie sie bei
den Ausführungsbeispielen nach den Fig. 7 und 8 verwendet werden.
Die Wirkungsweise der Anordnung ist bei extrem kurzen Phasentaktimpulsen besonders gut, doch
konnte in Versuchen nachgewiesen werden, daß das Speicherelement auch dann noch seinen eingespeicherten
Informationsgehalt beibehält, wenn die Phasentaktimpulse einige Mikrosekunden lang sind.
Zu dem Zeitpunkt also, wann der Unterschied zwischen den beiden Widerstandswerten R1n und R112
noch groß genug ist, endet der Phasentaktimpuls 0 plötzlich und die Spannung am Punkt A wird zu null.
Die Dioden D1 und D2 (Fig. 7 und 8) werden dadurch
in Sperrichtung geschaltet. Die Kapazität C1 kann sich nun nur noch über R11 , und die Kapazität C2 nur noch
über R112 entladen. Da zu diesem Zeitpunkt der Wert
des Widerstandes R112 kleiner ist als ^11, kann sich
C2 schneller entladen als C1. Hierdurch reduziert sich
die Spannung am Punkt F schneller als am Punkt E, so daß die Steuerspannung an der Steuerelektrode des
Widerstandes R11 , schneller abnimmt als die Spannung
an der Steuerelektrode von R312. Dadurch steigt der
Widerstand von R111 schneller als an der von R112. Die
unterschiedliche Abnahme der Spannungen und die unterschiedliche Zunahme der Widerstandswerte
wirken somit in die gleiche Richtung, und man erhält einen selbstbeschleunigenden physikalischen Verlauf,
an dessen Ende C2 völlig entladen ist. Der steuerbare Widerstand R11 , ist daher extrem hochohmig, bevor
di? Kapazität C1 sich entladen konnte. Bei einem
Feldeffekttransistor bedeutet dies, daß der Widerstandspfad gesperrt und eine weitere Entladung von
C1 ausgeschlossen ist. Die Nichtlinearitäten der Bauelemente
und die Zeitdauer der Phasentaktimpulse
muß zur Erhaltung der eingespeicherten Information so gewählt werden, daß die nach dem Ende des Phasentaktimpulses
an C1 bzw. an den Punkten χ und E zurückbleibende Spannung noch einer logischen 1
entspricht. Die entsprechenden Spannungsverläufe von UF und UE sind in der Fig. 2 dargestellt. Beim
Einsetzen eines weiteren Phasentaktimpulses wird C1
wieder ganz aufgeladen, so daß der geschilderte zeitliche Spannungsverlauf an den einzelnen Schaltungspunkten erneut beginnt.
In der Regel werden die Kapazitäten C1 und C2
nichtlinear sein. Dies gilt besonders dann, wenn sie von den Eigenkapazitäten der MOS-Feldeffekttransistoren
Q1 und Q2 (Fig. 7 und 8) gebildet werden.
Das Kapazitäts-Spannungsvcrha'ten solcher Kapazitäten,
die sich im wesentlichen aus der Eingangskapazität des einen Transistors und einer Sperrschichtkapazität
des anderen Transistors zusammensetzen, ist in der Fig. 5 dargestellt. Bei p-Kanal-MOS-Feldeffekttransistoren
vom Anreicherungstyp nimmt die Kapazität mit wachsender Spannung ab.
Für das Spannungs-Zeitverhalten an den Punkten F und E bedeutet dies, daß aufgrund der kleineren
Spannung an F während des Entladevorganges dort die Kapazität größer ist.
Bei der Entladung gilt also C2>CV Bei kleinen
Spannungen an F wird die Entladung der Kapazität verlangsamt. Man muß daher die Nichtlinearität der
Kapazitäten und Widerstände so aufeinander abstimmen, daß sich die Spannungsverläufe gemäß dem Diagramm
nach Fig. 2 ergeben. Der Aufladeprozeß der Kapazität C2 setzt langsamer ein als der der Kapazität
C1, da zu Beginn eines Phasentaktimpulses C2 wesentlich
größer als C1 ist. Die Nichtlinearität der Kapazitäten wirkt somit beim Aufladen in die gleiche
Richtung wie die Nichtlinearität der steuerbaren Widerstände, so daß das Spannungsverhalten an den
Punkten E und F in der Hinsicht noch verbessert wird, daß die einmal eingespeicherte Information stets erhalten
bleibt.
In der Fig. 6 ist noch dargestellt, wie sich während
eines Phasentaktimpulses die Spannungen an den Punkten E und Fändern, wenn die Nichtlinearität der
Kapazitäten gemäß Fig. 5 in Richtung der Nichtlinearität der steuerbaren Widerstände wirken. Man sieht,
daß am Ende des Phasentaktimpulses zwischen UE und UF ein Unterschied AU verbleibt, der ausreicht,
um auch in den Phasentaktpausen eine Spannung UE = UImjn zu bewirken, die noch als logische 1 definiert
ist.
Die Phasentalctimpijlse können soweit verkürzt
werden, daß der Transistor Q1 (Fig. 7 und 8) nicht mehr in den leitenden Zustand gelangt. Dies ist aufgrund
der ,Schwellspannungen möglich, die MOS-Feldeffekttransistoren aufweisen.
Zwischen die Punkte E und F kann eine zusätzliche Kapazität C5 geschaltet werden. Diese Kapazität unterstützt
das erfindungsgemäße Verhalten einer Speicherzelle dahingehend, daß die einmal eingespeicherte
Information erhalten bleibt. In diesem Zusammenhang soll noch darauf hingewiesen werden,
daß auch die in den Figuren dargestellten Diodenkapazitäten C3, C4 das erfindungsgemäße Verhalten
der Speicherzelle unterstützen.
ίο Bei der Schaltung nach Fig. 7 sind die freien
Hauptelektroden der Feldeffekttransistoren, das sind die Elektroden, die nicht mit den zugeordneten Dioden
in Verbindung stehen, mit Masse verbunden, während gemäß der Schaltung nach Fig. 8 diese Elektroden
gleichfalls wie die freien Elektroden der Dioden mit dem Taktgeber für die Phasentaktimpulse
verbunden sind.
Die erfindungsgemäße Anordnung wird in integrierter Schaltungstechnik realisiert.
Eine solche Speicherzelle besteht dann gemäß Fig. 9 aus zwei, in einem gemeinsamen, n-leitenden
Halbleitergrundkörper 1 eingelassenen MOS-Feldeffekttransistoren. Der eine Transistor wird von den im
bestimmten Abstand in den Halbleiterkörper eingelassenen p-leitenden Zonen 2 und 3 gebildet. Das zwischen
diesen Zonen liegenden Kanalgebiet ist mit einer Isolierschicht 6 bedeckt, auf der die Steuerelektrode
7 angeordnet ist. Der andere Transistor besteht in entsprechenderweise aus den p-leitenden Zonen 4
und 5, zwischen denen die Isolierschicht 6 die Steuerelektrode 8 trägt. Die Zonen 3 und 4 sind über den
Kontakt 11 miteinander und mit Masse verbunden. An den Rückseitenkontakt 12, der den Halbleitergrundkörper
1 sperrschichtfrei anschließt, wird der Taktgeber für den Phasentaktimpuls 0 angeschlossen.
Die Diode D1 wird durch die Sperrschicht zwischen
der Zone 2 und dem Halbleitergnindkörper 1 gebildet;
entsprechend ist die Diode D2 durch die Sperrschicht
zwischen der Zone 5 und dem Gnindkörper realisiert. Um zu der Schaltung nach Fig. 7 zu gelangen,
wird der Kontakt 9 der Zone 2 mit der Steuerelektrode 8 des Transistors Q2 verbunden. Der
Kontakt 9 bildet damit den Schaltungspunkt £, während der Kontakt 10 den Schaltungspunkt F darstellt.
Gemäß der Schaltung nach Fig. 8 kann der Kontakt 11 auch mit dem Rückseitenkontakt 12 verbunden
werden. Der Rückseitenkontakt ist dann außerdem über eine Kapazität C6 mit Masse verbunden.
so Es ist selbstverständlich, daß das eröndungsgemäße
Speicherelement auch mit n-Kanai-Feldeffekttransistoren
verwirklicht werden kann. In diesem Fall wird eine logische 1 aus einer positiven Spannung bestehen.
Die Phasentaktimpulse setzen dann gleichfalls aus positiven Spannungsimpulsen zusammen.
Hierzu 4 Blatt Zeichnungen
Claims (3)
1. Elektrisches, dynamisch mit einem Phasentaktimpuls
betriebenes Speicherelement aus zwei über Kreuz gekoppelten MIS- bzw. MOS-Feldeffekttransistoren
und den Feldeffekttransistoren zugeordneten, aus den Eigenkapazitäten der Feldeffekttransistoren bestehenden Energiespeichern,
wobei jedem Feldeffekttransistor ein aus einem gleichrichtenden Bauelement bestehender
Ladestromkreis zugeordnet ist, der in Reihe zum Feldeffekttransistor geschaltet ist, und bei dem
beide Ladestromkreise gleichzeitig an einen sich periodisch wiederholenden Phasentaktimpuls angeschlossen
sind, dadurch gekennzeichnet, daß die gleichrichtenden Bauelemente, 4ie allein
4en Ladestromkreis bilden, aus von pn-Übergängen gebildeten Dioden bestehen, daß jeweils eine
Diode durch einen pn-übergang zwischen einer Hauptelektrode eines Feldeffekttransistors und
dem Halbleitergrundkörper realisiert ist, daß der beiden Feldeffekttransistoren gemeinsame HaIbleitergrundkörper
zur Zuführung des Phasentaktimpulses an den Taktgeber angeschlossen ist.
2. Speicherelement nach Anspruch 1, dadurch gekennzeichnet, daß zwischen die beiden Steuerelektroden
der Feldeffekttransistoren eine zusätzliche Kapazität geschaltet ist.
3. Speicherelement nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß auch
die nicht mit einer Diode verbundene freie Hauptelektrode der Feldeffekttransistoren mit
dem Taktgeber für die Phasentaktimpulse verbunden ist.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19702039606 DE2039606A1 (de) | 1970-08-10 | 1970-08-10 | Elektrisches,dynamisch betriebenes Speicherelement |
AU32008/71A AU453886B2 (en) | 1970-08-10 | 1971-08-04 | Electric dynamically-operated storage element |
FR7129103A FR2102153A1 (de) | 1970-08-10 | 1971-08-09 | |
GB3756871A GB1357385A (en) | 1970-08-10 | 1971-08-10 | Electric dynamically operated storage cell |
US00170509A US3753010A (en) | 1970-08-10 | 1971-08-10 | Electric dynamically operated storage element |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19702039606 DE2039606A1 (de) | 1970-08-10 | 1970-08-10 | Elektrisches,dynamisch betriebenes Speicherelement |
DE7029971 | 1970-08-10 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2039606A1 DE2039606A1 (de) | 1972-02-17 |
DE2039606B2 DE2039606B2 (de) | 1980-03-13 |
DE2039606C3 true DE2039606C3 (de) | 1980-11-13 |
Family
ID=25759564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702039606 Granted DE2039606A1 (de) | 1970-08-10 | 1970-08-10 | Elektrisches,dynamisch betriebenes Speicherelement |
Country Status (5)
Country | Link |
---|---|
US (1) | US3753010A (de) |
AU (1) | AU453886B2 (de) |
DE (1) | DE2039606A1 (de) |
FR (1) | FR2102153A1 (de) |
GB (1) | GB1357385A (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1007308A (en) * | 1972-12-29 | 1977-03-22 | Jack A. Dorler | Cross-coupled capacitor for ac performance tuning |
JPS5517582Y2 (de) * | 1975-05-06 | 1980-04-23 | ||
US4091461A (en) * | 1976-02-09 | 1978-05-23 | Rockwell International Corporation | High-speed memory cell with dual purpose data bus |
US5508640A (en) * | 1993-09-14 | 1996-04-16 | Intergraph Corporation | Dynamic CMOS logic circuit with precharge |
US5640083A (en) * | 1995-06-02 | 1997-06-17 | Intel Corporation | Method and apparatus for improving power up time of flash eeprom memory arrays |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE756139A (fr) * | 1969-09-15 | 1971-02-15 | Rca Corp | Circuit intermediaire integre pour le couplage d'un circuit de commandea impedance de sortie faible a une charge a impedance d'entree elevee |
-
1970
- 1970-08-10 DE DE19702039606 patent/DE2039606A1/de active Granted
-
1971
- 1971-08-04 AU AU32008/71A patent/AU453886B2/en not_active Expired
- 1971-08-09 FR FR7129103A patent/FR2102153A1/fr not_active Withdrawn
- 1971-08-10 GB GB3756871A patent/GB1357385A/en not_active Expired
- 1971-08-10 US US00170509A patent/US3753010A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
GB1357385A (en) | 1974-06-19 |
DE2039606B2 (de) | 1980-03-13 |
AU3200871A (en) | 1973-02-08 |
DE2039606A1 (de) | 1972-02-17 |
FR2102153A1 (de) | 1972-04-07 |
AU453886B2 (en) | 1974-10-17 |
US3753010A (en) | 1973-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2501934C2 (de) | Verfahren zum Betrieb eines ladungsgekoppelten Halbleiter-Bauelementes und ladungsgekoppeltes Halbleiter-Bauelement zur Durchführung dieses Verfahrens | |
DE3621533C2 (de) | Integrierte Halbleiterschaltungsanordnung, insbesondere für ein DRAM, die bei geringem Leistungsverbrauch eine stabile interne Versorgungsspannung liefert | |
DE1136371B (de) | Elektronische Speicherschaltung | |
DE4124732A1 (de) | Vorspannungsgenerator fuer ein niedrigstrom-substrat | |
DE2643704C2 (de) | Transversalfilter mit mindestens einem analogen Schieberegister und Verfahren zu dessen Betrieb | |
DE1462952B2 (de) | Schaltungsanordnung zur realisierung logischer funktionen | |
DE2545450A1 (de) | Bootstrapschaltung mit feldeffekttransistoren | |
DE2623507A1 (de) | Schaltungsanordnung fuer binaere schaltvariable | |
DE2413804A1 (de) | Schaltungsanordnung fuer eine wortorganisierte halbleiterspeichermatrix | |
EP0010149B1 (de) | Referenzquelle auf einem integrierten FET-Baustein sowie Verfahren zum Betrieb der Referenzquelle | |
DE3107902C2 (de) | Integrierte MOS-Schaltung | |
DE2039606C3 (de) | ||
DE2314015C3 (de) | Signalverstärker | |
DE2835692B2 (de) | Binäres logisches ODER-Glied für programmierte logische Anordnungen | |
DE2754987A1 (de) | Leistungslose halbleiter-speichervorrichtung | |
DE3343700A1 (de) | Ausgangs-interface fuer eine logische schaltung mit drei zustaenden in einer integrierten schaltung mit mos-transistoren | |
DE2234310A1 (de) | Logischer schaltkreis mit mindestens einer taktleitung | |
DE2450882A1 (de) | Komplementaere mos-logische schaltung | |
DE2721812C2 (de) | Auswerteschaltung für eine Ladungsverschiebeanordnung | |
DE2152109A1 (de) | Speicher mit Feldeffekt-Halbleiterelementen | |
DE2341822B2 (de) | Digitales Schieberegister | |
DE2521949A1 (de) | Monolithisch integrierbare mis- treiberstufe | |
DE2430947C2 (de) | Halbleiterspeichereinheit | |
DE1938468C3 (de) | Dynamische Schaltungsanordnung | |
DE2840740C2 (de) | MOS-integrierte Konstantstromquelle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: TELEFUNKEN ELECTRONIC GMBH, 7100 HEILBRONN, DE |
|
8339 | Ceased/non-payment of the annual fee |