DE2034659A1 - Festwertspeicher - Google Patents

Description

THE.NATIONAL CASH REGISTER COMPANY

Dayton, Ohio (V.St.A.) -

Patentanmeldung Unser Az.: 1211/Ctermany FESTWERTSPEICHER

Die Anmeldung betrifft Festwertspeicher, in denen Daten permanent oder halbpermanent gespeichert werden, und die ausschließlich für Leseoperationen verwendet werden. Diese Art von Speicher sind unter dem Namen "Read only Memory" (ROM) bekannt geworden.

Es ist Aufgabe der Erfindung, einen neuartigen Speicher (ROM) der oben bezeichneten Art aufzuzeigen, der durch eine Ablagerungstechnik und/oder in integrierter Schaltungstechnik hergestellt werden kann und der eine hohe Packungsdichte aufweist.

Die Erfindung ist dadurch gekennzeichnet, daß ein erstes Bauteil eine erste Anordnung von Elementen aufweist, von denen jedes einen Halbleiterbereich und Stromeingangs- und Ausgangsmittel enthält, und daß ein zweites Bauteil auf dem ersten Bauteil angeordnet wird, das eine zweite Anordnung von Elementen enthält, die elektrisch leitend sind und die bestimmte ausgewählte Positionen einnehmen, die eine entsprechende Lage zu den Positionen der Elemente auf dem ersten Bauteil aufweisen, und daß Mittel vorgesehen sind, die ein Arbeitspotential an die elektrisch leitenden Elemente liefern, und daß jedes der elektrisch leitenden Elemente übereinstimmt mit dem ihm zugeordneten Element auf dem ersten Bauteil und daß zwischen den genannten Elementeanordnungen eine Isolierschicht angeordnet ist , durch die an bestimmten Elementenpositionen Feldeffekttransistoren mit isolierter Gate-Elektrode entstehen.

Zwei Ausführungebeispiele der Erfindung werden im folgenden anhand von Zeichnungen im einzelnen erläutert.

30.6.1970 009886/1998

In diesen zeigen: '

Fig. 1 in prinzipieller Darstellung eine Draufsicht auf eine aus dünnen Filmen bestehende Festwertspeicher (ROM)-Lesevorrichtung, eine Festwertspeicher (ROM)-Karte und eine Abfrageschaltung;

Fig. 2 eine prinzipielle Draufsicht auf eine Festwertspeicherkarte ;

Fig. 3 eine Schnittansicht entlang der Linie III-III in Fig. 1 und '

Fig. 4 eine Draufsicht auf eine aus MOS-Elementen bestehende Festwertspeicher (ROM)-Abfragevorrichtung, eine Festwertspeicherkarte und einen Abfragekreis.

In Fig. 1 ist ein ROM-Kartenleser aus dünnen Filmen dargestellt. Auf einer Glasplatte 1 sind z.B. durch ein Ablagerungsverfahren im Vakuum Elektrodenpaare in Matrixform aufgebracht. Jedes Elektrodenpaar stellt eine Source-Elektrode 2 und eine Drain-Elektrode 4 dar. Die Elektroden bestehen aus einem geeigneten leitfähigen Material,. z.B. aus Gold. Die Source-Elektrode 2 und die Drain-Elektrode 4 eines jeden Paares sind in einem Abstand von 10 ,um voneinander beabstandet angeordnet. Der seitliche Abstand zwischen den Elektrodenpaaren beträgt etwa 6,3 mm.(Der Übersicht halber wurden die relativen Dimensionen in Fig. 1 und 3 sehr übertrieben dargestellt.) Anstelle der Glasplatte 1 kann auch ein Keramik-, Porzellan- oder ein anderer geeigneter Träger verwendet werden.

Auf die in Matrixform angeordneten Source-Elektroden 2 und Drain-Elektroden 4 und auf die Glasplätte 1 wird durch ein Vakuuraablagerungsverfahren ein matrixförmiges Muster aus dünnen Halbleiterschichten 6 abgelagert. Die matrixförmigen Halbleiterschichten 6 bestehen aus Cadmiumsulphid und weisen eine Stärke von 1 ,um auf. Dadurch entsteht eine Matrix aus Halbleiterelementen, die Source- und Drain-Elektroden aufweisen.

Eine Festwertspeicherkarte 45 (ROM-Karte) ist in Fig. dargestellt. Auf einem nichtleitenden Trägersubstrat 40,

30.6.1970

009886/1998

das eine Dicke von 0,63 mm aufweisen kann, und das aus einem Mylarstreifen bestehen kann, ist eine Anordnung aus Gate-Elektroden 42 aufgebracht. Obgleich die Gate-Elektroden 42 in den Zeichnungen im Verhältnis zu den zwischen den Elektroden 2 und 4 befindlichen Stücken klein dargestellt sind, ist es selbstverständlich, daß diese auch so groß ausgebildet werden können, daß sie das zwischen den genannten Elektrodenpaaren befindliche Stück vollständig bedecken. Die Gate-Elektroden 42 bestehen aus 15 ,um-dicken Kupferstreifen, die einen Abstand von 6,3 mm voneinander aufweisen. Die Gate-Elektroden 42 werden in selektivierbarer Form hergestellt, in dem das als Träger dienende Substrat 40 aus mit einer Kupferschicht überzogenem Mylarstx'eifen durch ein chemisches Ätzverfahren behandelt

43 wird. Eine 0,0063 mm dicke dielektrische Schicht/ wird auf der unbedeckten Seite der Gate-Elektroden abgelagert. Durch diesen dielektrischen Überzug, der als Isolationsschicht wirkt, wird ein Feldeffekttransistor (MOS-Transistor) gebildet, wenn eine der Gate-Elektroden 42 in Berührung mit der Halbleiterschicht 6 kommt. Die auf dem nicht leitenden Substrat 40 angeordneten Gate-Elektroden 42 können durch Einstanzen von Löchern kodiert werden. Dies kann mit Hilfe eines Kartenstanzers vorgenommen werden. Eine weitere Möglichkeit eine Information in kodierter Form in der Karte 45 zu speichern ist durch die Anwendung selektiver chemischer Ätzverfahren gegeben. Es können auch Gate-Elektroden gebildet werden, in denen Stoffe verwendet werden, die durch selektive optische Bestrahlung verdampfen. Durch die vorgenannten Verfahren können Informationen in die als Festwertspeicher dienende Platte 45 eingeschrieben werden, die beliebig oft für Ausleseoperationen zur Verfügung stehen.

Wie aus Fig. 1 ersichtlich ist, sind jeweils die Source-Elektroden 2 einer jeden Zeile durch einen Kupferleiter 13 , mit einander verbunden. Die Drain-Elektroden 4 einer jeden Spalte sind jeweils durch einen Kupferleiter 15 mitteinander verbunden. Jeder der Kupfer leiter 15 ist mit einem der ■ Drain-Elektrodenschalter 20 bis 24 verbunden. Jeder der . *.." Kupferleiter 13 ist mit einem der Source-Elektrodenschalter

30.6.1970 009886/1998

16 bis 19 verbunden. Diesen Schaltern ist jeweils eines der Amperemeter 25 bis 28 zugeordnet, durch das der Source-Drain-Elektrodenstrom eines als kompletter Feldeffekttransistor wirkenden Speicherplatzes gemessen wird. Durch eine Spannungsquelle 30, die z. B. aus einer Batterie besteht, wird an die Drain-Elektrodenschalter 20 bis 24 über eine Leitung 34 und über die entsprechenden Amperemeter 25 bis 28 an die Source-Elektrodenschalter 16 bis 19 eine geeignete Versorgungsspannung angelegt.

Eine Spannungsquelle 50, die ebenfalls aus einer Batterie bestehen kann, ist mit den Gate-Elektroden 42 über einen Leiter 46 verbunden. Die in Fig. 2 dargestellte Fest-

^ wertspeicherkarte 45 (ROM-Karte) wird mit ihrer dielektrischen Schicht 43 auf die matrixartig angeordneten Halbleiterdünnschichtbereiche 6 gelegt, wie aus Fig. 1 ersichtlich. Die Gate-Elektrodenanordnung 42 wird somit in Wirkbeziehung mit dem Halbleitermaterial der Bereiche 6 gebracht. Die kodierten Felder der Gate-Elektrode 42 liegen etwa 0,0063 mm über den Bereichen 6. Sie kommen über bestimmte der Halbleiterbereiche 6 zu liegen. Die Spannungsquelle 50 liefert über den Leiter 46 eine positive Spannung von 10 Volt im bezug auf die Source-Elektroden 2, die an die kodierten Gate-Elektroden 42 angelegt wird.

Der Source-Elektrodenschalter 16 und der Drain-Elektrodenschalter 20 werden gleichzeitig geschlossen. Dadurch wird

fe eine Spannung von der Batterie 30 an die Source-Elektrode und an die Drain-Elektrode 4 des in Position A befindlichen Elektrodenpaares angelegt. Diese Spannung hat etwa eine Größe von 5 Volt. Da bedingt durch die Kodierung der Gate-Elektroden 42 der Position A ein kompletter Feldeffekttransistor gebildet wird, fließt über dieses Elektrodenpaar ein Strom, der durch das Amperemeter 25 gemessen wird. Das Amperemeter 25 stellt somit fest, ob in der Position A ein kompletter Feldeffekttransistor vorhanden ist oder nicht. Das Vorhandensein eines kompletten Feldeffekttransistors an dieser

30.6.1970

009886/1998

Stelle kann für Darstellung eines L-Bits verwendet werden.

Wenn der Source-ElektrodenschaIter 17 und der Drain-Elektrodenschalter 20 gleichzeitig geschlossen werden, kann zwischen dem Elektrodenpaar in der Position B kein Strom fließen, da wie aus Fig. 2 bei B' ersichtlich an dieser Position kein vollständiger Feldeffekttransistor gebildet werden kann, denn an dieser Stelle ist, wie durch einen Kreis angedeutet,keine Gate-Elektrode vorhanden. Das Nicht— auftreten eines Stromes kann zur Darstellung eines O-Bits verwendet werden.

In Fig. 3 ist ein Schnitt entlang der Linie III-III in Fig. 1 dargestellt. Auf die aus einer Glasplatte 1 bestehende nicht leitende Trägerplatte sind an den Positionen A und E zwei HalbleiteiäLemente angeordnet, die jeweils eine Source-Elektrode 2 und eine Drain-Elektrode 4 aufweisen. Zwischen beiden Elektroden befindet sich jeweils ein aus Halbleitermaterial bestehender Bereich 6. Eine dielektrische Schicht 43 ist auf den Bereichen 6 der Elementepositionen A und E angeordnet. In der Position A befindet sich über dem Halbleitermaterialbereich 6 eine auf dieses einwirkende Gate-Elektrode 42. In der Position E ist jedoch keine Gate-Elektrode vorhanden, wie auch aus Fig. 2 bei E' durch einen Kreis dargestellt ist. An dieser Stelle befindet sich somit kein vollständiger Feldeffekttransistor.

Die Gate-Elektrodenanordnung 42 ist in der formbeständigen Trägerschicht 40 eingelagert.

In Fig. 4 ist eine Festwertspeicher-Lesevorrichtung eingestellt, die aus MOS-Elementen aufgebaut ist. In eine Seite eines η-dotierten Siliziumsubstrats 58 sind in Matrixform p-dotierte Bereiche 60 und 62 eindiffundiert. Die Bereiche 60 und 62 können beispielsweise durch Eindiffundieren von Bor in das η-dotierte Siliziumsubstrat 58 erzeugt werden. Aus beispielsweise Indium werden in Matrixform Source-Elektroden 72 und Drain-Elektroden 74 beispielsweise durch Aufdampfverfahren oder chemische Ätzverfahren erzeugt. Die

30,6.1970

009886/1998

Elektroden 72 und 74 sind den. Bereichen 60 und 62 zugeordnet und werden auf bzw. in diesen gebildet. Die Source-Elektroden 72 und Drain-Elektroden 74 liegen in einem Kanal und sind von dem Substrat 58 isoliert. Die p-dotierten Bereiche 60 sind von den p-dotierten Bereichen 62 beabstandet. Der Abstand beträgt etwa 10 /Mm, Die Abstände von den Mittelpunkten benachbarter Source-Elektroden 72 beträgt jeweils 6,3 mm. Der Übersicht halber wurden die Dimensionen in Fig. 4 stark vergrößert dargestellt.

Die in einer Zeile angeordneten Source-Elektroden 72 sind jeweils durch einen Kupferleiter 80 miteinander verbunden. Dieser ist in einem Kanal angeordnet und von dem Substrat 58 isoliert. Die in einer Spalte angeordneten Drain-Elektroden 74 sind jeweils durch einen Kupferleiter 82 miteinander verbunden, der in der gleichen Weise wie die Leiter 80 aufgebaut ist. Die Kupferleiter 80 sind auch jeweils von den Kupferleitern 82 isoliert. Über die entsprechenden Kupferleiter 80 sind den einzelnen Zeilen Source-Elektrodenschalter 86 bis 89 zugeordnet. In der gleichen Weise sind über die entsprechenden Kupferleiter 82 den einzelnen Spalten Drain-Elektrodenschalter 90 bis 94 zugeordnet. Mit jedem der Source-Elektrodenschalter 86 bis 89 ist eins der Amperemeter 95 bis 98 in Serie geschaltet,/durch beim Ansteuern eines der Elemente festgestellt werden kann, ob das gerade angesteuerte Element einen vollständigen MOS-Feldeffekttransistor darstellt. Eine Spannungsquelle 100 ist mit den Drain-Elektrodenschaltern 90 bis 94 und mit den Amperemetern 95 bis 98 verbunden.

Die bereits im Zusammenhang mit Fig. 1 und 2 beschriebene Festwertspeicherplatte 45 wird auf die aus MOS-Elementen bestehenden Festwertspeichervorrichtung gelegt. Die dielektri-

43

sehe Schicht/wird unmittelbar gegen die matrixförmig angeordneten p-n-p-Halbleiterbereiche gelegt. Sie überdeckt auch die Unterbrechungen der zwischen den Source-Elektroden 72 und den Drain-Elektroden 74 befindlichen Bereiche. Die kodierte Gate-Elektrodenanordnung wird durch die aus p-n-p-Halbleiter-

30.6.1970

009886/1998

bereiche bestehende Matrix abgefragt. Die kodierte Gate-Elektrodenanordnung liegt etwa 0,0063 nun über der Matrix aus p-n-p-Halbleiterbereichen. Von einer Spannungsquelle 104 wird über einen Leiter 46 (Fig. 4) eine Spannung von 20 Volt an die Gate-Elektrode 42 angelegt. Diese Spannung ist positiv in-bezug auf die Source-Elektrode 72.

Wenn der Source-Elektrodenschalter 86 und der Drain-Elektrodenschalter 90 gleichzeitig geschlossen werden, wird an das in Position A (Fig. 4) befindliche Elektrodenpaar eine Spannung von 5 Volt angelegt. Dadurch wird ein Stromkreis über die beiden genannten Schalter, die in Position A angeordnete Drain-Elektrode 74 und Source-Elektrode 72 und das Amperemeter 95 geschlossen, da in der Position A ein kompletter Feldeffekttransistor gebildet wird. Der durch das Amperemeter 95 angezeigte Strompegel kann einer binären Information L zugeordnet werden.

Wenn der Source-Elektrodenschalter 87 und der Drain-Elektrodenschalter 90 gleichzeitig geschlossen werden, wird geprüft, ob an der Position B ein vollständiger Feldeffekttransistor vorhanden ist. Da dies nicht-der Fall ist, wird das Amperemeter 96 keinen Strom anzeigen, wodurch eine binäre Information 0 dargestellt werden kann.

Der vorangehend beschriebene Speicher weist 20 binäre Speicherstellen auf. Selbstverständlich können nach dem vorangehend beschriebenen Prinzip auch Speicher mit mehr oder weniger Speicherstellen hergestellt werden. Verschiedene Festwertspeicher (ROM-Speicher) können gemäß der Erfindung aufgebaut werden und eine Informationsbibliothek bilden. Die in den Festwertspeicherkarten gespeicherte Information, die durch eine kodierte Gate-Elektrodenanordnung dargestellt wird, kann gelesen werden, indem die Karten über eine Abtastvorrichtung gemäß Fig. 1 oder 4 bewegt werden.

30.6.1970

00 9886/199 8

Claims (3)

1. 203Α65'

   Patentansprüche·;

   Festwertspeicher, dadurch gekennzeichnet, daß ein erstes Bauteil eine erste Anordnung von Elementen aufweist, von denen jedes einen Halbleiterbereich (6) und Stromeingangs- und Ausgangsmittel (2,4) enthält, und daß ein zweites Bauteil auf dem ersten Bauteil angeordnet wird, das eine zweite Anordnung von Elementen (42) enthält, die elektrisch leitend sind und die bestimmte ausgewählte Positionen einnehmen, die eine entsprechende Lage zu den Positionen der Elemente auf dem ersten Bauteil aufweisen, und daß Mittel (50, 46) vorgesehen sind, die ein Arbeitspotential an die elektrisch leitenden Elemente Ψ (42) liefern, und daß jedes der elektrisch leitenden Elemente (42) übereinstimmt mit dem ihm zugeordneten Element auf dem ersten Bauteil und daß zwischen den genannten Elementeanordnungen eine Isolierschicht (43) angeordnet ist, durch die an bestimmten Elementenpositionen Feldeffekttransistoren mit isoliertor Gate-Elektrode entstehen.
2. 2. Festwertspeicher.nach Anspruch 1, dadurch gekennzeichnet, daß das erste Bauteil ein Isoliersubstrat (1) enthält, und daß jedes Element auf dem ersten Bauteil eine Source-Elektrode (2) und .eine Drain-Elektrode (4) enthält, die jeweils durch einen Halbleitermaterialbereich (6) voneinander beabstandet sind.

   ψ
3. 3. Festwertspeicher nach Anspruch 1, dadurch gekennzeichnet, daß das erste Bauteil eine Halbleiterplatte (58) aus einem ersten Leitfähigkeitstyp enthält, auf die die erste Anordnung in Form von Source-Bereichen (60) und Drain-Bereichen (62) mit einer zweiten Leitfähigkeit eindiffundiert werden, und daß mit diesen Bereichen leitende Elektroden (72, 74) verbunden sind.

   4. Festwertspeicher gemäß Anspruch 2 oder 3, dadurch gekennzeichnet, daß auf dem ersten Bauteil die Elemente in Form von Spalten und Reihen angeordnet sind, und daß die Source-Elektroden einer jeden Reihe mit einem Schalter (16 bis 19)

   30.6.1970

   009888/1998

   und die Drain-Elektroden einer jeden Spalte mit einem Schalter (20 bis 24) verbunden sind.

   5. Festwertspeicherkarte zur Verwendung in der Vorrichtung gemäß Anspruch 1, dadurch gekennzeichnet, daß auf einer Isolierschicht (40) in kodierter Form elektrische Elemente

   (42) angeordnet sind, und daß die Elemente (42) durch einen elektrisch leitenden Pfad, an den eine Spannung angelegt wird, miteinander verbunden sind, und daß eine Isolierschicht

   (43) auf die elektrisch leitenden Elemente (42) aufgebracht wird.

   30.6.1070

   009886/1998