DE2023908A1

DE2023908A1 - Ausfallverträgliches, digitales Speichersystem

Info

Publication number: DE2023908A1
Application number: DE19702023908
Authority: DE
Inventors: Samuel D. Framingham Mass. Harper (V.St.A.)
Original assignee: Honeywell Inc
Current assignee: Honeywell Inc
Priority date: 1969-05-15
Filing date: 1970-05-15
Publication date: 1970-11-19
Also published as: GB1311997A; JPS4814614B1; US3633175A; FR2047802A5

Description

Dipl.-Ing. R. Mertens

Patentanwalt 6 Frankfurt/Main

- L 84h P 135-

Honeywell Inc.

2701 Fourth Avenue South Minneapolis Minnesota Verein. St. v. Amerika

^lf Ausfallverträgliches, digitales Speichersystem"

Die vorliegende Erfindung beschäftigt sich mit der Datenverarbeitung und betrifft im speziellen ein neues digitales Speichersystem, welches eine Anzahl defekter Speicherzellen hinzunehmen imstande ist.

Da die elektronischen Schaltkreise kleiner und zweckdienlicher werden, erfordern ihre Herstellung und Reparatur in der Praxis eine hohe Ausschuiirate solcher Komponenten, die nicht schon anfänglich einwandfrei sind. Bei der Herstellung integrieter Schaltkreise und dgl. ist derzeit eine Ausbeute von 15 % typisch; Ii) % sofort einsatzfähiger Schaltkreise gelten als akzeptabel. Natürlich hängt dieAusbeute von der Komplexibilität

f) Π-9 ß k 7 / 1 6 & 1 ^ßAD ORIGINAL

ρ _

der Gesamtsclialtung ^msil· jeder Endkomponente ab_p da die Wahrscheinlichkeit von Fehlern mit der Anzahl der Elemente innerhalb der Schaltung ansteigt_α Somit ist die akzeptable Ausbeute in der Tat eine obere Grenze der Kömplexibilität der Gesamtschaltung,

Zur Herstellung von Speichern für Rechner ist die Anwendung der Plerstellung integrierter Schaltkreise oder anderer Methoden zur Gev/innung von Miniatur kr ei sen wünschenswert. Die hohe Anzahl von Fehlern, die bei der Herstellung derartiger Schaltkreise entsprechender Kömplexibilität auftreten, führte zu einer unzulässig teuren und schwierigen Produktion,, Andererseits könnte das Problem weitgehend gemildert werden^ wenn nicht ganz einwandfreie Speicher eingesetzt werden könnten«, Durch die Anwendung der sogenannten "diskreten" Verdräfofcung konnten Speicherwerke mit defekten Speicherstellen brauchbar gemacht"werden. Dies jedoch erfordert die individuelle Verdrahtung im Bereich schlechter Speicherstellen und ist somit im Vergleich zur Standardverdrahtung eines einwandfreien Speichers teuer und zeitraubend.

Somit ist es unter anderem Gegenstand der Erfindung, die Anwendung von Speichern mit defekten Stellen zu erleichtern, ohne eine große Anzahl besonderer Verdrahtungen notwendig zu machen. Ein anderer Zweck der Erfindung ist die Herstellung von Speichereinheiten, die mit unverminderter Kapazität betrieben werden können, auch wenn während des Gebrauchs Fehler im Speicher auftreten.

BAD ORiGiNAL

ΟΛ ft f ff /¹If
9 8 4// I b

J23908

Das erfindungsgemüße Datenverarbeitungssystem ist gekennzeichnet durcü die Kombination eines ersten Sjjei- cners mit mehreren Informations-Speicherstellen und einer Ädressiereinrichtung iür dieselben, eines Speicheradressen-Registers zum Empfang von Adressen von Speicherstellen aus dem ersten Speicher, eines zweiten Registers zum Speichern der Adressen von Stellen des ersten Speichers, die unbrauchbar sind, eines Hilfsspeichers mit Speicherstellen zur Aufnahme des Inhaltes der unbrauchbaren Stellen des ersten Speichers und einer Adressiereinrichtung für dieselben, eines dritten Registers zum Speicnern der Adressen von Speicherstellen in dem Hilfsspeicher, einer Vergleichseanrichtung, die mit dem Speicheradressen-Register und dem zweiten Register verbunden ist, deren Adressen!lihalt vergleicht und in Abhängigkeit davon, ob der Inhalt gleich oder unterschiedlich ist, ein erstes oder ein zweites Signal erzeugt, Mitteln, die durch das erste Signal gesteuert werden und den Inhalt des dritten Registers an die Adressiereinrichtung far den Hilfsspeicher bringen und Mitteln, die durch das zweite Signal gesteuert werden und den Inhalt des Speicheradressen-Registers an die Ädressiereinrichtung für den ersten Speicher liefern.

0098 4 7/-16-81

BAD ORIGINAL

Eine Ausgestaltung der Erfindung enthält eine neue Speicher-Zugriff konstruktion, in welcher ein Speicher, der anfänglich defekte Speicherstellen aufweist, mit einem Satz von Hilfsspeicherstellen zusammengefasst ist«, Insoweit der Speicher als integrierter Schaltkreis auf einem Halbleiterblättchen hergestellt ist, können sich die Hilfsspeicherstellen in dem gleichen Blättchen befinden; sie können auch in anderen und ebenso teilweise defekten Blättchen befindlich sein. Es wird ein inhaltsadressierbarer Speicher (CAM) gezeigt, der ein Argumentbereich mit einer Anzahl von Stellen hat, deren jede die Adresse einer defekten Stelle im Hauptspeicher zu speichern vermag. Der inhaltsadressierbare Speicher hat auch einen Punktionsbereich, in welchem für jede Adresse, die im Argumentbereich gespeichert werden kann zur Speicherung der Adresse einer Hilfsstelle eine korrespondierende Speicherstelle vorgesehen ist«, Die Haupt- und Hilfsspeicher sind mit einem Adressendecoder und einem Treiber^ sowie einem konventionellen Speicheradressenregister zusammengeschaltet»

Während des Betriebs,, bevor eine Adresse im Speicheradressenregister zur Betätigung des Hauptspeichers an den Adressendecoder und den Treiber geliefert wird, vergleicht der inhaltsadressierbare Speicher diese Adresse mit den Adressen von defekten Hauptspeicherstellen, die er in seinem Argumentbereich speichert. Wenn der inhaltsadressierbare Speicher feststellt, daß die im Speicheradressenregister laufende Adresse die gleiche ist, wie eine solche im Argumenfbereich, d_eh₈ daß sie die Adresse einer defekten Hauptspeicherstelle ist, so liefert der inhaltsadressierbare Speicher aus seinem Funktionsbereich eine Hilfsadresse an den Adressendecodertreiber» Dies bewirkt den Informationsäustausch zu einer Ersatz-Adressenstelle, welche die defekte Stelle des Hauptspeichers vertritt. Durch diese Anordnung kann eine merkliche Anzahl defekter Stellen im Hauptspeicher existieren,, bevor es unzweckmäßig wird, das Gefüge des Hauptspeichers zu benutzen.

009647/1-681

202390§

Ein anderes Anliegen der Erfindung ist die Lieferung von Mitteln zur Überprüfung des inhaltsadressierbaren Speichers, wenn entweder im Hauptspeicher, im HilfsSpeicher oder im inhaltsadressierbaren Speicher während des Betriebs Fehler auftreten. Das Auffinden derartiger Fehlerstellen basiert vorzugsweise auf der Benutzung üblicher Fehlersucheinrichtungen, wie etwa der Gleiehheits-Prüfeinrichtung, wie sie häufig in Rechenanlagen installiert ist und ein Gleichheitsfehler-Signal erzeugt, welches ein Fehler-Flip-Flop setzt und zur Anzeige, daß ein Fehler entdeckt wurde eine Anzeigelampe aufleuchten lässt. Die Inhalte des Speicheradressen-Registers werden der Bedienungsperson normalerweise angezeigt, wenn ein derartiger Fehler aufgedeckt wird, um die Suche nach der Fehlerursache zu unterstützen. Im System der Erfindung ist eine solche Einrichtung vorgesehen zur überprüfung der Inhalte des inhaltsadressierbaren Speichers um eine Vorkehrung gegen solche Fehler zu bewirken, die durch schadhafte Speicherzellen entstehen,,

Anhand eines Beispieles und unter Bezugnahme auf die beigefügten Zeichnungen wird die Erfindung nun im Detail beschrieben:

Figur 1 ist ein schematisches Blockdiagramm eines fehlerduldenden, erfindungsgemäßen Speichersystems;

Figur 2 ist ein schematisches Diagramm eines inhaltsadressierbaren Speichers zur Verwendung im System der Figur 1;

Figur 3 ist eine Blockdarstellung eines anderen, fehlerduldenden Speichersystems nach der Erfindung.

Beschreibung der gezeichneten Ausgestaltung

Zunächst sei auf Figur 1 Bezug genommen. Die dargestellte Datenverarbeitungsanlage, welche die Erfindung enthält, umfasst

009-847/168 1 bad original

einen schematisch dargestellten Rechner 1, der irgendein herkömmlicher Digitalrechner oder ein anderes, Informationen verarbeitendes Gerät sein kann, welches des Datenaustauschs mit einem Speicher bedarf^. Ein Speicher M hat acht 8-Bit Speiciierstellen, welche zusammen einen Hauptspeicher Ml bilden und zwei 8-Bit Speicherstellen, die einen Hilfsspeicher M2 bilden. Die Anzahl der Datenzellen der einzelnes! Speicherstellen, die Anzahl der Speicherstellen sowie die Gesamtzahl von Stellen in Haupt- und Hilfsspeicher sind nicht kritisch; die dargestellten Anzahlen dienen lediglich einer vereinfachten Darstellung und zur Erleichterung des Verständnisses. Der Hauptspeicher Ml und der Hilfsspeicher M2 können auch als physikalisch getrennte Einheiten, beispielsweise auf separaten integrierten Schaltkreisen oder separaten magnetischen Speicheraufbauten konstruiert sein; sie können sich ebenso in den gleichen Aufbau teilen. Sie sind nur zur Vereinfachung der Darstellung als einzelne Einheiten gezeichnet_o

Einzelne Datenzellen 8 des Hauptspeichers Ml mögen defekt sein, wie durch die mit einem "X" markierten Zellen angedeutet«, Die Hilfsspeicher-Stelleii können von den Betriebsstellen eines Speichers ausgewählt werden, der defekte Stellen enthält. Sollte während des Betriebs ein Teil des Speichers defekt werden, können Vorkehrungen getroffen werden, eine andere Betriebsstelle einzuschalten.

Ein Schritt zur Konstruktion des Speichers M zur Benutzung mit einem Rechner, der ein m-Bit Speicheradressen-Register hat, ist es, einen Speicher zu konstruieren, der mehr als 2 Stellen, aber mindestens 2^m benutzbare Stellen hat. Wenn beispielsweise im Falle der gezeichneten Ausgestaltung der Originalspeicher mit zehn Stellen gemacht wurde und, wie dargestellt, zwei defekt sind, bedeutet dies, daß der defekte Speicher als ein einwandfreier acht-Stellen-Speicher benutzt werden kann, wie unterhalb noch erläutert wird.

47/1681

Eine andere Möglichkeit, die Erfindung anzuwenden, ist es, opeicher mit 2^m Speicherstellen herzustellen und zunächst Vorteil aus diesen zu ziehen, welche direkt ab Herstellung vollständig einsatzfähig sind. Jene Speicher, welche defekte Stellen aufweisen, können dann in einer noch zu beschreibenden Vieise entweder als Hauptspeicherbereiche oder als HilfsSpeicherbereiche benutzt werden in Abhängigkeit der durch Prüfung ermittelten Fehlerzahl und der gewünschten Zahl von Hilfsstellen.

Grundsätzlich tauscht der Rechner 1 mit dem Speicher M in üblicher Weise Informationen, in-dem er eine Adresse an das Speicheradressen-Register MAR liefert und das Austauschen der Information' mit dem Speicher durch ein herkömmliches Speicherdaten-Register (3SaDR) erfolgt. Erfindungsgemäß gelangen die Inhalte des Speicheradressen-Registers aber nicht direkt in den Adressendecoder-Treiber 9, wie üblich, sondern werden zuerst an einen inhaltsadressierbaren Speicher (CAM) und ein Schalternetzwerk 7 geliefert.

In den inhaltsadressierbaren Speicher werden die Inhalte des Speicheradressen-Registers mit den Inhalten eines Argumentbereiches CAM 1 verglichen. Der Vergleich erfolgt in Beantwortung eines Impulses Tl, welcher während der Programmkontrolle vom Rechner an den inhaltsadressierbaren Speicher gegeben wird.

Wenn die im Speicheradressen-Register (MAR) gespeicherte Adresse von jeder im Argumentbereich CAH 1 gespeicherten Adresse abweicht, so erzeugt der inhaltsadressierbare Speicher ein Signal D. Stimmt der Inhalt des Speicheradressen-Registers mit einer Adresse des Bereichs CAM 1 überein, so erzeugt der Speicher CAM ein Signal S. Das Ergebnis des Vergleichs, ausgedrückt durch die Signale S oder D entsteht in Beantwortung eines Impulses T2, welcher zu einem späteren Zeitpunkt als der Start von Tl während

009847/1681

der Programmkontrolle vom Rechner geliefert wird»

Wie unten in der Mitte der Figur 1 dargestellt, kann der Impuls T2 erscheinen, während der Impuls Tl noch andauert oder das Erscheinen des Impulses Tl kann in einem geeigneten Register gespeichert werden, bis der Impuls T2 erzeugt ist, was auch bei der speziellen Einrichtung, mit welcher die Erfindung arbeitet, dienlicher ist«, Wenn der Impuls T2 erzeugt wird, gelangt jedenfalls ein Signal S oder D an das Schalterwerk 7j die Signale S, D erscheinen in der dargestellten Ausgestaltung auf der gleichen Leitung. Das Schalterwerk 7 steuert das Anlegen einer Adresse an den Adressendecoder-Treiber 9. Dieser kann von herkömmlicher Bauart sein und zur sicheren Funktion im System der Erfindung in der unten beschriebenen Art arangiert sein.

Wird das Signal D erzeugt, so legt das Schalterwerk 7 den Inhalt des Speicheradressen-Registers an den Adressendecoder-Treiber 9 in der üblichen Art und wählt eine der acht normalen Speicherstellen im Speicher Ml. Wie dargestellt, sind die Adressen dieser acht Stellen durch die Binärcode 000 bis 111 für ein 3-Bit Speicheradressen-Register repräsentiert»

Sollte ansonsten in dem Speicheradressen-Register die Adresse der defekten Speicherstellen 010 oder 101 gespeichert sein, so erzeugt der inhaltsadressiertoare Speicher (CAM) das Signal S. Zusätzlich liefert der Funktionsbereich CAM 2 des inhaltsadressierbaren Speichers eine Ersatzadresse an das Schalterwerk 7 wie sie durch die Bits Pl, P2, P4 und P8 markiert ist.

Zur Vereinfachung der Figur 1 sind die Ausgangssignale der drei Stufen des Speicheradressen-Registers MAR durch drei Leitungen (Ml, Ml; M2, M2j M4, M4) dargestellt, obwohl in der Praxis beide Signale für diese drei Stufen logische EINSEN darstellen und ihre

009847/1681

Komplemente benutzt werden. So stellt das geringstwert ige Bit des Adressenregisters MAR, welches als die einzelne, Ml, ΜΪ bezeichnete Leitung dargestellt, tätsächlich zwei Leitungen dar, von deren eine die logische EINS führt, wenn der Wert des geringstwertigen Digits Ml die logische EINS ist und deren andere die logische EINS führt, wenn der Wert des geringstwertigen Digits die logische HULL ist. Die gleiche Anmerkung gilt für andere, ähnlich bezeichnete Leitungen der Figur 1. So ist die Ersatzadressen-Stelle im Funktionsbereich CAM 2 des inhaltsadressierbaren Speichers in Figur 1 als 4-Bit-Signal dargestellt, welches mit seinem Komplement auf den Leitungspaaren, die mit Pl, Pl; P2, P2; P4, P4 und Po, Pö bezeichnet sind, erscheint. Wie noch deutlich wird, ist es nicht in jedem Beispiel wesentlich, daß die Ersatzadresse ein Bit mehr umfasst, als die Adresse der defekten Stelle des Speicherbereichs Ml. In einigen Fällen kann es wünschenswert sein, für eine m-Bit-Adresse im Speicheradressen-Register eine m-Bit-Ersatzadresse zu haben. Wenn andererseits die Unversehrtheit des ersten Bereiches CAM 1 des inhaltsadressierbaren Speichers sichergestellt ist, kann auf den Funktionsbereich CAM 2 völlig verzichtet werden und die unten noch zu besprechenden Identifizierungssignale von CAM 1 können herangezogen werden, den Decoder-Treiber zu veranlassen, die nächste Hilfsstelle zu adressieren; bei einer derartigen Ausgestaltung der Erfindung kann auf das Schalterwerk ebenfalls verzichtet werden.

Wenn der inhaltsadressierbare Speicher festgestellt hat, ob die im Speicheradressen-Register gespeicherte Adresse einer der im Argumentbereich CAM 1 gespeicherten Adressen entspricht oder nicht und das Signal T2 erzeugt wurde um das Signal S oder D an das Schalterwerk7zu bringen, gelangt eine 4 Bit-Adresse über die Leitungen Bl, ST; B2, B2; B4, B4; und B8, B8 an den Adressendecoder-Treiber 9. Genauer gesagt legt das Schalterwerk 7 die Adresse des Speicheradressen-Registers MAR an den Decoder-Treiber 9, wenn es das Signal D empfängt. Anderenfalls beantwortet es

J-.

009847/1681

das Signal S mit dem Anlegen der Hilfsadresse aus dem inhaltsadressierbaren Speicher an den Decoder-Treiber. In dem vorigen Beispiel identifiziert der Eingang der Signale BS, Se des dargestellten Decoder-Treibers 9 eine NULL, so daß der Decoder-Treiber eine Stelle in dem Hauptspeicher Ml 'adressiert. Das Schalterv/erk 7 ist der Einfachheit halber als Relais-Schalter mit einpoligen Umschaltkontakten für jedes Paar von B-Signalen dargestellt, die es an den Decoder-Treiber 9 legt. Der Schalter ist weiter so dargestellt, als lege er normalerweise die P-Signale des Inhaltsadressierbaren Speichers an den Decoder-Treiber und in Beantwortung des D-Steuersignals die M-Signale des Speicheradressen-Registers und die NULL identifizierenden Signale B8, ÜB an den Decoder-Treiber. In der Praxis kann das Schalterwerk natürlich auch ein mehrkanaliger Satz von Uochgeschwindigkeit-Torschaitungen integrierter Bauart sein«,

Demzufolge wird der Inhalt des Speicherdaten-Registers MDR in Abhängigkeit davon, ob das Programm für den Rechner 1 eine Lese- oder Schreiboperation vorschreibt, entweder abgeschrieben oder gewechselt in Übereinstimmung mit dem Inhalt der durch den Adressendecoder-Treiber 9 ausgewählten Stelle»

Als Ergebnis des Vorangegangenen wird die ausgewählte Adresse für arbeitsfähige Speicherstellen des Hauptspeichers Ml'diejenige sein, die im Speicheradressen-Register MAR steht» Für diejenigen Stellen, an welchen defekte Zellen festgestellt wurden, wie die Stellen 010 und 101 in der Figur 1, wird die Hilfsadresse ausgelesen werden, die im Funktionsbereich CAM 2 des inhaltsadressierbaren Speichers steht. In Figur 1 sind solche Hilfs-Ersatzstellen bei 1000 und 1001 im Hilfsspeicher M2 gezeigt.

Was den Rechner 1 anbetrifft, so bewirkt das Einsetzen der Hilfsadresse anstelle der geforderten Adresse keinen Unterschied.

Der einzige funktioneile Unterschied im Betrieb des Systems bestellt darin, daß durcli die Befragung des inhaltsadressierbaren Speichers CAM eine geringfügige Verzögerung eintritt, bevor die normale Speicheradi*essierung vollständig durchgeführt ist. Da bei üblichen Speichern die Lese- und Schreibzeiten im Vergleich zu den zusätzlichen Zeiten, die zur Durchsteuerung und Stabilisierung im inhaltsadressierbaren Speicher und dem Schalterwerk 7 erforderlich sind, relativ groß sind, ist die zusätzliche Verzögerung für die meisten praktischen Zwecke ohne Bedeutung.

Eine wesentliche Aufgabe der Erfindung besteht in der Erleichterung der Verwendung von Speicherwerkeh, bei welchen nach ihrer Herstellung festgestellt wird, daß sie defekte Speicherstellen enthalten. Die Anwesenheit von bereits zu Anfang nicht einwandfreien Speicherstellen legt aber die Anwesenheit von nur noch soeben betriebsfähigen Stellen nahe, welche während der Betriebszeit des Speichers ausfallen können. V<eiterhin kann der Betrieb in bestimmten Umgebungen, wie' etwa unter Partikelbeschuß und dgl. zu Fehlern in Speicherzellen führen. Somit ist es im breiteren Rahmen ein Anliegen der Erfindung, dieser Möglichkeit durch die Einbeziehung entsprechender Vorrichtungen zur Kompensation derartiger Fehler in dem Rechner entgegenzutreten. Das wird erreicht durch die Wiederabtretung von CAM-Ersatzstellen für solche Steilen,clic in dem inhaltsadressierbaren Speicher defekt werden oder die Abtretung neuer Stellen aus dem inhaltsadressierbaren Speicher zum Kilfsstellenersatz für solche Stellen, die im Hauptspeicher defekt werden. Während sieh zu diesem Zweck verschiedene Techniken anbieten, ist es eine wirksame Lösung, die in einem Rechner zur Ermittlung von defekten Speicherstellen angewendete Gleichheitsprüfeinrichtung gemeinschaftlich zum Andern des Inhalts des inhaltsadressierbaren Speichers zu benutzen, um die Speicherstellenabtretungen zu ändern, so daß eine neuerlich als defekt ermittelte Stelle durch eine einsatzfähige Stelle ersetzt werden kann.

00 9 8 4 7/1681 B^AD

Der Rechner 1 werde beispielsweise normalerweise mit einem Gleichheits- oder Speicherprüfsystem zusammengeschaltet, welches den Rechner beim Auftreten eines Fehlers anhält. Auch ist es üblich, das Speicheradressen-Register mit Anzeigevorrichtungen auszurüsten, welche eingeschaltet werden, sobald ein Fehler bemerkt wird, um der Bedienungsperson die Speicheradresse anzuzeigen, welche in dem Augenblick wirksam war, in welchem der Fehler entdeckt wurde.

Zur manuellen oder automatischen Lokalisierung eines Fehlers können verschiedene bekannte Sucheinrichtungen vorgesehen werden. Bei Aufdeckung eines Fehlers kann die Einrichtung beispielsweise den Eingang des Rechners auf ein Unterprogramm schalten welches die Speicheradressenprozedur ein™ oder mehrmals zu wiederholen versucht und dann einfach zum Programm zurückkehrt, wenn sich der Fehler nicht wiederholte, oder, sofern die Wiederholung erfolglos war, mit dem Bringen der Fehleranzeige stoppt. Auf diese Art werden Gleichheits- und andere Fehler, die von Übergängen herrühren ignoriert, während die Fehler, die auf defekten Speicherstellen beruhen, herausgelesen und, wie beschrieben, durch Hilfsstellen repariert werden.

In Figur 1 ist der inhaltsadressierbare Speicher mit einem Argumentbeieich CAM 1 dargestellt, der eine m-Bit-Speicherstelle für jede Hilfsspeicherstelle hat, welche eine Hauptspeicherstelle ersetzen kann. Der inhaltsadressierbare Speicher verfügt vorzugsweise auch über zusätzliche Stellen zum Ersatz solcher Stellen,<^ie im CAM-Bereich defekt werden. Die Abtretung von zwei CAM-Stellen 22 und 24 zum Ersatz defekter Hauptspeicherstellen ist in Figur 1 dargestellt.

Der Funktionsbereich CAM 2 des inhaltsadressierbaren Speichers hat eine separate Stelle, die jeder CAM 1 Stelle zugeordnet

009647/1861

ist und, wie dargestellt, jede CAM 2 Stelle kann die Adresse einer Stelle des Hilfsspeichers speichern.

Der gezeichnet-e Funktionsbereich CAM 2-Speicher hat ein Bit mehr in jeder Stelle, als der CAM 1-Bereich oder das Speicheradressen-Register. V/o es erforderlich ist,können zusätzliche Bits in jeder CAM 2-Stelle vorgesehen werden.

In Fällen, bei welchen der Zugriffbereich von Speicherstellen kein voller Binärmodul sein muß, können die beiden Bereiche des inhaltsadressierbaren Speichers auch alternativ beide die gleiche Anzahl von Zellen haben, wie das Speicheradressen-Register.

13

Wenn beispielsweise ein Speicher M von 2 oder 8192 möglichen Stellen als perfekter 8000-iYorte-Speicher betrieben wird, können die übrigen 191 Stellen als Ersatz für defekte Stellen dienen. Für diesen Fall wird die Speicheradresse 13 Bit lang und jeder Bereich des inhaltsadressierbaren Speichers kann von der gleichen Länge sein.

Figur 2, welche einen Aufbau für den inhaltsadressierbaren Speicher der Figur 1 darstellt, zeigt die obere, erste Stelle und in der Mitte die zweite Stelle 24 der CAM 1- und CAM 2-Bereiche, wie sie in Figur 1 angedeutet sind. Jeder CAM 1-Bereich der Stelle 22 hat drei Binärzellen 22a, 22b und 22c und entsprechend hat jeder CAM 2-Bereich der Stelle 24 die Zellen 24a, 24b und 24c. Ahnlich hat jeder CAM 2-Bereich der Stellen 22 und 24 vier Zellen 22d, 22e, 22f und 22g bzw. 24d, 24e, 24f und 24g. Die Figur 2 zeigt den Stromlaufplan der ganz links gezeichneten CAM 1-Zellen 22c und 24c und der ganz rechts dargestellten CAM 2-Zellen 22d und 24d im Detail. Diese Stromlaufpläne sind für die übrigen Zellen typisch und die Schaltung zwischen diesen CAM 1- und CAM 2-Zellen ist allen Zellen einer Stelle gemeinsam zugeordnet.

00Ö647/18S1

20^3908

Die Figur 2 zeigt auch eine Stufe 26 des Speicheradressen-Registers der Figur 1 und stellt diese mit einem Flip-Flop 28 dar, welches gesetzt wird, wenn es entweder durch das Schließen des Schalters 32 oder über die Leitung 34 vom Rechner der Figur 1 ein Signal erhält. Das Flip-Flop 23 wird zurückgesetzt, wenn es entweder durch das Schließen des Schalters 36/über die Leitung 40 vom Rechner einen Impuls erhält.

Die Speicheradressen-Eegisterstufe . 26, welche für die übrigen Stufen typisch -si-ad, empfängt Signale über die Leitungen 34 und 38, wenn der Rechner der Figur 1 den Hauptspeicher M 1 adressiert. Alternativ werden die Schalter 32 und 36 betätigt, um die Speicheradressen-Registerstufe 26 einer Adresse zu laden, welches in einer CAM- 1-Zelle gespeichert werden soll, beispielsweise um den CAM 1-Bereich mit der Adresse einer fehlerhaften Hauptschalterstelle zu laden, so daß sie durch eine Hilfsstelle ersetzt werden kann.

Um die in der Speicheradressen-Stufe 26 bereitgehaltene Information in die CAM 1-Zelle 24c einzulesen wird ein Dreibereichzuteiler 42 in die gezeichnete Position gebracht, so daß ein Zuteiler-Bereich 42a vom Schalter 43 eine Schaltspannung an eine Sammelleitung 44 legt, die mit allen Zellen der CAM-Stelle 24 verbunden ist. In der Zelle 24c schaltet die auf der Leitung 44 liegende Spannung die UND-Gatter 46 und 48 durch und bewirbt, was auch immer an ihrem anderen Eingang anliegt, daß ein Aussagesignal vom MAR-Flip-Flop 28 ein Flip-Flop öO in den gleichen Zustand schaltet, in welchem sich das MAR-Flip-Flop befindet.

Die gezeichnete Anordnung und Arbeitsweise zum Laden des CAM !-Bereiches mit der Adresse einer Speicherstelle, die durch eine Hilfsspeicherstelle zu ersetzen ist, ist für die anderen

0098A7/1681

20*3908

- 15 - ■ , ■ _:

Stellen des CAM 1-Bereiches typisch. Entsprechend hat die CAM 1-Zelle 22c ein Flip-Flop Ö2 mit den Eingangs-UND-Gattern 54 .und υϋ, von denen jedes eine Schaltspannung von einer Verteilerleitung 58 empfängt und mit dem ItIAR Flip-Flop 28 in der gleichen Weise verbunden, wie die Gatter 46 und 48 der Zelle 24c.

Nachdem der Rechner eine Adresse in das Speicheradressen-Register gebracht hat um eine Stelle im Hauptspeicher der Figur zu adressieren, erzeugt er ein Zeitsignal t 1, wie oben bemerkt. Wie in der unteren, rechten Ecke der Figur 2 gezeigt, schaltet dieses Signal die UND-Gatter 60 und 62 im CAM 1-Bereich. Welches Gatter auch immer ein Aussagesignal von dem MAR-Flip-Flop 28 erhält, befragt sodann die CAM 1-Zellen 22c und 24c, welche Zellen dasselbe Bit speichern, das in dem MAR-Flip-Flop 28 vorliegt. Wenn das Flip-Flop 28 gesetzt ist und beispielsweise eine EINS speichert, betätigt das Signal t 1 das Gatter 60, worauf das UND-Gatter t>4 in der Zelle 24c und das UND-Gatter 68 in der Zelle 22c geschaltet werden. Nimmt man ferner an, daß das Flip-Flop 52 der Zelle 22c zurückgesetzt ist, also beispielsweise eine NULL speichert, so ist die andere Eingangsgröße^UND-Gatter 68 ein Negierungssignal, weswegen dieses Gatter dann kein Ausgangssignal abgibt. Als Ergebnis bringt die Zelle 22c ein Negierungssxgnal an das UND-Gatter 71. Somit bringt dieses UND-Gatter weiterhin ein Negierungssxgnal an seinen Ausgang.

Unterstellt man, das Flip-Flop 50 der Zelle 24c sei gesetzt, so legt es ein Aussagesignal an den anderen Eingang des Gatters 64, so daß bei Eintreffen des Signals t 1 dieses UND-Gatter betätigt wird und ein Aussagesignal an ein weiteres UND-Gatter 74 bringt.

Das UND-Gatter 74 empfängt ebenso Eingangssignale von den anderen Zellen 24b und 24a des CAM 1-Bereiches. Demzufolge erzeugt

BAD ORIGINAL Ö09S47/1681

das UND-Gatter 74 nur dann ein Ausgangssignal, wenn die drei CAM 1-Zellen 24a, 24b und 24c die gleiche Adresse speichern, wie sie sich im Speicheradressen-Register befindet, doll» wenn zwischen dem Inhalt der Stelle 24 des CAM-Bereiches und dem Inhalt des Speicheradressen-Ilegister Übereinstimmung besteht,,

Unter weiterer Bezugnahme auf Figur 2 betätigt dieses positive Signal des UND-Gatters 74 ein NOR-Gatter 76, welches ein UND-Gatter 78 schaltet. Das andere Eingangssignal am UND-Gatter ist das Zeitsignal t 2j wenn es kommt, entwickelt das UND-Gatter 7S das Signal S, welches wie im Zusammenhang mit der Figur 1 oben erläutert, das Schalterwerk 7 betätigt, wodurch die Adresse, welche das Schalterwerk aus dem CAM 2~Bereich des Inhaltsadressierbaren Speichers empfängt, an den Adressendecoder-Treiber 9 gelegt wird.

Yvie in Figur 2 gezeigt, hat der inhaltsadressierbare Speicher in der Stelle 22 auch ein ^!lDefektstellen"-Flip~FlQp 82, welches im EINS-Zustand das UND-Gatter 71 dieser Stelle blockiert. In der Stelle 24 ist in ähnlicher Weise ein Flip-Flop 84 mit dem UND-Gatter 74 verbunden. Jedes Defektstellen-Flip-Flop wird, durch einen Schalter 85 gesetzt, der mit der Wurzel eines Zuteilers 42c verbunden ist; es kann, wie gezeichnet, mit einem Schalter zurückgesetzt v/erden. Durch diese Flip-Flops wird verhindert, daß eine defekte CAM-Stelle auf die Signale t 1 und t2 antwortet. Es sei beispielsweise angenommen, daß die CAM-Stelle 22 entweder i;u CAM 1- oder im CAM 2~Bereich defekt sei. Diese Stelle entfernt die Bedienungsperson aus dem System im wesentlichen durch Setzen des Zuteilers 42, um den Schalter 85 mit dem Sitzeingang des Flip-Flop 82 zu-verbinden,, Daaa drückt die _ Bedienungsperson den Schalter 85, wodurch das Flip-Flop 82 gesetzt wird, so daß es kein positives Signal mehr aa das Gatter 71 liefert, dieses .al3s

BAD ORIGINAL

9847/1681

blockiert. Wenn es solcherart blockiert ist, erzeugt das UND-Gatter 71 auch dann kein positives Ausgangssignal, wenn alle CAIa 1-Zellen 22a, 22b und 22c dem Inhalt des Speicheradressen-Registers angepasst sind.

Jede CAMStelle 22, 24 hat weiterhin ein "Dienst"-Flip-Flop 86 bzw. 88, das durch die zugehörigen Verbindungsschienen 58 bzw. 44 gesetzt wird wenn der CAM 1-Bereich in dieser Stelle mit einer Speicheradresse geladen wird. Über den Zuteilerbereich 42b steht das gesetzte Flijj-Flop mit einer Lampe 90 in Verbindung und signalisiert der Bedienungsperson, daß diese CAM-Stelle "im Dienst" ist und nicht mit einer weiteren Speicheradresse geladen werden darf. Ist beispielsweise der CAM 1-Bereich der Stelle 24 mit der Adresse einer defekten Hauptspeicherstelle geladen, so setzt das für diese Operation über den Zuteilerbereich 42a an die Verbindungsschiene 44 gelieferte Burchschaltesijnal automatisch das Flip-Flop 88. Sollte die Bedienungsperson anschließend noch einmal den Zuteiler setzen, um die Stelle 24 zu wählen, so wird der Ausgang des Flip-Flop 88 über den Zuteilerabschnitt 42b auf die Lampe 90 geschaltet, wodurch der bedienungsperson angezeigt v/ird, daß Stelle 24 bereits eine Speicheradresse enthält. Die Lampe 90 dient nur zur Illustration, welche Art von Alarm auch immer gewünscht ist. Ferner können mit herkömmlicher Erfahrung auch Verriegelungsschaltungen vorgesehen werden, die Bedienungsperson daran zu hindern, unbedacht eine neue Adfesse in die Stelle 24 zu bringen.

So dient der Zuteiler 42 dazu, eine Stelle in dem inhaltsadressierbaren Speicher zu wählen. Der Bereich 42a aktiviert die Verbindungsschienen 44 und 58 in der ausgewählten Stelle zum Einbringen einer Adresse in den CAM 1-Bereich der Stelle und, wie noch gezeigt wird, ebenso zum Einbringen einer Adresse in den CAM 2-Bereich. Der Zuteilerbereich 42b betätigt die Lampe 90, wenn die gewählte Stelle "im Dienst" ist und der Bereich 42c wird benutzt, um eine gewählte Stelle zu blockieren.

009847/1681 bad ORieiNAL

20*3908

Wenn unter v/eiterer Bezugnahme auf Figur 2 das UüD-Gatter 74 alle positiven Eingangssignale empfängt, welches die Übereinstimmung des Inhaltes der Zellen 24a, 24b und 24c mit dem Inhalt des Speicheradressen-Registers anzeigt und ferner darauf hinweist, daß das Flip-Flop 84 im zurückgesetzten, also iiULL-iiustand ist, liefert das UMD-Gatter 74 zusätzlich zur Betätigung des Nüil-Gatter 7b, wie oben besprochen, ein Identifizierungssignal in Form eines bejahenden Pegels an eine Verteilerleitung u2, welche mit allen Seilen des CAM 2-Bereichs der Stelle 24 in Verbindung stellt» !innerhalb der Zelle 24d schaltet das Signal auf der Leitung 92 zwei UND-Gatter 94 und 9ö. wenn derart durchgeschaltet, entwickelt eines der Gatter 94, 90 ein positi-, ves Ausgangssignal und das andere ein negatives, entsprechend dem Zustand des Flip-Flop 98» mit welchem, der andere Eingang jedes der UND-Gatter Im Verbindung steht. Die Ausgangssignale der Gatter 94 und 96 sind die P4 und )? 4 Bits der- Ersatzadresse, welche der inhaltsadressierbare Speicher produziert.

Die Information der Ersatzadresse wird in das Flip-Flop in der Zelle 24d über die Gatter löO rn&a. 102 eingeschrieben„ Je ein Eingang dieser Gatter -liegt an der Verbindungsleitung 44, welche durch den Ztfeilerabschnitt 42a gewählt wurde» Der andere Eingang des Gatters 100 wird mit einem Schalter 104 erzeugt, wenn eine EINS in das flop-Flop 9S gebracht werden soll, während das Gatter 102 ein Signal von einem Schalter 106 empfängt, wenn das Flip-Flop zurückgesetzt werden soll«,

Die Zelle 22d im CAM 2-BereicIi der Stelle 22 wird mit der Zelle 24d gleichartig konstruiert und hat ein Flip-Flop 108 mit den Exngangsgattern 110 uad 112, welche Signale iron der Verbindungsleitung 58 unu von ü@n Scli&Itesrii 104 und 106 empfangen. Der Zustand des Flip-Flop 108 wird üh®r öle Gatter 114 und 116 auf die Hilfsadressenleitungen F4 mad F4 gebracht.

BAD ORIGiNAL

09647/1681

20239Ü8

Die "Wirkungsweise des fehlerverträglichen Speichersystems laöge dem ^aciimann durch die obige Beschreibung verständlich geworden sein. Kurz zusammengefasst wird unterstellt, daß ein iiauptsp-eieher Ml der Figur 1 in den Stellen 010 und 101 defekt sei, wie in dieser ifigur dargestellt. Ss ist ein Hilfsspeieherfoereich M2 vorgesehen, der wenigstens zwei Stellen hat. Liegt fest, daß diese Hauptspeicherstellen defekt sind, so wird das Speiclieradressen-Register geladen, was durch die ■Schalter 32 und 36 der iPlgur 2 oder allgemeiner durch die Programmsteuerung des Sechners mit der Adresse 010 dargestellt ist.

Zum Einbringen dieser Adresse in den CAM 1-Bereich des inliaitsadressierbaren Speichers wird der Zuteiler 42 auf die stelle J22 gesetzt und der mit dem Zuteilerabschnitt 42a verbundene Schalter 43 gedrückt, wodurch die Zellen 22a, 22b und 22c der CÄiu-ütelle mit der Speicheradresse 010 des Speicheradressen-Registers geladen werden.

Weiter wird zur Abtretung der Hilfsspeieherstelle 1000 als Ersatz für die defekte Speichersteile 010 der CAM 2-Bereich der Steile 22 mit der HilfSpeicheradresse 1000 geladen. Dies erfolgt mit dem Zuteiler 42, mit welchem die Stelle 22 ausgewählt wird und durch Betätigung der Schalter 104ind 106 oder durch die Programmsteuerung mit dem Rechner.

Sollte die CAM-Stelle 22 defekt sein, würde das Flip-Flop 82 darin gesetzt, was anhand des Schalters 85 und des Zuteilerbereielies 42c dargestellt ist. Anschließend würden die defekte Hauptspeicherstelle 010 in den CAM 1-Bereich der CAM-Stelle 24, bzw. die ersetzende Hilfsstelle 1000 in deren CAM 2-Bereich gebracht.

009847/1681

In gleicher Weise werden die Adressen jeder anderen defekten Hauptspeicherstelle in einen separaten, einsatzbereiten CAM 1-Bereich und die Hilfsadressenstelle, welche die defekte Hauptspeicherstelle zu ersetzen hat, in den zugehörigen CAM 2-Bereich gespeichert.

Wenn alle defekten Speicherstellen in dieser V/eise ersetzt sind, arbeitet der Rechner in normaler V/eise und erhält in üblicher Art Zugriff zu den Speicherstellen. Der Rechner fragt aber in jedem Speicher-Zugriffzyklus nach Aussenden der Speicheradresse an das Speicheradressen-Register den inhaltsadressierbaren Speicher durch Anwendung von Zeitsignalen ti und t2, wie oben dargestellt. Als Ergebnis empfängt der Adreesendecoder-Treiber 9 automatisch die jeweilige Hauptspeicheradresse, wenn diese Stelle betriebsfähig ist oder ebenso automatisch die Adresse der ersetzenden Hilfsspeicherstelle, wenn die jeweilige Hauptspeicherstelle defekt ist.

Alternativ zum Voranstehenden kann das Speichersystem der Figur 1 so betrieben werden, daß es Zugriff zu der Speicherstelle erhält, die durch das Speicheradressen-Register (MDR) in jedem Speicherzyklus adressiert ist, ohne zu berücksichtigen, ob der inhaltsadressierbare Speicher (CAM) berichtet, ob die adressierte Stelle defekt sei» Wenn aber der inhaltsadressierbare Speicher berichtet, daß die adressierte Stelle defekt ist, signalisiert er sofort nach dem normalen Speicherzugriff dem Rechner den Speicherzugriff unter Benutzung einer Ersatzstelle, für welche er die Adresse liefert, au wiederholen.

Bei dieser Betriebsart arbeiten das Speichersystem und der damit verbundene Abgleich des Datenverarbeitungssystems bei allen normalen Speieher-Zugr±£foperatiomea mit maximaler Geschwindigkeit. Nur solche Speicfeeroperationen, die defekte

BAD ORtGfMAL

20Z3908

Stellen umfassen, werden verzögert; die Verzierung entsteht durch die Wiederholung der Speicheroperation. Insoweit die Speicheroperation eine Schreiboperation ist, wird die im . Speicherdaten-Register (MDR) befindliche Information, welche während des normalen, ersten Speicherzugriffs in die defekte Stelle geschrieben wurde, im Speicherdaten-Register festgehalten. Bei der Wiederholung der Speicheroperation wird diese Information in die Hilfsstelle geschrieben, welche die ursprünglich adressierte, defekte Stelle vertritt. Dann wendet sich die Maschine der nächsten Operation zu.

Ist andererseits die Speicheroperation eine Leseoperation, so wird die beispielsweise von der tatsächlich defekten, adressierten Stelle des Speichers gelesene und nach der ersten Speieheroperation im Speicherdaten-Register gespeicherte Information nicht aus dem Speicherdaten-ßegister übertragen. Statt dessen bewirkt das CAM-Signal, welches die adressierte Stelle als defekt ermittelt, eine Wiederholung der Leseoperation, nun aber mit Zugriff auf die ersetzende Hilfsspexcherstelle, deren Inhalt anstelle des früheren Inhaltes in das Speicherdaten-Register eingelesen wird.

Eine spezielle Darstellung dieser alternativen Operation des Speicüersystems der Figur 1 läuft ab, indem der Rechner die Adresse der Hauptspeicherstelle an das Speicherdaten-Register überträgt, zu welcher er Zugriff haben möchte. Das Adressenregister legt diese Adresseninformation direkt an das Schaltwerk 7, welches sich im normalen Zustand befindet (gegensinnig zur Darstellung), so daß die Adresse des Registers direkt an den Adressendecoder-Treiber 9 gelangt. Folglich empfängt der Decoder-Treiber 9 die Ausgangsadresse des Rechners 1 in der gleichen V/eise, wie bei einem üblichen Speichersystem. Ähnlich fährt der Rechner in normaler Folge mit dem Speicherzugriff-Zyklus fort und liest entweder die an der adressierten

BAD GRiGSNAL 0 0 9 8 A 7/ 1 S 8 1

_ ₂₂ _ 20*3908-

Stelle befindliche Information in das SpeieherdatenRegister oder schreibt alternativ die Information des Speicherdateni-ie/gisters in die adressierte Speicherstelle. Das System führt den Speicherzugriff also in völlig normaler Weise, durch«

Gleichzeitig mit dem Aufbringen der Speicheradresse an das Schalterwerk 7 bringt das Speicheradressen-Register diese auch an den CAM !-Bereich des inhaltsadressierbaren Speichers, während das System die normale Speiclxeroperation wie schon beschrieben durchführt, vergleicht der inkaltsadressierbare Speicher die Adresse aus dem Speicheradressen-Register mit dem Inhalt der CAM 1-StelIe und erzeugt daraufhin das D- oder S-Signal, wie es entsprechend ist» Wo sicö. Übereinstimmung findet, veranlasst der CAM 2-Bereich des iaaaltsadressierbaren Speichers, daß die entsprechende Adresse eiaer Ersatzstelle im Hilfsspeicher an das Schaltwerk 7 gelegt wird»

Wenn der Rechner beim Abschluß des normalen Speicher™ zyklus die Anwesenheit des D-Signals aus dem inlialtsadressierbaren Speicher feststellt, akzeptiert er die üpeicheroperation als gültig abgeschlossen und fährt im Programm fort. Bemerkt der Rechner 1 andererseits an dieser Stelle das S-Signal, welches die Übereinstimmung zwischen der adressierten Stelle und dem Hinhält des CAM !-Bereichs anzeigt, so aweigt der Rechner ab oder umläuft zur Wiederholung der Speicherzugriff-Operation. Bei der Wiederholung wird das Schalterwerk 7 betätigt und böliefert den Adressendecoder-Treiber 9 mit eier ausgegebenen Hilfsadresse aus dem CAM 2-Bereich ues Isilialtsadressierbaren Speichers.

Für diese alternative Operatic« entwickelt der Rechner das oben erläuterte t !-Signal zum gleichen Zeitpunkt, in welchem er das Speicheradressen-Register veranlasst, seinen Inhalt an das Schalterwerk 7 au geben. Der Rechner kann das t" 2-Signal

BAD ORIGINAL Ö0 9&47/168 1

erzeugen und das Signal D, 8 abfragen, weiches während der Durchführung der normalen Speicheroperation am Rechner a'nliegt. Das Signal D, S würde aber nicht am Schalterwerk 7 anliegen, bevor der Adressendecoder-Treiberp zur Durchführung des normalen Speieherzyklus den Empfang der Adressensignale vom DChalterwerk 7 weiter nicht melix· benötigt. Ferner kann diese alternative Betriebsart in einigen Fällen erfordern, daß das Speiclierdaten-Kegister nach einer Leseoperation aus einer defekten Kauptspeicherstelle wieder geräumt sein muß. Einzelheiten einer derartigen Realisierung sind dem Fachmann aber bekannt . ·'

Figur 3 zeigt, wie die Erfindung mit verschiedenen Speichern 120, 122 und 124 praktiziert werden kann, welche jeweils einen separaten Adresseiideeoder bzw. Treiber 12o, 128 und 130 habe«. Wie im System der Figur 1 bringt auch in der Anordnung der Figur 3 der llecimer 133 an ein Speicheradressen-Register (MAR) 13ö die Adresse einer Speicherstelle, mit der gearbeitet v/erden soll, während das Speicheradressen-Hegister diese Adresse einem Üchalterwerk 136 und dera Argümentbex-eich GAI.; 1 eines ximaltsadressierbaren Speichers 138 liefert. Stimmt die vom Speieiieradressen-iiegister gelieferte Adresse mit einer Adresse überein, die in einer Stelle des CASi !-Bereiches gespexchert ist, so legt der inhaltsadressierbare Speicher ein S-Signal an das Schalterwerk. Zusätzlich bringt der CAM 2-Bereich eine Adresse in einem HilfsSpeicher 132 an das Schalter-Werk. Andernfalls, wenn die Adresse im Speicheradressen-Register von den Adressen im CAM 1-Bereich unterschiedlich ist, bringt der inhaltsadressierbare Speicher das D-Signal an das Schalterwerk.

Wenn es das D-Signal empfängt, liefert das Schalterwerk die vom Speicheradressen-Register empfangene Adresse an die Decoder-Treiber der Speicher 120, 122 und 124. Somit arbeitet

0 9 8 4 7/1681 BAD ORiGiNAL

der Rechner in normaler Art, was er auch in die Speicher 120, 122 und 124 adressiert, solange sich die Adresse dieser Stelle von den Speicheradressen unterscheidet, welche im CAM 1-Bereich gespeichert sind. Für diese Operation liefert das Schalterwerk 136 die Logik, um die Speicheradresse an den Decoder-Treiber, der mit dem Speicher 120, 122 und 124 verbunden ist, zu richten, welcher die adressierte Stelle enthält,

Wenn die Adresse der speziellen Speicherstelle einer Adresse im CALl 1-Bereich entspricht, liefert der inhaitsadressierbare Speicher das S-Signal und die Adresse einer Hilfsstelle an das Schalterwerk um eine Ersatzstelle im Hilfsspeicher 132 zu adressieren.

Die Information wird, von welcher Speicherstelle sie auch schließlich gewählt und gelesen wird, zum anschließenden Transport in den Rechner einem Speicherdaten-Register MDR augeführt.

Die Figur 3 zeigt, daß die vorliegende Erfindung mit verschiedenen Speicherausführungen praktiziert werden kann. Bei der Anordnung der Figur 3 können,wie in Figur 1, defekte Stellen im Hauptspeicher, im Hilfsspeicher oder im inhaltsadressierbaren Speicher durch verschiedene Stellen automatisch ersetzt werden.

Das dargestellte Datenverarbeitusigssystem kann ferner so arrangiert werden, daß im inhaltsadressierbaren Speicher nur die Adresseninformation für einen Sektor, eine Seite oder einen Bereich der gesamten Speicherkapazität der Speicher 120, 122 und 124 gespeichert wird* Der Inhalt des inhaltsadressierbaren Speichers würde jedesmal gewechselt, wenn das System

BAD ORIGINAL

0 0 9 S 4 7 / -1 6 8 1

beginnt, mit einem anderen Speicherbereich zu arbeiten. Dies kann wünschenswert sein, um die Benutzung von relativ kleinen inhaltsadressierbaren Speichern zu gestatten, was merklich billiger kommen würde, als der sonst erforderliche Inhaltsadressierbare Speicher, der der gesamten Speicherkapazität gleichzeitig dienen muß,

V/ie in Figur 3 dargestellt, wird der inhaltsadressierbare Speicher 138 für diese Operation von einem Speicher 142 geladen, der als ein nur Lese-Speicher (ROM) gezeigt ist. üblicherweise läuft diese Operation unter Steuerung des Rechners 133 ab. Zusätzlich ist zur Ladung des inhaltsadressierbaren Speichers eine Gruppe von handbetätigten Schaltern 144 gezeigt; der Rechner 133 kann natürlich auch so geschaltet werden, daß er den inhaltsadressierbaren Speicher auflad, beispielsweise mit Adressen die er aus einem Speicher über das Speicherdaten-Register (MDR) 140 erhält.

Bei dieser Anordnung verlangt das Problem, welches der Rechner bearbeitet, jederzeit den Zugriff von Speicherstellen in einem neuen Bereich des Speichers; auch wird das Programm den Rechner veranlassen, den inhaltsadressierbaren Speicher 138 aus dem Nur-Lese-Speicher 142 mit Adressen von defekten Stellen in diesem Bereich zu laden und mit Hilfsstellen, die für die defekten einzusetzen sind. Dann arbeitet das System wie oben beschrieben mit einem neuen Speicherbereich, mit dem inhaltsadressierbaren Speicher, welcher Hilfsstellen für defekte Stellen ersetzt.

Diese Anordnung kann wirtschaftlich sein, da die Kosten eines Nur-Lese-Speichers oder anderer Speicheraufbauten für den Speicher 142 gewöhnlich merklich niederiger sind als die

BAD ORIGINAL

00 9847/168 1

20*3908

Kosten eines inhaltsadressierbaren Speichers. Ferner arbeiten Rechnersysteme heute häufig auf der Basis der Sektorenteilung, indem viele Operationen sukzessive lait einem einzigen Speicherbereich durchgeführt werden und die Operation dann auf einen anderen Speicherbereich übergeht.

Es sei auch bemerkt, daiä der iniialtsadressierbare Speicher und das Einschreiben von Adressen in die Bereiche CMl 1 und CAM 2 desselben verschiedeile Formen annehmen können. ViO beispielsweise der Speicher M derart beschaffen ist, daß er nach seiner Fertigung keine Feiller mehr entwickelt, kann der inhaltsadressierbare Speicher fest verdrahtet werden,' sobalü die arbeitsfähigen und die niclitarbeitsfäliigen Stellen identifiziert sind. Sind andererseits Wechsel oder Hinzufügungen zur Zuteilung von zusätzlichen Speicherstellen zu erwarten, so können die Stellen des iafealtsadressierfoaren Speichers wie gezeigt mit Flip-Flops oder anderen änderungsiäai^en Schaltkreisen konstruiert werden, welche durcn Maßnahmen an einem Schaltbrett oder ähnlichen Eingangsvorrichtungen gesetzt werden. Ferner können in einem nicht beobachteten. Speicher, der schadhaft werden kann, die Einstellungen der Flip-Flops oder ähnlicher Fällen des inhaltsadressierten Speichers so vorgenommen werden, daß sie eine automatische Folge der Gleichheit derartiger Fehler werden, die während der Speicheroperation auftreten. Das Aufdecken nmü Identifizieren derartiger Fehler, sowie Schaltungen zum Ersatz derselben durch Stellen in Hilfsspeichern kann durch übliche Techniken erfolgen, die der Fachwelt bekannt sind.

Somit dient der inhaltsadressierbare Speicher wie zwei Mehrwort-ilegister, deren jedes zugeordnet® Wortstellen hat und einen Komparator, der ein angelegtes» digitales Wort, beispielsweise eine Adresse vergleicht mit dem Worten in einem ersten der ilegister, beispielsweise dem Argiimentbereicli CAM I,

7/1681 ^{BAD 0Rf}GfNAL

Ermittelt der komparator keine Übereinstimmung zwischen dem angelegten wort und den gespeicherten Worten, so produziert ei· ein Signal, hier das D-Signal. Stellt er jedoch Übereinstimmung fest, so erzeugt der Komparator ein S-Signal und liefert ferner an die Ausgangsklemmen das Wort in der zweiten Kegisterstelle, welche der ersten Registerstelle, welche das überej-nstiminungswort speichert, zugeordnet ist.

009847/1681

BAD ORIGINAL

Claims

Patentansprüche

(\J Datenverarbeitungsgerät, gekennzeichnet durch die Kombination

eines ersten Speichers mit mehreren Informationsspeicherstellen und einer Adressiereinrichtung für dieselben,

eines Speicheradressen-Registers zum Empfang von Adressen von Speicherstellen aus dem ersten Speicher,

eines zweiten Registers zum Speichern der Adressen von Stellen des ersten Speichers, die unbrauchbar sind,

eines llilfsspeichers mit Speicherstellen zur Aufnahme des Inhaltes der unbrauchbaren Stellen des ersten Speichers und einer Adressiereinrichtung für dieselben,

eines dritten Registers zum Speichern der Adressen von Speicherstellen in dem HilfsSpeicher,

einer Vergleichseinfichtung, die mit dem Speicheradressen-Register und dem zweiten Register verbunden ist, deren Adresseninhalt vergleicht und in Abhängigkeit davon, ob der Inhalt .gleich oder unterschiedlich ist, ein erstes oder ein zweites Signal erzeugt,

Mitteln, die durch das erste Signal gesteuert werden und den Inhalt des dritten Registers an die Adressiereinrichtung für den Hilfsspeichor bringen und

009847/168 1 BAD OR₁G₁NAl"'"

.- 29 -

Mitteln, die durch das zweite Signal gesteuert werden und den Inhalt des Speicheradressen- Registers an die Adressiereinrichtung für den ersten Speicher liefern.

2. Gerät nach Anspruch 1, dadurch gekennzeichnet,

daß jeder Stelle in dem dritten Register eine Stelle in dem zweiten Register zugeordnet ist,

daß die Vergleichseinrichtung auf die Gleichheit zwischen der Adresse in dem Speicheradressen-Register und der Adresse in dem zweiten Register anspricht und eine Stelle in dem dritten Register betätigt, die der Stelle des zweiten Registers zugeordnet ist, welche die übereinstimmende Adresse speichert und

daß die von dem ersten Signal gesteuerten Mittel den Inhalt der betätigten Stelle in dem dritten Register an die Adressiereinrichtung für den HilfsSpeicher bringen.

3. Gerät nach Anspruch I, gekennzeichnet durch ein weiteres Register mit mehreren Stellen,

deren jede einer anderen Stelle des zweiten Registers zugeordnet ist und

deren jede das gleiche Signal blockiert, wenn sie. in einem bestimmten Zustand ist und wenn die zugeordnete Stelle den gleichen Inhalt speichert wie das Speicheradressen-Register.

0 0 m 7 / I β .8 1

4. Speichersystem, welches mit einem Rechner kombiniert ist, gekennzeichne - durch

einen ersten Speicher mit mehreren Informations- . ., Speicherstellen und einer Adressiereinrichtung für dieselben,

ein Speicheradressen-Register zum Empfang von Adressen von Speicherstellen aus dem ersten Speicher,

ein zweites Register mit Stellen zum Speichern der Adressen von Stellen des ersten Speichers, die unbrauchbar sind,

einen Hilfsspeicher mit Speicherstellen zur Aufnahme des Inhaltes der unbrauchbaren Stellen des ersten Speichers und einer Adressiereinrichtung für dieselben,

ein drittes Register zum Speichern der Adressen von Speicherstellen in dem Hilfsspeicher,

ein Schalterwerk, welches in einer ersten Betriebsart in Beantwortung des Inhaltes des Speicheradressen-Registers der Adressiereinrichtung für den ersten Speicher eine Stellenadresse liefert und wechselweise in einer zweiten Betriebsart in Beantwortung des Inhaltes einer Stelle des dritten Registers der Adressiereinrichtung für den Hilfsspeicher eine Adresse liefert und

eine Vergleichseinrichtung zum Vergleich des Adresseninhaltes des Speicheradressen-Registers mit dem Adresseninhalt der Stellen des zweiten Registers und zum Betätigen des Schalterwerks in der ersten Betriebsart, wenn der Inhalt einer Stelle des zweiten Registers und der Inhalt des Speicheradressen-Registers unterschiedlich sind» und in der zweiten

0■ 0 9 8 A 7 / I R 3 1

- 31 Betriebsart, wenn die Inhalte gleich sind.

ö. Einrichtung zum Ersetzen von defekten Speicherstellen in einem adressierbaren Speicher durch Hilfsspeicherstellen, gekennzeichnet durch

einen Hilfsspeicher mit adressierbaren Speicherstellen,

eine Speicher-Adressiereinrichtung zum Adressieren der Stellen in dem Hilfsspeicher und

einen xnhaltsadressierbaren Speicher mit

einem Argumentbereich, der mehrere Stellen zum Speichern von Adressen von Stellen in dem adressierbaren Speicher gibt und

einem Funktionsbereich, der zu jeder Stelle des Argumentbereichs eine zugeordnete Speicherstelle zur Speicherung der Adresse einer Stelle in dem Hilfsspeicher gibt und

der auf ein angelegtes Adressensignal hin, welches den Inhalt einer Stelle in dem Argumentbereich identifiziert bewirkt, daß eine in der korrespondierenden Stelle gespeicherte Adresse in dem Funktionsbereich an die Speicher-Adressiereinrichtung gelangt.

6. Datenverarbeitendes Speichersystem mit einem Satz von ersten, adressierbaren Stellen, gekennzeichnet durch die Kombination .

eines Registers -mn!- otellen, deren jede die Identi fizierung einer ersten Stelle speichert, die nicht betriebsfähig ist,

009847/1601 BADORiGMAL

adressierter©^ Hilfsstellen, deren jede den gleichen Betrag von Informationen speichert, wie die erste Stell© uad deren jede einer Stelle des Registers zu-= geordtaet ist, sowie

Mittels, di© sum Adressieren der Hilfsstelle, die ö©r Eegisterstell© zugeordnet ist, anstelle der Adressierung der ©rstesi Stelle, auf die Adressierung dar ersten Stelle, deren Identität in einer Stell© ©l©s Registers gespeichert ist, ansprechen»

7, Sp@ieh@rsyst©m naeh Anspruch 6, dadurch g e !". Q ei si s, o i © Ii α e t, daß susätslieh ©ine Ia formations-•Speieiisisiajfiehttmg sur Speicherung der Identifizierung jeder nicSit sisasatafäKiig©» M@gist©rst@lle ,vorgesehen ist, sur Eloekierwiffig öss iLiiispr©eh©ns, vi®nn sie die Identifizierung einer Eegist©rstelll© spei©a©rt, welche die Ideixtifizierung eiadressierbaren ersten Stell© speichert ₀

So Batenverarb©itusigs©iariehtung mit ©in©m bar©!! Speieher mit defekten Stellen und einem Speicheradres= sea-S©gist©r zur Adressierung bestimmter Stellen im d©n Speieher, g©lsenns©iehn©t dus-cli ©11© Kombi nation

©iraes zweiten Registers mit ©in©r Speicher·= stell© zur Abtretung für jede defekt© Speieh©rst©ll© und s«r Speicherung der Adressen derselben,

eines dritten M©gist©rs mit„©in©r Speicher-' stall© für jede solch© Stell© !©gist©? m

BAD ORIGINAL

009147/1181

eines adressierbaren Hilfsspeichers mit einer betätigbaren Ersatzspeicherstelle zur'Abtretung für jede defekte Stelle in dem Hauptspeicher und mit einer Speicheradresse, die durch eine Stelle in dem dritten Register identifiziert ist,

mehrerer Vergleichseinrichtungen, deren jede mit einer separaten Speicherstelle in dem zweiten Register und dem Speicheradressen-Register verbunden ist und deren jede auf die Übereinstimmung eines Adressensignales vom Adressenregister mit der Adresse in einer Stelle in dem ersten Register anspricht und ein Signal erzeugt, das eine Stelle in dem dritten Register identifiziert,

Mitteln, die von den Vergleichseinrichtungen und dem Speicheradressen-Register gesteuert werden zur Adressierung des Hauptspeichers von dem Speicheradressen-Register, wenn kein Identifizierungssignal vorliegt und

Mitteln, die von den Vergleichseinrichtungen und dem dritten Register gesteuert werden zur Adressierung des Hilfsspeichers von der identifizierten Stelle in dem dritten Register, wenn ein Identifizierungssignal vorliegt.

9. Speichersystem, welches mit einem Rechner zusammenarbeitet, gekenn ze i c.hnet durch

einen Hauptspeicher mit Y adressierbaren Wortstellen, deren jede wenigstens eine Datenzelle enthält und in denen nicht mehr

009847/1681 ·^Α

als ρ dieser Wortstellen eine def-ekte Datenzelle enthalten sollen, wobei T und ρ positive garase Zahlen sind,

einen Hilfsspeicher mit wenigstens ρ adressierbaren Wortstellen, deren jede wenigstens die gleiche Anzahl von Datenzellen enthält, wie die Wortstellen des Hauptspeichers,

ein Speicherdaten-Kegister, das mit dem Hauptspeicher und dem Hilfsspeicher in Eingriff steht und mit den Zellen Daten austauscht,

ein Speicheradressen-Register zur Registrierung der Adressen einer Wortstelle in dem Hauptspeicher,

einer Gatterschaltung, die bei Ansteuerung ein angelegtes Ädressensignal an den Haupt-■und den Hilfsspeiclaer legt, um den Datenaustausch zwischen dem Speicaerdaten-Register und de» Speichern zu steuern,

einen xnhaltsadressierbaren Speicher mit

wenigstens ρ Argumentstellen, deren jede die Kapazität hat, eine der Y Adressen in dem Hauptspeicher zu speichern und mit

wenigstens ρ Funktionsstellen, deren jede einer Argumentstelle zugeordnet ist und die Kapazität hat, ein Adressensignal zu speichern, welches eine Adresse in dem Hilfsspeicher identifiziert,

einer Vergleichseinrichtung, die mit den Argumentstellen und dem Speicheradressen-Register zusammengeschaltot ist und für jed© Stelle in

98-47/16 8

dem Arguraentbereich ein Identifizierungssigsial erzeugt, welche die gleiche Adresse speichert, wie das Speicheradressen-Register und

ein Schalterwerk, das durch die Vergleichseinrichtung, das Speicheradressen-Register nnü die Funktionsstellesi gesteuert wird uad in Abhängigkeit davon, ob. ein solches Identifizierungssignal erzeugt wird oder Eicht eiae ■ der Funktionsstellen, der Speicheradresse an die Gatterschaltung legt,,

10. Speichersystem, gekennzeichnet durch

einen Hauptspeicher- mit SpeieJaeiestellen-Actressiermitteln und möglichen defektes Speieherstellen,.

ein Speicheradressen-Register, . *

ein zweites Register mit mehreren Stellen zur Speicherung der Adressen der defekten Stellen des Hauptspeichers,

einen Hilfsspeicher mit Speicherstellen-Adressiermitteln und mindestens einer Speicherstelle für jede Stelle in dem zweiten Register zur Speicherung der Inhalte einer Speicherstelle des Hauptspeichers,

ein drittes Register mit wenigstens einer Speicherstelle für jede Stelle in dem zweitem Register zur Speicherung der Adresse von Speicherstellen in dem Hilfsspeicher,

. eine Vergleichseinrichtung die mit dem Speicheradressen-Register und jedes³ Stelle in dem

009847/1681

zweiten Register verbunden ist und die Adressen» inhalte vergleicht,

Mitteln, die durch die Vergleichseinrichtung gesteuert werden und ©in Stellenidentifizierungs« sigaal erzeugen, wenn der Inhalt einer Stelle in dem zweiten Register der gleiche ist, wie der Inhalt des Speicheradressen-Registers,

Mitteln, die durch die Vergleichseinrichtung ge= steuert γ/erden und ©in Steuersignal, erzeugen, wenn der Inhalt des Speicheradressen-Registers nicht öler gleiche ist, wie der Inhalt irgend einer Stelle in cfen zweiten Register,

Mitteln, die durch das erste Sehaltsigaal ge-= steuert werden und den Inhalt des Speicheradressen-Registers an die Adressiermittel für den Hauptspeicher bringen und

Mitteln, die durch die Stellenidentifzieruags·= signale gesteuert werden und für jedes .Idemtifiziersignal den Inhalt einor unterschiedlichen Stelle in dem dritten Register an die Adressiermittel für den HilfsSpeicher g«

11. Speichersystem nach Anspruch 1O₅ . . g © k © sa zeichnet durch die

eines Signalzuteilers, der für jede Speicherstelle in dem zw@it©si Register auf -©in©n unterschiedlichen Zustand gesetzt werden kam»,

©ffst©!? sigfflal®2³s®ug©adl©E' Siittül smt ©isao© D>igitel©igE3i@,lö_!, ?/©!©fe®£i ©iia@ff Adresse in-.

zweiter signalerzeugender Mittel zur Erzeugung eines Digitalsignals, welches einer Adresse in dem Hilfsspeicher entspricht und

Mitteln, die durch diese signalerzeugenden Mittel und den Zuteiler gesteuert werden zur Ladung eines unterschiedlichen Paares von Stellen in dem zweiten und dem dritten Register mit dem Digitalsignal, welches durch die ersten signalerzeugenden Mittel bzw. dem Signal, welches durch die zweiten signalerzeugenden Mittel erzeugt wurde, in jedem Zustand des Zuteilers.

12. Speichersystem nach Anspruch 11,gekennzeichnet durch die weitere Anordnung

eines ein-Bit-Registers für jedes Paar von Stellen in dem ersten und dem dritten Register, welches durch den Zuteiler ausgelesen wird zur Registrierung des Signaleinganges in dieses Stellenpaar und

Mitteln, welche durch den Zuteiler gesteuert werden zur Speicherung eines Signales in jedem 1-Bit-Register, wenn das korrespondierende Stellenpaar geladen wird.

13. Speichersystem nach Anspruch 11, gekennzeichnet durch die weitere Verwendung

eines zweiten l-Bit-Registers für jedes solche Stellenpaar

Mitteln zur selektiven Speicherung von Signalen in dem zweiten 1-Bit-Register zur Anzeige einer

Q098 47/1681

defekten Stelle

Mitteln, die durch jedes der zweiten 1-Bit-Register gesteuert werden zur Vermeidung der Ladung des zugeordneten Stellenpaares, wenn in dem zweiten I-Bit-Register ein Signal gespeichert ist.

009847/1631