DE20215687U1 - Endgerät mit einer hybriden parallelen/seriellen Busschnittstelle - Google Patents
Endgerät mit einer hybriden parallelen/seriellen BusschnittstelleInfo
- Publication number
- DE20215687U1 DE20215687U1 DE20215687U DE20215687U DE20215687U1 DE 20215687 U1 DE20215687 U1 DE 20215687U1 DE 20215687 U DE20215687 U DE 20215687U DE 20215687 U DE20215687 U DE 20215687U DE 20215687 U1 DE20215687 U1 DE 20215687U1
- Authority
- DE
- Germany
- Prior art keywords
- data block
- nibble
- serial
- bits
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Description
Der Beschreibungstext wurde nicht elektronisch erfaßt
Der Beschreibungstext wurde nicht elektronisch erfaßt
Der Beschreibungstext wurde nicht elektronisch erfaßt
Der Beschreibungstext wurde nicht elektronisch erfaßt
Der Beschreibungstext wurde nicht elektronisch erfaßt
Der Beschreibungstext wurde nicht elektronisch erfaßt
Der Beschreibungstext wurde nicht elektronisch erfaßt
Der Beschreibungstext wurde nicht elektronisch erfaßt
Der Beschreibungstext wurde nicht elektronisch erfaßt
Der Beschreibungstext wurde nicht elektronisch erfaßt
Der Beschreibungstext wurde nicht elektronisch erfaßt
Claims (8)
1. Endgerät, gekennzeichnet durch:
eine Verstärkungsregler-Steuereinheit zur Erzeugung eines Datenblocks mit n Bits, der einen Verstärkungswert darstellt;
eine Datenblock-Demultiplexvorrichtung, mit einem Eingang, der zum Empfang des Datenblocks konfiguriert ist, die den Datenblock in eine Vielzahl von Halbbytes demultiplext, wobei jedes Halbbyte eine Vielzahl von Bits enthält;
für jedes Halbbyte:
einen Parallel/Seriell-Wandler zur Umwandlung dieses Halbbytes in serielle Daten;
eine Leitung zur Übertragung der seriellen Daten dieses Halbbytes; und
einen Seriell/Parallel-Wandler zur Umwandlung der seriellen Daten dieses Halbbytes zur Wiedergewinnung dieses Halbbytes; und
eine Datenblock-Rekonstruktionsvorrichtung zum Kombinieren der wiedergewonnenen Halbbytes zu dem Datenblock; sowie
einen Verstärkungsregler zum Empfang des Datenblocks und zur Einstellung seiner Verstärkung unter Verwendung des Verstärkungswerts dieses Datenblocks.
eine Verstärkungsregler-Steuereinheit zur Erzeugung eines Datenblocks mit n Bits, der einen Verstärkungswert darstellt;
eine Datenblock-Demultiplexvorrichtung, mit einem Eingang, der zum Empfang des Datenblocks konfiguriert ist, die den Datenblock in eine Vielzahl von Halbbytes demultiplext, wobei jedes Halbbyte eine Vielzahl von Bits enthält;
für jedes Halbbyte:
einen Parallel/Seriell-Wandler zur Umwandlung dieses Halbbytes in serielle Daten;
eine Leitung zur Übertragung der seriellen Daten dieses Halbbytes; und
einen Seriell/Parallel-Wandler zur Umwandlung der seriellen Daten dieses Halbbytes zur Wiedergewinnung dieses Halbbytes; und
eine Datenblock-Rekonstruktionsvorrichtung zum Kombinieren der wiedergewonnenen Halbbytes zu dem Datenblock; sowie
einen Verstärkungsregler zum Empfang des Datenblocks und zur Einstellung seiner Verstärkung unter Verwendung des Verstärkungswerts dieses Datenblocks.
2. Endgerät nach Anspruch 1, dadurch gekennzeichnet, dass eine Anzahl von Bits in
einem Datenblock N beträgt und eine Anzahl der Leitungen i beträgt, wobei 1 < i < N
ist.
3. Endgerät nach Anspruch 1, dadurch gekennzeichnet, dass eine Anzahl von Bits in
einem Halbbyte vier beträgt und eine Anzahl von Leitungen zwei beträgt.
4. Endgerät nach Anspruch 1, dadurch gekennzeichnet, dass an jedes Halbbyte ein
Startbit angehängt ist.
5. Endgerät, gekennzeichnet durch:
eine Verstärkungsregler-Steuereinheit zur Erzeugung eines Datenblocks mit n Bits, der einen Verstärkungswert darstellt;
eine Datenblock-Demultiplexvorrichtung mit einem Eingang, der zum Empfang des Datenblocks konfiguriert ist, die den Datenblock in eine Vielzahl von Halbbytes demultiplext, wobei jedes Halbbyte eine Vielzahl von Bits enthält;
für jedes Halbbyte:
einen Parallel/Seriell-Wandler zur Umwandlung dieses Halbbytes in serielle Daten;
eine Leitung zur Übertragung der seriellen Daten dieses Halbbytes; und
einen Seriell/Parallel-Wandler zur Umwandlung der seriellen Daten dieses Halbbytes zur Wiedergewinnung dieses Halbbytes; und
eine Datenblock-Rekonstruktionsvorrichtung zum Kombinieren der wiedergewonnenen Halbbytes zu dem Datenblock und zur selektiven Leitung dieses Datenblocks an einen Empfangs-Verstärkungsregler oder einen Sende- Verstärkungsregler; und
wobei der Empfangs-Verstärkungsregler und der Sende-Verstärkungsregler zum Empfang des Datenblocks und zur Einstellung seiner Verstärkung unter Verwendung des Verstärkungswerts dieses Datenblocks konfiguriert sind.
eine Verstärkungsregler-Steuereinheit zur Erzeugung eines Datenblocks mit n Bits, der einen Verstärkungswert darstellt;
eine Datenblock-Demultiplexvorrichtung mit einem Eingang, der zum Empfang des Datenblocks konfiguriert ist, die den Datenblock in eine Vielzahl von Halbbytes demultiplext, wobei jedes Halbbyte eine Vielzahl von Bits enthält;
für jedes Halbbyte:
einen Parallel/Seriell-Wandler zur Umwandlung dieses Halbbytes in serielle Daten;
eine Leitung zur Übertragung der seriellen Daten dieses Halbbytes; und
einen Seriell/Parallel-Wandler zur Umwandlung der seriellen Daten dieses Halbbytes zur Wiedergewinnung dieses Halbbytes; und
eine Datenblock-Rekonstruktionsvorrichtung zum Kombinieren der wiedergewonnenen Halbbytes zu dem Datenblock und zur selektiven Leitung dieses Datenblocks an einen Empfangs-Verstärkungsregler oder einen Sende- Verstärkungsregler; und
wobei der Empfangs-Verstärkungsregler und der Sende-Verstärkungsregler zum Empfang des Datenblocks und zur Einstellung seiner Verstärkung unter Verwendung des Verstärkungswerts dieses Datenblocks konfiguriert sind.
6. Endgerät nach Anspruch 5, dadurch gekennzeichnet, dass eine Anzahl von Bits in
einem Datenblock N beträgt und eine Anzahl der Leitungen i beträgt, wobei 1 < i < N
ist.
7. Endgerät nach Anspruch 5, dadurch gekennzeichnet, dass eine Anzahl von Bits in
einem Halbbyte vier beträgt und eine Anzahl von Leitungen zwei beträgt.
8. Endgerät nach Anspruch 5, dadurch gekennzeichnet, dass an jedem Halbbyte ein
Startbit angehängt ist, wobei die Datenblock-Rekonstruktionsvorrichtung den
Datenblock selektiv anhand eines Werts der Startbits weiterleitet.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE20215687U DE20215687U1 (de) | 2002-10-11 | 2002-10-11 | Endgerät mit einer hybriden parallelen/seriellen Busschnittstelle |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE20215687U DE20215687U1 (de) | 2002-10-11 | 2002-10-11 | Endgerät mit einer hybriden parallelen/seriellen Busschnittstelle |
Publications (1)
Publication Number | Publication Date |
---|---|
DE20215687U1 true DE20215687U1 (de) | 2002-12-19 |
Family
ID=7975908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE20215687U Expired - Lifetime DE20215687U1 (de) | 2002-10-11 | 2002-10-11 | Endgerät mit einer hybriden parallelen/seriellen Busschnittstelle |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE20215687U1 (de) |
-
2002
- 2002-10-11 DE DE20215687U patent/DE20215687U1/de not_active Expired - Lifetime
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60221042T2 (de) | Hybride parallel-seriell-busschnittstelle | |
DE59906006C5 (de) | Verfahren zur steuerung wenigstens eines mit einer steuerungseinrichtung verbundenen elektrischen verbrauchers und entsprechende schaltungsanordnung | |
DE2756890C2 (de) | Schaltungungsanordnung zur Steuerung der Datenübertragung zwischen einer zentralen Verarbeitungseinheit und einer Mehrzahl peripherer Einheiten | |
DE1280591B (de) | Datenverarbeitungssystem mit Unterbrechungseinrichtung | |
DE2056709A1 (de) | Ubertragungsanlage fur mehrstufige digitale Signale | |
EP0189734A1 (de) | Verfahren und Vorrichtung für die Umwandlung einer digitalen Datensequenz in die verschlüsselte Form | |
Korinek | Grundrechte und Verfassungsgerichtsbarkeit | |
DE20215687U1 (de) | Endgerät mit einer hybriden parallelen/seriellen Busschnittstelle | |
DE20215688U1 (de) | Basisstation mit einer hybriden parallelen/seriellen Busschnittstelle | |
DE2900383C2 (de) | Interpolativer PCM-Dekodierer | |
EP2426431A2 (de) | System zum sonnenstandsabhängigen Nachführen von Solarzellenmodulen | |
DE102020203661A1 (de) | Computerimplementiertes Verfahren zum Steuern einer Verwendung von Kraftwerksleistung einer Kraftwerksanlage | |
DE2028276A1 (de) | Ausgabeeinheit | |
EP2388471A1 (de) | Schaltungsanordnung zur Folgesteuerung von Leistungsstellern mit einem Verteilen von Zündimpulsen | |
EP0795829A3 (de) | Integrierte Schaltungsanordnung mit einer mit einem Datenbus verbundenen Buslogikeinheit | |
DE2528871A1 (de) | Videoanzeigegeraet | |
DE3813904C2 (de) | ||
AT390703B (de) | Wandlerschaltung zur zwischenschaltung zwischen digitalen und pulsamplitudenmodulierten signalen und zur wahlweisen modifizierung der digitalen signale | |
DE2348665C3 (de) | Schaltungsanordnung zum Umsetzen einer in Gruppen zu m bit vorliegenden Information jeweils in einen (2 m über 1) -Code | |
DE2823709A1 (de) | Verfahren zur zeitmultiplexen uebertragung von daten analoger signale in einem bus-system | |
DE1800336C (de) | Verfahren und Schaltung zur Impuls wiederholung fur Sekundärradar Videosignale | |
DE2641976C3 (de) | Einrichtung zur Umsetzung der Bitgeschwindigkeit eines Zeitmultiplexsignals auf das 2" - fache | |
EP0317654B1 (de) | Demultiplexschaltung für ein Multiplexsignal | |
DE2057223C (de) | Verfahren zur Übertragung von digitalen Signalen im Zeitmultiplexverkehr | |
DE2228789C3 (de) | Digitale Sprachgrundfrequenzerzeugung für Vocoder-Synthesatoren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R207 | Utility model specification |
Effective date: 20030130 |
|
R150 | Term of protection extended to 6 years |
Effective date: 20051027 |
|
R151 | Term of protection extended to 8 years |
Effective date: 20081030 |
|
R152 | Term of protection extended to 10 years |
Effective date: 20101123 |
|
R071 | Expiry of right | ||
R071 | Expiry of right |