DE202014010991U1 - Vertikaler MOSFET mit Graben-Gate-Graben-Feldplatte - Google Patents

Vertikaler MOSFET mit Graben-Gate-Graben-Feldplatte Download PDF

Info

Publication number
DE202014010991U1
DE202014010991U1 DE202014010991.5U DE202014010991U DE202014010991U1 DE 202014010991 U1 DE202014010991 U1 DE 202014010991U1 DE 202014010991 U DE202014010991 U DE 202014010991U DE 202014010991 U1 DE202014010991 U1 DE 202014010991U1
Authority
DE
Germany
Prior art keywords
trench
gate
vertical drain
dielectric layer
gate dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE202014010991.5U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE202014010991U1 publication Critical patent/DE202014010991U1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Vertikaler Drain-Extended-Transistor, in einem Halbleitersubstrat ausgebildet, aufweisend: eine erste Grabenstruktur, aufweisend: einen ersten Graben; einen auf Seiten und dem Boden des ersten Grabens ausgebildeten ersten isolierenden Liner; und ein erstes leitfähiges Material, das betriebsbereit ist, ein elektrisches Potential zu haben, und auf dem ersten isolierenden Liner ausgebildet ist; eine zweite Grabenstruktur, aufweisend: einen zweiten Graben; einen auf Seiten und dem Boden des zweiten Grabens ausgebildeten zweiten isolierenden Liner; und ein zweites leitfähiges Material, das betriebsbereit ist, das elektrische Potential zu haben, und auf dem zweiten isolierenden Liner ausgebildet ist; eine Gatestruktur, aufweisend: einen Gategraben; eine auf Seiten und dem Boden des Gategrabens ausgebildete Gatedielektrikumsschicht; und ein auf der Gatedielektrikumsschicht in dem Gategraben ausgebildetes Grabengate, wobei die Gatestruktur von der ersten Grabenstruktur und der zweiten Grabenstruktur beabstandet ist; ein vertikal orientiertes Driftgebiet von einem ersten Leitfähigkeitstyp, die Gatedielektrikumsschicht an dem Boden des Gategrabens kontaktierend, und sich tiefer als die Gatestruktur erstreckend; ein erstes Körpergebiet von einem zweiten Leitfähigkeitstyp über dem vertikal erweiterten Driftgebiet, die Gatedielektrikumsschicht auf einer Seite des Gategrabens kontaktierend; ein zweites Körpergebiet vom zweiten Leitfähigkeitstyp über dem vertikal erweiterten Driftgebiet, die Gatedielektrikumsschicht an einer gegenüberliegenden Seite des Gategrabens kontaktierend; ein erstes Sourcegebiet vom ersten Leitfähigkeitstyp über dem ersten Körpergebiet, die Gatedielektrikumsschicht auf der einen Seite des Gategrabens kontaktierend und sich zu einer Oberfläche des Halbleitersubstrats zwischen der ersten Grabenstruktur und der Gatestruktur erstreckend; und ein zweites Sourcegebiet vom ersten Leitfähigkeitstyp über dem zweiten Körpergebiet, die Gatedielektrikumsschicht auf der gegenüberliegenden Seite des Gategrabens kontaktierend und sich zu der Oberfläche des Halbleitersubstrats zwischen der zweiten Grabenstruktur und der Gatestruktur erstreckend, wobei die erste Grabenstruktur und die zweite Grabenstruktur tiefer liegen als eine Oberseite des vertikal orientierten Driftgebiets.

Description

  • Dies betrifft im Allgemeinen Halbleiterbauelemente und insbesondere Drain-Extended-Transistoren in Halbleiterbauelementen.
  • ALLGEMEINER STAND DER TECHNIK
  • Ein Extended-Drain-Metalloxidhalbleiter(MOS)-Transistor kann durch den Widerstand des Transistors im Ein-Zustand, die laterale Fläche, die der Transistor an der oberen Oberfläche des den Transistor enthaltenden Substrats einnimmt, und das Durchschlagpotential zwischen dem Drainknoten und dem Sourceknoten des Transistors, das das maximale Arbeitspotential des Transistors begrenzt, gekennzeichnet sein. Es kann wünschenswert sein, die Fläche des Transistors für gegebene Werte des Ein-Zustands-Widerstands und des Durchschlagpotentials zu reduzieren. Eine Technik zum Reduzieren der Fläche besteht im Konfigurieren des Driftgebiets in dem Extended-Drain in einer vertikalen Orientierung, so dass ein Drainstrom im Driftgebiet senkrecht zur oberen Oberfläche des Substrats fließt. Das Integrieren eines vertikal orientierten Driftgebiets in einem Halbleiterbauelement unter Verwendung planarer Bearbeitung bei Aufrechterhalten gewünschter Fabrikationskosten und -komplexität kann problematisch sein.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • In beschriebenen Beispielen kann ein Halbleiterbauelement mit einem vertikalen Drain-Extended-MOS-Transistor ausgebildet werden durch Ausbilden tiefer Grabenstrukturen zum Definieren mindestens eines vertikalen Driftgebiets des Transistors, so dass jedes vertikale Driftgebiet auf mindestens zwei gegenüberliegenden Seiten durch die tiefen Grabenstrukturen begrenzt ist. Die tiefen Grabenstrukturen sind beabstandet, um RESURF-Gebiete für das Driftgebiet auszubilden. Grabengates werden in Gräben in einem Substrat über den vertikalen Driftgebieten ausgebildet. Körpergebiete befinden sich in dem Substrat über den vertikalen Driftgebieten.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Querschnittsansicht eines Halbleiterbauelements mit einem vertikalen Drain-Extended-MOS-Transistor.
  • 2A bis 2H sind Querschnittsansichten des Halbleiterbauelements von 1 in aufeinanderfolgenden Fabrikationsstadien.
  • 3 ist eine Querschnittsansicht eines Halbleiterbauelements mit einem vertikalen Drain-Extended-MOS-Transistor.
  • 4 ist eine Querschnittsansicht eines Halbleiterbauelements mit einem vertikalen Drain-Extended-MOS-Transistor.
  • 5 ist eine Querschnittsansicht eines Halbleiterbauelements mit einem vertikalen Drain-Extended-MOS-Transistor.
  • 6 ist eine Querschnittsansicht eines Halbleiterbauelements mit einem vertikalen Drain-Extended-MOS-Transistor.
  • 7 ist eine Querschnittsansicht eines Halbleiterbauelements mit einem vertikalen Drain-Extended-MOS-Transistor.
  • 8 und 9 sind Querschnittsansichten von verschiedenen Konfigurationen von in Gräben angeordneten Grabengates.
  • 10 bis 12 sind Draufsichten auf Halbleiterbauelemente mit vertikalen Drain-Extended-MOS-Transistoren.
  • AUSFÜHRLICHE BESCHREIBUNG VON AUSFÜHRUNGSBEISPIELEN
  • Die folgenden, gleichzeitig anhängigen Patentanmeldungen werden hiermit durch Bezugnahme aufgenommen: Anmeldungsnummer US 14/044,909; und Anmeldungsnummer US 14/044,926.
  • Bei mindestens einem Beispiel kann ein Halbleiterbauelement eine integrierte Schaltung sein, die den vertikalen Drain-Extended-MOS-Transistor und andere Transistoren enthält. Das Halbleiterbauelement kann in einem weiteren Beispiel ein diskretes Bauelement sein, bei dem der vertikale Drain-Extended-MOS-Transistor der einzige Transistor ist. Ein vertikales Drainkontaktgebiet kann zwischen benachbarten Abschnitten der tiefen Grabenstrukturen angeordnet sein.
  • Für die Zwecke dieser Beschreibung bezieht sich der Ausdruck ”RESURF” auf ein Material, das ein elektrisches Feld in einem benachbarten Halbleitergebiet reduziert. Beispielsweise kann ein RESURF-Gebiet ein Halbleitergebiet mit einem dem benachbarten Halbleitergebiet entgegengesetzten Leitfähigkeitstyp sein. RESURF-Strukturen werden in Appels, et al., "Thin Layer High Voltage Devices", Phillip J, Res. 35 1–13, 1980, beschrieben.
  • Die in dieser Offenbarung beschriebenen Beispiele beschreiben n-Kanal-Bauelemente. Entsprechende p-Kanal-Bauelemente können durch entsprechende Änderungen bei Dotierungspolaritäten ausgebildet werden. 1 ist eine Querschnittsansicht eines Halbleiterbauelements mit einem vertikalen Drain-Extended-MOS-Transistor. Das Halbleiterbauelement 100 ist in und auf einem p-Typ-Halbleitersubstrat 102 ausgebildet. Der vertikale Drain-Extended-MOS-Transistor 110 enthält mehrere tiefe Grabenstrukturen 104, die im Substrat 102 angeordnet sind, um mindestens ein vertikales n-Typ-Drainkontaktgebiet 106 und mehrere benachbarte vertikal orientierte n-Typ-Driftgebiete 108, die durch Fälle der tiefen Grabenstrukturen 104 getrennt sind, zu definieren. Das mindestens eine vertikale Drainkontaktgebiet 106 und die vertikal orientierten Driftgebiete 108 kontaktieren eine im Substrat 102 angeordnete vergrabene n-Typ-Schicht 112. Die tiefen Grabenstrukturen 104 sind alle im Wesentlichen von gleicher Tiefe.
  • Grabengates 114 und entsprechende Gatedielektrikumsschichten 116 sind in Gräben in den vertikal orientierten Driftgebieten 108 angeordnet, so dass obere Abschnitte der vertikal orientierten Driftgebiete 108 Bodenabschnitte der Gatedielektrikumsschichten 116 kontaktieren. Die Grabengates 114 können sich über die vertikal orientierten Driftgebiete 108 erstrecken und auf gegenüberliegenden Seiten der vertikal orientierten Driftgebiete 108 an die tiefen Grabenstrukturen 104 anstoßen, wie in 1 gezeigt. Mindestens ein p-Typ-Körpergebiet 118 ist in dem Substrat 102 über den vertikal orientierten Driftgebieten 108 und die Gatedielektrikumsschichten 116 kontaktierend angeordnet. N-Typ-Sourcegebiete 120 sind in dem Substrat 102 das mindestens eine p-Typ-Körpergebiet 118 und die Gatedielektrikumsschichten 116 kontaktierend angeordnet. Optionale p-Typ-Körperkontaktgebiete 122 können in dem Substrat 102 das mindestens eine p-Typ-Körpergebiet 118 kontaktierend angeordnet sein. Obere Oberflächen der Grabengates 114 sind im Wesentlichen eben mit einer oberen Oberfläche des Substrats 102; dies kann wie etwa durch Verwenden eines chemisch-mechanischen Polierprozesses (CMP) bewerkstelligt werden. Andere Konfigurationen von Grabengates können in dem vertikalen Drain-Extended-MOS-Transistor 110 mit der Konfiguration von tiefen Grabenstrukturen 104, vertikalen Drainkontaktgebieten 106 und vertikal orientierten Driftgebieten 108, in 1 gezeigt, verwendet werden.
  • Die tiefen Grabenstrukturen 104 sind 1 bis 5 Mikrometer tief und 0,5 bis 1,5 Mikrometer breit. Beispielsweise können tiefe Grabenstrukturen 104, die 2,5 Mikrometer tief sind, einen 30-Volt-Betrieb für den vertikalen Drain-Extended-MOS-Transistor 110 bereitstellen. Tiefe Grabenstrukturen 104, die 4 Mikrometer tief sind, können einen 50-Volt-Betrieb für den vertikalen Drain-Extended-MOS-Transistor 110 bereitstellen. Die tiefen Grabenstrukturen 104 besitzen dielektrische Liner 124 und können optional elektrisch leitfähige zentrale Elemente 126 besitzen. Fälle der an die vertikal orientierten Driftgebiete 108 anstoßenden tiefen Grabenstrukturen 104 sind 0,5 bis 2 Mikrometer voneinander beabstandet, um RESURF-Gebiete für die vertikal orientierten Driftgebiete 108 bereitzustellen. Fälle der an das vertikale Drainkontaktgebiet 106 anstoßenden tiefen Grabenstrukturen 104 können beispielsweise 0,5 bis 2,5 Mikrometer voneinander beabstandet sein. Während des Betriebs des vertikalen Drain-Extended-MOS-Transistors 110 können die elektrisch leitfähigen zentralen Elemente 126, falls welche vorliegen, elektrisch vorgespannt sein, um ein elektrisches Spitzenfeld in den vertikal orientierten Driftgebieten 108 zu reduzieren. Beispielsweise können die elektrisch leitfähigen zentralen Elemente 126 an Sourcegebiete 120, an die Grabengates 114 oder an eine Vorspannungsquelle mit einem Sollpotential angeschlossen sein.
  • 2A bis 2H sind Querschnittsansichten des Halbleiterbauelements von 1 in aufeinanderfolgenden Fabrikationsstadien. Unter Bezugnahme auf 2A wird ein vergrabene-n-Typ-Schicht-implantiertes Gebiet 128 im Substrat 102 in einem für die vergrabene n-Typ-Schicht 112 von 1 definierten Bereich ausgebildet wie etwa durch Implantieren von Antimon mit einer Dosis von 1 × 1015 cm–2 bis 5 × 1015 cm–2 bei 30 keV bis 100 keV unter Verwendung einer Implantierungsmaske.
  • Unter Bezugnahme auf 2B werden eine thermische Eintreiboperation und eine epitaxiale p-Typ-Aufwachsoperation durchgeführt, was die implantierten n-Typ-Dotierstoffe in das vergrabene-Schicht-implantierte Gebiet 128 diffundiert und aktiviert zum Ausbilden der vergrabenen n-Typ-Schicht 112 und Ausbilden einer epitaxialen p-Typ-Schicht 130 des Substrats 102 über der vergrabenen n-Typ-Schicht 112. Beispielsweise kann die epitaxiale Schicht 130 3 bis 6 Mikrometer dick sein.
  • Unter Bezugnahme auf 2C werden die tiefen Grabenstrukturen 104 durch Ätzen von tiefen Isolier- bzw. Trenngräben in dem Substrat, Ausbilden der dielektrischen Liner 124 und danach optionales Ausbilden der elektrisch leitfähigen zentralen Elemente 126 ausgebildet. Die tiefen Trenngräben können wie etwa durch einen Prozess ausgebildet werden, der mit dem Ausbilden einer Schicht aus Hartmaskenmaterial über der oberen Oberfläche des Substrats 102 beginnt. Eine Hartmaske kann ausgebildet werden durch Ausbilden einer Ätzmaske durch einen photolitographischen, gefolgt von dem Entfernen des Hartmaskematerials über für die tiefen Trenngräben definierten Gebieten unter Verwendung eines reaktiven Ionenätzprozesses (RIE). Nach dem Strukturieren der Hartmaske wird Material von dem Substrat 102 in den tiefen Trenngräben unter Verwendung eines anisotropen Ätzprozesses wie etwa eines tiefen Bosch-RIE-Prozesses oder eines kontinuierlichen tiefen RIE-Prozesses entfernt.
  • Beispielsweise können die dielektrischen Liner 124 thermisch aufgewachsenes Siliziumdioxid enthalten. Die dielektrischen Liner 124 können auch eine oder mehrere Schichten aus dielektrischem Material wie etwa Siliziumdioxid, Siliziumnitrid und/oder Siliziumoxynitrid, ausgebildet durch einen chemischen Dampfabscheidungsprozess (CVD), enthalten. Die elektrisch leitfähigen zentralen Elemente 126, falls sie in dem vertikalen Drain-Extended-MOS-Transistor 110 enthalten sind, werden auf den dielektrischen Linern 124 ausgebildet. Beispielsweise können die elektrisch leitfähigen zentralen Elemente 126 polykristallines Silizium, üblicherweise als Polysilizium bezeichnet, enthalten, durch thermisches Zersetzen von SiH4-Gas innerhalb eines Niederdruckreaktors bei einer Temperatur von 580°C bis 650°C ausgebildet. Das Polysilizium kann während der Ausbildung dotiert werden, um einen gewünschten elektrischen Widerstand bereitzustellen. Die gefüllten tiefen Trenngräben bilden die tiefen Grabenstrukturen 104. Unerwünschtes dielektrisches Material über der oberen Oberfläche des Substrats 102 von der Ausbildung der dielektrischen Liner 124 und unerwünschtes leitfähiges Material über der oberen Oberfläche des Substrats 102 von der Ausbildung der elektrisch leitfähigen zentralen Elemente 126 kann etwa durch Verwenden eines Rückätz- und/oder eines chemisch-mechanischen Polierprozesses (CMP) entfernt werden.
  • Unter Bezugnahme auf 2D wird ein Drainkontaktionenimplantierungsprozess durchgeführt, der n-Typ-Dotierstoffe wie etwa Phosphor in das Substrat 102 in einem für das vertikale Drainkontaktgebiet 106 von 1 definierten Bereich implantiert, um ein drainkontaktimplantiertes Gebiet 132 auszubilden. Beispielsweise kann eine Dosis des Drainkontaktionenimplantierungsprozesses 1 × 1016 cm–2 bis 3 × 1016 cm–2 betragen.
  • Unter Bezugnahme auf 2E wird ein Driftgebietsionenimplantierungsprozess durchgeführt, der n-Typ-Dotierstoffe wie etwa Phosphor in das Substrat 102 in und über einen für die vertikal orientierten Driftgebiete 108 von 1 definierten Bereich implantiert, um driftimplantierte Gebiete 134 auszubilden. Beispielsweise kann eine Dosis des Driftgebietsionenimplantierungsprozesses 1 × 1012 cm–2 bis 1 × 1013 cm–2 betragen. Bei mindestens einer Version dieser Ausführungsform können die driftimplantierten Gebiete 134 auf einen Bereich des Substrats zwischen Fällen der an die vertikal orientierten Driftgebiete 108 anstoßenden tiefen Grabenstrukturen 104 begrenzt sein, wie in 2E gezeigt, durch Ausbilden einer Driftgebietsimplantierungsmaske, die das Substrat 102 außerhalb des für die tiefen Grabenstrukturen 104 definierten Bereichs blockiert. Bei einer alternativen Version können sich die driftimplantierten Gebiete 134 in einen Bereich des Substrats, für das vertikale Drainkontaktgebiet 106 von 1 definiert, erstrecken, möglicherweise durch Durchführen des Driftgebietsionenimplantierungsprozesses als ein unstrukturierter Implantierungsprozess. Eine Dosis des Drainkontaktionenimplantierungsprozesses ist mindestens zehnmal höher als die Driftgebietsionenimplantierungsdosis.
  • Unter Bezugnahme auf 2F wird eine thermische Eintreiboperation durchgeführt, die das Substrat 102 erhitzt, um die implantierten Dotierstoffe in den driftimplantierten Gebieten 134 und dem drainkontaktimplantierten Gebiet 132 zu aktivieren und zu diffundieren und dadurch die vertikal orientierten Driftgebiete 108 beziehungsweise das vertikale Drainkontaktgebiet 106 auszubilden. Bedingungen der thermischen Eintreiboperation hängen von einer Tiefe der tiefen Grabenstrukturen 104 und einer gewünschten lateralen Erstreckung des vertikalen Drainkontaktgebiets 106 an den Böden der tiefen Grabenstrukturen 104 ab. Beispielsweise kann ein vertikaler Drain-Extended-MOS-Transistor 110 mit tiefen Grabenstrukturen 104, die 2,5 Mikrometer tief sind, eine thermische Eintreiboperation besitzen, die das Substrat 102 3,5 bis 4 Stunden lang bei 1100°C erhitzt, oder äquivalenten Ausheilbedingungen wie etwa 2 Stunden lang bei 1125°C oder 12 Stunden lang bei 1050°C.
  • Unter Bezugnahme auf 2G wird das mindestens eine p-Typ-Körpergebiet 118 über den vertikal orientierten Driftgebieten 108 ausgebildet. Das Körpergebiet 118 kann etwa durch Ausbilden einer Fotoresistimplantierungsmaske über der oberen Oberfläche des Substrats 102 und Implantieren von p-Typ-Dotierstoffen wie etwa Bor in die vertikal orientierten Driftgebiete 108 bei einer Dosis von 1 × 1013 cm–2 bis 5 × 1013 cm–2 ausgebildet werden. Die implantierten p-Typ Dotierstoffe können danach durch einen Ausheilprozess wie etwa 60 Sekunden lang bei 1000°C in einem RTP-Werkzeug (Rapid Thermal Processor) oder unter äquivalenten Ausheilbedingungen wie etwa 30 Sekunden lang bei 1025°C oder 100 Sekunden lang bei 975°C aktiviert werden. Alternativ kann eine unstrukturierte Körperimplantierung durchgeführt werden, die p-Typ-Körperdotierstoffe in das Substrat 102 implantieren, einschließlich den vertikal orientierten Driftgebieten 108 und den tiefen Grabenstrukturen 104.
  • Unter Bezugnahme auf 2H werden die Grabengates 114 und Gatedielektrikumsschichten 116 in Gategräben in dem Substrat 102 über den vertikal orientierten Driftgebieten 108 ausgebildet, so dass die Gatedielektrikumsschichten 116 an das Körpergebiet 118 anstoßen. Die Gategräben können durch Ausbilden einer Hartmaskenschicht über dem Substrat 102 und Strukturieren der Hartmaskenschicht unter Verwendung einer Fotoresistätzmaske und Ätzen der Hartmaskenschicht zum Ausbilden einer Gategrabenhartmaske ausgebildet werden. Die Gategräben können dann unter Verwendung eines zeitlich gesteuerten RIE-Prozesses geätzt werden. Eine nachfolgende Nassreinigungsoperation wie etwa eine verdünnte Fluorwasserstoffsäurenreinigung kann einen unerwünschten Rest von den durch den RIE-Prozess erzeugten Gategräben entfernen.
  • Die Gatedielektrikumsschichten 116 werden an Seiten und Böden der Gategräben ausgebildet. Die Gatedielektrikumsschichten 116 können eine oder mehrere Schichten aus Siliziumdioxid, Siliziumoxydnitrid, Aluminiumoxid, Aluminiumoxynitrid, Hafniumoxid, Hafniumsilikat, Hafnium-Siliziumoxynitrid, Zirkoniumoxid, Zirkoniumsilikat, Zirkonium-Siliziumoxynitrid, einer Kombination aus den oben erwähnten Materialien oder einem anderen isolierenden Material sein. Die Gatedielektrikumsschichten 116 können Stickstoff infolge der Exposition gegenüber einem stickstoffhaltigen Plasma oder einem stickstoffhaltigen Umgebungsgas bei Temperaturen von 50 C bis 800 C enthalten. Die Gatedielektrikumsschichten 116 können durch eine beliebige einer Vielzahl von Gatedielektrikumsausbildungsprozessen wie etwa thermische Oxidation, Plasmanitrierung einer Oxidschicht und/oder Abscheidung eines dielektrischen Materials durch Atomlagenabscheidung (ALD) ausgebildet werden. Eine Dicke der Gatedielektrikumsschichten 116 kann 2,5 bis 3,3 Nanometer pro Volt einer Gate-Source-Vorspannung an dem vertikalen Drain-Extended-MOS-Transistor 110 betragen. Beispielsweise kann ein Fall des mit 30 Volt arbeitenden vertikalen Drain-Extended-MOS-Transistors 110 auf den Grabengates 114 relativ zu den Sourcegebieten 120 die Gatedielektrikumsschichten 116 mit einer Dicke von 75 bis 100 Nanometern haben.
  • Danach werden die Grabengates 114 auf den Gatedielektriumsschichten 116 ausgebildet wie etwa durch konformes Ausbilden einer Schicht aus Polysilizium in den Gategräben auf den Gatedielektrikumsschichten 116 und über dem Substrat 102 gefolgt von dem Entfernen von unerwünschtem Polysilizium von Bereichen außerhalb der Gategräben. Es können andere Gatematerialien verwendet werden, einschließlich vollständig siliziertes Polysilizium, Ersatzmetall wie etwa Titannitrid. Bei einer alternativen Version dieses Beispiels kann das Körpergebiet 118 nach dem Ätzen der Gategräben und Ausbilden der Grabengates 114 ausgebildet werden.
  • 3 ist eine Querschnittsansicht eines Halbleiterbauelements mit einem vertikalen Drain-Extended-MOS-Transistor. Das Halbleiterbauelement 300 kann in und auf einem p-Typ-Halbleitersubstrat 302 ausgebildet werden, wie unter Bezugnahme auf 2A beschrieben. Eine vergrabene n-Typ-Schicht 312 wird im Substrat 302 ausgebildet, möglicherweise wie unter Bezugnahme auf 2A und 2B beschrieben. Alternativ kann die vergrabene n-Typ-Schicht 312 durch einen unstrukturierten n-Typ-Epitaxialprozess gefolgt von einem p-Typ-Epitaxialprozess ausgebildet werden, um die vergrabene n-Typ-Schicht überall im Halbleiterbauelement 300 herzustellen. Bei einer weiteren Version dieses Beispiels kann das Substrat 302 ein n-Typ-Wafer mit einer auf einer oberen Oberfläche des n-Typ Wafers ausgebildeten p-Typ-Epitaxialschicht sein.
  • Mehrere tiefe Grabenstrukturen 304 werden danach ausgebildet, wie etwa unter Bezugnahme auf 2C beschrieben. Mehrere benachbarte vertikal orientierte n-Typ-Driftgebiete 308 werden danach ausgebildet, getrennt durch Fälle der tiefen Grabenstrukturen 304, wie unter Bezugnahme auf 1 beschrieben. Grabengates 314 und entsprechende Gatedielektrikumsschichten 316 werden in Gräben in den vertikal orientierten Driftgebieten 308 ausgebildet, so dass obere Abschnitte der vertikal orientierten Driftgebiete 308 Bodenabschnitte der Gatedielektrikumsschichten 316 kontaktieren. Mindestens ein p-Typ-Körpergebiet 318 ist in dem Substrat 302 über den vertikal orientierten Driftgebieten 308 und die Gatedielektrikumsschichten 316 kontaktierend angeordnet. N-Typ-Sourcegebiete 320 sind in dem Substrat 302 das mindestens eine p-Typ-Körpergebiet 318 und die Gatedielektrikumsschichten 316 kontaktierend angeordnet. Optionale p-Typ-Körperkontaktgebiete 322 können in dem Substrat 302 das mindestens eine p-Typ-Körpergebiet 318 kontaktierend angeordnet sein.
  • Bei mindestens einer Version dieses Beispiels kann Material von einem Bodenabschnitt des Substrats 302 entfernt werden, um ein gedünntes Substrat bereitzustellen, wie in 3 gezeigt, wie etwa 50 bis 250 Mikrometer dick, in dem sich die vergrabene n-Typ-Schicht 312 zu einer Bodenoberfläche des gedünnten Substrats 302 erstreckt. Bei einer weiteren Version kann das Substrat 302 im Wesentlichen bei einer Ausgangsdicke bleiben.
  • Eine Drainkontaktmetallschicht 336 wird auf einer unteren Oberfläche des Substrats 302 ausgebildet. Der resultierende ausgebildete vertikale Drain-Extended-MOS-Transistor 310 besitzt eine vertikale Konfiguration, in der eine Drainverbindung an einem Boden des Transistors 310 hergestellt wird und eine Sourceverbindung an einer Oberseite des Transistors 310 hergestellt wird, wodurch vorteilhafterweise eine höhere Drainstromkapazität als eine oberseitige Drainverbindungskonfiguration bereitgestellt wird.
  • 4 ist eine Querschnittsansicht eines Halbleiterbauelements mit einem vertikalen Drain-Extended-MOS-Transistor. Das Halbleiterbauelement 400 wird in und auf einem p-Typ-Halbleitersubstrat 402 ausgebildet, wie unter Bezugnahme auf 2A beschrieben. Tiefe Grabenstrukturen 404 sind in dem Substrat 402 angeordnet, wie unter Bezugnahme auf 2A und 2B beschrieben, um mehrere vertikale Drainkontaktgebiete 406 und mehrere vertikal orientierte Driftgebiete 408 des vertikalen Drain-Extended-MOS-Transistors 410 auszubilden. Die vertikalen Drainkontaktgebiete 406 sind auf mindestens zwei gegenüberliegenden Seiten durch die tiefen Grabenstrukturen 404 begrenzt. Jedes vertikal orientierte Driftgebiet 408 befindet sich bei mindestens einer tiefen Grabenstruktur 404, wie in 4 gezeigt. Bei einer anderen Version dieses Beispiels kann sich jedes vertikal orientierte Driftgebiet 408 bei zwei Fällen der tiefen Grabenstrukturen 404 befinden. Die vertikalen Drainkontaktgebiete 406 erstrecken sich unter den tiefen Grabenstrukturen 404 und stellen einen Kontakt zu den benachbarten vertikal orientierten Driftgebieten 408 her. Bei diesem Beispiel ist der vertikale Drain-Extended-MOS-Transistor 410 frei von einer vergrabenen n-Typ-Schicht, die sich unter den vertikal orientierten Driftgebieten 408 erstreckt, was die Fabrikation des Halbleiterbauelements 400 vorteilhafterweise vereinfachen kann.
  • Grabengates 414 und entsprechende Gatedielektrikumsschichten 416 sind in Gräben in den vertikal orientierten Driftgebieten 408 angeordnet, so dass obere Abschnitte der vertikal orientierten Driftgebiete 408 untere Abschnitte der Gatedielektrikumsschichten 416 kontaktieren. Die Grabengates 414 können auf einen zentralen Abschnitt der vertikal orientierten Driftgebiete 408 beschränkt sein, wie in 4 gezeigt. Mindestens ein p-Typ-Körpergebiet 418 ist in dem Substrat 402 über den vertikal orientierten Driftgebieten 408 und die Gatedielektrikumsschichten 416 kontaktierend angeordnet. N-Typ-Sourcegebiete 420 sind in dem Substrat 402 das mindestens eine p-Typ-Körpergebiet 418 und die Gatedielektrikumsschichten 416 kontaktierend angeordnet. Optionale p-Typ-Körperkontaktgebiete 422 können in dem Substrat 402 das mindestens eine p-Typ-Körpergebiet 418 kontaktierend angeordnet sein. Andere Konfigurationen von Grabengates können in dem vertikalen Drain-Extended-MOS-Transistor 410 von 4 verwendet werden.
  • 5 ist eine Querschnittsansicht eines Halbleiterbauelements mit einem vertikalen Drain-Extended-MOS-Transistor. Das Halbleiterbauelement 500 wird in und auf einem p-Typ-Halbleitersubstrat 502 ausgebildet, wie unter Bezugnahme auf 2A beschrieben. Tiefe Grabenstrukturen 504 sind in dem Substrat 502 angeordnet, wie unter Bezugnahme auf 2A und 2B beschrieben, um mindestens ein vertikales Drainkontaktgebiet 506 und mindestens ein vertikal orientiertes Driftgebiet 508 des vertikalen Drain-Extended-MOS-Transistors 510 zu definieren. Das vertikale Drainkontaktgebiet 506 wird auf mindestens zwei gegenüberliegenden Seiten durch die tiefen Grabenstrukturen 504 begrenzt. Optional kann eine vergrabene n-Typ-Schicht in dem Substrat 502, sich unter den vertikal orientierten Driftgebieten 508 erstreckend, angeordnet sein.
  • Grabengates 514 und entsprechende Gatedielektrikumsschichten 516 werden in Gräben in den vertikal orientierten Driftgebieten 508 angeordnet. Die Grabengates 514 können auf einen zentralen Abschnitt der vertikal orientierten Driftgebiete 508 begrenzt sein, wie in 5 gezeigt. Mindestens ein p-Typ-Körpergebiet 518 ist in dem Substrat 502 über den vertikal orientierten Driftgebieten 508 und die Gatedielektrikumsschichten 516 kontaktierend angeordnet. N-Typ-Sourcegebiete 520 sind in dem Substrat 502 das mindestens eine p-Typ-Körpergebiet 518 und die Gatedielektrikumsschichten 516 kontaktierend angeordnet. Optionale p-Typ-Körperkontaktgebiete 522 können in dem Substrat 502 das mindestens eine p-Typ-Körpergebiet 518 kontaktierend angeordnet sein.
  • In diesem Beispiel befinden sich die vertikal orientierten Driftgebiete 508 unter den Gatedielektrikumsschichten 516 und kontaktieren die Gatedielektrikumsschichten 516 nicht direkt. N-Typ-Driftgebietverknüpfungen 538 sind angeordnet unter, und kontaktieren, die Gatedielektrikumsschichten 516 und erstrecken sich hinunter bis zu den, und kontaktieren die, vertikal orientierten Driftgebiete 508. Während des Betriebs des vertikalen Drain-Extended-MOS-Transistors 510 liefern die Driftgebietverknüpfungen 538 einen Abschnitt elektrischer Verbindungen zwischen den vertikalen Drainkontaktgebieten 506 und Kanälen im Körpergebiet 518. Die Driftgebietverknüpfungen 538 können wie etwa durch Ionenimplantieren von n-Typ-Dotierstoffen in das Substrat 502 ausgebildet werden, nachdem die Gategräben geätzt sind und bevor Gatematerial in den Gategräben ausgebildet wird. Die Konfiguration von 5 kann vorteilhafterweise während der Produktionsfabrikation mehr wiederholbare Gatelängen des vertikalen Drain-Extended-MOS-Transistors 510 bereitstellen, weil die Gatelängen durch Tiefen der Gategräben und Tiefen der Sourcegebiete 520 bestimmt werden. Dementsprechend verursachen Variationen bei Tiefen des Körpergebiets 518 keine signifikanten Variationen bei den Gatelängen. Andere Konfigurationen von Grabengates können in dem vertikalen Drain-Extended-MOS-Transistor 510 von 5 verwendet werden.
  • 6 ist eine Querschnittsansicht eines Halbleiterbauelements mit einem vertikalen Drain-Extended-MOS-Transistor. Das Halbleiterbauelement 600 wird in und auf einem p-Typ-Halbleitersubstrat 602 ausgebildet, wie unter Bezugnahme auf 2A beschrieben. Tiefe Grabenstrukturen 604 werden in dem Substrat 602 ausgebildet, wie unter Bezugnahme auf 2A und 2B beschrieben, um mindestens ein vertikales Drainkontaktgebiet 606 und mindestens ein vertikal orientiertes Driftgebiet 608 des vertikalen Drain-Extended-MOS-Transistors 610 zu definieren. Die vertikalen Drainkontaktgebiete 606 sind auf mindestens zwei gegenüberliegenden Seiten durch die tiefen Grabenstrukturen 604 begrenzt. Die vertikalen Drainkontaktgebiete 606 erstrecken sich unter den tiefen Grabenstrukturen 604. Optional kann eine vergrabene n-Typ-Schicht 612 in dem Substrat 602 angeordnet werden, sich unter den vertikal orientierten Driftgebieten 608 erstreckend; die vertikalen Drainkontaktgebiete 606 kontaktieren die vergrabene n-Typ-Schicht 612, um eine Drainverbindung zu den vertikal orientierten Driftgebieten 608 bereitzustellen. Alternativ kann sich jedes vertikal orientierte Driftgebiet 608 bei bzw. benachbart zu mindestens einer tiefen Grabenstruktur 604 befinden, wie unter Bezugnahme auf 4 beschrieben, wodurch die Notwendigkeit für die vergrabene n-Typ-Schicht 612 entfällt.
  • Lange Grabengates 614 und entsprechende Gatedielektrikumsschichten 616 sind in langen Gräben in den vertikal orientierten Driftgebieten 608 angeordnet, so dass obere Abschnitte der vertikal orientierten Driftgebiete 608 untere Abschnitte der Gatedielektrikumsschichten 616 kontaktieren. Die langen Grabengates 614 sind auf einen zentralen Abschnitt der vertikal orientierten Driftgebiete 608 beschränkt, wie in 6 gezeigt. Mindestens ein p-Typ-Körpergebiet 618 ist im Substrat 602 über dem vertikal orientierten Driftgebieten 608 und die Gatedielektrikumsschichten 616 kontaktierend angeordnet. N-Typ-Sourcegebiete 620 sind im Substrat 602 das mindestens eine p-Typ-Körpergebiet 618 und die Gatedielektrikumsschichten 616 kontaktierend angeordnet. Lange Grabengates 614 können vorteilhafterweise einen Sollwert des spezifischen Widerstands bereitstellen, der ein Produkt aus einem Ein-Zustands-Widerstand und der Transistorfläche ist, für den vertikalen Drain-Extended-MOS-Transistor 610.
  • 7 ist eine Querschnittsansicht eines Halbleiterbauelements mit einem vertikalen Drain-Extended-MOS-Transistor. Das Halbleiterbauelement 700 wird in und auf einem p-Typ-Halbleitersubstrat 702 ausgebildet, wie unter Bezugnahme auf 2A beschrieben. Tiefe Grabenstrukturen 704 werden in dem Substrat 702 angeordnet, wie unter Bezugnahme auf 2A und 2B beschrieben, um mindestens ein vertikales Drainkontaktgebiet 706 und mindestens ein vertikal orientiertes Driftgebiet 708 des vertikalen Drain-Extended-MOS-Transistors 710 zu definieren. Die vertikalen Drainkontaktgebiete 706 sind auf mindestens zwei gegenüberliegenden Seiten durch die tiefen Grabenstrukturen 704 begrenzt. Die vertikalen Drainkontaktgebiete 706 erstrecken sich unter den tiefen Grabenstrukturen 704. Optional kann eine vergrabene n-Typ-Schicht 712 in dem Substrat 702 angeordnet werden, sich unter den vertikal orientierten Driftgebieten 708 erstreckend; die vertikalen Drainkontaktgebiete 706 kontaktieren die vergrabene n-Typ-Schicht 712, um eine Drainverbindung zu den vertikal orientierten Driftgebieten 708 bereitzustellen. Alternativ kann sich jedes vertikal orientierte Driftgebiet 708 bei mindestens einer tiefen Grabenstruktur 704 befinden, wie unter Bezugnahme auf 4 beschrieben, wodurch die Notwendigkeit für die vergrabene n-Typ-Schicht 712 entfällt.
  • Grabengates 714 und entsprechende Gatedielektrikumsschichten 716 sind in Gräben in den vertikal orientierten Driftgebieten 708 angeordnet, so dass obere Abschnitte der vertikal orientierten Driftgebiete 708 untere Abschnitte der Gatedielektrikumsschichten 716 kontaktieren. Die Grabengates 714 erstrecken sich teilweise über die vertikal orientierten Driftgebiete 708 und stoßen an die tiefen Grabenstrukturen 704 auf genau einer Seite der vertikal orientierten Driftgebiete 708 an. Mindestens ein p-Typ-Körpergebiet 718 ist im Substrat 702 über den vertikal orientierten Driftgebieten 708 und die Gatedielektrikumsschichten 716 kontaktierend angeordnet. N-Typ-Sourcegebiete 720 sind im Substrat 702 das mindestens eine p-Typ-Körpergebiet 718 und die Gatedielektrikumsschichten 716 kontaktierend angeordnet. Optionale p-Typ-Körperkontaktgebiete 722 können in dem Substrat 702 das mindestens eine p-Typ-Körpergebiet 718 kontaktierend angeordnet sein. Die Grabengates 714 können kurze Grabengates sein, wie in 7 gezeigt, oder können lange Grabengates sein ähnlich den unter Bezugnahme auf 6 beschriebenen langen Grabengates. Das Ausbilden der Grabengates, um an die tiefen Grabenstrukturen 704 auf genau einer Seite der vertikal orientierten Driftgebiete 708 anzustoßen, kann einen gewünschten Ausgleich zwischen Arbeitsspannung und spezifischem Widerstand für den vertikalen Drain-Extended-MOS-Transistor 710 bereitstellen.
  • 8 und 9 sind Querschnittsansichten von verschiedenen Konfigurationen von in Gräben angeordneten Grabengates. Unter Bezugnahme auf 8 werden ein Grabengate 814 und eine Gatedielektrikumsschicht 816 in einem Gategraben in einem Substrat 802 ausgebildet. Die Gatedielektrikumsschicht 816 und das Grabengate 814 überlappen um z. B. mindestens 500 Nanometer eine obere Oberfläche des Substrats 802, was die Fabrikation des Grabengates 814 erleichtern kann. Das Grabengate 814 kann durch einen RIE-Prozess unter Verwendung einer photolitographisch definierten Ätzmaske ausgebildet werden. Das Gatedielektrikum 816 und das Grabengate 814 können gleichzeitig mit einer Transistorgatedielektrikumsschicht 840 und einem Transistorgate 842 eines planaren MOS-Transistors 844 ausgebildet werden.
  • Unter Bezugnahme auf 9 werden ein Grabengate 914 und eine Gatedielektrikumsschicht 916 in einem Gategraben in einem Substrat 902 ausgebildet. Das Grabengate 914 erstreckt sich über, aber überlappt nicht, eine obere Oberfläche des Substrats 902. Dies kann bewerkstelligt werden durch Strukturieren des Grabengates 914 mit einem RIE-Prozess unter Verwendung einer photolitographisch definierten Ätzmaske, gefolgt von einem isotropen Rückätzprozess. Die Konfiguration des Grabengates 914 kann vorteilhafterweise eine unerwünschte Kapazität zwischen dem Grabengate 914 und dem Substrat 902 reduzieren, ohne einen CMP-Prozess zu erfordern. Die Gatedielektrikumsschicht 916 und das Grabengate 914 können gleichzeitig mit einer Transistorgatedielektrikumsschicht 940 und einem Transistorgate 942 eines planaren MOS-Transistors 944 ausgebildet werden.
  • 10 bis 12 sind Draufsichten von Halbleiterbauelementen mit vertikalen Drain-Extended-MOS-Transistoren. In 10 bis 12 gezeigte Grabengates sind auf einen zentralen Abschnitt der vertikal orientierten Driftgebiete beschränkt, wie unter Bezugnahme auf 4 erörtert, doch können in diesen Beispielen andere Konfigurationen von Gates verwendet werden. Unter Bezugnahme auf 10 wird das Halbleiterbauelement 1000 in und auf einem Halbleitersubstrat 1002 ausgebildet, wie unter Bezugnahme auf 2A beschrieben. Eine tiefe Grabenstruktur 1004 schließt mehrere benachbarte vertikale Driftgebiete 1008 ein. Jedes vertikale Driftgebiet 1008 enthält mindestens ein Gate 1014 und eine Gatedielektrikumsschicht 1016. Ein vertikales Drainkontaktgebiet 1006 umgibt die mehreren benachbarten vertikalen Driftgebiete 1008. Die vertikalen Driftgebiete 1008 und das umgebende vertikale Drainkontaktgebiet 1006 sind vom n-Typ; ein n-Typ-Gebiet erstreckt sich unter den mehreren benachbarten vertikalen Driftgebieten 1008, um eine elektrische Verbindung zu dem umgebenden vertikalen Drainkontaktgebiet 1006 bereitzustellen. Ein weiterer Fall der tiefen Grabenstrukturen 1004 umgibt den vertikalen Drain-Extended-MOS-Transistor 1010 lateral. Eine elektrische Verbindung zu dem vertikalen Drainkontaktgebiet 1006 wird an einer oberen Oberfläche des Substrats 1002 hergestellt. Das Konfigurieren der vertikalen Driftgebiete 1008 beieinander kann vorteilhafterweise eine für den vertikalen Drain-Extended-MOS-Transistor 1010 erforderliche Fläche reduzieren, wobei die Fabrikationskosten des Halbleiterbauelements 1000 reduziert werden.
  • Unter Bezugnahme auf 11 wird das Halbleiterbauelement 1100 in und auf einem Halbleitersubstrat 1102 ausgebildet, wie unter Bezugnahme auf 2A beschrieben. Mehrere tiefe Grabenstrukturen 1104 mit linearen Konfigurationen werden im Substrat angeordnet, wobei vertikale Driftgebiete 1108 zwischen benachbarten Paaren der linearen tiefen Grabenstrukturen 1104 angeordnet sind, so dass jedes benachbarte Paar vertikaler Driftgebiete 1108 durch genau eine tiefe Grabenstruktur 1104 getrennt ist. Jedes vertikale Driftgebiet 1108 enthält mindestens ein Gate 1114 und eine Gatedielektrikumsschicht 1116. Fälle von vertikalen Drainkontaktgebieten 1106 mit linearen Konfigurationen umgeben die vertikalen Driftgebiete 1108; jedes vertikale Drainkontaktgebiet 1106 ist durch eine lineare tiefe Grabenstruktur 1104 von den vertikalen Driftgebieten 1108 getrennt. Die vertikalen Driftgebiete 1108 und die umgebenden vertikalen Drainkontaktgebiete 1106 sind vom n-Typ; ein n-Typ-Gebiet erstreckt sich unter den mehreren vertikalen Driftgebieten 1108, um eine elektrische Verbindung zu den umgebenden vertikalen Drainkontaktgebieten 1106 bereitzustellen. Ein weiterer Fall der tiefen Grabenstrukturen 1104 umgibt den vertikalen Drain-Extended-MOS-Transistor 1110 lateral. Elektrische Verbindungen zu den vertikalen Drainkontaktgebieten 1106 werden an einer oberen Oberfläche des Substrats 1102 hergestellt. Das Konfigurieren der vertikalen Driftgebiete 1108 beieinander kann vorteilhafterweise eine für den vertikalen Drain-Extended-MOS-Transistor 1110 erforderliche Fläche reduzieren, wodurch Fabrikationskosten des Halbleiterbauelements 1100 reduziert werden. Alle tiefen Grabenstrukturen 1104 so zu konfigurieren, dass sie frei von T-förmigen Zweigen sind, kann wünschenswerterweise eine Fabrikationssequenz des Halbleiterbauelements 1100 vereinfachen, wodurch vorteilhafterweise die Fabrikationskosten weiter reduziert werden.
  • Unter Bezugnahme auf 12 wird das Halbleiterbauelement 1200 in und auf einem Halbleitersubstrat 1202 ausgebildet, wie unter Bezugnahme auf 2A beschrieben. Mehrere tiefe Grabenstrukturen 1204 mit linearen Konfigurationen werden im Substrat angeordnet, wobei vertikale Driftgebiete 1208 zwischen benachbarten Paaren der linearen tiefen Grabenstrukturen 1204 angeordnet sind, so dass jedes benachbarte Paar vertikaler Driftgebiete 1208 durch genau eine tiefe Grabenstruktur 1204 getrennt ist. Jedes vertikale Driftgebiet 1208 enthält mindestens ein Gate 1214 und eine Gatedielektrikumsschicht 1216. Fälle von vertikalen Drainkontaktgebieten 1206 mit linearen Konfigurationen parallel zu den vertikalen Driftgebieten 1208 sind nahe zu einem ersten Fall und einem letzten Fall der vertikalen Driftgebiete 1208 angeordnet. Beide vertikalen Drainkontaktgebiete 1206 sind zwischen zwei parallelen linearen Fällen der tiefen Grabenstrukturen 1204 angeordnet. Die vertikalen Driftgebiete 1208 und die umgebenden vertikalen Drainkontaktgebiete 1206 sind vom n-Typ; ein n-Typ-Gebiet erstreckt sich unter den mehreren vertikalen Driftgebieten 1208, um eine elektrische Verbindung zu den benachbarten vertikalen Drainkontaktgebieten 1206 bereitzustellen. In diesem Beispiel ist der vertikale Drain-Extended-MOS-Transistor 1210 frei von einem umgebenden Fall der tiefen Grabenstrukturen 1204. Elektrische Verbindungen zu den vertikalen Drainkontaktgebieten 1206 werden an einer oberen Oberfläche des Substrats 1202 hergestellt. Den vertikalen Drain-Extended-MOS-Transistor 1210 so zu konfigurieren, dass er frei von einem umgebenden Fall der tiefen Grabenstrukturen 1204 ist, kann vorteilhafterweise eine für den vertikalen Drain-Extended-MOS-Transistor 1210 erforderliche Fläche im Vergleich zu der Konfiguration wie in 11 gezeigt reduzieren, wodurch die Fabrikationskosten des Halbleiterbauelements 1200 reduziert werden.
  • Modifikationen sind in den beschriebenen Ausführungsformen möglich und andere Ausführungsformen sind möglich innerhalb des Schutzbereichs der Ansprüche.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • Appels, et al., ”Thin Layer High Voltage Devices”, Phillip J, Res. 35 1–13, 1980 [0015]

Claims (22)

  1. Vertikaler Drain-Extended-Transistor, in einem Halbleitersubstrat ausgebildet, aufweisend: eine erste Grabenstruktur, aufweisend: einen ersten Graben; einen auf Seiten und dem Boden des ersten Grabens ausgebildeten ersten isolierenden Liner; und ein erstes leitfähiges Material, das betriebsbereit ist, ein elektrisches Potential zu haben, und auf dem ersten isolierenden Liner ausgebildet ist; eine zweite Grabenstruktur, aufweisend: einen zweiten Graben; einen auf Seiten und dem Boden des zweiten Grabens ausgebildeten zweiten isolierenden Liner; und ein zweites leitfähiges Material, das betriebsbereit ist, das elektrische Potential zu haben, und auf dem zweiten isolierenden Liner ausgebildet ist; eine Gatestruktur, aufweisend: einen Gategraben; eine auf Seiten und dem Boden des Gategrabens ausgebildete Gatedielektrikumsschicht; und ein auf der Gatedielektrikumsschicht in dem Gategraben ausgebildetes Grabengate, wobei die Gatestruktur von der ersten Grabenstruktur und der zweiten Grabenstruktur beabstandet ist; ein vertikal orientiertes Driftgebiet von einem ersten Leitfähigkeitstyp, die Gatedielektrikumsschicht an dem Boden des Gategrabens kontaktierend, und sich tiefer als die Gatestruktur erstreckend; ein erstes Körpergebiet von einem zweiten Leitfähigkeitstyp über dem vertikal erweiterten Driftgebiet, die Gatedielektrikumsschicht auf einer Seite des Gategrabens kontaktierend; ein zweites Körpergebiet vom zweiten Leitfähigkeitstyp über dem vertikal erweiterten Driftgebiet, die Gatedielektrikumsschicht an einer gegenüberliegenden Seite des Gategrabens kontaktierend; ein erstes Sourcegebiet vom ersten Leitfähigkeitstyp über dem ersten Körpergebiet, die Gatedielektrikumsschicht auf der einen Seite des Gategrabens kontaktierend und sich zu einer Oberfläche des Halbleitersubstrats zwischen der ersten Grabenstruktur und der Gatestruktur erstreckend; und ein zweites Sourcegebiet vom ersten Leitfähigkeitstyp über dem zweiten Körpergebiet, die Gatedielektrikumsschicht auf der gegenüberliegenden Seite des Gategrabens kontaktierend und sich zu der Oberfläche des Halbleitersubstrats zwischen der zweiten Grabenstruktur und der Gatestruktur erstreckend, wobei die erste Grabenstruktur und die zweite Grabenstruktur tiefer liegen als eine Oberseite des vertikal orientierten Driftgebiets.
  2. Vertikaler Drain-Extended-Transistor nach Anspruch 1, wobei das erste leitfähige Material elektrisch an das erste Sourcegebiet gekoppelt ist und das zweite leitfähige Material elektrisch an das zweite Sourcegebiet gekoppelt ist.
  3. Vertikaler Drain-Extended-Transistor nach Anspruch 1, wobei das erste leitfähige Material und das zweite leitfähige Material elektrisch an das Grabengate gekoppelt sind.
  4. Vertikaler Drain-Extended-Transistor nach Anspruch 1, 2 oder 3, wobei sich die Gatedielektrikumsschicht und das Grabengate über die Oberfläche des Halbleitersubstrats erstrecken.
  5. Vertikaler Drain-Extended-Transistor nach Anspruch 1, 2, 3 oder 4, weiterhin aufweisend: ein vergrabenes Gebiet vom ersten Leitfähigkeitstyp unter dem vertikal orientierten Driftgebiet; und ein vertikales Drainkontaktgebiet vom ersten Leitfähigkeitstyp, das vergrabene Gebiet kontaktierend.
  6. Vertikaler Drain-Extended-Transistor nach Anspruch 1, 2, 3 oder 4, weiterhin aufweisend: eine Drainkontaktmetallschicht unter dem vertikal orientierten Driftgebiet.
  7. Vertikaler Drain-Extended-Transistor nach Anspruch 1, 2, 3, 4, 5 oder 6, wobei das Halbleitersubstrat eine epitaxiale Schicht enthält und die erste Grabenstruktur, die zweite Grabenstruktur und die Gatestruktur in der epitaxialen Schicht ausgebildet sind.
  8. Vertikaler Drain-Extended-Transistor nach Anspruch 7, wobei die Dicke der epitaxialen Schicht 3 bis 6 Mikrometer dick ist.
  9. Vertikaler Drain-Extended-Transistor nach Anspruch 1, 2, 3, 4, 5, 6, 7 oder 8, wobei die erste Grabenstruktur und die zweite Grabenstruktur 1 bis 5 Mikrometer tief sind.
  10. Vertikaler Drain-Extended-Transistor nach Anspruch 1, 2, 3, 4, 5, 6, 7, 8 oder 9, wobei die erste Grabenstruktur und die zweite Grabenstruktur 0,5 bis 1,5 Mikrometer breit sind.
  11. Vertikaler Drain-Extended-Transistor nach Anspruch 1, 2, 3, 4, 5, 6, 7, 8, 9 oder 10, wobei der Platz zwischen der ersten Grabenstruktur und der zweiten Grabenstruktur 0,5 bis 2 Mikrometer beträgt.
  12. Vertikaler Drain-Extended-Transistor nach Anspruch 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 oder 11, wobei die Gatedielektrikumsschicht 75 bis 100 Nanometer dick ist.
  13. Vertikaler Drain-Extended-Transistor nach Anspruch 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11 oder 12, wobei die Gatedielektrikumsschicht aus Siliziumdioxid und Aluminiumoxynitrid besteht.
  14. Vertikaler Drain-Extended-Transistor nach Anspruch 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11 oder 12, wobei die Gatedielektrikumsschicht eine oder mehrere Schichten aus Aluminiumoxid enthält.
  15. Vertikaler Drain-Extended-Transistor nach Anspruch 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11 oder 12, wobei die Gatedielektrikumsschicht eine oder mehrere Schichten aus Hafniumoxid, Hafniumsilikat und Hafnium-Siliziumoxynitrid enthält.
  16. Vertikaler Drain-Extended-Transistor nach Anspruch 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11 oder 12, wobei die Gatedielektrikumsschicht eine oder mehrere Schichten aus Zirkoniumoxid, Zirkoniumsilikat und Zirkonium-Siliziumoxynitrid enthält.
  17. Vertikaler Drain-Extended-Transistor nach Anspruch 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15 oder 16, wobei das Grabengate vollständig siliziertes Polysilizium enthält.
  18. Vertikaler Drain-Extended-Transistor nach Anspruch 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15 oder 16, wobei das Grabengate Titannitrid enthält.
  19. Vertikaler Drain-Extended-Transistor nach Anspruch 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17 oder 18 wobei der erste isolierende Liner und der zweite isolierende Liner Siliziumnitrid oder Siliziumoxynitrid enthalten.
  20. Vertikaler Drain-Extended-Transistor nach Anspruch 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18 oder 19, weiterhin aufweisend: eine zweite Gatestruktur, aufweisend: einen zweiten Gategraben; eine zweite Gatedielektrikumsschicht, auf Seiten und dem Boden des zweiten Gategrabens ausgebildet, und ein zweites Grabengate, auf der zweiten Gatedielektrikumsschicht in dem zweiten Gategraben ausgebildet; eine dritte Grabenstruktur, aufweisend: einen dritten Graben; einen dritten isolierenden Liner, auf Seiten und dem Boden des dritten Grabens ausgebildet; und ein drittes leitfähiges Material, das betriebsbereit ist, das elektrische Potential zu haben und auf dem dritten isolierenden Liner ausgebildet ist, wobei die zweite Gatestruktur von der zweiten Grabenstruktur und der dritten Grabenstruktur beabstandet ist; ein zweites vertikal orientiertes Driftgebiet von einem ersten Leitfähigkeitstyp, das Gatedielektrikum an dem Boden des zweiten Gategrabens kontaktierend und sich tiefer als die zweite Gatestruktur erstreckend; ein drittes Körpergebiet von einem zweiten Leitfähigkeitstyp über dem zweiten vertikal erweiterten Driftgebiet, die zweite Gatedielektrikumsschicht auf einer Seite des zweiten Gategrabens kontaktierend; und ein drittes Sourcegebiet vom ersten Leitfähigkeitstyp über dem dritten Körpergebiet, die zweite Gatedielektrikumsschicht auf der einen Seite des zweiten Gategrabens kontaktierend und sich zu der Oberfläche des Halbleitersubstrats zwischen der dritten Grabenstruktur und der zweiten Gatestruktur erstreckend, wobei die dritte Grabenstruktur tiefer liegt als eine Oberseite des zweiten vertikal orientierten Driftgebiets.
  21. Vertikaler Drain-Extended-Transistor nach Anspruch 20, wobei das dritte leitfähige Material elektrisch an das dritte Sourcegebiet gekoppelt ist.
  22. Vertikaler Drain-Extended-Transistor nach Anspruch 20, wobei das dritte leitfähige Material elektrisch an das zweite Grabengate gekoppelt ist.
DE202014010991.5U 2013-10-03 2014-09-26 Vertikaler MOSFET mit Graben-Gate-Graben-Feldplatte Active DE202014010991U1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/044,915 US9224854B2 (en) 2013-10-03 2013-10-03 Trench gate trench field plate vertical MOSFET
US14/044,915 2013-10-03

Publications (1)

Publication Number Publication Date
DE202014010991U1 true DE202014010991U1 (de) 2017-03-13

Family

ID=52776283

Family Applications (2)

Application Number Title Priority Date Filing Date
DE202014010991.5U Active DE202014010991U1 (de) 2013-10-03 2014-09-26 Vertikaler MOSFET mit Graben-Gate-Graben-Feldplatte
DE202014011291.6U Active DE202014011291U1 (de) 2013-10-03 2014-09-26 Vertikaler Grabengategrabenfeldplatten-Mosfet

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE202014011291.6U Active DE202014011291U1 (de) 2013-10-03 2014-09-26 Vertikaler Grabengategrabenfeldplatten-Mosfet

Country Status (5)

Country Link
US (7) US9224854B2 (de)
EP (1) EP3080843A4 (de)
CN (2) CN111403472B (de)
DE (2) DE202014010991U1 (de)
WO (1) WO2015050789A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110459599B (zh) * 2019-08-31 2021-03-16 电子科技大学 具有深埋层的纵向浮空场板器件及制造方法
US10978559B1 (en) * 2020-08-03 2021-04-13 Texas Instruments Incorporated MOS transistor with folded channel and folded drift region
JP2023172270A (ja) * 2022-05-23 2023-12-06 株式会社 日立パワーデバイス 半導体装置およびそれを用いた電力変換装置
CN115064443A (zh) * 2022-06-21 2022-09-16 上海晶岳电子有限公司 一种功率半导体结构制造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104446A (ja) * 1992-09-22 1994-04-15 Toshiba Corp 半導体装置
US5365102A (en) * 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
JP3307785B2 (ja) * 1994-12-13 2002-07-24 三菱電機株式会社 絶縁ゲート型半導体装置
US5895951A (en) 1996-04-05 1999-04-20 Megamos Corporation MOSFET structure and fabrication process implemented by forming deep and narrow doping regions through doping trenches
JP4528460B2 (ja) * 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6593620B1 (en) * 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
US6653691B2 (en) 2000-11-16 2003-11-25 Silicon Semiconductor Corporation Radio frequency (RF) power devices having faraday shield layers therein
US6489203B2 (en) * 2001-05-07 2002-12-03 Institute Of Microelectronics Stacked LDD high frequency LDMOSFET
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
RU2230394C1 (ru) * 2002-10-11 2004-06-10 ОАО "ОКБ "Искра" Биполярно-полевой транзистор с комбинированным затвором
JP3964819B2 (ja) * 2003-04-07 2007-08-22 株式会社東芝 絶縁ゲート型半導体装置
JP4194890B2 (ja) * 2003-06-24 2008-12-10 株式会社豊田中央研究所 半導体装置とその製造方法
GB0407012D0 (en) 2004-03-27 2004-04-28 Koninkl Philips Electronics Nv Trench insulated gate field effect transistor
US7514743B2 (en) * 2005-08-23 2009-04-07 Robert Kuo-Chang Yang DMOS transistor with floating poly-filled trench for improved performance through 3-D field shaping
US7557406B2 (en) 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US7615847B2 (en) * 2007-03-23 2009-11-10 Infineon Technologies Austria Ag Method for producing a semiconductor component
DE102007014038B4 (de) 2007-03-23 2015-02-12 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Halbleiterbauelements
KR100861213B1 (ko) 2007-04-17 2008-09-30 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
JP2009135360A (ja) * 2007-12-03 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
US8022472B2 (en) * 2007-12-04 2011-09-20 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP5385679B2 (ja) * 2008-05-16 2014-01-08 旭化成エレクトロニクス株式会社 横方向半導体デバイスおよびその製造方法
US20100155831A1 (en) * 2008-12-20 2010-06-24 Power Integrations, Inc. Deep trench insulated gate bipolar transistor
US8148749B2 (en) * 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
TWI380448B (en) * 2009-09-16 2012-12-21 Anpec Electronics Corp Overlapping trench gate semiconductor device and manufacturing method thereof
US8174070B2 (en) * 2009-12-02 2012-05-08 Alpha And Omega Semiconductor Incorporated Dual channel trench LDMOS transistors and BCD process with deep trench isolation
JP5762689B2 (ja) * 2010-02-26 2015-08-12 株式会社東芝 半導体装置
US8519473B2 (en) * 2010-07-14 2013-08-27 Infineon Technologies Ag Vertical transistor component
JP5580150B2 (ja) * 2010-09-09 2014-08-27 株式会社東芝 半導体装置
US9443972B2 (en) 2011-11-30 2016-09-13 Infineon Technologies Austria Ag Semiconductor device with field electrode
US9356133B2 (en) * 2012-02-01 2016-05-31 Texas Instruments Incorporated Medium voltage MOSFET device
WO2013118203A1 (ja) * 2012-02-10 2013-08-15 パナソニック株式会社 半導体装置及びその製造方法
US8796760B2 (en) 2012-03-14 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor and method of manufacturing the same
CN103681315B (zh) * 2012-09-18 2016-08-10 中芯国际集成电路制造(上海)有限公司 埋层的形成方法
US9231100B2 (en) * 2012-10-31 2016-01-05 Infineon Technologies Austria Ag Semiconductor device and method for manufacturing a semiconductor device
JP2014110402A (ja) 2012-12-04 2014-06-12 Rohm Co Ltd 半導体装置
US9123802B2 (en) * 2013-10-03 2015-09-01 Texas Instruments Incorporated Vertical trench MOSFET device in integrated power technologies

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Appels, et al., "Thin Layer High Voltage Devices", Phillip J, Res. 35 1–13, 1980

Also Published As

Publication number Publication date
US11189721B2 (en) 2021-11-30
US20170125513A1 (en) 2017-05-04
US9224854B2 (en) 2015-12-29
EP3080843A1 (de) 2016-10-19
US20150097230A1 (en) 2015-04-09
CN105993073A (zh) 2016-10-05
US9660021B1 (en) 2017-05-23
US20200381552A1 (en) 2020-12-03
CN105993073B (zh) 2020-04-03
US10062777B2 (en) 2018-08-28
US20170222040A1 (en) 2017-08-03
DE202014011291U1 (de) 2019-01-30
EP3080843A4 (de) 2017-07-26
US20220052195A1 (en) 2022-02-17
US9577033B2 (en) 2017-02-21
US10811530B2 (en) 2020-10-20
WO2015050789A1 (en) 2015-04-09
CN111403472A (zh) 2020-07-10
US20160071923A1 (en) 2016-03-10
CN111403472B (zh) 2023-09-19
US20170373184A1 (en) 2017-12-28

Similar Documents

Publication Publication Date Title
CN105009296B (zh) 垂直mosfet中的双resurf沟槽场板
DE102012102783B4 (de) Rippenfeldeffekttransistoren und Verfahren zur Herstellung derselben
DE102006062838B4 (de) Transistorbauelement mit einer vergrabenen Gateelektrode und Verfahren zum Herstellen eines Halbleiterbauelements
CN103545370B (zh) 用于功率mos晶体管的装置和方法
DE112005003584B4 (de) Verfahren zum Herstellen eines Trench-Metalloxid-Halbleiter-Feldeffekttransistors
DE102013103470B4 (de) Verfahren für einen Feldeffekttransistor
US9240446B2 (en) Vertical trench MOSFET device in integrated power technologies
DE102019117754A1 (de) Verfahren zum bilden eines halbleiter-auf-einem-isolator- (soi-) substrats
CN103035725B (zh) 双栅极捆扎的vdmos器件
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102012106901A1 (de) FinFET und Verfahren zu dessen Herstellung
DE102012109921B4 (de) Vertikaler Leistungs-MOSFET und Verfahren zu dessen Herstellung
DE102007004789A1 (de) Verspannte Halbleiteranordnung und Verfahren zur Herstellung derselben
DE102011084419A1 (de) Vollständig isoliertes Bauelement mit selbstjustiertem Körpergebiet
DE102014118328A1 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements
US11189721B2 (en) Trench gate trench field plate vertical MOSFET
JP2022033954A (ja) トレンチゲートトレンチフィールドプレート半垂直半横方向ｍｏｓｆｅｔ
DE102013102491A1 (de) Halbleitervorrichtung mit hilfsstruktur und verfahren zur herstellung einer halbleitervorrichtung
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
US9105495B2 (en) Semiconductor device and related fabrication methods
DE102014111219A1 (de) Randabschlussstruktur mit Grabenisolationsgebieten
DE102018203747B4 (de) Feldeffekttransistoren mit einer t-förmigen gateelektrode und verfahren zu deren herstellung
DE102018216139B4 (de) Ldmos-finfet-strukturen mit mehreren gatestrukturen und verfahren zu ihrer herstellung
CN109979993A (zh) 高压mos器件及其制作方法、电子装置
DE102015122938A1 (de) Transistor mit Feldelektrode

Legal Events

Date Code Title Description
R150 Utility model maintained after payment of first maintenance fee after three years
R207 Utility model specification
R151 Utility model maintained after payment of second maintenance fee after six years
R152 Utility model maintained after payment of third maintenance fee after eight years