DE2000902A1

DE2000902A1 - Verfahren zum Bearbeiten von Zifferninformationen nach dem BC 3 D-System und Schaltungsanordnung zur Ausfuehrung dieses Verfahrens

Info

Publication number: DE2000902A1
Application number: DE19702000902
Authority: DE
Inventors: Dipl-Ing Hecker Klaus Joerg
Original assignee: Olympia Buerosysteme GmbH
Current assignee: Olympia Buerosysteme GmbH
Priority date: 1970-01-09
Filing date: 1970-01-09
Publication date: 1971-07-15

Description

Verfahren zum Bearbeiten von Zifferninformationen nach dem bC3D-System und Schaltungsanordnung zur Ausführung dieses Verfahrens Die Erfindung betrifft ein Verfahren zum Bearbeiten von Zifferninformationen nach dem SC3D-System in rechnenden Büromaschinen und eine Schaltungsanordnung zur Ausführung dieses Verfahrens.
Das DC3D-System ist Gegenstand der vorliegenden Erfindung und wird nachfolgend erläutert.
Die bearbeitung von Zifferninformationen nach dem BCD-System ist allgemein bekannt. Es handelt sich hierbei um im Binärcode dargestellte Dezimalziffern. In dem bekannten BCD-System ist jeder Dezimalziffer eine eindeutig aufgebaute Kombination mit vier Stellen, eine Tetrade, aus den Werten "L" und "O" zugeordnet. Mit dem binären Zahlensystem d.h. mit den Binärstellen 20, 21, 22 und 23 können die Dezimalzahlen O bis 15 also insgesamt 16 Symbole dargestellt werden. Im Dezimalsystem kommen aber nur zehn voneinander unterschiedliche Ziffern vor, so daß die Pseudotetraden LOLO bis LLLL ungenutzt bleiben. Die für die Bearbeitung der nach dem binaren System dargestellten Ziffern haben einen tetradischen Aufbau, dem auch die Aufteilung und Größe des Informationspeichers entsprechen muß. Da bei dem binären System nur zehn von sechszehn möglichen Binärkombinationen verwendet werden, wird auch der Informationsspeicher nicht voll ausgenutzt. Die nicht ausgenutzte Kapazität des Informationsspeichers ist relativ hoch und beträgt 38%.
Es sind auch andere Systeme zur Darstellung von Dezimalziffern bekannt geworden, beispielsweise das Oktalsystem mit einem drei-und das Hexadezimalsystem mit einem vierstelligen binäräquivalent. Das Oktalsystem wird für itrogrammierzwecke zwar angewendet, ffir clip Durchführung von Rechenoperationen wird aber tets dä Binärsystem eingeleitet. Das Hexadezimalsystem ist in hatinierL dieser Erfindung nicht interessant , da es ftir rechnende büromaschinen wegen seines Aufwandes keinen Eingang gefunden hat.
Der Informationsspeicher ist bei rechnenden büromaschinen meistens ein Kernspeicher und deshalb relativ teuer in der Herstellung. Die Erfindung hat es sich zur Aufgabe gemacht, diesen Nachteil zu beseitigen. Das soll nach dem erfindunsgemäßen Verfahren dadurch erfolgen, daß die Aufteilung des Informationsspeichers entsprechend dem Oktalsystem mit einem dreistelligen Binäraquivalent pro Dezimalstelle und einer Ubertragsstelle pro Zeile erfolgt. Die erfindungsgemäße Aufteilung des Informationsspeichers führt zu einer Kapazitiv von 210 = 1024 Speicherstellen. ür die Abspeicherung der Dezimal-Ziffern werden ooo Speicherstellen benötigt, so datJ der nicht benutzte Speicherraum nur 2% beträgt.
Die Rechenschaltung zur Ausführung des erfindungsgemäßen Verfahrens ist gekennzeichnet durch die Zusammenschaltung von Volladdieren mit einer Anzahl, die der Anzahl der Stellen des Informationsspeichers entspricht, derart, daß ein Binärwert von der niedrigsten bis zur höchsten Stelle übertragen werden kann.
Für die Verschlüsselung der zu bearbeitenden Zahlen kann auch das 3-Exzess-System benutzt werden. Vorteilhaft wird aber ein 12-Exzess-System angewendet, für welches eine Korrekturstufe sehr leicht aufgebaut wenden kann. Die Erfindung wird mit einem Ausführungsbeispiel unter bezugnahme auf die beigefügte Zeichnung beschrieben. Die Zeichnung zeigt eine Addierstufe, die auf Volladdieren aufgebaut ist. Diese Addierstufe dient für die Bearbeitung von Zahlen mit drei Dekaden d.h. in der Größenordnung von 000 bis 999. Die den Dekaden zugeordneten Volladdierer sind entsprechend beziffert. In der Einer-Dekade tragen sie die bezifferung V1, in der Zehner-Dekade die Lezifferung V2 und in der Hunderter-Dekade die Bezifferung V3. Der Ubertraga-Volladdierer trägt die bezifferung V4. Bekanntlich wird eine Addierstufe über Zwischenspeicher (nicht dargestellt;) belegt. Demzufolge liegt ein Eingang der Volladdierer übet Leitung 1 an dem Zwischenspeicher Nr.1 und ein zweiter tibçrt Leitung 2 an dem Zwischenspeicher Nr.2. Der dritte L,ingat !1 Volladdierer ist der Ubertragseingang, der mit Leitung 3 vom Ausgang des unmittelbar niedrigeren Volladdierers bzw.
beim niedrigsten Volladdierer vom Ubertragsspeicher über Leitung 11 zugeführt wird.
m mit dem 12-Xxzess-S,ystem arbeiten zu können ist der Addierstufe eine Korrekturstufe nachgeschaltet. Dabei sind die Ausgänge der beiden niedrigsten Volladdierer V1 der ersten Dekade der Addierstufe über Leitung 12 und 13 direkt mit dem Ergebnisspeicher verbunden. Der dritte Volladdierer V1 der ersten Dekade der Addierstufe liefert einen Ausgang auf den ersten Eingang des Halbaddierers H1. Die beiden niedrigsten Volladdierer V2 der zweiten Dekade der Addierstufe liefern einen ersten Eingang für die beiden Volladdierer V22 der Korrekturstufe während der dritte Volladdierer V2 der Addierstufe einen ersten Eingang für den Halbaddierer ti2 liefert. In der dritten Dekade der Volladdierer V3 der Addierstufe besteht eine Verbindung zu einem Eingang der Volladdierer V33 der Korrekturstufe. Und schließlich liefert auch der tZbertrags-Volladdierer V4 einen ersten Eingang fur den Volladdierer V44 der Korrekturstufe.
Einen zweiten Eingang erhalten die Volladdierer V3, ein Volladdierer V? und der Halbaddierer H2 vom Ausgang des Ubertrags-Volladdierers V4 über den Inverter 1, dessen Ausgangsleitung 6 die zweiten Eingänge parallel schaltet. Der Halbaddierer 111 und der Volladdierer V22 auf der niedrigsten Stelle der zweiten Dekade erhalten ihre zweiten Eingänge von einer die Werte "L" zur Verfügung stellenden Schaltung im Takt des Arbeitszyklusses.
Vom Halbaddierer H1 an sind in aufsteigender Reihenfolge alle Addierer der Korrekturstufe mittels einer i;bertragsleitung 9 verbunden. Die Arbeitsweise der erfindungsgemäßen Schaltungsanordnung bedarf keiner näheren Erläuterung. Für den Aufbau eignen sich besonders integrierte Bausteine die in MCS-Technik ausgeführt sein können. Als ein weiterer Vorteil bietet sich an 3-stellige Adressen zu verwenden.
Die Erfindung darf auf das dargestellte Ausführungsbeispiel nicht beschränkt werden, da sie auch auf eine Subtrahierstufe ausgedehnt werden kann.
Patent,anspriiche:

Claims

Patentansprüche: 1. Verfahren zum Bearbeiten von Zifferninformationen nach dem BC3D-System, dadurch gekennzeichnet, daß die Aufteilung des Informationsspeichers entsprechend dem Oktalsystem mit einem dreistelligen Binäraquivalent pro Dezimalstelle plus einer Obertragsstelle pro Zeile erfolgt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für die Bearbeitung ein Dreidekadensystem angewendet wird,
3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß für die Bearbeitung ein 12-Exzess-System verwendet wird.
4. Schaltungsanordnung zur Ausführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß für die parallele Bearbeitung der Dekadenziffern in einer Additionsschaltung jedenach dem Oktalsystem aufgeteilten Stelle des Informationsspeichers ein Volladdierer zugeordnet ist.
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß alle Volladdierer (V1,V3,V4) von der niedrigsten bis zur höchsten und zur Ubertragstelle (V4) mit einer aber tragsleitung (3) verbunden sind.
6. Schaltungsanordnung zur Ausführung des Verfahrens nach Anspruch 3, dadurch gekennzeichnet, daß bei der Verschlüsselung der zu bearbeitenden Ziffern nach dem 12-Exzess-Systea, den Volladdierern der Rechenstufe eine aus Volladdierern und Halbaddierern aufgebaute Korrekturstufe nachgeschaltet wird.