DE2262751A1 - Dynamisches sichtgeraet, z.b. fuer elektronische tischrechner - Google Patents
Dynamisches sichtgeraet, z.b. fuer elektronische tischrechnerInfo
- Publication number
- DE2262751A1 DE2262751A1 DE2262751A DE2262751A DE2262751A1 DE 2262751 A1 DE2262751 A1 DE 2262751A1 DE 2262751 A DE2262751 A DE 2262751A DE 2262751 A DE2262751 A DE 2262751A DE 2262751 A1 DE2262751 A1 DE 2262751A1
- Authority
- DE
- Germany
- Prior art keywords
- registers
- register
- circuit
- display device
- output signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/02—Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Computing Systems (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
Die Erfindung bezieht sich, auf eine Schaltung zum
Darstellen von in Serienregistern gespeicherten Signalen zur Verwendung bei elektronischen Tischrechnern und dergleichen,
und sie betrifft insbesondere eine dynamische Darstellungseinrichtung, die es unter Anwendung des Simultan-
oder Parallelverfahrens ermöglicht, Darstellungsvorrichtungen eines Sichtgeräts aufleuchten zu lassen.
Bei elektronischen Tischrechnern und dergleichen ist es bekannt, entweder zwei Register oder drei Register zu
verwenden. Im ersteren Fall ist die Anzahl, der Register
klein, was an sich erwünscht, ist, doch ist e<s beim Durchführen
von KuItiplikations- und Divisionsrechnungen erforderlich,
ein berechnetes Zwischenergebnis und Operanden· in einem der Register zu speichern, und daher steht bei
nur zwei Registern natürlich nur eine begrenzte Zahl von
BAD ORIGINAL
3 09827/0823
Zifferstellen für die Operanden im Vergleich, zur Anzahl der
ßpeicherstellen eines Registers zur Verfügung. Durch die Verwendung eines dritten Registers la fit sich die Leistung
eines Geräts nicht bei Registern verbessern. Anfänglich war
es üblich, drei parallelgeschaltete Register zu benutzen und ein berechnetes Ergebnis jeweils in einem Register
zu speichern. Bei einem solchen Gerät mit drei parallelgeschalteten
Registern benötigt man mehrere Steuergatterschaltungen, die dazu dienen, ein Ausp;o.ngssignal eines einen
Iiechenvorgang durchführenden Addierers au verschieben und
es einem Register zum Speichern eines berechneten Ergebnisses zuzuführen, der von den beiden übrigen Rep;istern
getrennt ist, in denen zwei Operanden gespeichert sind, uti
ferner dem Addierer das in dem Register gespeicherte berechnete Zwischenergebnis zuzuführen und so eine wiederholte
Addition oder Subtraktion zu bewirken, und um das in dem für das berechnete Ergebnis bestimmten Register gespeicherte
Endergebnis so zu verschieben, daß es einem dei beiden übrigen Register eingegeben wird, dessen gespeicherter
Inhalt dann einer Darstellunrsschaltung zugeführt wird.
Im Gegensatz hierzu ist es bei einem Gerät mit eine Reihenparallelschaltung bildenden Registern möglich, auf
die Benutzung solcher Steuergatterschaltungen zu verzichten. Bei einem solchen System sind zwei Register in Reihe
geschaltet, und ein drittes Register ist mit dieser Reihenschaltung parallelgeschaltet. Die Operanden werden sowohl
in einem der beiden hintereinandergeschalteten Register als auch in dem im Parallelkreis' liegenden Register gespeichert.
In dem anderen der beiden hintereinandergeschalteten Register v/erden ein berechnetes Zwischenergebnis
und das berechnete Endergebnis gespeichert, und die I'arstellungssignale werden stets den in Reihe geschalteten
Registern entnommen.
Im folgend cn wird zunächst :-,v.hur.O. von Fir. 1 ein
bekanntes dynamisches Darstellungscystem beschrieben, v/je
309827/08 2 3 BADORiGtNAL
es bei einer arithmetischen Schaltung angewendet wird,
bei dem die Register eine Eeihenparallelschaltung bilden.
Fig. 1 veranschaulicht den Pail, daß das bekannte dynamische Darstellungssystem bei einem Gerät angewendet
wird, zu dem eine Eeihenparallelschaltung bildende Register gehören. Gemäß Fig. 1 sind zwei in Reihe geschaltete
Schieberegister Rx-1 und Rx2 vorhanden, von denen jedes geeignet
ist, z.B. 8 Ziffern einer binär kodierten Dezimalzahl zu speichern. I'erner ist ein Schieberegister Ry zum
Speichern des ersten Operanden vorhanden, das die gleiche Speicherkapazität hat wie das Schieberegister Rx2. In.
Fig. 1 sind den Schieberegistern vor- und nachgeschaltete Steuergatterschaltungen der Deutlichkeit .halber fortge-'
lassen* Weiterhin gehört zu der Schaltung ein Addierer AD, dem Ausgangssignale des Schieberegisters Rx2 und
des Schieberegisters Bj zugeführt werden. Eine Rückleitung
FL dient dazu, das Ausgangssignal des Addierers AD'erneut
der Eingangsseite des Schieberegisters Rx1 zuzuführen.
Eine Gatterschaltung G ermöglicht es, mit Hilfe eines vorbestimmten Taktimpulssignals tpo ein Gatter zu öffnen, um
das niedrigstwertige Ziffernsignal aus dem Schieberegister Rx2 einem Treiber DS für eine Darstellungseinrichtung
DP zuzuführen.. Schließlich gehören zu der Schaltung nach Fig. 1 eine Speicherschaltung M, eine Dekodierschaltung
DC und eine Treiberschaltung DR, die insgesamt die Treibereinrichtung DS für die Darstellungseinrichtuhg DP
bilden.
Bewirkt bei dieser bekannten Anordnung ein Taktimpulssignal tpo, daß dem Schieberegister Rx2 eine Information
entnommen und der Darstellungseinrichtung DP ein Treibersignal zugeführt wird, hat das Treibersignal nur
eine kurze Impulsdauer, und -daher ergeben sich jeweils nur kurze Zeitspannen, während welcher die Darstellungseinrichtung
wiederholt zum Aufleuchten gebracht wird. Hieraus' ergibt sich dar Nachteil, daß die Helligkeit der Darstellung
gering ist und sich ein flackerndes Bild ergibt.
309827/0823 BAD
Der Erfindung liegt nunmehr die Aufgabe zugrunde, eine dynamische Darstellungsvorrichtung bzw. ein Sichtgerät zu
schaffen, bei dem es möglich ist, die Impulsdauer des Treibersignals zu verlängern und so die Helligkeit des
erzeugten Bildes zu steigern.
Die Erfindung und vorteilhafte Einzelheiten der Erfindung werden im folgenden anhand schematischer Zeichnungen
an einem Ausführungsbeispiel näher erläutert. Es zeigt:
Fig. 1, wie erwähnt, in einem Blockschaltbild ein Beispiel für eine dynamische Darstellungsvorrichtung bekannter
Art; und
Fig. 2 in einem Blockschaltbild eine dynamische Darstellungsvorrichtung
nach der Erfindung.
In Fig. 2 sind Schaltungselemente, die in Fig. Λ dargestellten Elementen entsprechen, jeweils in der gleichen
Weise bezeichnet. Zu der Schaltung gehört eine Oder-Gatter-Schaltung OG, die Signale für die niedrigstwertigen
Ziffern der Schieberegister Rx1 und Ex2 der Treiberschaltung
DS für die Darstellungseinrichtung DP zuführt. Beispielsweise wird ein Signal für eine binär verschlüsselte
Dezimalzahl der Oder-Gatter-Schaltung OG aus dem Schieberegister Rx1 oder dem Schieberegister Rx2 eingegeben.
Genauer gesagt v/erden der Oder-Gatter-Schaltung nacheinander Ziffernsignale so eingegeben, daß dieser Schaltung
jeweils 4 Bits parallel zugeführt werden. Die Oder-Gatter-Schaltung
ist so steuerbar, daß sie durch einen vorbestimmten Taktimpuls geöffnet wird, z.B. einen Bitimpuls, der
für jede Ziffer der binär kodierten Dezimalzahl erzeugt wird. Daher erscheinen am Ausgang der Oder-Gatter-Schaltung
jeweils gleichzeitig Signale mit je 4- Bits. Statt das öffnen und Schließen der Oder-Gatter-Schaltung OG mit
Hilfe der Bitimpulse zu steuern, ist es möglich, das Eingeben der Informationen in die Speicherschaltung M
durch die Bitimpulujc steuern zu lassen. Ferner ist es
möglich, die Bitimpulse zur Steuerung der Eingabe in die
309827/0823
Oder-Gatter-Schaltung zu "benutzen und diese Impulse gleichzeitig
dieser Schaltung einzugeben.
Gemäß der Erfindung ist die Speicherkapazität des Registers Rx1 entsprechend der Speicherkapazität einer
Speicherschaltung für die bcd-Korrektur "bzw. die sogenannte S* -Korrektur gewählt, die in dem Addierer AD enthalten
ist. Wird eine Speicherschaltung für 4 Bits für die bcd-Korrektur benutzt, ergibt sich somit die erforderliche
Speicherkapazität des zwischen dem Addierer AD und dem Register Rx1 liegenden Register Rx2, wenn man von der
Speicherkapazität des Registers Rx2 vier· Bits abzieht. Bei einem parallel arbeitenden System, bei dem die vier
verschiedenen Bits jeder Ziffer einer binär kodierten Dezimalzahl jeweils voneinander getrennt und die. betreffenden-
Dezimalziffern durch eine Kaskadenschaltung verarbeitet
v/erden, sowie bei einem System, bei dem nur eine reine-Addition binärer Zahlen durchgeführt wird, braucht.der
Addierer nicht mit einer Korrekturschaltung versehen zu sein. In diesen Fällen kann die Speicherkapazität des
zwischen dem Register Rx1 und dem Addierer AD liegenden Registers Rx2 gleich derjenigen des Registers Rx2 sein.
nachstehend wird die Wirkungsweise des Sichtgeräts
nach der Erfindung beschrieben, wobei zuerst auf den Rechenvorgang eingegangen wird, der mit Hilfe der Reihenparallelschaltung
mit drei Registern durchgeführt wird.
Der erste Operand wird über das Register Rx1 eingegeben,
und dadurch gespeichert, daß man ihn durch die ' Register Rx1 und Rx2 sowie den Addierer AD zirkulieren
läßt. Hierbei ist die Anzahl der Ziffern des Operanden gleich der Anzahl der Speicherplätze des Registers Rx1
oder Rx2. Daher zirkuliert in den beiden Registern eine auf
den Operanden folgende Leerinformation, die die gleiche Anzahl von -Ziffern hat v/ie der Operand, nämlich eine Anzahl
von Ziffern, die gleich der Anzahl der -Speicherstellen
des Registers Rx1 oder Rx2 ist. Wird dann ein
309827/0823 BAD ORIGINAL
Rechenbefehl, z.B. ein Multiplikationsbefehl, erteilt, und
wird außerdem der zweite Operand eingegeben, wird der erste Operand aus dem Register Rx2 in ein drittes Register
Ry verschoben. Der zweite Operand wird durch das Register Rx1 zu dem Register Rx2 verschoben, und er zirkuliert in
der gleichen Weise wie der erste Operand in den Registern Rx1 und Rx2. Wenn dann ein Befehl für den Beginn des Rechenvorgangs
erteilt wird, führt der Addierer AD die wiederholte Addition des ersten Operanden durch. In diesem
Zeitpunkt werden ein berechnetes Zwischenergebnis und eine Zahl, die sich ergibt, wenn die Anzahl der Additionsvorgänge
von dem zweiten Operanden abgezogen wird, in den Registern Rx1 und Rx2 gespeichert. Das berechnete Zwischenergebnis
und der erste Operand werden durch den Addierer AD addiert. Schließlich werden die Leerinformation und ein
berechnetes Ergebnis entsprechend in den Registern Rx1 und Rx2 gespeichert, während der erste Operand als solcher
in dem Register Ry gespeichert wird.
Im folgenden wird beschrieben, auf welche Weise das berechnete Ergebnis dargestellt wird, wobei angenommen ist,
daß der eigentliche Rechenvorgang bereits beendet ist.
Sobald die arithmetische Verarbeitung abgeschlossen ist, wird das Ausgangssignal des Registers Rx2 aus der
letzten Stufe dieses Registers erneut der Eingangsseite des Registers Rx1, d.h. seiner ersten Stufe, über die Rückleitung
PL erneut eingegeben, und das Ausgangssignal des Registers Rx1 wird dem Register Rx2 zugeführt; somit zirkuliert
das berechnete Ergebnis in den beiden Registern. In einem bestimmten Zeitpunkt nach der Beendigung des
Rechenvorgangs hält das Register Rx2 das Rechenergebnis fest, während sich das Register Rx1 im Leerzustand befindet.
Wird eine bestimmte Zeitspanne "benötigt', um das Signal von der vordersten Stufe bis zur untersten Stufe
des Registers Rx1 oder Rx2 zu verschieben, wird das Rechenergebris
deregen in dem Register Rx1 festgehalten,
während das Register Rx2 in den Leerzustand übergeht.
BAD ORIGINAL, 309827/0823
Innerhalb dieser Zeitspanne wird das Eechenergebnis aus der
hintersten Stufe des Begisters Bx2 über die Odxr-Gatterßchaltung OG der Speicherschaltung M an jeder Ziffernstelle
der binär kodierten Dezimalzahl eingegeben. In der Zwischenzeit erscheint das Signal oder das Rechenergebnis nicht in
der hintersten Stufe des Eegisters Rx1. Danach wird das
Eechenergebnis auf ähnliche Weise von der hintersten Stufe des Eegisters Ex1 über die Oder-Gatter-Schaltung GG der
Speicherschaltung M an den verschiedenen Ziffernstellen eingegeben. Während das Eechenergebnis in den Eegistern
Ex1 und Ex2 umläuft, werden somit die Signale aus den hintersten Stufen beider Eegister über die Oder-Gatter-Schaltung
OG der Speicherschaltung M eingegeben. Wie erwähnt, wird die hinterste Stufe eines der·beiden Eegister
in diesem Fall s.tets im Leerzustand gehalten, so daß nicht die Gefahr besteht, daß die Ausgangssignale beiden Eegistern
gleichzeitig entnommen und miteinander gemischt werden, εο
daß ein falsches Eechenergebnis angezeigt wird.
Bei der vorstehend beschriebenen Schaltung ergibt sich bei einfachem Aufbau im Vergleich zu bekannten Schaltungen
eine doppelt so lange Zeit des Aufleuchtens der Darstellungsvorrichtung.
Mit anderen Worten, die Impulsdauer · des Treibersignals wird im Vergleich zu.bekannten Schaltungen
doppelt so lang, so daß sich die Helligkeit der dargestellten Zeichen entsprechend vergrößert..
Zwar wurde vorstehend davon ausgegangen, daß der Eechenvorgang bereits abgeschlossen war, doch liegt es auf
der Hand,, daß nicht nur das Rechenergebnis, sondern auch der zweite oder der erste Operand, der vor dem Beginn des
Eechenvorgangs eingegeben wird, auf ähnliche V/eise durch
Impulse von längerer Dauer dargestellt wird. Zwar werden bei dem beschriebenen Ausführungsbeispiel die jeweils
4 Bits umfassenden Ausgangssignale den betreffenden Registern
parallel entnommen, doch-beschränkt sich die An- " ■
wendbarkeit der Erfindung nicht auf diesen Fall. Beispielsweise
kann man auch Maßnahmen treffen, die es ermöglichen,
die Ausgangssignale den betreffenden, Registern ·
309827/0823 ·
an jeder Eitsteile seriell zu entnehmen und sie der
Oder-Gatter-Schaltung zuzuführen; hierbei werden die der Oder-Gattor-Schaltung entnommenen seriellen, binär kodierten
Signale mit Hilfe von Je vier Eitinpulsen in jeweils
4 parallele Bits umfassende Signale verwandelt. Ferner ist
es nicht erforderlich, die Ausgangssignale jeweils den
hintersten Stufen der betreffenden Register zu entnehmen; "Vielmehr können die Signale beliebig gewählten Speicherplätzen
entnommen werden, wenn man eine entsprechende Beziehung zwischen den Ausgängen der beiden Register
herstellt. Schließlich ist es auch möglich, die Ausgangssignale gleichzeitig mehreren Ziffernstellen zu entnehmen.
In Fig. 2 sind die bekannten, für die arithmetische Informationsverarbeitung benötigten Gatter der Deutlichkeit
halber nicht dargestellt.
Gemäß der vorstehenden Beschreibung ergibt sich
bei der dynamischen Darstellungseinrichtung nach der Lrfindung im Vergleich zu bekannten Schaltungen eine Verlängerung
der Inipulsdauer, die zu einer Stei ergerung der Helligkeit der Anzeige, des Sichtgeräts führt.
Anspruch
309827/0823
Claims (1)
- ANSPRUCH•· Dynamisches Sichtgerät, gekennze ich η et durch mehrere in Reihe geschaltete Register (Rx1, Rx2) von gleicher Speicherkapazität, eine Rückleitungsschaltung (FL), die dazu dient, die Ausgangssignale der hintersten Stufe des Satzes von Registern .zur Eingangsseite der vordersten Stufe des Satzes von Registern zurückzuleiten, eine Oder-Gatter-Schaltung (OG), der die vorbestimmten Speicherplätzen bezeichnenden Register entnommenen. Ausgangssignale zugeführt werden, sowie durch eine Treiberschaltung (DS) zum Betätigen einer Darstellungseinrichtung (DP) mit Hilfe der Ausgangssignale der Oder-Gatter-Schaltung derart, daß sich die Impulsdauer der der Darstelle ngseiririchtung zugeführten Treibersignale verlängert, um die Helligkeit der Anzeige der Darstollungseinrichtung . zu steigern. .309827/0823
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP46104583A JPS4871146A (de) | 1971-12-24 | 1971-12-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2262751A1 true DE2262751A1 (de) | 1973-07-05 |
Family
ID=14384442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2262751A Pending DE2262751A1 (de) | 1971-12-24 | 1972-12-21 | Dynamisches sichtgeraet, z.b. fuer elektronische tischrechner |
Country Status (8)
Country | Link |
---|---|
US (1) | US3866208A (de) |
JP (1) | JPS4871146A (de) |
CA (1) | CA1006596A (de) |
DE (1) | DE2262751A1 (de) |
FR (1) | FR2170529A5 (de) |
GB (1) | GB1382728A (de) |
IT (1) | IT972712B (de) |
NL (1) | NL7217415A (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5725837B2 (de) * | 1973-12-12 | 1982-06-01 | ||
JPS5845032B2 (ja) * | 1974-04-18 | 1983-10-06 | 日本電気株式会社 | ダイナミツクヒヨウジホウシキ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB888145A (en) * | 1958-07-04 | 1962-01-24 | British Telecomm Res Ltd | Improvements in display equipment for electrical waveforms |
DE1805463B2 (de) * | 1968-10-26 | 1971-10-14 | Blocksynchronisationsverfahren fuer zeitmultiplexsysteme mit pulscodemodulation | |
US3648237A (en) * | 1969-02-28 | 1972-03-07 | Ibm | Apparatus and method for obtaining synchronization of a maximum length pseudorandom sequence |
US3586776A (en) * | 1969-04-16 | 1971-06-22 | Motorola Inc | Digital communication synchronization system including synchronization signal termination recognition means |
-
1971
- 1971-12-24 JP JP46104583A patent/JPS4871146A/ja active Pending
-
1972
- 1972-12-20 GB GB5879072A patent/GB1382728A/en not_active Expired
- 1972-12-20 NL NL7217415A patent/NL7217415A/xx unknown
- 1972-12-21 CA CA159,650A patent/CA1006596A/en not_active Expired
- 1972-12-21 DE DE2262751A patent/DE2262751A1/de active Pending
- 1972-12-21 FR FR7245688A patent/FR2170529A5/fr not_active Expired
- 1972-12-21 IT IT33347/72A patent/IT972712B/it active
- 1972-12-26 US US318652A patent/US3866208A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS4871146A (de) | 1973-09-26 |
US3866208A (en) | 1975-02-11 |
FR2170529A5 (de) | 1973-09-14 |
IT972712B (it) | 1974-05-31 |
CA1006596A (en) | 1977-03-08 |
GB1382728A (en) | 1975-02-05 |
NL7217415A (de) | 1973-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2756890C2 (de) | Schaltungungsanordnung zur Steuerung der Datenübertragung zwischen einer zentralen Verarbeitungseinheit und einer Mehrzahl peripherer Einheiten | |
DE1549476C3 (de) | Anordnung zur Ausführung von Divisionen | |
DE2311220A1 (de) | Digital-informations-verarbeitungsvorrichtung zur zeichenerkennung | |
DE1524099A1 (de) | Verbessertes Kontroll- und Anzeigegeraet | |
DE2353421B2 (de) | Elektronischer rechner | |
DE2712224A1 (de) | Datenverarbeitungsanlage | |
DE1236834B (de) | Rechengeraet | |
DE2360022A1 (de) | Binaeres 2-bit-dividierverfahren und vorrichtung zur ausfuehrung des verfahrens | |
DE2729912A1 (de) | Digitale signalverarbeitungsanordnung | |
DE1115488B (de) | Datenverarbeitungssystem | |
DE3447729A1 (de) | Verfahren und vorrichtung zur dezimal-multiplikation | |
DE1114050B (de) | Elektronischer Gleitkomma-Rechner | |
DE3440680A1 (de) | Verfahren und vorrichtung zur dezimaldivision | |
EP0598112B1 (de) | Verfahren und anordnung zum bilden der summe einer kette von produkten | |
DE2262751A1 (de) | Dynamisches sichtgeraet, z.b. fuer elektronische tischrechner | |
DE2000275A1 (de) | Elektronischer Walzenschalter | |
DE1126163B (de) | Verfahren und Vorrichtung zur Multiplikation | |
EP0333884B1 (de) | CMOS-Parallel-Serien-Multiplizierschaltung sowie deren Multiplizier- und Addierstufen | |
DE3609056C2 (de) | ||
DE2601379C3 (de) | Schaltungsanordnung zum Umwandeln virtueller Adressen in reelle Adressen | |
DE1424756B2 (de) | Schaltungsanordnung zum fehlergesicherten Einführen oder Wiedereinführer, von Programmen in den Hauptspeicher einer datenverarbeitenden Anlage | |
DE2238408C2 (de) | Steuereinrichtung zur Synchronisation der Übertragung von Daten aus mehreren Daten-Schieberegistern | |
DE1234055B (de) | Anordnung zur Addition oder Subtraktion | |
DE1181459B (de) | Multiplikationsschaltung fuer elektronische Zifferrechenmaschinen | |
DE1090885B (de) | Parallel arbeitende, synchrone, elektrische, binaerrechnende Zahlenrechenmaschine, welche die Operation x+yz selbsttaetig auszufuehren vermag |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHW | Rejection |