DE19946167A1 - Integrierte Halbbrückenschaltung - Google Patents
Integrierte HalbbrückenschaltungInfo
- Publication number
- DE19946167A1 DE19946167A1 DE1999146167 DE19946167A DE19946167A1 DE 19946167 A1 DE19946167 A1 DE 19946167A1 DE 1999146167 DE1999146167 DE 1999146167 DE 19946167 A DE19946167 A DE 19946167A DE 19946167 A1 DE19946167 A1 DE 19946167A1
- Authority
- DE
- Germany
- Prior art keywords
- region
- substrate
- conductivity type
- regions
- circuit arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
Abstract
Integrierte Halbleiterschaltungsanordnung, die folgende Merkmale aufweist: DOLLAR A - ein Substrat (2) eines ersten Leitfähigkeitstyps (p); DOLLAR A - wenigstens einen auf dem Substrat (2) angeordneten ersten Bereich (4) eines zweiten Leitfähigkeitstyps (n) zum Anschließen eines ersten Versorgungspotentials (+U); DOLLAR A - wenigstens einen auf dem Substrat (2) angeordneten zweiten Bereich (6; 64, 66, 68; 602, 604) des zweiten Leitfähigkeitstyps (n) zum Anschließen eines Bezugspotentials (M); DOLLAR A - wenigstens einen auf dem Substrat (2) angeordneten dritten Bereich (8; 84; 802, 806) des zweiten Leitfähigkeitstyps (n) zum Anschließen an eine Ausgangsklemme (A); DOLLAR A - wenigstens einen auf dem Substrat (2) zwischen dem ersten Bereich (4) und dem dritten Bereich (8; 84; 802, 806) angeordneten vierten Bereich (10; 102, 104) des ersten Leitfähigkeitstyps (p); DOLLAR A - wenigstens einen auf dem Substrat (2) zwischen dem zweiten Bereich (6; 64, 66, 68; 602, 604) und dem dritten Bereich (8; 84; 802, 806) angeordneten fünften Bereich (12; 122, 124) des ersten Leitfähigkeitstyps (p); DOLLAR A - wenigstens eine über dem vierten Bereich (10; 102, 104) und wenigstens eine über dem fünften Bereich (12; 122, 124) angeordnete Steuerelektrode (16, 20; 162, 164, 202, 204), wobei die Steuerelektroden (16, 20; 162, 164, 202, 204) durch Isolationsschichten (18, 22) von den vierten bzw. fünften Bereichen (6; 64, 66, 68; 602, 604; 8; 84; 802, 806) getrennt sind.
Description
Die vorliegende Erfindung betrifft eine integrierte Halblei
terschaltungsanordnung, durch welche die Funktion einer soge
nannten Halbbrückenschaltung realisiert ist. Halbbrücken
schaltungen weisen erste und zweite in Reihe zwischen einer
Versorgungsspannung geschaltete Transistoren auf, wobei eine
dem ersten und zweiten Transistor gemeinsame Klemme als Aus
gangsklemme dient, an der die Versorgungsspannung nach Maßga
be der Schaltstellungen der beiden Transistoren anliegt.
Derartige Halbbrückenschaltungen finden insbesondere Anwen
dung in Automobilen zum gesteuerten Anlegen der Versorgungs
spannung an einen an die Ausgangsklemme angeschlossenen Ver
braucher.
Als Transistoren, die in der Lage sind, die auftretenden
Ströme oder Spannungen zerstörungsfrei zu schalten werden üb
licherweise sogenannte Vertikaltransistoren, insbesondere
Vertikal-MOSFET verwendet. Die Laststreckenanschlüsse (Drain
und Source) des MOSFET befinden sich dabei an gegenüberlie
genden Seiten eines Halbleiterkörpers, in dem der MOSFET ge
bildet ist. Um den Transistor vor Überhitzung zu schützen
sind mitunter aufwendige Kühlmaßnahmen erforderlich.
Aufgabe der vorliegenden Erfindung ist es, eine integrierte
Halbbrückenschaltung zur Verfügung zu stellen, die mit her
kömmlichen Fertigungsmethoden einfach herstellbar ist, die
zuverlässig funktioniert und die insbesondere ohne aufwendige
Kühlmaßnahmen kühlbar ist.
Diese Aufgabe wird durch eine Halbleiterschaltungsanordnung
gemäß der Merkmale des Anspruchs 1 gelöst.
Der auf dem Substrat angeordnete erste Bereich aus halblei
tendem Material des zweiten Leitfähigkeitstyps dient dabei
als Drain-Gebiet eines ersten der beiden Transistoren. Der
zweite Bereich dient als gemeinsames Drain-/Source-Gebiet der
beiden Transistoren und der dritte Bereich dient als Source-
Gebiet des zweiten der beiden Transistoren. Der zwischen dem
ersten und dritten Bereich angeordnete vierte Bereich aus
Halbleitermaterial des ersten Leitungstyps dient als Sperrbe
reich des ersten Transistors, wobei dieser Sperrbereich durch
Anlegen einer Spannung zwischen der über dem Sperrbereich an
geordneten ersten Steuerelektrode, die die Funktion der Gate-
Elektrode des ersten Transistors erfüllt, und dem Source-
Gebiet (dritter Bereich) des ersten Transistors leitend ge
macht werden kann. Der zwischen dem ersten und dritten Be
reich angeordnete fünfte Bereich aus Halbleitermaterial des
ersten Leitungstyps dient als Sperrbereich des zweiten Tran
sistors, wobei dieser Sperrbereich durch Anlegen einer Span
nung zwischen der über dem Sperrbereich angeordneten zweiten
Steuerelektrode, die die Funktion der Gate-Elektrode des
zweiten Transistors erfüllt, und dem Source-Gebiet (zweiter
Bereich) des zweiten Transistors leitend gemacht werden kann.
Der erste, zweite und dritte Bereich ist in einer Kontaktie
rungsebene - die der dem Substrat abgewandten Oberfläche des
Halbleiterkörpers entspricht - zum Anschließen des Versor
gungspotentials, des Bezugspotentials und der Ausgangsklemme
zugänglich. Diese Bereiche weisen hierzu vorzugsweise hochdo
tierte in der Kontaktierungsebene zugängliche Anschlußgebiete
auf.
Die Anschlüsse für das Versorgungs- und Bezugspotential und
die Ausgangsklemme befinden sich bei der erfindungsgemäßen
Halbleiterschaltungsanordnung auf einer Seite des Halbleiter
körpers. Die gegenüberliegende Seite des Halbleiterkörpers,
muß - anders als bei Vertikal-MOSFET - nicht für Anschlüsse zu
gänglich sein. Der Anschluß des Substrats erfolgt üblicher
weise an das negativste oder positivste Potential in der
Schaltung. Davon ausgehend, daß das Bezugspotential das nega
tivste Potential in einem Fahrzeug, nämlich das Potential der
Fahrzeugkarosserie ist, an welche die Fahrzeugbatterie ange
schlossen ist, kann das Substrat bei der erfindungsgemäßen
Anordnung zur einfachen und kostensparenden Kühlung wärmelei
tend und elektrisch leitend an die Karosserie angeschlossen
werden. Zur Herstellung der elektrisch leitenden bzw. wärme
leitenden Verbindung ist vorzugsweise eine Metallisierung auf
das Substrat aufgebracht.
Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand
der Unteransprüche.
Gemäß einer Ausführungsform der Erfindung ist vorgesehen, ei
ne Schicht eines Halbleitermaterials des zweiten Leitfähig
keitstyps auf das Substrat an der den ersten bis fünften Be
reichen abgewandten Seite aufzubringen. Zwischen dem Substrat
und dem Bezugspotential, das dem Potential der Fahrzeugkar
rosserie entspricht, entsteht so eine in Sperrichtung gepolte
Diode, die im Wesentlichen die Aufgabe eines Widerstands er
füllt und verhindert, daß ein Strom von dem Bezugspotential
über das Substrat an die Ausgangsklemme fließt, wenn das Po
tential an der Ausgangsklemme unter den Wert des Bezugspoten
tials absinkt.
Gemäß einer weiteren Ausführungsform ist vorgesehen, auf dem
Substrat Bereiche aus Halbleitermaterial des ersten Leitfä
higkeitstyps vorzusehen, die in die ersten und dritten Berei
che, vorzugsweise unterhalb der hochdotieren Anschlußgebiete,
hineinragen. Diese Bereiche und die Anschlußgebiete bilden
Zenerdioden, die von dem Anschluß für das Versorgungspotenti
al und von der Ausgangsklemme in Sperrichtung zu dem Substrat
gepolt sind und die dazu dienen Überspannungen an der Versor
gungsklemme bzw. der Ausgangsklemme zum Schutz der Halbbrüc
kenschaltung an das Substrat abzuleiten.
Die vorliegende Erfindung wird nachfolgend in Ausführungsbei
spielen anhand von Figuren näher erläutert. Es zeigen:
Fig. 1 Erfindungsgemäße Halbleiterschaltungsanordnung gemäß
einer ersten Ausführungsform in seitlicher Schnitt
darstellung;
Fig. 2 Halbleiterschaltungsanordnung nach Fig. 1 in Drauf
sicht auf eine Kontaktierungsebene;
Fig. 3 Ersatzschaltbild der Halbleiterschaltungsanordnung
gemäß der ersten Ausführungsform;
Fig. 4 Erfindungsgemäße Halbleiterschaltung gemäß einer
zweiten Ausführungsform der Erfindung in Draufsicht
auf die Kontaktierungsebene;
Fig. 5 Halbleiterschaltungsanordnung nach Fig. 4 in seit
licher Schnittdarstellung;
Fig. 6 Erfindungsgemäße Halbleiterschaltungsanordnung gemäß
einer weiteren Ausführungsform in Draufsicht auf die
Kontaktierungsebene;
Fig. 7 Halbleiterschaltung gemäß einer weiteren Ausfüh
rungsform in seitlicher Schnittdarstellung;
Fig. 8 Halbleiterschaltung gemäß Fig. 7 in Draufsicht auf
die Kontaktierungsebene;
Fig. 9 Ersatzschaltbild der Halbleiterschaltungsanordnung
gemäß Fig. 7 und 8;
Fig. 10 Querschnitt durch einen Halbleiterkörper vor Aus
bildung der vierten und fünften Bereiche.
In den Figuren bezeichnen, sofern nicht anders angegeben
gleiche Bezugszeichen gleiche Teile, Funktionseinheiten und
Bereiche mit gleicher Bedeutung.
Die Erfindung wird nachfolgend ohne Beschränkung der Allge
meinheit unter Verwendung eines p-leitenden Halbleitermateri
als als Halbleitermaterial des ersten Leitfähigkeitstyps und
unter Verwendung eines n-leitenden Halbleitermaterials als
Halbleitermaterial des zweiten Leitfähigkeitstyps beschrie
ben.
Die Fig. 1 und 2 zeigen ein Ausführungsbeispiel einer er
findungsgemäßen integrierten Halbleiterschaltungsanordnung in
seitlicher Schnittdarstellung (Fig. 1) und in Draufsicht auf
eine Kontaktierungsebene KE (Fig. 2), wobei die Kontaktie
rungsebene eine Oberseite eines Halbleiterkörpers 1 dar
stellt, in dem Teile der Schaltungsanordnung ausgebildet
sind. Die erfindungsgemäße Halbleiterschaltungsanordnung
weist ein p-leitendes Substrat 2 auf, auf dem ein n-leitender
erster Bereich 4, ein n-leitender zweiter Bereich 6 und ein
n-leitender dritter Bereich 8 angeordnet sind. Zwischen dem
ersten und dritten Bereich 4, 8 ist auf dem Substrat 2 ein p-
leitender vierter Bereich 10 und zwischen dem zweiten und
dritten Bereich 6, 8 ist auf dem Substrat 2 ein p-leitender
fünfter Bereich 12 angeordnet. Die ersten bis fünften Berei
che 4, 6, 8, 10, 12 erstrecken sich in vertikaler Richtung
des Halbleiterkörpers 1 von der Kontaktierungsebene KE bis an
das Substrat 2.
Die ersten, zweiten und dritten Bereiche 4, 6, 8, sind in der
Kontaktierungsebene KE zur Kontaktierung zugänglich. Sie wei
sen jeweils hochdotierte, in der Kontaktierungsebene KE zu
gängliche n-leitende Anschlußgebiete 41, 61, 81 auf, die vor
zugsweise wannenartig ausgebildet sind. Das hochdotierte An
schlußgebiet 41 des ersten Bereiches 4 dient zum Anschluß an
ein Versorgungspotential +U, das hochdotierte Anschlußgebiet
61 des zweiten Bereichs 6 dient zum Anschluß an ein Bezugspo
tential M und das hochdotierte Anschlußgebiet 81 des dritten
Bereichs 8 dient zum Anschluß an eine Ausgangsklemme A. Die
hochdotierten Anschlußgebiete 41, 61, 81 sind beabstandet zu
den vierten und fünften Bereichen 10, 12 ausgebildet.
Über dem p-leitenden vierten Bereich 10 ist getrennt durch
eine Isolationsschicht 18 eine an eine erste Steuerklemme G1
anschließbare erste Steuerelektrode 16 angeordnet und über
dem p-leitenden fünften Bereich 12 ist getrennt durch eine
Isolationschicht 22 eine an eine zweite Steuerklemme an
schließbare zweite Steuerelektrode 20 angeordnet. Die Steuer
elektroden 18, 20 die oberhalb der in Fig. 2 dargestellten
Kontaktierungsebene KE angeordnet sind, sind Fig. 2 zum bes
seren Verständnis gestrichelt eingezeichnet. Die Anordnung
der ersten bis fünften Bereiche 4, 6, 8, 10, 12 ist, wie ins
besondere aus Fig. 2 deutlich wird von einer - vorzugsweise
hochdotierten - p-leitenden Schicht, die in vertikaler Rich
tung von der Kontaktierungsebene KE bis an das Substrat 2
reicht, umgeben, um die Anordnung gegen benachbarte Bauele
mente, insbesondere weitere derartige Anordnungen, wie sie in
Fig. 2 angedeutet sind; zu isolieren.
Die Halbleiterschaltungsanordnung nach den Fig. 1 und 2
stellt eine Halbbrückenschaltung aus einer Reihenschaltung
eines ersten und zweiten Transistors T1, T2 dar, deren Er
satzschaltbild in Fig. 3 gezeigt ist. Der auf dem Substrat 2
angeordnete erste Bereich 4 bildet das Drain-Gebiet D des er
sten Transistors T1, das an das Versorgungspotential +U ange
schlossen ist. Das Source-Gebiet des zweiten Transistors T2
wird durch den zweiten Bereich 6 gebildet. Das Source-Gebiet
des ersten Transistors T1 und das Drain-Gebiet des zweiten
Transistors T2 werden durch das dritte Gebiet 8 gebildet. Das
zwischen dem ersten und dritten Gebiet 4, 8 angeordnete vier
te Gebiet 10 bildet den Sperrbereich des ersten Transistors
T1 und der zwischen dem zweiten und dritten Gebiet 6, 8 ange
ordnete fünfte Bereich 12 bildet den Sperrbereich des zweiten
Transistors T2.
Eine leitende Verbindung zwischen dem ersten und dritten Be
reich 4, 8 bzw. zwischen dem zweiten und dritten Bereich 6, 8
entsteht bei Anlegen eines positiven Potentials an die jewei
lige Steuerelektrode 18; 20. Der erste bzw. zweite Transistor
T1, T2 wird dadurch leitend. Die Sperrbereiche 10, 12 sind in
Bereichen 101, 121 benachbart zu den Steuerelektroden 18, 20
schwach, in den übrigen Bereichen 102, 122 stark p-dotiert.
Das Potential an der Steuerelektrode 18, 20 bzw. die Span
nungsdifferenz zwischen der Steuerelektrode 18, 20 und dem
Source-Gebiet 6, 8 bei dem bzw. bei der eine leitende Verbin
dung entsteht und der entsprechende Transistor T1; T2 leitet,
kann durch die Dotierung der Bereiche 101, 121 eingestellt
werden.
Die Einsatzspannung der Transistoren T1, T2 wird durch die
Dotierung der Bereiche 101, 121 bestimmt. Die Dotierung die
ser Bereiche 101, 121 ist vorzugsweise derart, daß sie bei
leitenden Transistoren T1, T2 vollständig ausgeräumt werden.
An der den ersten bis fünften Bereichen 4, 6, 8, 10, 12 abge
wandten Seite des Substrats 2 ist in dem Ausführungsbeispiel
nach den Fig. 1 und 2 eine n-leitende Schicht 24 aufge
bracht. Auf diese n-leitende Schicht 24 ist eine elektrisch
leitende Schicht 26, vorzugsweise eine Metallisierung, aufge
bracht, die an das Bezugspotential M angeschlossen ist. Der
pn-Übergang zwischen dem Substrat 2 und der n-leitenden
Schicht 24 bildet zwischen dem Substrat 2 und dem Bezugspo
tential M eine Diode, die Fig. 3 als D3 bezeichnet ist. Die
se in Sperrichtung zwischen dem Bezugspotential M und dem
Substrat geschaltete Diode D3 verhindert, daß in Ausnahmefäl
len, in denen das Bezugspotential M höher ist als das Poten
tial an der Ausgangsklemme A ein Strom fließt.
Die pn-Übergänge zwischen dem Substrat 2 und den ersten, und
dritten Bereichen sind als Dioden D1 und D2 in dem Ersatz
schaltbild eingezeichnet.
Bei der erfindungsgemäßen Halbleiterschaltungsanordnung, bei
der die Unterseite des Halbleiterkörpers 1 auf Bezugspotenti
al M liegt, kann der Halbleiterkörper 1 bei Verwendung in
Kraftfahrzeugen, bei denen die Karosserie auf Bezugspotential
M, üblicherweise dem negativsten Potential in dem Fahrzeug,
liegt, mit seiner Unterseite wärmeleitend, insbesondere unter
Verwendung eines gut wärmeleitenden Metalls, mit der Karosse
rie zu Zwecken der Kühlung in Verbindung gebracht werden.
Vorzugsweise sind in einem Halbleiterkörper eine Vielzahl der
in Fig. 1 dargestellten zellenartigen Anordnungen getrennt
durch eine in Draufsicht gitterartige Isolierschicht 14 ange
ordnet, wie in Fig. 2 angedeutet ist. Die Isolierschicht 14
erstreckt sich von der Kontaktierungsebene KE bis an das Sub
strat 2 und umgibt die ersten bis fünften Bereiche. Die Iso
lierschicht 14 ist stark p-dotiert und bildet eine sogenannte
"Junktion-Isolation" für die ersten bis fünften Bereiche ge
genüber benachbarten Bereichen. Gleiche Bereiche der einzel
nen Zellen sind an denselben Anschluß +U, A, M angeschlossen.
Durch die Zusammenschaltung der Zellen entsteht eine Halb
brückenschaltung mit vergrößerter Transistorfläche und ent
sprechend vergrößerter Strom- bzw. Spannungsfestigkeit.
In den Fig. 4 und 5 ist eine weitere Ausführungsform der
erfindungsgemäßen Halbleiterschaltungsanordnung in Draufsicht
auf die Kontaktierungsebene KE (Fig. 4) und in seitlicher
Schnittdarstellung (Fig. 5) gezeigt.
Wie insbesondere aus der Draufsicht in Fig. 4 deutlich wird,
ist der n-leitende erste Bereich 4 in diesem Ausführungsbei
spiel in lateraler Richtung vollständig von dem vierten Be
reich 10 umschlossen, der wiederum von dem dritten Bereich 8
umschlossen ist. Der dritte Bereich 8 wird umschlossen von
dem fünften Bereich 10, der von dem zweiten Bereich 6 um
schlossen ist. Die Steuerelektroden 18, 20 sind, wie in Fig.
4 eingezeichnet ist, ebenfalls ringförmig über den vierten
und fünften Bereichen 10, 12 geschlossen. Gemäß einer weite
ren Ausführungsform ist vorgesehen, die Steuerelektroden 18,
20 nur abschnittsweise über den vierten und fünften Bereichen
10, 12 auszubilden.
Der zweite Bereich 6 ist zur Isolierung gegenüber anderen
Bauteilen in dem Halbleiterkörper von der hochdotierten p-
leitenden Schicht 14 umgeben, die sich wie die anderen Berei
che 4, 6, 8, 10, 12 von der Kontaktierungsebene KE bis an das
Substrat 2 erstreckt.
In den ersten, zweiten und dritten Bereichen 4, 6, 8 sind be
abstandet zu den vierten und fünften Bereichen 10, 12 hochdo
tierte Anschlußgebiet 41, 61, 81 ausgebildet, die in Drauf
sicht in dem Beispiel nach Fig. 4 streifenartig verlaufen.
Die Anschlußgebiete 41, 61, 62, 81, 82 können auch entspre
chend den Steuerelektroden 16, 20 ringförmig geschlossen sein
können.
Fig. 6 zeigt ein weiteres Ausführungsbeispiel der erfin
dungsgemäßen Halbleiterschaltungsanordnung in Draufsicht auf
die Kontaktierungsebene KE. Bei dieser Ausführungsform ist
innerhalb einer in Draufsicht ringförmig verlaufenden und
nach unten bis an das Substrat reichenden stark p-dotierten
Isolierschicht 14 ein n-leitender, ebenfalls nach unten bis
an das Substrat reichender dritter Bereich 84 ausgebildet. In
dem dritten Bereich 84 sind nebeneinander und jeweils umgeben
von p-leitenden vierten bzw. fünften Bereichen 103, 105; 123,
125, 127 erste bzw. zweite n-leitende Bereiche 44, 46; 64,
66, 68 angeordnet. Zur Kontaktierung weist der dritte Bereich
84, jeweils benachbart zu den ersten und zweiten Bereichen
44, 46; 64, 66, 68 hochdotierte n-leitende Anschlußgebiete
85, 86, 87, 88 auf, die entsprechend den Ausführungsbeispie
len in den Fig. 1 und 5 im Querschnitt wannenartig ausge
bildet sind. Die ersten und zweiten Bereiche 44, 46; 64, 66,
68 weisen zur Kontaktierung ebenfalls hochdotierte n-leitende
Anschlußgebiete 45, 47; 65, 67, 69 auf, die im Querschnitt
wannenartig ausgebildet sind. Die Anschlußgebiete 85, 86, 87,
88, 45, 47, 65, 67, 69 sind jeweils beabstandet zu den als
Sperrbereichen wirkenden vierten und fünften Bereichen 103,
105, 123, 125, 127 ausgebildet.
Die Fig. 7 und 8 zeigen ein weiteres Ausführungsbeispiel
einer erfindungsgemäßen Halbleiterschaltungsanordnung in
seitlicher Schnittdarstellung und in Draufsicht auf die Kon
taktierungsebene KE. Das Ersatzschaltbild der Schaltungsan
ordnung ist in Fig. 9 gezeigt.
Auf einem Substrat 2 ist ein erster n-leitender Bereich 4 an
geordnet, der zum Anschluß an eine Versorgungsspannung +U ein
hochdotiertes Anschlußgebiet 41 aufweist. Von dem ersten Be
reich 4 durch zwei p-leitende vierte Bereiche 102, 104 ge
trennt sind auf dem Substrat zwei n-leitende dritte Bereiche
804, 806 zum Anschluß an eine Ausgangsklemme A angeordnet.
Entsprechend dem Ausführungsbeispiel nach Fig. 4 könnte auch
ein den ersten Bereich 4 ringförmig umschließender vierter
Bereich und ein den vierten Bereich ringförmig umschließender
dritter Bereich vorgesehen werden. Eine weitere Begrenzung
der ersten, dritten und vierten Bereiche 4, 802, 806, 102,
104 bildet eine bis an das Substrat 2 reichende Isolier
schicht 14. Im vorliegenden Ausführungsbeispiel sind weiter
hin zwei p-leitende fünfte Bereiche 124, 126 vorgesehen, die
zwei n-leitende zweite Bereiche 602, 602 seitlich von den
dritten Bereichen 804, 806 trennen. Entsprechend dem Ausfüh
rungsbeispiel nach Fig. 4 könnte auch ein den oder die drit
ten Bereiche ringförmig umschließender fünfter Bereich und
ein den fünften Bereich ringförmig umschließender zweiter Be
reich vorgesehen werden. Über den vierten und fünften Berei
chen 104, 106; 122, 124 sind Steuerelektroden 162, 164; 202,
204 angeordnet, die von den Bereichen 104, 106, 122, 124
durch Isolationsschichten getrennt sind. Eine weitere Begren
zung der zweiten und fünften Bereiche 102, 604, 124, 126 bil
det die bis an das Substrat 2 reichende Isolierschicht 14.
Der erste Bereich 4 dient als Drain-Gebiet eines ersten
Transistors T1, das über das hochdotierte Anschlußgebiet 41
an Versorgungspotential +U angeschlossen ist. Die vierten Be
reiche 102, 102 bilden Sperrbereiche des ersten Transistors
T1, wobei deren zugehörige Steuerelektroden 162, 164 an einen
gemeinsamen Steueranschluß G1 angeschlossen sind. Die dritten
Bereiche 802, 806, die über hochdotierte Anschlußgebiete 804,
808 an die Ausgangsklemme A angeschlossen sind, bilden das
Source-Gebiet des ersten Transistors T1 und das Drain-Gebiet
eines zweiten Transistors T2. Die fünften Bereiche 124, 126
bilden den Sperrbereich des zweiten Transistors T2, wobei de
ren zugehörige Steuerelektroden 202, 204 an einen gemeinsamen
Steueranschluß G2 angeschlossen sind. Die zweiten Bereiche
602, 604, die über hochdotierte Anschlußgebiete 603, 604 an
Bezugspotential M angeschlossen sind, bilden das Source-
Gebiet des zweiten Transistors T2. Die Sperrbereiche 102, 104
sind schwach p-dotiert. Ihre Dotierung bestimmt die Einsatz
spannung der Transistoren T1, T2.
Wie in Fig. 7 dargestellt ist, erstrecken sich hochdotierte
p-leitende Bereiche 30, 32, 34 ausgehend von dem Substrat 2
in die ersten und dritten Bereiche 4, 804, 806. Diese Berei
che 30, 32, 34 bilden mit den beabstandet dazu angeordneten
hochdotierten Anschlußgebieten 41, 804, 808 in Sperrichtung
geschaltete Zenerdioden 21, 22 zwischen dem Versorgungspoten
tial +U und dem Substrat 2 bzw. der Ausgangsklemme A und dem
Substrat 2. Die Zenerdioden 21, 22 dienen dazu eine Überspan
nung an diesen Klemmen über das Substrat 2 ableiten.
Die ersten bis fünften Bereiche 4, 602, 604, 804, 806, 104,
106, 124, 126 sind von der bis an das Substrat reichenden
hochdotierten p-leitenden Bereich 14 nach Art einer "Einfas
sung" umgeben. Die hochdotierten Anschlußgebiete 603, 605 der
zweiten Bereiche 602, 604 sind mittels elektrisch leitender
Verbindungen 51, 52, beispielsweise Metallisierungen oder Po
lysilizium mit der Isolierschicht 14 kurzgeschlossen. Der
Source-Strom des zweiten Transistors T2 wird über die Iso
lierschicht in das Substrat 2 geleitet. Die hochdotierten Ge
biete 603, 605 reichen bei dieser Ausführungsform seitlich
bis an die, vorzugsweise bis unter die, Steuerelektroden 202,
204.
Auch bei dieser Ausführungsform der Erfindung sind die hoch
dotierten n-leitenden Anschlußgebiete 41, 603, 605, 804, 808
wannenartig ausgebildet und beabstandet zu den Sperrbereichen
102, 104, 122, 124 angeordnet.
Gemäß einer nicht näher dargestellten Ausführungsform nimmt
die Dicke der Isolationsschicht unter den Steuerelektroden
162, 164, 202, 204 zur Seite hin zu.
Wie in Figur angedeutet ist, können eine Vielzahl der durch
die ersten bis fünften Bereiche und die zugehörigen Elektro
den gebildeten Zellen durch Anschluß an gemeinsame Anschlüsse
+U, A, M, G1, G2 zur Bildung einer Halbbrücke zusammenge
schlossen werden, um die Transistorfläche der entstehenden
Halbbrücke zu erhöhen.
Ein Verfahren zur Herstellung der p-leitenden Bereiche, also
der Sperrbereiche und der Isolierschicht, zwischen den n
leitenden Bereiche ist in Fig. 10 dargestellt. Dabei werden
auf das Substrat nacheinander mehrere n-leitende Epitaxie
schichten 90, 92, 94 aufgebracht, wobei nach dem Aufbringen
jeder Schicht, an den Stellen, an denen später p-leitende
Säulen entstehen sollen, eine p-Dotierung 95, 97, 99, bei
spielsweise durch Bor erfolgt. Bei einer anschließenden Aus
diffusion verbinden sich die zunächst inselhaft übereinander
liegenden p-Dotierungen zu den p-leitenden Bereichen.
1
Halbleiterkörper
2
Substrat
4
erster Bereich
6
zweiter Bereich
8
dritter Bereich
10
vierter Bereich
12
fünfter Bereich
14
Isolierbereich
16
,
20
Steuerelektroden
18
,
22
Isolationsschicht
24
Halbleiterschicht
26
elektrisch leitende Schicht
30
,
32
,
34
Bereiche des ersten Leitfähigkeitstyps
41
Anschlußgebiet
44
,
46
zweite Bereiche
45
,
47
Anschlußgebiete
51
,
52
Metallisierungen
61
,
62
Anschlußgebiet
64
,
66
,
68
zweite Bereiche
65
,
67
,
69
Anschlußgebiete
81
,
82
Anschlußgebiete
84
dritter Bereich
85
,
87
,
88
Anschlußgebiete
101
,
121
schwach dotierte Bereiche
102
,
122
stark dotierte Bereiche
123
,
125
,
127
fünfte Bereiche
162
,
164
Steuerelektroden
202
,
204
Steuerelektroden
104
,
106
vierte Bereiche
124
,
126
fünfte Bereiche
603
,
605
Anschlußgebiete
802
,
806
dritte Bereiche
804
,
808
Anschlußgebiete
+U Versorgungspotential
M Bezugspotential
A Ausgangsklemme
G1, G2 Steuerklemmen
KE Kontaktierungsebene
Z1, Z2 Zenerdioden
D1, D2, D3 Dioden
T1 erster Transistor
T2 zweiter Transistor
+U Versorgungspotential
M Bezugspotential
A Ausgangsklemme
G1, G2 Steuerklemmen
KE Kontaktierungsebene
Z1, Z2 Zenerdioden
D1, D2, D3 Dioden
T1 erster Transistor
T2 zweiter Transistor
Claims (12)
1. Integrierte Halbleiterschaltungsanordnung, die folgende
Merkmale aufweist:
- - ein Substrat (2) eines ersten Leitfähigkeitstyps (p);
- - wenigstens einen auf dem Substrat (2) angeordneten ersten Bereich (4) eines zweiten Leitfähigkeitstyps (n) zum An schließen eines ersten Versorgungspotentials (+U);
- - wenigstens einen auf dem Substrat (2) angeordneten zweiten Bereich (6; 64, 66, 68; 602, 604) des zweiten Leitfähigkeits typs (n) zum Anschließen eines Bezugspotentials (M);
- - wenigstens einen auf dem Substrat (2) angeordneten dritten Bereich (8; 84; 802, 806) des zweiten Leitfähigkeitstyps (n) zum Anschließen an eine Ausgangsklemme (A);
- - wenigstens einen auf dem Substrat (2) zwischen dem ersten Bereich (4) und dem dritten Bereich (8; 84; 802, 806) ange ordneten vierten Bereich (10; 102, 104) des ersten Leitfähig keitstyps (p);
- - wenigstens einen auf dem Substrat (2) zwischen dem zweiten Bereich (6; 64, 66, 68; 602, 604) und dem dritten Bereich (8; 84; 802, 806) angeordneten fünften Bereich (12; 122, 124) des ersten Leitfähigkeitstyps (p);
- - wenigstens eine über dem vierten Bereich (10; 102, 104) und wenigstens eine über dem fünften Bereich (12; 122, 124) ange ordnete Steuerelektrode (16, 20; 162, 164, 202, 204), wobei die Steuerelektroden (16, 20; 162, 164, 202, 204) durch Iso lationsschichten (18, 22) von den vierten bzw. fünften Berei chen (6; 64, 66, 68; 602, 604; 8; 84; 802, 806) getrennt sind.
2. Halbleiterschaltungsanordnung nach Anspruch 1,
dadurch gekennzeichnet, daß
der erste Bereich (4; 44, 46) wenigstens ein hochdotiertes
Anschlußgebiet (41; 45, 47) zum Anschließen des Versorgungs
potentials (+U) aufweist.
3. Halbleiterschaltungsanordnung nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß
der zweite Bereich (6; 64, 66, 68; 602, 604) wenigstens ein
hochdotiertes Anschlußgebiet (61; 65, 67; 603, 605) zum An
schließen des Bezugspotentials (M) aufweist.
4. Halbleiterschaltungsanordnung nach einem der vorangehenden
Ansprüche,
dadurch gekennzeichnet, daß
der dritte Bereich (8; 84; 802, 806) wenigstens ein hochdo
tierten Anschlußgebiet (81; 85, 86, 87; 804, 808) zum An
schließen der Ausgangsklemme (A) aufweist.
5. Halbleiterschaltungsanordnung nach einem der vorangehenden
Ansprüche,
dadurch gekennzeichnet, daß
an der den ersten bis fünften Bereichen abgewandten Seite des
Substrats (2) eine Schicht (24) aus einem Halbleitermaterial
des zweiten Leitfähigkeitstyps (n) angeordnet ist.
6. Halbleiterschaltungsanordnung nach Anspruch 5,
dadurch gekennzeichnet, daß auf der
Schicht (24) eine elektrisch leitfähige Schicht (26), vor
zugsweise eine Metallisierung, zum Anschließen an das Bezugs
potential (M) aufgebracht ist.
7. Halbleiterschaltungsanordnung nach einem der vorangehenden
Ansprüche,
dadurch gekennzeichnet, daß
an der den ersten bis fünften Bereichen abgewandten Seite des
Substrats (2) eine elektrisch leitfähige Schicht (26) zum An
schließen an das Bezugspotentials (M) aufgebracht ist.
8. Halbleiterschaltungsanordnung nach einem der vorangehenden
Ansprüche,
dadurch gekennzeichnet, daß
die Anordnung aus den ersten bis fünften Bereichen von einer
bis an das Substrat reichenden Isolierschicht (14) aus einem
Halbleitermaterial des ersten Leitfähigkeitstyps (p) umgeben
ist.
9. Halbleiterschaltungsanordnung nach einem der vorangehenden
Ansprüche,
dadurch gekennzeichnet, daß
die Isolierschicht (14) und die hochdotierten Anschlußgebiete
(603, 605) der zweiten Bereiche (602, 604) kurzgeschlossen
sind.
10. Halbleiterschaltungsanordnung nach einem der vorangehen
den Ansprüche,
dadurch gekennzeichnet, daß
ausgehend von dem Substrat (2) hochdotierte Bereiche (30, 32,
34) des ersten Leitfähigkeitstyps (p) unterhalb der hochdo
tierten Anschlußgebiete (41, 804, 808) des zweiten Leitfähig
keitstyps in die ersten und dritten Bereiche (4, 802, 806)
hineinragen.
11. Halbleiterschaltungsanordnung nach einem der vorangehen
den Ansprüche,
dadurch gekennzeichnet, daß
das Halbleitermaterial des ersten Leitfähigkeitstyps ein p-
leitendes Material ist und daß das Halbleitermaterial des
zweiten Leitfähigkeitstyps ein n-leitendes Material ist.
12. Halbleiterschaltungsanordnung nach einem der vorangehen
den Ansprüche,
dadurch gekennzeichnet, daß
das Halbleitermaterial des ersten Leitfähigkeitstyps ein n-
leitendes Material ist und daß das Halbleitermaterial des
zweiten Leitfähigkeitstyps ein p-leitendes Material ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1999146167 DE19946167C2 (de) | 1999-09-27 | 1999-09-27 | Integrierte Halbbrückenschaltung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1999146167 DE19946167C2 (de) | 1999-09-27 | 1999-09-27 | Integrierte Halbbrückenschaltung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19946167A1 true DE19946167A1 (de) | 2001-04-12 |
DE19946167C2 DE19946167C2 (de) | 2002-04-25 |
Family
ID=7923397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1999146167 Expired - Fee Related DE19946167C2 (de) | 1999-09-27 | 1999-09-27 | Integrierte Halbbrückenschaltung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19946167C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10137676A1 (de) * | 2001-08-01 | 2003-02-20 | Infineon Technologies Ag | Schaltungsanordnung zum entlasteten Schalten |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2124142A1 (de) * | 1971-02-09 | 1972-09-22 | Semi Conducteurs | |
DE3544324A1 (de) * | 1984-12-18 | 1986-06-19 | Sgs Microelettronica S.P.A., Catania | Integrierte mos-leistungsbrueckenschaltung sowie verfahren zu deren herstellung |
US5216275A (en) * | 1991-03-19 | 1993-06-01 | University Of Electronic Science And Technology Of China | Semiconductor power devices with alternating conductivity type high-voltage breakdown regions |
EP0544047A1 (de) * | 1991-11-25 | 1993-06-02 | STMicroelectronics S.r.l. | Hochstrom-MOS-Transistor enthaltende integrierte Brückenstruktur mit optimierten Übertragungsleistungsverlusten |
-
1999
- 1999-09-27 DE DE1999146167 patent/DE19946167C2/de not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2124142A1 (de) * | 1971-02-09 | 1972-09-22 | Semi Conducteurs | |
DE3544324A1 (de) * | 1984-12-18 | 1986-06-19 | Sgs Microelettronica S.P.A., Catania | Integrierte mos-leistungsbrueckenschaltung sowie verfahren zu deren herstellung |
US5216275A (en) * | 1991-03-19 | 1993-06-01 | University Of Electronic Science And Technology Of China | Semiconductor power devices with alternating conductivity type high-voltage breakdown regions |
EP0544047A1 (de) * | 1991-11-25 | 1993-06-02 | STMicroelectronics S.r.l. | Hochstrom-MOS-Transistor enthaltende integrierte Brückenstruktur mit optimierten Übertragungsleistungsverlusten |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10137676A1 (de) * | 2001-08-01 | 2003-02-20 | Infineon Technologies Ag | Schaltungsanordnung zum entlasteten Schalten |
US6664590B2 (en) | 2001-08-01 | 2003-12-16 | Infineon Technologies Ag | Circuit configuration for load-relieved switching |
DE10137676B4 (de) * | 2001-08-01 | 2007-08-23 | Infineon Technologies Ag | ZVS-Brückenschaltung zum entlasteten Schalten |
Also Published As
Publication number | Publication date |
---|---|
DE19946167C2 (de) | 2002-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102008064686B4 (de) | Halbleitervorrichtung | |
DE19811297B4 (de) | MOS-Halbleitervorrichtung mit hoher Durchbruchspannung | |
DE19638439C2 (de) | Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement und Herstellungsverfahren | |
DE4110369C2 (de) | MOS-Halbleiterbauelement | |
DE4107909C2 (de) | Feldeffekt-Halbleitervorrichtung und Herstellungsverfahren hierfür | |
DE3720156C2 (de) | ||
DE19914697B4 (de) | Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC | |
DE2226613C3 (de) | Schutzvorrichtung für einen Isolierschicht-Feldeffekttransistor | |
DE3942640C2 (de) | MOS-Halbleitervorrichtung | |
DE3821460A1 (de) | Leistungs-halbleiterelement und verfahren zu dessen herstellung | |
DE112011101254T5 (de) | Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung | |
DE112009005320T5 (de) | Leistungshalbleiterbauteil | |
DE4037876A1 (de) | Laterale dmos-fet-vorrichtung mit reduziertem betriebswiderstand | |
DE4405682A1 (de) | Struktur einer Halbleiteranordnung | |
DE3806164A1 (de) | Halbleiterbauelement mit hoher durchbruchspannung | |
DE2832154C2 (de) | ||
DE10129289A1 (de) | Halbleitervorrichtung mit einer Diode für eine Eingangschutzschaltung einer MOS-Vorrichtung und Verfahren zu deren Herstellung | |
DE102004024885A1 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
EP1157425B1 (de) | Igbt mit pn-isolation | |
DE19517975A1 (de) | Polysilizium-Feldringstruktur für Leistungs-IC's | |
DE19534388A1 (de) | IGBT-Transistorbauteil | |
DE10106073A1 (de) | SOI-Bauelement | |
DE19647324A1 (de) | Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements | |
WO2016066329A1 (de) | Integrierte halbleiterschaltung | |
DE19946167C2 (de) | Integrierte Halbbrückenschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |