DE19923805A1 - Verfahren zum Erzeugen von Lotkontakten für elektrische Bauelemente - Google Patents

Verfahren zum Erzeugen von Lotkontakten für elektrische Bauelemente

Info

Publication number
DE19923805A1
DE19923805A1 DE19923805A DE19923805A DE19923805A1 DE 19923805 A1 DE19923805 A1 DE 19923805A1 DE 19923805 A DE19923805 A DE 19923805A DE 19923805 A DE19923805 A DE 19923805A DE 19923805 A1 DE19923805 A1 DE 19923805A1
Authority
DE
Germany
Prior art keywords
solder
carrier plate
contacts
component
contact elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19923805A
Other languages
English (en)
Other versions
DE19923805C2 (de
Inventor
Oemer Aydin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MARTIN GMBH, 82234 WESSLING, DE
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19923805A priority Critical patent/DE19923805C2/de
Publication of DE19923805A1 publication Critical patent/DE19923805A1/de
Application granted granted Critical
Publication of DE19923805C2 publication Critical patent/DE19923805C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Die Erfindung bezieht sich auf ein Verfahren zum Bilden von Lotkontakten (35) auf an einer Außenseite eines elektrischen oder elektronischen Bauelements (25) befindlichen Kontaktelementen (20), bei dem entsprechend der geometrischen Anordnung der Kontaktelemente (20) auf der Außenseite des Bauelements (25) Lot (30) auf eine mit Lot (30) nichtbenetzbare Trägerplatte (5) aufgebracht wird, wobei eine Maske (10) verwendet wird, die Öffnungen (15) entsprechend der geometrischen Anordnung der Kontaktelemente (20) aufweist, das Bauelement (25) mit seiner Außenseite auf die mit Lot (30) versehene Trägerplatte (5) derart aufgesetzt wird, daß die Kontaktelemente des Bauelements und das Lot aufeinander liegen, und das Lot (30) durch Erwärmen derart umgeschmolzen wird, daß sich das Lot (30) von der Trägerplatte (5) löst und sich die Lotkontakte (35) auf den Kontaktelementen des Bauelements (25) bilden. DOLLAR A Besonders einfach und damit kostengünstig ist ein solches Verfahren durchführbar, wenn das Lot (30) auf die Trägerplatte (5) in Form von Lotpaste aufgebracht wird und die Lotpaste (30) auf die Trägerplatte (5) unter Verwendung der Maske (10) in einem Druckverfahren aufgedruckt wird.

Description

Die Erfindung bezieht sich auf ein Verfahren zum Bilden von Lotkontakten auf an einer Außenseite eines elektrischen oder elektronischen Bauelements befindlichen Kontaktelementen, bei dem entsprechend der geometrischen Anordnung der Kontaktele­ mente auf der Außenseite des Bauelements Lot auf eine mit Lot nichtbenetzbare Trägerplatte aufgebracht wird, wobei eine Maske verwendet wird, die Öffnungen entsprechend der geome­ trischen Anordnung der Kontaktelemente aufweist, das Bauele­ ment mit seiner Außenseite auf die mit Lot versehene Träger­ platte derart aufgesetzt wird, daß die Kontaktelemente des Bauelements und das Lot aufeinander liegen, und das Lot durch Erwärmen derart umgeschmolzen wird, daß sich das Lot von der Trägerplatte löst und sich die Lotkontakte auf den Kontakt­ elementen des Bauelements bilden.
Ein derartiges Verfahren ist aus der Literaturstelle IEEE, 1998 International Conference on Multichip Modules and High Density Packaging, Seiten 314-318, Kiyotaka Seyama et al., "Transcription Solder Bump Technology Using The Evaporation Method" bekannt. Bei diesem vorbekannten Verfahren werden Lotkontakte für an einer Außenseite eines elektrischen oder elektronischen Bauelements befindliche Kontaktelemente gebil­ det. Hierzu wird zunächst eine Trägerplatte in Form eines mit Lot nichtbenetzbaren Silizium-Wafers im Rahmen eines Vakuum- Aufdampfprozesses mit Lot beschichtet; als Lot wird dabei eine Metallmischung aus Blei und Zinn verwendet. Die Be­ schichtung des Silizium-Wafers mit der Metallmischung erfolgt aber nicht ganzflächig, sondern strukturiert unter Berück­ sichtigung der geometrischen Anordnung der Kontaktelemente auf der Außenseite des Bauelements. Um dies zu erreichen, wird beim Aufdampfen des Lots auf den Silizium-Wafer eine Maske eingesetzt, die Öffnungen entsprechend der geometri­ schen Anordnung der Kontaktelemente auf der Außenseite des Bauelements aufweist und gewährleistet, daß sich das Lot nur an den gewünschten Stellen niederschlägt. Nach dem Aufdampfen des Lots auf dem Silizium-Wafer wird auf diesen das elektri­ sche bzw. elektronische Bauelement aufgesetzt; anschließend wird das Lot erwärmt, wodurch es zu einem Umschmelzen des Lo­ tes in der Weise kommt, daß sich die gewünschten Lotkontakte auf den Kontaktelementen des Bauelements bilden.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs beschriebenen Art dahingehend weiterzuentwickeln, daß das Bilden von Lotkontakten auf Kontaktelementen eines Bauelements noch einfacher und damit kostengünstiger durch­ führbar ist als bisher.
Diese Aufgabe wird bei einem Verfahren der eingangs beschrie­ benen Art erfindungsgemäß dadurch erreicht, daß das Lot auf die Trägerplatte in Form von Lotpaste aufgebracht wird und die Lotpaste auf die Trägerplatte unter Verwendung der Maske aufgedruckt wird.
Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens ist darin zu sehen, daß mit diesem das Lot in sehr einfacher Weise auf die Trägerplatte aufgebracht werden kann; denn bei dem erfindungsgemäßen Verfahren wird im Unterschied zu dem vorbekannten Verfahren das Lot in einem Druckverfahren aufge­ bracht, so daß auf einen kosten- und zeitaufwendigen Vakuum- Aufdampfprozeß zum Aufbringen des Lotes völlig verzichtet werden kann. Ein weiterer wesentlicher Vorteil des erfin­ dungsgemäßen Verfahrens besteht darin, daß das Lot in Form von Lotpaste aufgebracht wird, so daß eine gesundheitliche Gefährdung von das erfindungsgemäße Verfahren ausführenden Personen beim Aufbringen des Lotes nahezu vollständig ausge­ schlossen ist.
Besonders kostengünstig ist das Verfahren ausführbar, wenn als Trägerplatte eine Platte aus Keramik oder Glas verwendet wird, da diese Materialien preisgünstige Standardmaterialien sind.
Falls die Dicke der gebildeten Lotkontakte - beispielsweise zum Auflöten des Bauelements auf einer Leiterplatte - nicht ausreichend groß sein sollte, so kann die Dicke der gebilde­ ten Lotkontakte vergrößert werden, indem auf die gebildeten Lotkontakte weiteres Lot aufgebracht wird. Dabei kann das weitere Lot vorteilhafterweise auf die gebildeten Lotkontakte ebenso aufgebracht werden wie das Lot auf die Kontaktelemente zum erstmaligen Bilden der Lotkontakte.
Zur Erläuterung der Erfindung zeigen Fig. 1 bis 7 ein Aus­ führungsbeispiel für ein erfindungsgemäßes Verfahren.
Die Fig. 1 zeigt eine mit Lot nichtbenetzbare Trägerplatte 5, die beispielsweise aus Keramik oder Glas bestehen kann. Auf diese Trägerplatte 5 wird eine Maske 10 aufgesetzt, die Öffnungen 15 entsprechend einer vorgegebenen geometrischen Anordnung aufweist (Fig. 2). Die geometrische Anordnung der Öffnungen 15 entspricht dabei der geometrischen Anordnung von Kontaktelementen 20, die an einer Außenseite eines in der Fig. 5 dargestellten elektrischen oder elektronischen Bauele­ ments 25 angeordnet sind. Die auf die Trägerplatte 5 aufge­ setzte Maske 10 ist in den Fig. 2 und 3 dargestellt; dabei zeigt die Fig. 3 die Trägerplatte 5, nachdem in einem Druck­ verfahren beispielsweise durch Rakeln mit einem Rakel Lotpa­ ste 30 auf die Trägerplatte 5 aufgebracht worden ist. Da die Maske 10 die Trägerplatte 5 abdeckt, kann die Lotpaste 30 le­ diglich an den Öffnungen 15 der Maske 10 auf die Trägerplatte 5 gelangen. Die mit Lotpaste beschichtete bzw. bedruckte Trä­ gerplatte 5 ist in der Fig. 4 noch einmal ohne Maske 10 dar­ gestellt, also nachdem die Maske 10 nach Abschluß des Druck­ verfahrens von der Trägerplatte 5 entfernt worden ist. Auf die derart mit Lotpaste beschichtete Trägerplatte 5 wird an­ schließend das Bauelement 25 mit seinen Kontaktelementen 20 aufgesetzt, und zwar derart, daß die Kontaktelemente 20 genau auf der Lotpaste 30 der Trägerplatte 5 zum Aufliegen kommen. Das resultierende Schichtpaket aus Trägerplatte 5 und Bauele­ ment 25 zeigt Fig. 6. In einem Temperaturschritt - bei­ spielsweise in einem Reflow-Ofen im Rahmen eines Reflow-Pro­ zesses - wird dieses Schichtpaket gemäß Fig. 6 erwärmt, wo­ durch die Lotpaste 30 beziehungsweise das in der Lotpaste enthaltene Lot zu schmelzen beginnt; dabei löst sich das Lot von der Trägerplatte 5 ab, da diese nichtbenetzbar ist, wo­ durch sich Lotkontakte 35 in Form von Lotkugeln auf der Außenseite des Bauelementes 25 bilden, und zwar exakt auf den Kontaktelementen 20. Die Fig. 7 zeigt das Bauelement 25 mit den fertigen Lotkontakten 35 an den Kontaktelementen 20.
Falls die Dicke der gebildeten Lotkontakte 35 noch nicht aus­ reichend groß sein sollte, so kann die Dicke der gebildeten Lotkontakte 35 vergrößert bzw. verstärkt werden, indem auf die gebildeten Lotkontakte 35 weiteres Lot aufgebracht wird. Dies läßt sich besonders einfach durchführen, wenn das in den Fig. 1 bis 7 beschriebene Lotpasten-Druckverfahren zum Herstellen der Lotkontakte 35 ggf. mehrfach wiederholt wird. Konkret können die gemäß den Fig. 1 bis 7 erläuterten Ver­ fahrensschritte nämlich in gleicher Weise mehrmals hinterein­ ander durchgeführt werden; die jeweils bereits vorhandenen Lotkontakte werden dann wie die Kontaktelemente 20 behandelt.

Claims (4)

1. Verfahren zum Bilden von Lotkontakten (35) auf an einer Außenseite eines elektrischen oder elektronischen Bauelements (25) befindlichen Kontaktelementen (20), bei dem
  • - entsprechend der geometrischen Anordnung der Kontaktele­ mente (20) auf der Außenseite des Bauelements (25) Lot (30) auf eine mit Lot (30) nichtbenetzbare Trägerplatte (5) aufgebracht wird, wobei
  • - eine Maske (10) verwendet wird, die Öffnungen (15) ent­ sprechend der geometrischen Anordnung der Kontaktele­ mente (20) aufweist,
  • - das Bauelement (25) mit seiner Außenseite auf die mit Lot (30) versehene Trägerplatte (5) derart aufgesetzt wird, daß die Kontaktelemente des Bauelements und das Lot auf­ einander liegen, und
  • - das Lot (30)durch Erwärmen derart umgeschmolzen wird, daß sich das Lot (30) von der Trägerplatte (5) löst und sich die Lotkontakte (35) auf den Kontaktelementen des Bauele­ ments (25) bilden,
dadurch gekennzeichnet, daß
  • - das Lot (30) auf die Trägerplatte (5) in Form von Lotpaste aufgebracht wird und
  • - die Lotpaste (30) auf die Trägerplatte (5) unter Verwen­ dung der Maske (10) in einem Druckverfahren aufgedruckt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
  • - als Trägerplatte (5) eine Platte aus Keramik oder Glas verwendet wird.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß
  • - die Dicke der gebildeten Lotkontakte (35) vergrößert wird, indem auf die gebildeten Lotkontakte (35) weiteres Lot aufgebracht wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß
  • - das weitere Lot auf die gebildeten Lotkontakte (35) ebenso aufgebracht wird wie das Lot auf die Kontaktelemente (20) zum Bilden der Lotkontakte (35).
DE19923805A 1999-05-19 1999-05-19 Verfahren zum Erzeugen von Lotkontakten für elektrische Bauelemente Expired - Fee Related DE19923805C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19923805A DE19923805C2 (de) 1999-05-19 1999-05-19 Verfahren zum Erzeugen von Lotkontakten für elektrische Bauelemente

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19923805A DE19923805C2 (de) 1999-05-19 1999-05-19 Verfahren zum Erzeugen von Lotkontakten für elektrische Bauelemente

Publications (2)

Publication Number Publication Date
DE19923805A1 true DE19923805A1 (de) 2000-12-07
DE19923805C2 DE19923805C2 (de) 2002-04-04

Family

ID=7909056

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19923805A Expired - Fee Related DE19923805C2 (de) 1999-05-19 1999-05-19 Verfahren zum Erzeugen von Lotkontakten für elektrische Bauelemente

Country Status (1)

Country Link
DE (1) DE19923805C2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007063388A1 (de) 2007-12-31 2009-07-09 Martin Gmbh Verfahren zum Erzeugen von Lotkontakten an elektrischen Bauelementen
DE102008026399A1 (de) 2008-06-02 2009-12-03 Martin Gmbh Einrichtung und Verfahren zum Erzeugen von Lotkontakten für elektrische Bauelemente

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19653499A1 (de) * 1995-12-25 1997-06-26 Mitsubishi Electric Corp Lotzuführverfahren, Lotzuführgerät und Lötverfahren
DE19640285C2 (de) * 1996-09-30 1998-11-12 Siemens Nixdorf Inf Syst Vorrichtung zum Auftragen von Lötpaste auf die Kontaktelemente von Ball Grid Array-Bauteilen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19653499A1 (de) * 1995-12-25 1997-06-26 Mitsubishi Electric Corp Lotzuführverfahren, Lotzuführgerät und Lötverfahren
DE19640285C2 (de) * 1996-09-30 1998-11-12 Siemens Nixdorf Inf Syst Vorrichtung zum Auftragen von Lötpaste auf die Kontaktelemente von Ball Grid Array-Bauteilen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Pat. Abstr. of Japan JP 3-270290 A, E-1173, 4.3.1992, Vol.16, No.88 *

Also Published As

Publication number Publication date
DE19923805C2 (de) 2002-04-04

Similar Documents

Publication Publication Date Title
DE1640457C2 (de)
DE2601765A1 (de) Mikrokugel aus lotmaterial mit einem metallischen kern und verfahren zur herstellung derselben
DE2428373C2 (de) Verfahren zum Herstellen von weichlötbaren Anschlußkontakten auf einer Halbleiteranordnung
EP0016925B1 (de) Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten
DE4424962A1 (de) Verfahren zur Herstellung eines Chip-Anschlusses
DE1952578A1 (de) Verfahren zur Herstellung metallischer Kontakte auf Halbleiterkoerpern
WO1996008337A1 (de) Verfahren zur belotung von anschlussflächen, sowie verfahren zur herstellung einer lotlegierung
DE1766297A1 (de) Verfahren zum Anpassen einer integrierten Schaltung an ein als Traeger dienendes Substrat
DE68906092T2 (de) Verfahren zum loeten von aeusseren verbindungsdraehten auf einem elektronischen bauteil.
DE19923805C2 (de) Verfahren zum Erzeugen von Lotkontakten für elektrische Bauelemente
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode
WO2024061689A1 (de) Verfahren zum herstellen eines elektronischen bauelements und elektronisches bauelement
DE3639604A1 (de) Verfahren zur herstellung lotverstaerkter leiterbahnen
DE2528000A1 (de) Verfahren zur herstellung einer loetflaeche relativ grosser abmessungen
WO2015197551A1 (de) Gehäuse für ein elektrisches bauelement und verfahren zur herstellung eines gehäuses für ein elektrisches bauelement
DE2550512A1 (de) Verfahren zur herstellung einer metallisierung auf einem substrat
DE2443245A1 (de) Verfahren zum herstellen einer multichip-verdrahtung
DE19845665A1 (de) Verfahren zur Herstellung eines Trägerelements für einen IC-Baustein zum Einbau in Chipkarten
DE1952499A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2301277A1 (de) Verfahren zum herstellen mehrschichtiger verbindungskonstruktionen, z.b. fuer integrierte halbleiterschaltkreise
EP0020395A1 (de) Verfahren zum herstellen von halbleiterbauelementen
DE10014308B4 (de) Vorrichtung zum gleichzeitigen Herstellen von mindestens vier Bondverbindungen und Verfahren dazu
DE1627596A1 (de) Verfahren zum Verzinnen und/oder Verloeten von metallischen Stellen,insbesondere der Leiterbahnen von Schaltungsplatten der Fernmeldetechnik
DE10320337A1 (de) Halbleiterwafer mit Kontaktsäulen für Flip-Chip-Kontakte und Verfahren zu seiner Herstellung
EP3297410A1 (de) Lötschablone und verfahren zur herstellung einer leitrplattenanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: MARTIN GMBH, 82234 WESSLING, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20121201