DE19912766A1 - Schaltungsanordnung mit A/D-Wandler für sicherheitskritische Anwendungen - Google Patents

Abstract

Es wird eine Schaltungsanordnung mit A/D-Wandler für sicherheitskritische Anwendungen beschrieben, die sich insbesondere auszeichnet durch einen Rampensignalgenerator (11) zur Erzeugung einer dem Eingang des A/D-Wandlers (10) zugeführten Rampenspannung, sowie eine Testschaltung (12) zur Aktivierung eines Testzyklus, der einen ersten Durchlauf der Rampe umfaßt, mit dem eine Referenzmessung des Rampensignalgenerators zur Kompensation von Bauelement-Toleranzen durchgeführt wird, sowie einen zweiten Durchlauf der Rampe beinhaltet, bei dem ein Fehlersignal (F) ausgegeben wird, wenn der für eine Übertragungskenngröße des A/D-Wandlers berechnete Wert außerhalb eines vorgegebenen Toleranzbereiches des gemessenen Wertes der Übertragungskenngröße liegt.

Description

Die Erfindung betrifft eine Schaltungsanordnung mit einem A/D-Wandler insbesondere für sicherheitskritische Anwendun­ gen.

Bei Schaltungen für sicherheitskritische Anwendungen und Systeme ist die Zuverlässigkeit und ein fehlerfreier Be­ trieb von besonderer Bedeutung. Insbesondere ist sicher­ zustellen, daß im Falle einer Fehlfunktion einer Komponente das Gesamtsystem nicht gefährdet wird. Um dieses Ziel zu erreichen, ist es notwendig, Fehler in der betreffenden Komponente zu erkennen und geeignete Maßnahmen zu er­ greifen.

Eine solche, auf fehlerfreien Betrieb zu überwachende Kom­ ponente ist zum Beispiel ein A/D (Analog/Digital)-Wandler. Es ist bekannt, zwei identische A/D-Wandler parallel zu be­ treiben, die Ausgangssignale beider Wandler auf Gleichheit zu überwachen und eine Fehlermeldung zu erzeugen, wenn die Gleichheit - unter Berücksichtigung der üblichen Wandler­ toleranzen - nicht mehr gegeben ist. Da ein A/D-Wandler insbesondere bei höheren Ansprüchen an Geschwindigkeit und Genauigkeit jedoch relativ aufwendig in der Realisierung ist, wird diese Lösung aus Kostengründen im allgemeinen als nachteilig angesehen.

Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Schaltungsanordnung mit einem A/D-wandler zu schaffen, bei der die für sicherheitskritische Anwendungen erforderliche Überwachung der Funktion des A/D-Wandlers mit geringerem Schaltungsaufwand möglich ist.

Gelöst wird diese Aufgabe gemäß Anspruch 1 mit einer Schal­ tungsanordnung der eingangs genannten Art, die sich auszeichnet durch einen Rampensignalgenerator zur Erzeugung einer dem Eingang des A/D-Wandlers zugeführten Rampenspan­ nung, sowie eine Testschaltung zur Aktivierung eines Testzyklus', der einen ersten Durchlauf der Rampe umfaßt, mit dem eine Referenzmessung des Rampensignalgenerators zur Kompensation von Bauelement-Toleranzen durchgeführt wird, sowie einen zweiten Durchlauf der Rampe beinhaltet, bei dem eine Fehlermeldung ausgegeben wird, wenn der für eine Über­ tragungskenngröße des A/D-Wandlers berechnete Wert außer­ halb eines vorgegebenen Toleranzbereiches des gemessenen Wertes der Übertragungskenngröße liegt.

Ein besonderer Vorteil dieser Lösung besteht darin, daß durch die Referenzmessung im ersten Durchlauf und die dadurch mögliche Kompensation verschiedener Toleranzen des Rampensignalgenerators dessen Schaltungsaufwand relativ gering gehalten werden kann.

Die Unteransprüche haben vorteilhafte Weiterbildungen der Erfindung zum Inhalt. Danach kann die Übertragungskenngröße eine Ausgangsspannung oder eine Anzahl von Abtastungen sein.

Weitere Einzelheiten, Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung einer bevor­ zugten Ausführungsform anhand der Zeichnung. Es zeigt:

Fig. 1 ein Prinzipschaltbild einer erfindungsgemäßen Schal­ tungsanordnung mit einem A/D-Wandler;

Fig. 2 ein Rampensignal zum Ansteuern eines A/D-Wandlers;

Fig. 3 ein Zustandsübergangsdiagramm zur Verdeutlichung des erfindungsgemäßen Betriebs eines A/D-Wandlers;

Fig. 4 ein Flußdiagramm eines ersten Teils eines ersten, zweiten und dritten erfindungsgemäßen Verfahrens;

Fig. 5 ein Flußdiagramm eines zweiten Teils des ersten er­ findungsgemäßen Verfahrens;

Fig. 6 ein Flußdiagramm eines zweiten Teils des zweiten er­ findungsgemäßen Verfahrens; und

Fig. 7 ein Blockschaltbild einer erfindungsgemäßen Schal­ tungsanordnung.

Ein wesentlicher Kern der erfindungsgemäßen Lösung besteht darin, einen A/D-Wandler im laufenden Normalbetrieb ständig im Hinblick auf seine Funktionsfähigkeit zu überwachen. Zu diesem Zweck kommen bis zu vier Kriterien zur Anwendung. Dies sind zum einen die Einhaltung der Toleranzen der sta­ tischen Genauigkeit. Hierzu gehören Offsetfehler, Ver­ stärkungsfehler, integrale und differentielle Linearitäts­ fehler, sowie Quantisierungsfehler und Rauschen. Diese Größen werden zu der sogenannten totalen Umsetzgenauigkeit zusammengefaßt.

Als zweites Kriterium dient eine Prüfung auf Taktausfall. Das dritte Kriterium besteht in dem zeitlichen Verhalten des A/D-Wandlers, und zwar im Hinblick auf die Lage der Ab­ tastfrequenz innerhalb eines zulässigen Toleranzbereiches, sowie im Hinblick auf eine korrekte Ermittlung der Abtast­ werte im Normalbetrieb.

Das vierte Kriterium dient einer Überwachung der Referen­ zspannung des A/D-wandlers.

Ein Prinzipschaltbild einer entsprechenden erfindungs­ gemäßen Schaltungsanordnung ist in Fig. 1 gezeigt. Mit dem Eingang eines zu überwachenden A/D-Wandlers 10 ist ein Rampensignalgenerator 11 verbunden. Am Ausgang des A/D- Wandlers 10 liegt eine Testschaltung an. Der A/D-Wandler 10 setzt die an seinem Eingang anliegende analoge Rampenspan­ nung u_in, die in Fig. 2 dargestellt ist, in eine digitale Ausgangsspannung u_out um, die mit der Testschaltung 12 aus­ gewertet wird. Die Testschaltung wird dabei von dem Abtast­ signal f_s des A/D-Wandlers getriggert und erzeugt ein Entladesignal E für den betreffenden Kondensator des Ramp­ ensignalgenerators.

Die Steigung m der in Fig. 2 gezeigten Rampenspannung er­ gibt sich aus dem Strom I der Referenzstromquelle und der Kapazität C des Kondensators zu m = I/C. Aus den Toleranzen der Bauelemente ergibt sich eine minimale Rampensteigung m_min = I_min/C_max und eine maximale Rampensteigerung m_max = I_max/C_min. Außerdem gilt m = (u_max * f_s)/c1, wobei u_max die maximale Rampenspannung und c1 der Zählerstand beim Er­ reichen von u_max ist. Weiterhin gilt m = (u_Delta * f_s)/1 = u_LSB/t_Delta, wobei u_Delta die Spannungsänderung pro Ab­ tastung und t_Delta die Zeit ist, die zur Änderung der Span­ nung um 1 LSB benötigt wird. Diese Zusammenhänge sind auch in Fig. 2 eingetragen, wobei die Darstellung allerdings nicht maßstabsgetreu ist.

Das Grundprinzip bei der erfindungsgemäßen Lösung besteht darin, die Rampenspannung uin am Eingang des A/D-Wandlers 10 zwei Mal durchlaufen zu lassen und verschiedene Messun­ gen bezüglich der Ausgangssignale u_out vorzunehmen. Mit dem ersten Durchlauf wird die Zeitdauer gemessen, die der Ramp­ ensignalgenerator 11 benötigt, um die Rampenspannung von einer negativen Referenzspannung -U_Ref bzw. dem Wert Null (Masse) bis zum Rampenanschlag, das heißt maximal bis zur positiven Referenzspannung +U_Ref bzw. u_max zu erhöhen. Diese Zeitdauer wird als Vielfaches der Abtastzeit des A/D- Wandlers erfaßt.

Diese Messung dient zur Eliminierung von verschiedenen Tol­ eranzen des Rampensignalgenerators 11 aus den Ergebnissen des zweiten Durchlaufs.

Im einzelnen sind dies Toleranzen der Referenzspannung U_Ref des A/D-wandlers, des Endwertes u_max der Rampe (sofern u_max < < U_Ref ist), sowie eine Veränderung der durch die Toleran­ zen des Stroms I der Referenzstromquelle sowie der Ka­ pazität C des Kondensators bewirkten Rampensteigung. Durch die Kompensation dieser Toleranzen kann im übrigen der Schaltungsaufwand für den Rampengenerator in akzeptablen Grenzen gehalten werden.

In einem zweiten Durchlauf wird nun geprüft, ob ver­ schiedene Übertragungskenngrößen des A/D-Wandlers im spezi­ fizierten Toleranzbereich liegen. Für diesen Durchlauf wer­ den drei verschiedene Verfahren beschrieben, von denen in Abhängigkeit von der gewünschten Genauigkeit und Zuverläs­ sigkeit eines oder mehrere durchgeführt werden können.

Diese beiden Durchläufe werden durch das in Fig. 3 dargestellte Grundgerüst eines Zustandsübergangsdiagramms der Testschaltung 12 verdeutlicht.

Der erste Durchlauf beginnt mit einer Initialisierung (I), mit der der Kondensator des Rampensignalgenerators mit dem Entladesignal E (Fig. 1) entladen und ein erster Zähler zurückgesetzt wird. Während anschließend die Rampenspannung hochfährt, zählt ein erster Zähler die Abtastsignale. Falls nach einer bestimmten Zeit (Erreichen eines maximalen Zählerstandes c1_max) kein Rampenanschlag festgestellt wird, wird ein Fehlersignal F erzeugt. Wenn ein Rampenanschlag erkannt wird, geht die Testschaltung in den Setup-Zustand (S) über. Zum Abschluß dieses ersten Durchlaufs wird nun noch überprüft, ob die erreichte maximale Rampenspannung u_max innerhalb eines spezifizierten Toleranzbereiches ("full scale error") liegt. Wenn dies nicht der Fall ist, wird das Fehlersignal F erzeugt.

Wenn keines der genannten Fehlersignale f erzeugt wurde, werden je nach dem gewählten Verfahren u_Delta bzw. t_Delta berechnet sowie der Kondensator des Rampensignalgenerators erneut entladen und - sofern der A/D-Wandler eine Berechnungszeit (Latenzzeit) von einer Abtastzeit besitzt ein Wartezustand (W) eingelegt.

In dem nun folgenden zweiten Durchlauf (M) werden wahlweise eines oder mehrere der oben genannten drei Verfahren durch­ geführt, wobei mit dem ersten und zweiten Verfahren zu be­ stimmten Zeitpunkten Spannungen geprüft werden, während mit dem dritten Verfahren zu bestimmten Spannungsänderungen Zeiten erfaßt werden. Wenn diese Spannungen bzw. Zeiten außerhalb der Toleranzbereiche liegen, wird das Fehlersig­ nal erzeugt. Andernfalls wird bei Erfassung des Rampenanschlages die Messung als fehlerfrei beendet und die nächste Messung initialisiert (I).

Fig. 4 zeigt das Flußdiagramm des Ablaufes der Zustände I (Initialisierung) und T (Zeitmessung), die mit der Test­ schaltung durchgeführt werden und die für alle drei Ver­ fahren gleich sind.

Die Initialisierung I beginnt mit einem Schritt S1 mit der Erzeugung des Entladesignals E für den Kondensator C des Rampensignalgenerators. Anschließend wird mit einem Schritt S2 der Stand c1 eines erster Zähler zurückgesetzt, und zwar auf einen Wert von -2, wodurch Verzögerungen durch den Al­ gorithmus und die Berechnungszeit des A/D-Wandlers (Latentzzeit) kompensiert werden. Außerdem wird mit einem Schritt S3 der Stand c2 eines zweiten Zählers auf Null ge­ setzt.

Die anschließende Zeitmessung (T) verläuft in zwei Schleifen und beginnt mit einem Nullsetzen des Entladesig­ nals E mit einem Schritt S4. Außerdem wird gemäß Schritt S5 der Stand c1 des ersten Zählers, mit dem die Anzahl von Ab­ tastungen bis zum Erreichen des, Rampenanschlages gezählt wird, um den Wert 1 erhöht und gemäß Schritt S6 die Aus­ gangsspannung u_out des A/D-Wandlers als Wert u_old gespeichert. Anschließend wird mit einem Schritt S7 abge­ fragt, ob der neue Wert u_out der Ausgangsspannung gleich dem alten Wert u_old ist. Wenn diese Abfrage mit "nein" zu beantworten ist, wird gemäß Schritt S8 der Stand c2 des zweiten Zählers auf Null gesetzt und gemäß Schritt S9 abge­ fragt, ob der Stand c1 des ersten Zählers seinen Maxi­ malwert c1_max erreicht hat. Wenn dies nicht der Fall ist, wird dieser Ablauf beginnend mit dem Schritt S4 wiederholt, da sich einerseits die Ausgangsspannung u_out mit jeder Ab­ tastung noch ändert und andererseits die zum Erreichen des Rampenanschlages erforderliche Anzahl von Abtastungen c1_max noch nicht erreicht ist.

Wenn hingegen die Abfrage gemäß Schritt S9 mit "ja" be­ antwortet wird, das heißt wenn die auch für den ungünstig­ sten Fall erforderliche, maximale Anzahl c1_max von Abtas­ tungen erreicht ist, bei der der Rampenanschlag bei fehler­ freiem A/D-Wandler garantiert erreicht sein müßte, wird gemäß Schritt S10 eine Fehlermeldung aufgrund eines Nich­ terreichens des Rampenanschlags erzeugt, und der Ablauf wird, beginnend mit der Initialisierung (I), wiederholt.

Sobald sich die Ausgangsspannung u_out des A/D-Wandlers gegenüber der vorherigen Abtastung nicht mehr ändert und somit die Abfrage in Schritt S7 mit "ja" zu beantworten ist, wird mit Schritt S11 der Stand c2 des zweiten Zählers um den Wert 1 erhöht und in Schritt S12 abgefragt, ob die­ ser neue Zählerstand gleich dem Wert von t_Delta-max, das heißt der Anzahl von Abtastungen ist, bei der im ungünstig­ sten Fall die Ausgangsspannung u_out während des Anstiegs der Rampenspannung garantiert um 1 LSB ansteigt. Wenn diese Abfrage mit "nein" beantwortet wird, wird die Zeitmessung T wiederholt und der Ablauf mit Schritt S4 fortgesetzt. Wenn hingegen die Abfrage mit "ja" beantwortet wird, das heißt der Rampenanschlag wurde erreicht, so geht der Testautomat in den Zustand S ("setup") über.

Fig. 5 zeigt nun für das erste Verfahren den zweiten Teil (Zustände S. W und M gemäß Fig. 3) des weiteren Ablaufs. Der Setup-Zustand S beginnt mit der Abfrage in Schritt S13, ob die gemessene Rampenanschlagspannung uout außerhalb des Toleranzbereiches uFS liegt, wobei u_FS der Ausgangswert des A/D-Wandlers am Bereichsende ("full scale") ist. Wenn dies der Fall ist, wird mit Schritt S14 ein Fehlersignal F auf den Wert 1 gesetzt und der Ablauf mit der Initialisierung I gemäß Fig. 4 wiederholt.

Wenn die Abfrage in Schritt S13 mit "nein" beantwortet wird, wird mit Schritt S15 der Wert der maximalen Ausgang­ sspannung u_max auf den letzten Wert u_old dieser Spannung gesetzt und in Schritt 16 die mittlere Spannungsänderung u_Delta Pro Abtastung berechnet (u_Delta = u_max/c1).

Anschließend wird mit Schritt S17 der Kondensator des Ramp­ ensignalgenerators durch Erzeugung des Entladesignals E = 1 entladen und mit Schritt S18 eine Vergleichsspannung u_plus, die als berechnete Spannung mit der zu messenden Spannung zu vergleichen ist, auf Null gesetzt.

Der Testautomat nimmt dann den Wartezustand W ein und setzt das Entladesignal E mit Schritt S19 für den Kondensator des Rampensignalgenerators auf Null.

Anschließend werden in dem Meßzustand M die eigentlichen Spannungsmessungen vorgenommen. Zu diesem Zweck wird mit Schritt S20 zunächst die Vergleichsspannung u_plus um den Wert u_Delta inkrementiert. In Schritt S21 wird dann abge­ fragt, ob die Ausgangsspannung u_out außerhalb des Toleran­ zbereiches der Vergleichsspannung u_plus liegt. Wenn dies der Fall ist, wird mit Schritt S22 ein Fehlersignal F auf den Wert 1 gesetzt und der Ablauf mit der Initialisierung I gemäß Fig. 4 wiederholt.

Wenn die Abfrage im Schritt S21 mit "nein" beantwortet wird, wird in Schritt S23 abgefragt, ob die Vergleichsspan­ nung u_plus innerhalb des Toleranzbereiches der maximalen Ausgangsspannung u_max liegt. Wenn diese Abfrage mit "ja" beantwortet wird, wird gemäß Schritt S24 das Fehlersignal F auf den Wert 0 gesetzt. In diesem Fall ist der Rampenanschlag erreicht, und die Messung wird als fehler­ frei abgeschlossen, da gemäß Schritt S21 die gemessene Aus­ gangsspannung u_out nicht außerhalb des Toleranzbereiches der berechneten Vergleichsspannung u_plus liegt. Der gesamte Ablauf kann dann mit der Initialisierung I gemäß Fig. 4 wiederholt werden.

Wenn die Abfrage in Schritt S23 mit "nein" beantwortet wird, ist der Rahmenanschlag noch nicht erreicht, und die Spannungsmessung wird durch Rückkehr des Ablaufes zum Be­ ginn des Zustands M wiederholt.

Bei den beiden Toleranzbereichen müssen alle Ungenauig­ keiten des A/D-Wandlers geeignet berücksichtigt werden.

Fig. 6 zeigt für das oben genannte zweite Verfahren den zweiten Teil des Ablaufs (Zustände S, W und M). Der wesen­ tliche Unterschied besteht darin, daß im Gegensatz zu dem ersten Verfahren in dem Setup-Zustand S anstelle von u_Delta nun t_Delta ( = 1/u_Delta), das heißt die Zeit, die zur Änderung der Spannung um 1 LSB benötigt wird, berechnet wird.

Diese Berechnung erfolgt durch eine Division oder eine Schiebe-Operation um n Bit nach rechts, sofern als maximale Rampenspannung u_max die Referenzspannung U_Ref des A/D- Wandlers verwendet wird (in diesem Fall kann auf die Mes­ sung von u_max verzichtet werden, da diese bis auf den Tol­ eranzbereich [full scale error] bereits bekannt ist).

Während der Messung (Zustand M) wird dann alle t_Delta ge­ prüft, ob die am A/D-Wandler gemessene Ausgangsspannung uout im zulässigen Toleranzbereich liegt, wobei diese mit einem Sollwert uplus verglichen wird, der alle t_Delta um 1 LSB (bzw. Vielfache davon) inkrementiert wird. Alternativ kann dieser Vergleich auch bei jeder Abtastung erfolgen. Im einzelnen beginnt der Ablauf im Zustand S mit einer Ab­ frage in Schritt S25, ob die Ausgangsspannung des A/D- Wandlers außerhalb des Toleranzbereiches u_FS liegt. Wenn dies der Fall ist, wird mit Schritt S26 das Fehlersignal F auf den Wert 1 gesetzt und der Ablauf durch Rückkehr zur Initialisierung I fortgesetzt. wenn die Abfrage mit "nein" beantwortet wird, wird mit Schritt S27 der Wert t_Delta wie oben angegeben berechnet. Anschließend wird mit Schritt S28 das Entladesignal E für den Kondensator des Rampensignal­ generators auf den Wert 1 gesetzt, in Schritt S29 der Wert der durch Berechnung ermittelten Vergleichsspannung uplus auf den Wert 0, sowie in Schritt S30 der Stand c2 des zweiten Zählers ebenfalls auf den Wert 0 gesetzt.

Während des anschließenden Wartezustands W wird mit Schritt S31 das Entladesignal E für den Kondensator des Rampensig­ nalgenerators auf den Wert 0 gesetzt.

In dem Meßzustand M wird nun die eigentliche Spannungsmes­ sung durchgeführt. Zu diesem Zweck wird zunächst in Schritt S32 abgefragt, ob der Stand c2 des zweiten Zählers der Zeitdauer t_Delta entspricht. Wenn dies nicht der Fall ist, wird mit der durch Schritt S36 gebildeten Schleife der Stand c2 solange um 1 inkrementiert, bis die Abfrage in Schritt S32 mit "ja" beantwortet wird. In diesem Fall wird dann der Zählerstand mit Schritt S33 auf den Wert 1 gesetzt und mit Schritt S34 die Vergleichsspannung u_plus um den Wert 1 inkrementiert.

Anschließend folgt mit Schritt S35 eine Abfrage, ob die Ausgangsspannung u_out außerhalb des Toleranzbereiches der Vergleichsspannung u_plus liegt. Wenn dies der Fall ist, wird mit Schritt S37 das Fehlersignal F auf den Wert 1 ge­ setzt und der Ablauf durch Rückkehr zur Initialisierung I (Fig. 4) wiederholt.

Wenn die Ausgangsspannung u_out nicht außerhalb des Toleran­ zbereiches der Vergleichsspannung u_plus liegt, wird mit Schritt S38 abgefragt, ob die Vergleichsspannung u_plus in­ nerhalb des Toleranzbereiches der Rampenanschlagspannung u_FS liegt. Wenn diese Abfrage mit "ja" beantwortet wird, wird mit Schritt S39 das Fehlersignal F auf den Wert 0 ge­ setzt und der Ablauf durch Rückkehr zur Initialisierung I fortgesetzt. Im anderen Fall erfolgt ein Rücksprung zum An­ fang des Meßzustands M.

Bei dem ersten und zweiten Verfahren findet durch das Auf­ summieren von u_Delta bzw. das Zählen von t_Delta eine Fe­ hlerfortpflanzung statt. Aus diesem Grund muß die Berechnung von u_Delta bzw. t_Delta durch eine Division mit hoher Genauigkeit, das heißt großer Wortbreite erfolgen. Dies gilt auch für die Weiterverarbeitung.

Ein Vorteil des zweiten Verfahrens besteht darin, daß im Vergleich zu dem ersten Verfahren auf einen Dividierer ver­ zichtet werden kann. Ferner kann der Addierer auf eine ger­ ingere Wortbreite ausgelegt sein.

Im Gegensatz zu dem beschriebenen ersten und zweiten Ver­ fahren, bei denen zu bestimmten Zeitpunkten Spannungen ge­ messen werden, werden bei dem dritten Verfahren zu bes­ timmten Spannungsänderung Zeiten erfaßt und geprüft, ob diese Zeiten innerhalb der Toleranzbereiche liegen. Zu die­ sem Zweck wird mit Hilfe des gemessenen Standes c1 des er­ sten Zählers sowie der maximalen Ausgangsspannung u_max (bei u_max < < U_Ref) in dem Setup-Zustand S die minimale und die maximale Anzahl von Abtastungen berechnet, die zwischen zwei Spannungsänderungen am Ausgang des A/D-Wandlers unter Berücksichtigung aller Wandler-Ungenauigkeiten gerade noch im tolerierbaren Bereich liegt.

Im Meßzustand M wird dabei nach jeder Spannungsänderung der Zähler zurückgesetzt und so lange inkrementiert, bis am Ausgang des A/D-Wandlers die nächste Spannungsänderung auf­ tritt. Anschließend wird geprüft, ob der Zählerstand in einem Bereich zwischen minimaler und maximaler Anzahl von Abtastungen steht, der für diese Spannungsänderung toleri­ erbar ist, und ob die differentielle Spannungsänderung im zugelassenen Bereich liegt. Bei diesem dritten Verfahren findet wegen des Rücksetzens des Zählers keine Fehler­ fortpflanzung statt, so daß mit geringerer Wortbreite gear­ beitet werden kann.

Andererseits ist bei diesem Verfahren zu berücksichtigen, daß die Zeit zwischen zwei Spannungsänderungen als Viel­ faches der Abtastzeit gemessen wird. Dies entspricht defi­ nitionsgemäß nur einer Messung der differentiellen Nicht­ linearität (DNL) in Gestalt einer relativen Messung zwischen zwei Abtastwerten. Absolute Abweichungen von der idealen Übertragungskennlinie, die durch die integrale Nichtlinearität INL ausgedrückt werden, werden dabei nicht erfaßt.

Die Aufsummierung der DHL von "...00" bis zum Rampenanschlag bei "...FF" ergibt gerade die INL. Ent­ sprechend muß nach jedem Spannungssprung am Ausgang des A/D-Wandlers die Summe

t_sum = t_sum + c2 - t_Delta (u_out - u_old)

gebildet werden. t_sum darf sich bei einer INL von +/- 1 LSB (z. B.) nur im Bereich von +/- t_Delta bewegen. Dabei ist c2 die gemessene Zeit zwischen dem letzten und dem aktuellen Spannungssprung als Ganzzahliges einer Abtastung. Idealer­ weise erfolgt ein Sprung um +1 Bit alle t_Delta. Bedingt durch Rauschen können aber auch Sprünge um -1, +2 oder +3 Bit etc. erfolgen. Dies wird durch die Differenzbildung (u_out - u_old) erfaßt. Wegen der Fehlerfortpflanzung muß bei dieser Aufsummierung t_Delta mit einer höheren Auflösung (als bei dem zweiten Verfahren) ausgelegt werden.

Fig. 7 zeigt ein mögliches Blockschaltbild eines Testauto­ maten 12 zur Durchführung des ersten Verfahrens. Die Schal­ tung ist digitalisiert und umfaßt im wesentlichen ein Steuerwerk 121, einen ersten und einen zweiten Zähler 122a, 122b, einen ersten, einen zweiten und einen dritten Kom­ parator 123a, 123b, 123c, einen Dividierer 124, einen Ad­ dierer 125, einen ersten und einen zweiten Multiplexer 126a, 126b, sowie ein erstes bis viertes Register 127a, 127b, 127c, 127d.

Das Steuerwerk 121, an dem die Abtastfrequenz fs sowie eine Taktfrequenz f'_clk anliegt, erzeugt das Entladesignal E für den Kondensator des Rampensignalgenerators, das Fehlersig­ nal F sowie verschiedene weitere Steuer-, Rücksetz- und Freigabesignale. An dem ersten Register 127a sowie einem ersten Eingang des zweiten Multiplexer 126b liegt die Aus­ gangsspannung uout des A/D-Wandlers an.

Der Ausgang des ersten Registers 127a ist als Spannungswert u_old mit einem ersten Eingang des ersten Multiplexers 126a, dem Eingang des zweiten Registers 127b, sowie einem ersten Eingang des Dividierers 124 verbunden. Der Ausgang des zweiten Registers 127b liegt an einem zweiten Eingang des zweiten Multiplexers 126b an. Die Ausgänge des ersten und zweiten Multiplexers 126a, 126b sind mit jeweils einem Ein­ gang des ersten Vergleichers 123a verbunden, mit dem die Eingangssignale auf Gleichheit unter Berücksichtigung der Toleranzbereiche verglichen werden. Der Ausgang des ersten Vergleichers 123a ist mit dem Steuerwerk 121 verbunden. Der Ausgang des ersten Zählers 122a ist als Zählerstand c1 mit einem zweiten Eingang des Dividierers 124 sowie einem ersten Eingang des zweiten Vergleiches 123b verbunden. Der Ausgang des zweiten Zählers 122b ist als Zählstand c2 mit einem ersten Eingang des dritten Vergleichers 123c verbun­ den. An einem zweiten Eingang des zweiten Vergleiches 123b liegt der maximale Zählwert c1_max an, während einem zweiten Eingang des dritten Vergleiches 123c der Wert t_delta-max zugeführt wird. Die Ausgänge des zweiten und dritten Ver­ gleichers sind mit der Steuereinheit 121 verbunden.

Der Ausgang des Dividierers 124 liegt an dem Eingang des dritten Registers 127c an, dessen Ausgang als Spannungswert uDelta mit einem ersten Eingang des Addierers 125 verbunden ist. Der Ausgang des Addierers 125 ist an den Eingang des vierten Registers 127d geführt, dessen Ausgang als Span­ nungswert u_plus mit einem zweiten Eingang des Addierers 125 sowie einem zweiten Eingang des ersten Multiplexers 126a verbunden ist. An einem dritten Eingang des ersten Multi­ plexers 126a liegt schließlich der Spannungswert u_FS an. Da bei allen drei Verfahren die Übertragungskenngrößen des A/D-Wandlers nur relativ zur Spannung am Rampenanschlag ge­ messen werden, müssen sie um die Messung zweier Absolut­ werte ergänzt werden, wobei einer davon die Offsetspannung ist.

Der Testautomat kann zur Reduzierung des gesamten Schal­ tungsaufwandes auch durch ein Rechnerprogramm realisiert werden.

10 A/D-Wandler
11 Rampensignalgenerator
12 Testschaltung
121 Steuerwerk
122a, 122b erster bzw. zweiter Zähler
123a, 123b, 123c erster, zweiter bzw. dritter Komparator
124 Dividierer
125 Addierer
126a, 126b erster bzw. zweiter Multiplexer
127a, 127b, 127c, 127d erstes bis viertes Register

Claims (6)

1. Schaltungsanordnung mit A/D-Wandler für sicherheits­ kritische Anwendungen, gekennzeichnet durch einen Rampensignalgenerator (11) zur Erzeugung einer dem Eingang des A/D-Wandlers (10) zugeführten Rampenspannung, sowie eine Testschaltung (12) zur Aktivierung eines Testzyklus', der einen er­ sten Durchlauf der Rampe umfaßt, mit dem eine Refer­ enzmessung des Rampensignalgenerators zur Kompensation von Bauelement-Toleranzen durchgeführt wird, sowie einen zweiten Durchlauf der Rampe beinhaltet, bei dem ein Fehlersignal (F) ausgegeben wird, wenn der für eine Übertragungskenngröße des A/D-Wandlers (10) berechnete Wert außerhalb eines vorgegebenen Toleranz­ bereiches des gemessenen Wertes der Übertragung­ skenngröße liegt.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß mit dem ersten Durchlauf der Rampe Toleranzen einer Referenzspannung (U_Ref) des A/D-Wandlers und der maximalen Rampenspannung (u_max) sowie der Steigung (m) der Rampenspannung des Rampen­ signalgenerators kompensiert werden.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß mit dem ersten Durchlauf der Rampe die Zeit gemessen wird, die für einen Rampendurchlauf erforderlich ist, wobei diese Zeit als eine Anzahl (c1) von Abtastungen bis zum Erreichen der maximalen Rampenspannung (u_max) ermittelt wird.

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Übertragungskenngröße die für eine oder eine Mehrzahl (n) von Abtastungen berechnete Ausgangsspannung (u_plus + n u_Delta) ist und das Fehlersignal (F) erzeugt wird, wenn diese außer­ halb eines vorgegebenen Toleranzbereiches der bei die­ sen Abtastungen gemessenen Ausgangsspannung (u_out) liegt.

5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß mit der Testschaltung die zur Änderung der Ausgangsspannung um 1 LSB erforderli­ che Zeitdauer (t_Delta) berechnet und die Übertragung­ skenngröße die für eine oder eine Mehrzahl (n) von Zeitdauern (t_Delta) berechnete Ausgangsspannung (u_plus) ist und das Fehlersignal (F) erzeugt wird, wenn diese außerhalb eines vorgegebenen Toleran­ zbereiches der zu den betreffenden Zeitpunkten (n t_Delta) gemessenen Ausgangsspannung (u_out) liegt.

6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Übertragungskenngröße die für eine Änderung der Ausgangsspannung (u_out) um ein oder eine Mehrzahl von LSBs erforderliche Anzahl von Abtastungen ist und ein Fehlersignal (F) erzeugt wird, wenn diese Anzahl außerhalb eines vorgegebenen Toleranzbereiches der gezählten Anzahl von Abtastungen liegt.