DE19857060B4 - Verfahren zum Herstellen von Quantenpunkten in einem Halbleiterbauteil - Google Patents

Verfahren zum Herstellen von Quantenpunkten in einem Halbleiterbauteil Download PDF

Info

Publication number
DE19857060B4
DE19857060B4 DE19857060A DE19857060A DE19857060B4 DE 19857060 B4 DE19857060 B4 DE 19857060B4 DE 19857060 A DE19857060 A DE 19857060A DE 19857060 A DE19857060 A DE 19857060A DE 19857060 B4 DE19857060 B4 DE 19857060B4
Authority
DE
Germany
Prior art keywords
quantum dots
insulating layer
conductive layer
producing
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19857060A
Other languages
English (en)
Other versions
DE19857060A1 (de
Inventor
Ki Bum Kim
Tae Sik Yoon
Jang Yeon Kwon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19857060A1 publication Critical patent/DE19857060A1/de
Application granted granted Critical
Publication of DE19857060B4 publication Critical patent/DE19857060B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/127—Quantum box structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/08—Nonvolatile memory wherein data storage is accomplished by storing relatively few electrons in the storage layer, i.e. single electron memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/773—Nanoparticle, i.e. structure having three dimensions of 100 nm or less
    • Y10S977/774—Exhibiting three-dimensional carrier confinement, e.g. quantum dots
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/89—Deposition of materials, e.g. coating, cvd, or ald
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/895—Manufacture, treatment, or detection of nanostructure having step or means utilizing chemical property
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/937—Single electron transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Verfahren zum Herstellen von Quantenpunkten in einem Halbleiterbauteil, mit folgenden Schritten:
– Herstellen einer ebenen Isolierschicht (1) auf einem Substrat,
– Herstellen einer leitenden Schicht (2) mit einer Dicke von 2 nm bis 5 nm auf der ebenen Isolierschicht (1),
– wobei die leitende Schicht (2) aus einer Legierung (Si1-xMetallx) von Si und einem aus Si, Ge, Si1-XGeX, Al, Au, Cu, Pt, Cr, Ru und Ta ausgewählten Material, oder einer Legierung (Ge1-xMetallx) von Ge und einem der genannten Materialien, oder einer Legierung (Metall1-xMetallx) der genannten Materialien mit 0 < x < 1 hergestellt wird, und
– Ausbildung von Quantenpunkten durch Tempern der leitenden Schicht (2) auf der Isolierschicht (1), hervorgerufen durch eine Stoffagglomeration in der leitenden Schicht (2), die durch die Bewegung von Atomen zur Erniedrigung der Gesamtenergie des Systems, in dem sich die Atome befinden, herbeigeführt.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen von Quantenpunkten in einem Halbleiterbauteil.
  • Wenn es um die Erhöhung der Integration von Halbleiterspeichern geht, die eine MOS-Struktur verwenden, sind bald erreichbare Grenzen vorauszusehen, weswegen eine neue Herstelltechnik erforderlich ist. Wenn ein Halbleiterspeicher eine MOS-Struktur aufweist, erfolgt ein Schaltvorgang in einer MOS-Zelle mittels einer Gatespannung, was jedoch bei einer Packungsdichte nicht mehr möglich ist, wie sie bei einem DRAM-Speicher mit einer Größe von 4 GB auftritt, da dann der Source-Drain-Abstand im Bereich von nur ungefähr 0,13 μm liegt (S. Wolf, "Silicon Processing for the VLSI Era", V2, Kap. 8). Anders gesagt, ist es vorauszusehen, dass für DRAMs mit MOS-Struktur eine Integrationsgrenze bei ungefähr 4 GB besteht, da bei noch kleinerem Source-Drain-Abstand Fehlfunktionen der Bauteile durch Tunnelvorgänge zwischen der Source und dem Drain und durch einen Gateoxidfilm selbst ohne angelegte Gatespannung auftreten können. Daher sollte zum Herstellen eines Bauteils der Giga- oder Terabyteklasse eine andere Bauteilstruktur als die aktuelle MOS-Struktur verwendet werden, wofür derzeit viele Forschungsgruppen die SET (Single Electron Transistor = Einzelelektronentransistor)-Struktur vorschlagen [s. K. K. Likharev, IBM J. Res. Develop. 3.2(1), S. 144 (1988)].
  • Zur Verwendung eines SET als Schaltbauteil eines DRAM sind die folgenden Probleme zu überwinden. Erstens sollte, angesichts der physikalischen Funktion eines SET, die Größe eines für eine SET-Zelle erforderlichen Quantenpunkts den kleinen Wert von unter 10 nm aufweisen, damit der Betrieb der Zelle keinerlei Fehlverhalten durch thermische Schwingungen zeigt. Daher ist ein Quantenpunkt von mindestens einigen wenigen Nanometern erforderlich, um den Betrieb eines SET bei Raumtemperatur zu ermöglichen. Außerdem ist in dieser Hinsicht zusätzlich zu berücksichtigen, dass ein Prozess zum Herstellen von Quantenpunkten entwickelt werden muss, der eine Integration auf einem Wafer mit einem Durchmesser von 8 bis 12 Zoll (1 Zoll = 2,54 cm) aufweist.
  • Wenn die bisherigen Forschungsergebnisse durchgesehen werden, ergibt sich, dass sich die Entwicklung noch in einem Stadium befindet, in dem das Funktionsprinzip von SET-Bauteilen erforscht wird. Anders gesagt, befindet sich die Entwicklung immer noch im Stadium, in dem zum Ausbilden von Quantenpunkten in erster Linie EBL (Elektronenstrahlithographie) oder RIE (reaktives Ionenätzen) verwendet wird. Siehe hierzu: K. Nakazato, T. J. Thornton, J. White und H. Ahmed, Appl. Phys. Lett. 61(26), 3145(1992); D. J. Paul, J. R. A. Cleaver, H. Ahmed und T. E. Whall, Appl. Phys. Lett. 63(5), 631 (1993); D. Ali und H. Ahmed, Appl. Phys. Lett. 64(16), 2119 (1994); E. Leobandung, L. Guo, Y. Wang und S. Y. Chou, Appl. Phys. Lett. 67(7), 938 (1995); K. Nakazato, R. J. Blankie und H. Ahmed, J. Appl. Phys. 75(10), 5123 (1992); Y. Takahashi, M. Nagase, H. Namatus, K. Kurihara, K. Iwadate, Y. Nakajima, S. Horiguchi, K. Murase und M. Tabe, IEDM 1994, S. 938; und E. Leobandung, L. Guo und S. Y. Chou, IEDM 1995, S. 367.
  • Derartige Quantenpunkte finden bei SET-Speicherbauteilen und auch bei Lichtemissionsbauteilen Anwendung. Die Anwendung bei einem Lichtemissionsbauteil ist durch das Prinzip ermöglicht, dass eine Energiebandlücke umso größer wird, je kleiner die Abmessung eines Materials wird, mit daraus folgender Abnahme der Wellenlänge emittierten Lichts. D. h., dass dann, wenn dasselbe Material bis in den Subnanometerbereich verkleinert wird, es Licht mit einer Wellenlänge emittiert, die verschieden von Licht aus Volumenmaterial ist. Unter Verwendung der Abhängigkeit der Wellenlänge emittierten Lichts von der Materialgröße wird die Größe eines Quantenpunkts eingestellt, um Licht gewünschter Wellenlänge zu erzielen. Derartige Forschungen werden derzeit auf dem Gebiet von III-V-Halbleitern, die typische Lichtemissionsmaterialien sind, engagiert ausgeführt. Siehe hierzu: D. Leonard, M. Krishnamurthy, C. M. Reaves und S. P. Denbaars und P. M. Petroff, Appl. Phys. Lett. 63(23), 3203 (1993) und O. I. Micic, J. Sprague, Z. Lu und A. J. Nozik, Appl. Phys. Lett. 68(22), 3150 (1996)).
  • Es existieren Berichte, dass Silizium (Si) oder Germanium (Ge), die eine indirekte Bandlücke aufweisen, auch blaues Licht emittieren, wenn ihre Größe verringert wird. Durch Ausbilden eines Quantenpunkts in Silizium oder Germanium ist demgemäß die Anwendung bei einem Lichtemissionsbauteil möglich. Siehe hierzu: Y. Kanemitsu, H. Uto und Y. Masumoto, Appl. Phys. Lett. 61(18), 2187 (1992) und H. Morisaki, H. Hashimoto, F. W. Ping, H. Nozawa und H. Ono, J. Appl. Phys. 74(4), 2977 (1993).
  • Wenn in einem SET Quantenpunkte von Nanometerabmessung verwendet werden, hängt die Frage, wie die Quantenpunkte innerhalb einer Zelle verteilt werden sollen, hauptsächlich von der zu verwendenden SET-Struktur ab. Verschiedene SET-Strukturen, wie sie bisher vorgeschlagen wurden, können in zwei Arten eingeteilt werden. Die eine betrifft SET-Strukturen, die, ähnlich wie die MOS-Struktur, über eine Source, einen Drain und ein Gate zusammen mit einem Kanal mit den Quantenpunkten verfügen, die einen diskreten Fluss von Elektronen ermöglichen. Es können auch ein Kanal mit einem Isolator sowie ein Array mehrkanaliger Leiter (Quantenpunkte) vorhanden sein, die diskretes Elektronentunneln durch die Quantenpunkte ermöglichen, d. h., dass der Kanal eine Form hat, bei der die Quantenpunkte im Isolator eingebettet sind. Siehe hierzu: K. Nakazato, T. J. Thornton, J. White und H. Ahmed, Appl. Phys. Lett. 61(26), 3145 (1992); D. J. Paul, J. R. A. Cleaver, H. Ahmed und T. E. Whall, Appl. Phys. Lett. 63(5), 631 (1993); D. Ali und H. Ahmed, Appl. Phys. Lett. 67(7), 938 (1995); K. Nakazato, R. J. Blankie und H. Ahmed, J. Appl. Phys. 75(10), 5123 (1992); Y. Takahashi, M. Nagase, H. Namatsu, K. Kurihara, K. Iwadate, Y. Nakajima, S. Horiguchi, K. Murase und M. Tabe, IEDM 1994, S. 938; E. Leobandung, L. Guo und S. Y. Chou, IEDM 1995, S. 365; O. I. Micic, H. Sprague, Z. Lu und A. J. Nozik, Appl. Phys. Lett. 68(22), 3150 (1996) und D. V. Averin und K. K. Likharev in "Single Charging Tunneling", herausgegeben von H. Grabert und M. H. Devoret (Plenum, New York, 1992), S. 311.
  • Dies repräsentiert die einfachste Struktur, wie sie durch diskretes Tunneln zum Übertragen von Elektronen erforderlich ist. Obwohl auch Forschungsergebnisse existieren, die verifizieren, dass der zum Betreiben einer SET-Zelle erforderliche Coulombblockadeeffekt sogar dann vorhanden ist, wenn der Kanal mit einer zweidimensionalen, kontinuierlichen, leitenden Linie ausgebildet ist, entlang der Elektronen übertragen werden [M. A. Kastner, Rev. Mod. Phys. 64(3), 845 (1992) und R. A. Smith und H. Ahmed, J. Appl. Phys. 81(6), 2699 (1997)], besteht die sicherste Art des Induzierens diskreten Tunnelns von Elektronen selbstverständlich darin, Quantenpunkte in einem Isolator anzubringen.
  • Die andere Art betrifft SET-Strukturen, von denen jede wiederum eine der MOS-Struktur ähnliche Struktur aufweist, jedoch mit einem potentialungebundenen Punkt für einen Ladevorgang für Elektronen im Kanal, um einen durch den Kanal fließenden Strom zu verringern. Siehe hierzu: S. Tiwari, F. Rana, H. Hanafi, A. Hartstein, E. F. Crabbe und K. Chan, Appl., Phys. Lett. 68(10), 1377 (1994); K. Yano, T. Ishii, T. Hashimoto, T. Kobayashi, F. Murai und K. Seki, IEEE Trans. Electron Devices 41(9), 1628 (1994); und A. Nakajima T. Futatsugi, K. Kosemura, T. Fukano und N. Yokoyama, Appl. Phys. Lett. 70(13), 1742 (1997).
  • Diese Art einer SET-Struktur ist derjenigen eines EPROM ähnlich, der einen Umkehreffekt mittels heißer Ladungsträger nutzt. Eine derartige Verringerung des Stroms zeigt eine quantisierte Änderung durch einen Elektronladevorgang, wenn ein Coulombblockadeeffekt auftritt, gemäß dem in die Quantenpunkte geladene Elektronen ein weiteres Hineinladen von Elektronen vermeiden. Daher sollte die Ladeenergie für eine Zelle unter der. thermischen Energie der Zelle liegen, und der durch den Ladevorgang verursachte Spannungsabfall sollte ausreichend groß dafür sein, dass er zur Verwendung bei einer Speicherzelle erfasst werden kann, wofür die Größe eines Quantenpunkts im Bereich einiger weniger Nanometer liegen sollte.
  • Erstens wirkt die Speicherfunktion eines Quantenpunkt-Bauteils bisher nur bei extrem tiefen Temperaturen, da die Quantenpunkte aufgrund der Beschränkungen bei der EBL- und RIE-Technologie Beschränkungen hinsichtlich ihrer Größe unterliegen. Darüber hinaus ist es erkennbar, dass die Erzeugung von Quantenpunkten durch EBL und RIE, wie bisher verwendet, meistens nicht dazu geeignet ist, angemessenen Durchsatz zu erzielen und Integration auf einem großen Wafer auszuführen. Daher ist die Entwicklung eines Herstellprozesses für Quantenpunkte, der bei einem Wafer großer Abmessungen anwendbar ist und für angemessenen Durchsatz sorgen kann, wobei es sich um einen anderen Prozess als EBL und RIE handeln muss, absolut erforderlich, um SETs für integrierte Schaltungen der nächsten Generation verwenden zu können.
  • Zweitens sollte dann, wenn Quantenpunkte bei Lichtemissionsbauteilen verwendet werden, die Größe eines Quantenpunkts so einstellbar sein, dass Licht gewünschter Wellenlänge erhalten wird, was Quantenpunkte mit einer Größe im Bereich von einigen Nanometern erfordert, wie sie bisher nicht entwickelt wurden, wodurch ein solches Erzeugnis bisher nicht hergestellt werden konnte.
  • Die DE 43 09 542 C2 betrifft eine Halbleitereinrichtung mit einer verbesserten Verdrahtungsstruktur sowie ein Verfahren zur Herstellung dieser Halbleitereinrichtung. Hier wird zunächst auf einem Siliziumeinkristall ein Oxidfilm ausgebildet, in dem Gräben, die der gewünschten Verdrahtungsstruktur entsprechen, ausgebildet werden. Als nächstes wird dann eine leitende Schicht auf der gesamten resultierenden Oberfläche des Oxidfilms abgeschieden, woraufhin die leitende Schicht in einem Wärmebehandlungsprozess aufgeschmolzen wird, sodass sich das geschmolzene leitende Material in den Gräben zur Ausbildung der gewünschten Verdrahtungsstruktur sammelt.
  • Die Dicke des leitenden Films, der beispielsweise aus Aluminium, Kupfer oder Silber bestehen kann, ist dabei so gewählt, dass die auf der Oberfläche vorhandene Materialmenge ausreicht, um die Gräben der Verdrahtungsstruktur vollständig auszufüllen, ohne dass ein wesentlicher Überschuss zurück bleibt.
  • Die US 5,559,343 beschreibt eine Halbleitervorrichtung mit Metallausfällungen und ihre Herstellung und offenbart ein Herstellungsverfahren, in welchem ein Verbindungshalbleiter Laminat auf einem Halbleitersubstrat aufgewachsen wird. Das Laminat umfasst eine Schicht vom ersten Typ die sandwichartig zwischen einem Paar von Schichten eines zweiten Typs eingeschlossen ist, wobei die erste Schicht eine nichtstoichiometrische Zusammensetzung enthält. Um in der Schicht mit der nichtstoichiometrischen Zusammensetzung metallische Ausfällungen zu erhalten, wird diese bei einer genügend hohen Temperatur getempert.
  • Dabei wird eine Niedertemperatur-GaAs-Schicht, die überschüssiges Arsen jenseits der stoichiometrischen Zusammensetzung enthält auf einer Hochtemperatur-GaAs-Schicht ausgebildet. Weitere GaAs-Schichten werden dann sukzessive auf der Niedertemperatur-GaAs-Schicht hergestellt. Die Dicke der sandwichartig eingeschlossen GaAs-Schicht mit nichtstoichiometrischer Zusammensetzung beträgt dabei etwa 400 nm, also etwa das 80-fache der leitenden Schicht gemäß der Erfindung.
  • Die EP 0 881 691 A2 , die eine Quantenpunktvorrichtung betrifft, beschreibt ein Verfahren zum Herstellen von Quantenpunkten, bei dem in einer Pufferlösung Feritin dispergiert ist. Anschließend wird eine Membran auf der Oberfläche aufgebracht, an der sich das Feritin sammelt. Mit Hilfe eines Siliziumsubstrats, das etwa 0,5 mm dick ist, wird der zweidimensionale Feritinkristall aus dem Tank entnommen, woraufhin dieser in einer Inertgas-Atmosphäre wärmebehandelt wird, sodass Protein und die Membran verbrannt werden, wodurch Fe2O3 oder andere Eisenoxide über einen dünnen Film zweidimensional auf dem Siliziumkristall vorliegen.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen von Quantenpunkten in Halbleiterbauteilen zu schaffen, durch das gleichmäßige Quantenpunkte mit einer Größe von einigen Nanometern zur Anwendung als SET-Zelle oder als Lichtemissionszelle hergestellt werden können.
  • Diese Aufgabe wird durch das Verfahren nach Anspruch 1 gelöst. Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen beschrieben.
  • Zusätzliche Vorteile und andere Merkmale der Erfindung werden teilweise in der folgenden Beschreibung dargelegt, und teilweise werden sie dem Fachmann bei der Untersuchung des Folgenden oder beim Ausüben der Erfindung erkennbar. Die Aufgaben und Vorteile der Erfindung werden speziell durch die Maßnahmen erzielt, wie sie in den beigefüg ten Ansprüchen dargelegt sind.
    •
  • Die Erfindung wird aus der nachfolgenden detaillierten Beschreibung und den beigefügten Zeichnungen, die nur zur Veranschaulichung dienen und demgemäß für die Erfindung nicht beschränkend sind, vollständiger zu verstehen sein.
  • 1 ist ein schematisches Diagramm zum Veranschaulichen eines Verfahrens zum Herstellen von Quantenpunkten mittels Agglomeration an einer freien Oberfläche gemäß einem bevorzugten Ausführungsbeispiel der Erfindung;
  • 2 ist ein schematisches Diagramm zum Veranschaulichen eines Verfahrens zum Herstellen von Quantenpunkten mittels Agglomeration an einer Grenzfläche gemäß einem bevorzugten Ausführungsbeispiel der Erfindung;
  • 3 ist eine Schnittansicht zum Veranschaulichen eines Verfahrens zum Herstellen von Quantenpunkten gemäß einem ersten bevorzugten Ausführungsbeispiel der Erfindung;
  • 4A und 4B sind TEM-Photographien zu Schnitten einer SiO2-Si0,7Ge0,3/SiO2-Struktur, die in N2-Umgebung für 10 Min. bei 800°C bzw. 900°C getempert wurde;
  • 5 ist eine TEM-Photographie einer Draufsicht auf eine SiO2-Si0,7Ge0,3/SiO2-Struktur, die in N2-Umgebung für 10 Min. bei 800°C getempert wurde;
  • 6A und 6B veranschaulichen die Größenverteilung bzw. die Raumverteilung von Quantenpunkten in einer Si0,7Ge0,3-Probe, die bei 800°C für 10 Min. in N2-Umgebung getempert wurde;
  • 7 ist eine TEM-Photographie einer Draufsicht auf eine SiO2-Si0,7Ge0,3/SiO2-Struktur, die bei 800°C für 10 Min. im Vakuum (Druck < 10–6 hPa) getempert wurde;
  • 8 ist eine TEM-Photographie einer Draufsicht auf eine SiO2-Si0,7Ge0,3/SiO2-Struktur, die bei 800°C für 1 Std. im Vakuum (Druck < 10–6 hPa) getempert wurde;
  • 9A zeigt die Größenverteilung von Quantenpunkten in einer Si0,7Ge0,3-Probe, die bei 800°C für 10 Min. im Vakuum getempert wurde; und
  • 9B zeigt die räumliche Verteilung von Quantenpunkten in einer Si0,7Ge0,3-Probe, die bei 800°C für 10 Min. im Vakuum getempert wurde.
  • Hinsichtlich des erfindungsgemäßen Verfahrens zum Herstellen von Quantenpunkten existieren im Wesentlichen zwei Varianten, nämlich eine zum Herstellen von Quantenpunkten durch Agglomeration einer leitenden Schicht sowie eine zum Herstellen von Quantenpunkten mittels gleichzeitiger Agglomeration und selektiver Oxidation einer leitenden Schicht. Beim Verfahren zum Herstellen von Quantenpunkten mittels Agglomeration einer leitenden Schicht existiert der Fall, dass die agglomerierte, leitende Schicht auf einer freien Fläche vorliegt, und der Fall, dass die agglomerierte leitende Schicht an einer Grenzfläche vorliegt. 1 ist ein schematisches Diagramm zum Veranschaulichen eines Verfahrens zum Herstellen von Quantenpunkten mittels Agglomeration an einer freien Fläche gemäß einem bevorzugten Ausführungsbeispiel der Erfindung, während 2 Entsprechendes für die Herstellung von Quantenpunkten durch Agglomeration an einer Grenzfläche veranschaulicht.
  • Das Verfahren zum Herstellen von Quantenpunkten mittels Agglomeration an einer freien Oberfläche beginnt mit einem Schritt des Herstellens einer Isolierschicht 1 auf einem Substrat (das nicht dargestellt ist), vorzugsweise eines Isolierfilms wie eines Siliziumoxid(SiO2)films, in den Sauerstoff oder Wasserdampf eindiffundiert werden kann. Auf der Isolierschicht 1 wird eine leitende Schicht 2 hergestellt, die einer Temperung unterzogen wird, um sie zu agglomerieren. Die leitende Schicht 2 kann aus einer Legierung (Si1-XMetallX) aus Si und einem aus Si, Ge, Si1-X, GeX, Al, Au, Cu, Pt, Cr, Ru und Ta ausgewählten Material oder einer Legierung (Si1-XMetallX) von Ge und dem oben genannten Material oder einer Legierung der oben genannten Materialien hergestellt werden, wobei o < x < 1 gilt. Um eine Testprobe herzustellen, wird die Isolierschicht 1 aus einem SiO2-Film hergestellt, und als leitende Schicht 2 wird darauf Cu mit einer Dicke von ungefähr 5 nm abgeschieden und einem Temperungsvorgang bei 800°C in Stickstoffumgebung unterzogen, was zur Ausbildung von Quantenpunkten mit einer Größe von ungefähr 50 nm führt. Dieses Ergebnis kann dahingehend interpretiert werden, dass durch die leichte Oberflächendiffusion der Atome Quantenpunkte mit einer Größe erzeugt werden, die ungefähr 10 Mal größer als die Dicke des abgeschiedenen Films ist. Die so hergestellten Quantenpunkte können nicht als SET verwendet werden, da ihre Größe zu groß ist. Diesbezüglich wird erwartet, dass Grenzflächenagglomeration Quantenpunkte kleiner Größe liefert, da Bewegungen der Atome in der leitenden Schicht durch eine auf ihr ausgebildete Isolierschicht, wie eine SiO2-Schicht, begrenzt sind, wodurch sie nicht vergleichbar leicht agglomerieren. Es ist zu erwarten, dass die Größen und die räumliche Verteilung der Quantenpunkte vergleichsweise gleichmäßig werden, da die agglomerierende Schicht durch die oben und unten liegenden Isolierschichten eingegrenzt ist. Wie erläutert, beruht ein SET auf der Ausnutzung verschiedener quantenmechanischer Effekte, wie sie beim Laden von Elektronen in Quantenpunkte durch ein externes elektrisches Feld eine Rolle spielen, und die Übertragung von Elektronen im Nanometerbereich hängt von diskreten Energieniveaus ab. D. h., dass die Übertragung von Elektronen von Bauteilabmessungen abhängt, wie der Größe von Quantenpunkten, durch die ein Kanal oder ein Kondensator eines Bauteils hergestellt wird, als auch von den Energieeigenniveaus des Materials. Anders gesagt, sollte zum Induzieren eines diskreten Tunnelungsvorgangs von Elektronen nur durch ein externes elektrisches Feld, ohne dass ein Einfluss durch thermische Schwingungen bei Raumtemperatur existiert, die Elektronenladeenergie größer als die thermische Energie sein, wofür die Gesamtkondensatoren in einem Kondensatorarray einen Wert einiger weniger aF aufweisen sollten. Die Bauteilabmessung sollte im Nanometerbereich liegen, um diesen Bedingungen genügen zu können. Darüber hinaus treten, abweichend vom Fall mit Mikrometerabmessungen, quantenmechanische Effekte auf, wenn die Abmessungen in den Nanometerbereich gelangen, wofür sogenanntes Tunneln ein Beispiel ist. Resonantes Tunneln, das ein von Energieniveaus abhängiger Tunneleffekt ist, repräsentiert einen Effekt, wie er auftritt, wenn Materialabmessungen in den Nanometerbereich gelangen, in dem diskrete Energieniveaus eine Rolle spielen, wobei ein Elektron nur dann tunnelt, wenn ein Energieniveau eines bei einem Tunnelungsvorgang beteiligten Elektrons nicht in einer verbotenen Bandlücke liegt. Da der Fluss von Elektronen, wenn die Bauteilabmessungen in den Nanometerbereich gelangen, durch derartige quantenmechanische Effekte beherrscht wird, hängt die Funktion des Bauteils vom Material und der Größe der Quantenpunkte ab.
  • Die bisherige Erläuterung betrifft erkennbare elektrische Funktionen sowie Funktionen hinsichtlich quantenmechanischer Effekte vom Quantenpunktmaterial, und nun erfolgt eine Erläuterung zu Unterschieden, wenn das Quantenpunktmaterial durch einen Agglomerationsprozess geändert wird. Eine Agglomeration erfolgt durch Bewegung von Atomen, die erfolgt, um die Gesamtenergie des Systems, in dem sich die Atome befinden, zu erniedrigen. Faktoren, die derartige Atombewegungen bestimmen, sind die Größe der Antriebskraft gemäß thermodynamischen Gesichtspunkten sowie die Beweglichkeit der Atome gemäß kinetischen Gesichtspunkten. Daher ist es voraussehbar, dass die Größen- und Raumverteilung der Quantenpunkte abhängig vom Material der agglomerierten Schicht selbst dann variieren kann, wenn die Agglomeration unter denselben Bedingungen ausgeführt wird. Demgemäß ist ein Verfahren zum Ausbilden von Quantenpunkten für den Fall, dass die leitende Schicht an einer Grenzfläche vorhanden ist, gemäß einer zweiten Variante der Erfindung das Folgende, wie es durch 3 veranschaulicht ist.
  • Gemäß 3 wird eine erste Isolierschicht 1 auf einem Substrat (nicht dargestellt) hergestellt, vorzugsweise als Isolierschicht, z. B. aus SiO2, in die Sauerstoff oder Wasserdampf eindiffundiert werden kann. Auf der ersten Isolierschicht 1 wird eine leitende Schicht 2 hergestellt, und auf dieser wird wiederum eine zweite Isolierschicht 3 hergestellt. Diese zweite Isolierschicht 3 wird aus demselben Material wie die erste Isolierschicht 1 hergestellt. Als Material für die leitende Schicht 2 können verschiedene Materialien verwendet werden, um Grenzflächenagglomeration zu erzielen, z. B. verschiedene Metalle mit großer Grenzflächenenergie zur SiO2-Isolierschicht. Für metallische Materialien oder Halbleitermaterialien für die Quantenpunkte in einem SET kann keine Differenz hinsichtlich des Coulombblockadeeffekts existieren, jedoch kann eine Differenz hinsichtlich der Tunnelwahrscheinlichkeiten existieren. Außerdem ist zu erwarten, dass hinsichtlich verschiedener Materialien für Quantenpunkte verschiedene elektrische Eigenschaften existieren. Außerdem ist es sicher, da die Grenzflächenagglomeration von der Grenzflächenenergie und der Bewegungsgeschwindigkeit von Atomen abhängt, dass abhängig vom Material der Quantenpunkte Unterschiede hinsichtlich Grenzflächen-Agglomerationseffekten existieren. Zu Materialien mit hervorragender Grenzflächenstabilität zum Siliziumoxid der ersten Isolierschicht 1 und der zweiten Isolierschicht 3, die eine an der Grenzfläche beginnende Oxidation verzögern können, gehören für die leitende Schicht 2 die folgenden Materialien: eine Legierung (Si1-XMetallX) aus Silizium und einem aus Si, Ge, Si1-X, GeX, Al, Au, Cu, Pt, Cr, Ru und Ta ausgewählten Material oder eine Legierung (Ge1-XMetallX) aus Ge und dem oben genannten Material, oder einer Legierung (Metall1-XMetallX) aus den oben genannten Materialien, mit o < x < 1. Dann werden die leitende Schicht 2 und die erste und zweite Isolierschicht 1 und 2 getempert, um das Material in der leitenden Schicht 2 zu Quantenpunkten zu agglomerieren.
  • Nun wird ein Versuchsergebnis für ein Ausführungsbeispiel der Erfindung erläutert, bei dem Quantenpunkte durch Grenzflächenagglomeration in einer leitenden Schicht 2 aus Si0,7Ge0,3 zwischen einer ersten und zweiten Isolierschicht 1 und 3 aus SiO2 hergestellt wurden. Wie erläutert, ist zu erwarten, dass die Grenzflächenagglomeration vom Material der zu agglomerierenden Schicht abhängt, und um eine Anpassung an die übliche Herstellung von Bauteilen auf Si-Basis zu erzielen, wird die leitende Schicht aus SiO0,7Ge0,3 hergestellt, wobei es sich um mit 30 % Germanium versetztes Silizium handelt, um die Atombeweglichkeit zu verbessern, den Effekt selektiver Oxidation von Germanium beim Tempern zu nutzen und die quantenmechanische Funktion der Quantenpunkte zu ändern. Versuche sollten durchgeführt werden, während die Germaniumzusammensetzung variiert wird, um Änderungen sowohl hinsichtlich der Erzeugung von Quantenpunkten als auch hinsichtlich der elektrischen Funktion, wie resonanten Tunnelns, klarzustellen, wenn Germanium hinzugefügt wird. In dieser Beschreibung wird nur ein Versuchsergebnis für 30 Germanium erläutert. SiO2 (erste Isolierschicht 1) wird mit einer Dicke von 47 nm bei 425°C durch LPCVD auf einem einkristallinen Siliziumsubstrat abgeschieden, und darauf wird eine leitende Schicht 2 aus Si0,7Ge0,3 mit einer Dicke von 3 nm bei 375°C abgeschieden. Dann wird darauf eine CVD-SiO2-(zweite Isolierschicht 3)-Schicht mit einer Dicke von 13 nm bei 375°C abgeschieden. In diesem Fall kann ein ähnliches Versuchsergebnis erzielt werden, wenn das SiO2 mit einer Dicke von 44–55 nm bei 400–550°C durch LPCVD abgeschieden wird, die leitende Schicht darauf aus Si0,7Ge0,3 mit einer Dicke von 2–5 nm bei 300–450°C abgeschieden, und darauf wiederum die CVD-SiO2-Schicht mit einer Dicke von 10–15 nm bei 300–450°C abgeschieden wird.
  • Es ist zu erwarten, dass die Erzeugung von Quantenpunkten durch Agglomeration einer Si0,7Ge0,3-Schicht abhängig von den Temperungsbedingungen variiert, da es sich um einen Prozess handelt, der dafür sorgt, dass das gesamte System in einen Zustand mit niedrigerer Gesamtenergie übergeht, wobei der Temperungsvorgang die Gleichgewichtsenergie für das Gesamtsystem und die Bewegungsgeschwindigkeit der Atome bestimmt. Als Parameter für den Temperungsvorgang bestehen die Temperatur, die Umgebung und die Zeitperiode, wobei die letztere kein wichtiger Parameter sein kann, wenn die für die Agglomeration gewählte Zeitperiode sehr kurz ist. Wenn die Antriebskraft für die Agglomeration durch die Temperungstemperatur festgelegt und die Quantenpunkte durch Agglomeration gebildet sind, tritt keinerlei Änderung der Größe und der Verteilung der Quantenpunkte durch Bewegungen von Atomen innerhalb von Quantenpunkten auf. Wenn jedoch der Temperungsvorgang nicht im Vakuum, sondern bei Atmosphärendruck in einem Rohrofen mit Restsauerstoff und Wasserdampf ausgeführt wird, kann die Temperungszeitperiode ein wichtiger Parameter sein, da der Einfluss des im Ofen vorhandenen Restsauerstoffs und des Wasserdampfs von dieser Zeitperiode abhängt.
  • Versuchsbedingungen wurden unter Berücksichtigung der obigen Parameter wie folgt aufgestellt.
  • Tabelle 1
    Figure 00160001
  • Unter den obigen Temperungsbedingungen dient das Tempern in Vakuumumgebung dazu, eine Oxidation der Si0,7Ge0,3-Schicht dadurch zu verhindern, dass in ihr vorhandener Sauerstoff und Wasserdampf in die auf ihr abgeschiedene zweite Isolierschicht 3 (SiO2) diffundieren, während Tempern in N2-Umgebung dazu dient, dafür zu sorgen, dass selektive Oxidation der leitenden Schicht (Si0,7Ge0,3) mittels der kleinen Menge an Restsauerstoff und Wasserdampf erfolgt, wie sie im Rohrofen vorhanden sind und in die zweite Isolierschicht (SiO2) diffundieren, um Größeneffekte und Verteilungsänderungen der Quantenpunkte durch Ansammeln von Germanium und eine Änderung der Germaniumkonzentration im Si0,7Ge0,3 der Quantenpunkte zu erzielen.
  • Das Ergebnis eines Temperns bei Atmosphärendruck im Rohrofen in N2-Umgebung ist das Folgende: 4A und 4B sind TEM-Photographien von Querschnitten getemperter SiO2/Si0,7Ge0,3/SiO2-Strukturen in N2-Umgebung für 10 Min. bei 800°C bzw. 900°C. Aus 4A ist ersichtlich, dass kugelförmige Quantenpunkte mit einem Durchmesser von ungefähr 4,9 nm gebildet werden. Wenn die Größe und die Verteilung der Quantenpunkte betrachtet werden, ist erkennbar, dass das Volumen der gesamten Quantenpunkte im Vergleich mit dem Gesamtvolumen vor dem Tempern wesentlich verringert ist, was auf Teiloxidation durch Restsauerstoff im Ofen beruhen kann. Dies kann indirekt durch die Tatsache bewiesen werden, dass beim Tempern in Vakuumumgebung mehr Quantenpunkte erzeugt werden. Aus 4B ist erkennbar, dass die Si0,7Ge0,3-Schicht zwischen den SiO2-Schichten verschwunden ist. Es wird angenommen, dass im Ofen vorhandener Sauerstoff und Wasserdampf während des Temperns in die Si0,7Ge0,3-Schicht diffundieren und diese oxidieren, wenn das Tempern im Rohrofen bei Atmosphärendruck ausgeführt wird. Es zeigt sich beinahe kein Unterschied hinsichtlich der Agglomeration abhängig von der Temperungszeitperiode, was vermutlich auf einer sehr kurzen Agglomerationszeitperiode beruht. Demgemäß ergeben sich beim Tempern über 1 Std. und 10 Min. dieselben Ergebnisse. 5 zeigt eine TEM-Photographie einer Draufsicht einer getemperten SiO2-Si0,7Ge0,3/SiO2-Struktur in N2-Umgebung für 10 Min. bei 800°C, woraus erkennbar ist, dass Quantenpunkte mit einem mittleren Durchmesser von 4,9 nm mit einer mittleren Abweichung von 1,26 nm und vergleichweise gleichmäßiger räumlicher Verteilung erzeugt wurden. Die Größe und die räumliche Verteilung der Quantenpunkte sind in den 6A und 6B dargestellt.
  • Eine für 10 Min. bei 800°C in Vakuum, ohne jeden Einfluss von außen, getemperte SiO2-Si0,7Ge0,3/SiO2-Struktur wird mit dem obigen Fall verglichen, gemäß dem die Struktur in einer N2-Umgebung getempert wurde, woraus sich ergibt, dass die durch Tempern im Vakuum erhaltenen Quantenpunkte einen mittleren Durchmesser von 3,6 nm bei einer mittleren Abweichung von 1,33 nm aufweisen, was kleiner als im Fall des Temperns in N2-Umgebung ist. 7 ist eine TEM-Photographie einer Draufsicht einer bei 800°C für 10 Min. in Vakuum getemperten SiO2-Si0,7Ge0,3/SiO2-Struktur. Quantenpunkte, die durch Tempern für 1 Std. bzw. 10 Min. erhalten wurden, zeigen keine Unterschiede der mittleren Größen. 8 ist eine TEM-Photographie einer Draufsicht einer bei 800°C für 1 Std. in Vakuum getemperten SiO2-Si0,7Ge0,3/SiO2-Struktur, 9A zeigt die Größenverteilung der Quantenpunkte einer bei 800°C für 10 Min. in Vakuum getemperten Si0,7Ge0,3-Probe, und 9B zeigt die räumliche Verteilung der Quantenpunkte für diese Probe. Wie es aus 9B erkennbar ist, ist die mittlere Konzentration der durch Tempern im Vakuum erhaltene Quantenpunkte 146/(0,1 μm)2 was ungefähr 4 Mal höher als die mittlere Konzentration von Quantenpunkten ist, die in N2-Umgebung bei Atmosphärendruck im Rohrofen getempert wurden, für die der Wert 38/(0,1 μm)2 beträgt. Dieses Ergebnis zeigt, dass während des Temperns unter N2-Umgebung selektive Oxidation des Siliziums durch externen Sauerstoff oder Wasserdampf vorlag, was zu einem Verbrauch von Silizium führt, während im Fall des Temperns im Vakuum kein Verbrauch von Silizium durch externen Sauerstoff oder Wasserdampf auftrat.
  • Das erfindunsgemäße Verfahren zum Herstellen von Quantenpunkten zeigt die folgenden Vorteile:
    • – erstens können durch Grenzflächenagglomeration Si0,7Ge0,3-Quantenpunkte gleichmäßiger Größe im Bereich von 3–4 nm bei gleichmäßiger räumlicher Verteilung von 9,07/(0,1 μm)2 (Tempern im Vakuum) bzw. 3,56/(0,1 μm)2 (Tempern in N2-Umgebung) hinsichtlich der mittleren Abweichung erhalten werden;
    • – zweitens ermöglicht das Tempern im Vakuum die Herstellung von Quantenpunkten mit höherer Konzentration als dann, wenn ein Tempern in N2-Umgebung bei Atmosphärendruck in einem Rohrofen erfolgt [146/(0,1 μm)2 im Vakuum gegenüber 38/(0,1 μm)2 in N2-Umgebung], wobei eine kleinere mittlere Größe erreicht wird (3,6 nm im Vakuum gegenüber 4,9 nm in N2-Umgebung). Durch Ändern der Umgebung beim Tempern können die Größe und die Verteilung der Quantenpunkte unter Verwendung von selektiver Oxidation von Silizium in Si1-XGeX(0 < x < 1) eingestellt werden;
    • – drittens ermöglicht die Grenzflächenagglomeration, da es sich um ein Verfahren zum Herstellen von Quantenpunkten handelt, wie sie für die Anwendung bei einem SET oder einem optischen Bauteil wie einem Lichtemissionsbauteil geeignet sind, die Herstellung sehr kleiner und gleichmäßiger Quantenpunkte im Vergleich mit anderen bekannten Verfahren wie EBL, RIE und chemischer Synthetisierung.

Claims (10)

  1. Verfahren zum Herstellen von Quantenpunkten in einem Halbleiterbauteil, mit folgenden Schritten: – Herstellen einer ebenen Isolierschicht (1) auf einem Substrat, – Herstellen einer leitenden Schicht (2) mit einer Dicke von 2 nm bis 5 nm auf der ebenen Isolierschicht (1), – wobei die leitende Schicht (2) aus einer Legierung (Si1-xMetallx) von Si und einem aus Si, Ge, Si1-XGeX, Al, Au, Cu, Pt, Cr, Ru und Ta ausgewählten Material, oder einer Legierung (Ge1-xMetallx) von Ge und einem der genannten Materialien, oder einer Legierung (Metall1-xMetallx) der genannten Materialien mit 0 < x < 1 hergestellt wird, und – Ausbildung von Quantenpunkten durch Tempern der leitenden Schicht (2) auf der Isolierschicht (1), hervorgerufen durch eine Stoffagglomeration in der leitenden Schicht (2), die durch die Bewegung von Atomen zur Erniedrigung der Gesamtenergie des Systems, in dem sich die Atome befinden, herbeigeführt.
  2. Verfahren zum Herstellen von Quantenpunkten in einem Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Isolierschicht als Siliziumoxidfilm hergestellt wird.
  3. Verfahren zum Herstellen von Quantenpunkten in einem Halbleiterbauteil nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass vor der Ausbildung von Quantenpunkten durch Tempern der leitenden Schicht (2) eine zweite Isolierschicht (3) auf der leitenden Schicht (2) aufgebracht wird.
  4. Verfahren zum Herstellen von Quantenpunkten in einem Halbleiterbauteil nach Anspruch 3, dadurch gekennzeichnet, dass die erste und die zweite Isolierschicht (1, 3) als Siliziumoxidfilm hergestellt werden.
  5. Verfahren zum Herstellen von Quantenpunkten in einem Halbleiterbauteil nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass die erste Isolierschicht (1) als thermisch oxidierter Film und die zweite Isolierschicht (3) als CVD-Oxidationsfilm hergestellt wird.
  6. Verfahren zum Herstellen von Quantenpunkten in einem Halbleiterbauteil nach Anspruch 3 bis 5, dadurch gekennzeichnet, dass die erste Isolierschicht (1) mit einer Dicke von 44 nm bis 55 nm hergestellt wird, während die zweite Isolierschicht (3) mit einer Dicke von 10 nm bis 15 nm hergestellt wird.
  7. Verfahren zum Herstellen von Qantenpunkten in einem Halbleiterbauteil nach Anspruch 3 bis 6, dadurch gekennzeichnet, dass die erste Isolierschicht (1) als SiO2-Film bei 400 bis 550°C durch LPCVD abgeschieden wird, die leitende Schicht (2) als Si0,7Ge0,3-Film bei 300 bis 450°C hergestellt wird und die zweite Isolierschicht (3) als CVD-SiO2-Film bei 300 bis 450°C abgeschieden wird.
  8. Verfahren zum Herstellen von Qantenpunkten in einem Halbleiterbauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die leitende Schicht (2) aus Si0,7Ge0,3 hergestellt wird.
  9. Verfahren zum Herstellen von Qantenpunkten in einem Halbleiterbauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Tempern im Vakuum ausgeführt wird.
  10. Verfahren zum Herstellen von Qantenpunkten in einem Halbleiterbauteil nach Anspruch 1 bis 8, dadurch gekennzeichnet, dass das Tempern in N2-Umgebung ausgeführt wird.
DE19857060A 1997-12-16 1998-12-10 Verfahren zum Herstellen von Quantenpunkten in einem Halbleiterbauteil Expired - Fee Related DE19857060B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970069281A KR100268936B1 (ko) 1997-12-16 1997-12-16 반도체 소자의 양자점 형성 방법
KR69281/1997 1997-12-16

Publications (2)

Publication Number Publication Date
DE19857060A1 DE19857060A1 (de) 1999-06-24
DE19857060B4 true DE19857060B4 (de) 2006-08-03

Family

ID=19527457

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19857060A Expired - Fee Related DE19857060B4 (de) 1997-12-16 1998-12-10 Verfahren zum Herstellen von Quantenpunkten in einem Halbleiterbauteil

Country Status (5)

Country Link
US (2) US6194237B1 (de)
JP (1) JP3000360B2 (de)
KR (1) KR100268936B1 (de)
DE (1) DE19857060B4 (de)
GB (1) GB2332564B (de)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6489041B2 (en) * 1999-12-09 2002-12-03 Nippon Telegraph And Telephone Corporation Magnetic body formed by quantum dot array using non-magnetic semiconductor
DE10025264A1 (de) * 2000-05-22 2001-11-29 Max Planck Gesellschaft Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung
KR100347146B1 (ko) * 2000-08-31 2002-08-03 주식회사 하이닉스반도체 단전자점 메모리 소자의 양자점 제조방법 및 단전자메모리 소자 제조방법
US7026219B2 (en) 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
WO2002080244A2 (en) 2001-02-12 2002-10-10 Asm America, Inc. Improved process for deposition of semiconductor films
KR100462055B1 (ko) * 2001-04-03 2004-12-17 재단법인서울대학교산학협력재단 물질의 결정구조를 이용한 패턴 형성 방법 및 장치
JP5312718B2 (ja) * 2001-05-29 2013-10-09 ラピスセミコンダクタ株式会社 半導体装置の製造方法
KR100408743B1 (ko) * 2001-09-21 2003-12-11 삼성전자주식회사 양자점 형성 방법 및 이를 이용한 게이트 전극 형성 방법
US7589029B2 (en) * 2002-05-02 2009-09-15 Micron Technology, Inc. Atomic layer deposition and conversion
US7160577B2 (en) * 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US7005697B2 (en) * 2002-06-21 2006-02-28 Micron Technology, Inc. Method of forming a non-volatile electron storage memory and the resulting device
JP5005170B2 (ja) 2002-07-19 2012-08-22 エーエスエム アメリカ インコーポレイテッド 超高品質シリコン含有化合物層の形成方法
US7294582B2 (en) 2002-07-19 2007-11-13 Asm International, N.V. Low temperature silicon compound deposition
US7186630B2 (en) 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
US7084078B2 (en) * 2002-08-29 2006-08-01 Micron Technology, Inc. Atomic layer deposited lanthanide doped TiOx dielectric films
US7101813B2 (en) * 2002-12-04 2006-09-05 Micron Technology Inc. Atomic layer deposited Zr-Sn-Ti-O films
US6958302B2 (en) * 2002-12-04 2005-10-25 Micron Technology, Inc. Atomic layer deposited Zr-Sn-Ti-O films using TiI4
US20040155029A1 (en) * 2003-02-06 2004-08-12 Haag Ronald H. Preformed heating element and method of making
US7019261B2 (en) 2003-02-06 2006-03-28 Delphi Technologies, Inc. Apparatus and method for a steering wheel with a preformed heating element
DE10306076B4 (de) * 2003-02-08 2005-02-17 Hahn-Meitner-Institut Berlin Gmbh Quantenpunkt aus elektrisch leitendem Kohlenstoff, Verfahren zur Herstellung und Anwendung
JP2006520077A (ja) * 2003-03-11 2006-08-31 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 量子ドットを含むエレクトロルミネセントデバイス
US7074630B2 (en) * 2003-05-20 2006-07-11 United Microelectronics Corp. Method of forming light emitter layer
US7405002B2 (en) * 2004-08-04 2008-07-29 Agency For Science, Technology And Research Coated water-soluble nanoparticles comprising semiconductor core and silica coating
US7629270B2 (en) 2004-08-27 2009-12-08 Asm America, Inc. Remote plasma activated nitridation
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
US7966969B2 (en) 2004-09-22 2011-06-28 Asm International N.V. Deposition of TiN films in a batch reactor
US7534489B2 (en) * 2004-09-24 2009-05-19 Agency For Science, Technology And Research Coated composites of magnetic material and quantum dots
US7208133B2 (en) * 2004-11-22 2007-04-24 International Business Machines Corporation Method for the preparation of IV-VI semiconductor nanoparticles
KR100599357B1 (ko) * 2005-01-12 2006-07-12 한국과학기술연구원 양자점 구조를 가지는 반도체 소자의 제조 방법
US7662729B2 (en) * 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7572695B2 (en) * 2005-05-27 2009-08-11 Micron Technology, Inc. Hafnium titanium oxide films
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7575978B2 (en) * 2005-08-04 2009-08-18 Micron Technology, Inc. Method for making conductive nanoparticle charge storage element
US7745900B2 (en) * 2005-08-24 2010-06-29 Micron Technology, Inc. Method and apparatus providing refractive index structure for a device capturing or displaying images
US7410910B2 (en) 2005-08-31 2008-08-12 Micron Technology, Inc. Lanthanum aluminum oxynitride dielectric films
US7718518B2 (en) 2005-12-16 2010-05-18 Asm International N.V. Low temperature doped silicon layer formation
KR100750942B1 (ko) 2006-01-12 2007-08-22 한양대학교 산학협력단 귀금속 나노 입자의 형성 방법
US8835941B2 (en) * 2006-02-09 2014-09-16 Qd Vision, Inc. Displays including semiconductor nanocrystals and methods of making same
WO2007143197A2 (en) 2006-06-02 2007-12-13 Qd Vision, Inc. Light-emitting devices and displays with improved performance
US7691757B2 (en) 2006-06-22 2010-04-06 Asm International N.V. Deposition of complex nitride films
TWI338914B (en) * 2006-07-12 2011-03-11 Ind Tech Res Inst Metallic compound dots dielectric piece and method of fabricating the same
WO2008085210A2 (en) * 2006-09-12 2008-07-17 Qd Vision, Inc. Electroluminescent display useful for displaying a predetermined pattern
KR100817853B1 (ko) * 2006-09-25 2008-03-31 재단법인서울대학교산학협력재단 점진적 농도구배 껍질 구조를 갖는 양자점 및 이의 제조방법
WO2008063657A2 (en) * 2006-11-21 2008-05-29 Qd Vision, Inc. Light emitting devices and displays with improved performance
US7763511B2 (en) * 2006-12-29 2010-07-27 Intel Corporation Dielectric barrier for nanocrystals
US8367506B2 (en) 2007-06-04 2013-02-05 Micron Technology, Inc. High-k dielectrics with gold nano-particles
EP2056350A1 (de) * 2007-11-01 2009-05-06 Interuniversitair Microelektronica Centrum Herstellungsverfahren für Quantenpunkte
US9525148B2 (en) 2008-04-03 2016-12-20 Qd Vision, Inc. Device including quantum dots
CN102047098B (zh) 2008-04-03 2016-05-04 Qd视光有限公司 包括量子点的发光器件
US7833906B2 (en) 2008-12-11 2010-11-16 Asm International N.V. Titanium silicon nitride deposition
WO2010088726A1 (en) * 2009-02-04 2010-08-12 University Of South Australia Fabrication of nanoparticles on solid surfaces
US8771570B1 (en) * 2009-05-29 2014-07-08 Nanotron, Inc. Method for producing quantum dots
US8530883B2 (en) 2010-03-11 2013-09-10 Light-Based Technologies Incorporated Manufacture of quantum dot-enabled solid-state light emitters
CN101931017A (zh) * 2010-08-24 2010-12-29 江苏绿洲新能源有限公司 具有中间能带的太阳能电池及量子点结构吸收层的生成方法
CN102694073B (zh) * 2012-06-08 2015-07-01 上海师范大学 一种纳米晶/量子点敏化晶硅电池片的化学气相沉积制备方法
US9397112B1 (en) * 2015-02-06 2016-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. L-shaped capacitor in thin film storage technology
US10319675B2 (en) * 2016-01-13 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor embedded with nanocrystals

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559343A (en) * 1994-02-15 1996-09-24 Fujitsu Limited Semiconductor device with metallic precipitate and its manufacture
US5616515A (en) * 1994-08-04 1997-04-01 Texas Instruments Incorporated Silicon oxide germanium resonant tunneling
US5670790A (en) * 1995-09-21 1997-09-23 Kabushikik Kaisha Toshiba Electronic device
DE4309542C2 (de) * 1992-03-24 1997-10-02 Toshiba Kawasaki Kk Halbleitereinrichtung mit einer verbesserten Verdrahtungsstruktur und Verfahren zur Herstellung dieser Halbleitereinrichtung
EP0881691A2 (de) * 1997-05-30 1998-12-02 Matsushita Electric Industrial Co., Ltd. Anordnung mit Quanten-Schachteln

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2554433B2 (ja) * 1992-12-24 1996-11-13 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体装置およびその製造方法
US5293050A (en) * 1993-03-25 1994-03-08 International Business Machines Corporation Semiconductor quantum dot light emitting/detecting devices
US5936258A (en) * 1995-04-28 1999-08-10 Fujitsu Limited Optical semiconductor memory device and read/write method therefor
JPH0945617A (ja) * 1995-08-02 1997-02-14 Hitachi Ltd 量子細線構造の形成方法および半導体装置
JPH09312378A (ja) * 1996-03-19 1997-12-02 Fujitsu Ltd 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4309542C2 (de) * 1992-03-24 1997-10-02 Toshiba Kawasaki Kk Halbleitereinrichtung mit einer verbesserten Verdrahtungsstruktur und Verfahren zur Herstellung dieser Halbleitereinrichtung
US5559343A (en) * 1994-02-15 1996-09-24 Fujitsu Limited Semiconductor device with metallic precipitate and its manufacture
US5616515A (en) * 1994-08-04 1997-04-01 Texas Instruments Incorporated Silicon oxide germanium resonant tunneling
US5670790A (en) * 1995-09-21 1997-09-23 Kabushikik Kaisha Toshiba Electronic device
EP0881691A2 (de) * 1997-05-30 1998-12-02 Matsushita Electric Industrial Co., Ltd. Anordnung mit Quanten-Schachteln

Also Published As

Publication number Publication date
KR19990050209A (ko) 1999-07-05
KR100268936B1 (ko) 2000-10-16
US20010000336A1 (en) 2001-04-19
JPH11238869A (ja) 1999-08-31
GB2332564A (en) 1999-06-23
US6424004B2 (en) 2002-07-23
DE19857060A1 (de) 1999-06-24
GB2332564B (en) 2000-04-05
GB9824541D0 (en) 1999-01-06
JP3000360B2 (ja) 2000-01-17
US6194237B1 (en) 2001-02-27

Similar Documents

Publication Publication Date Title
DE19857060B4 (de) Verfahren zum Herstellen von Quantenpunkten in einem Halbleiterbauteil
DE19929926B4 (de) Verfahren zur Herstellung eines Speichers mit Mehrpegel-Quantenpunktstruktur
EP1604390B1 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE69232749T2 (de) Verfahren zur Herstellung von defektfreiem Silizium auf einem isolierenden Substrat
DE112011100532B4 (de) Erzeugung von Nanodraht-Feldeffekttransistoren mit mehreren Durchmessern und Wafer mit fehlausgerichteten Nanodrahtkanälen
DE102008009365B4 (de) Verfahren zur Herstellung einer elektronischen Vorrichtung mit nichtflüchtigem Speicher unter Verwendung von Nanodraht als Ladungskanal und Nanoteilchen als Ladungsfalle
DE19610907B4 (de) Ferroelektrisches Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung
DE3888883T2 (de) Verfahren zur Herstellung einer vergrabenen isolierenden Schicht in einem Halbleitersubstrat durch Ionenimplantation und Halbleiterstruktur mit einer solchen Schicht.
DE4229574C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE112013005629B4 (de) Epitaxialfilm auf Nanostruktur
DE60031155T2 (de) Ono-abscheidung für 2-bit eeprom-bauelemente
DE112011103806B4 (de) Verfahren zum Bilden von spannungsbelasteten Nanodrahteinheiten
DE3219441C2 (de)
DE69333078T2 (de) Halbleiterwafer mit geringer Oberflächenrauhigkeit und Halbleiterbauelement
DE10318283A1 (de) Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
DE112004002307T5 (de) Transistor mit Silizium- und Kohlenstoffschicht in dem Kanalbereich
DE10131249A1 (de) Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
DE10137369A1 (de) Halbleitersubstrat, Feldeffekt-Transistor, Verfahren zur Bildung einer SiGe-Schicht und Verfahren zur Bildung einer gespannten Si-Schicht unter Verwendung derselben, und Verfahren zur Herstellung eines Feldeffekt-Transistors
DE10025264A1 (de) Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung
WO2000021118A2 (de) Verfahren zur herstellung eines vertikalen mosfets
DE69231777T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE3940674C2 (de)
DE4313042C2 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
WO2003092058A2 (de) Verfahren zur herstellung einer oder mehrerer einkri­stalliner schichten mit jeweils unterschiedlicher gitterstruktur in einer ebene einer schichtenfolge
DE10240449B4 (de) Verfahren zur Herstellung einer dielektrischen Schicht mit geringem Leckstrom, wobei eine erhöhte kapazitive Kopplung erzeugt wird

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140701