DE19843432C1

DE19843432C1 - Verfahren zur Ermittlung der Treiberfähigkeit einer Treiberschaltung einer integrierten Schaltung

Info

Publication number: DE19843432C1
Application number: DE19843432A
Authority: DE
Inventors: Helmut Schneider; Florian Schamberger
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1998-09-22
Filing date: 1998-09-22
Publication date: 2000-05-11
Anticipated expiration: 2018-09-23
Also published as: US6320368B1

Abstract

Das Verfahren sieht vor, daß bei deaktivierter Treiberschaltung (DRV) eine erste Kapazität (C1) am Ausgang (OUT) der Treiberschaltung auf ein erstes Potential (Masse) gebracht wird. Die Treiberschaltung (DRV) wird zu einem ersten Zeitpunkt (t1) aktiviert, so daß zwischen ihrem Ausgang (OUT) und der ersten Kapazität (C1) ein Strom fließt. Der Stromfluß zwischen dem Ausgang (OUT) der Treiberschaltung (DRV) und der ersten Kapazität (C1) wird zu einem zweiten Zeitpunkt (t2) unterbrochen und anschließend wird das Potential (B; D) an der ersten Kapazität (C1) als Maß für die Treiberfähigkeit der Treiberschaltung (DRV) ermittelt.

Description

Die Erfindung betrifft ein Verfahren zur Ermittlung der Trei berfähigkeit einer Treiberschaltung einer integrierten Schal tung.

Unter Treiberfähigkeit wird dabei im folgenden die Fähigkeit des Treibers verstanden, innerhalb einer bestimmten Zeitspan ne einen bestimmten Strom zu liefern. Eine Möglichkeit zur Ermittlung der Treiberfähigkeit einer Treiberschaltung ist das Messen des von ihr getriebenen Stromes mittels einer Strommeßeinrichtung. Strommeßeinrichtungen erfordern jedoch einen relativ hohen Hardware-Aufwand.

In der US 5,185,538 A ist eine Ausgangsschaltung einer inte grierten Schaltung beschrieben, bei der die Treiberfähigkeit des Ausgangstreibers steuerbar ist. Mittels dieser Schaltung soll errreicht werden, daß die Treiberfähigkeit des Ausgang streibers an die nachfolgend angeschlossene Last optimal an gepaßt wird.

In der DE 693 00 009 T2 ist eine Schaltung zur Feststellung des Überschreitens des Niveaus einer Eingangsspannung be schrieben. Dort wird mittels Schaltern zunächst die Eingangs spannung an eine erste Kapazität angelegt und danach die dort vorhandene Ladung auf zwei Kondensatoren aufgeteilt.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Ermittlung der Treiberfähigkeit einer Treiberschaltung einer integrierten Schaltung anzugeben, daß mit geringerem Hard ware-Aufwand realisierbar ist.

Diese Aufgabe wird mit einem Verfahren gemäß Patentanspruch 1 gelöst. Vorteilhafte Aus- und Weiterbildungen der Erfindung sind Gegenstand abhängiger Ansprüche.

Das erfindungsgemäße Verfahren sieht vor, daß bei deaktivier ter Treiberschaltung eine erste Kapazität am Ausgang der Treiberschaltung auf ein erstes Potential gebracht wird, daß die Treiberschaltung zu einem ersten Zeitpunkt aktiviert wird, so daß zwischen ihrem Ausgang und der ersten Kapazität ein Strom fließt, daß der Stromfluß zwischen dem Ausgang der Treiberschaltung und der ersten Kapazität zu einem zweiten Zeitpunkt unterbrochen wird und daß anschließend das Potenti al an der ersten Kapazität als Maß für die Treiberfähigkeit der Treiberschaltung ermittelt wird.

An Stelle der direkten Messung des von der Treiberschaltung zwischen dem ersten und dem zweiten Zeitpunkt geflossenen Stromes wird bei der Erfindung also das Potential an der er sten Kapazität ermittelt. Da dieses vor dem ersten Zeitpunkt auf das bekannte, erste Potential gebracht wurde, ist die Differenz der Potentiale an der ersten Kapazität nach dem zweiten und vor dem ersten Zeitpunkt proportional zur geflos senen Ladung und damit zum geflossenen Strom. Dies ergibt sich aus der Gleichung Q = C . U bei konstant vorausgesetzter Kapazität sowie aus

Dabei ist die La dungsänderung dQ proportional zum geflossenen Strom. Da die erste Kapazität als bekannt vorausgesetzt wird und der Zeit raum zwischen dem ersten und dem zweiten Zeitpunkt ebenfalls bekannt ist, läßt sich daher durch Ermittlung des Potentials an der ersten Kapazität nach dem zweiten Zeitpunkt die Trei berfähigkeit der Treiberschaltung ermitteln.

Nach einer Weiterbildung der Erfindung wird das Potential der ersten Kapazität mittels einer mit ihr verbundenen Bewer tungseinheit der integrierten Schaltung ermittelt. Das bedeu tet, daß die Ermittlung der Treiberfähigkeit durch auf der integrierten Schaltung befindliche Komponenten durchgeführt wird, so daß hierfür keine externe Testvorrichtung benötigt wird. Die interne Bewertungseinheit der integrierten Schal tung kann anschließend beispielsweise ein entsprechendes Er gebnissignal nach außerhalb der integrierten Schaltung lie fern, welches angibt, ob die ermittelte Treiberfähigkeit ei nen zuvor festgelegten Grenzwert über-/oder unterschreitet.

Nach einer Weiterbildung weist die Treiberschaltung ein er stes Schaltelement auf, das in einem mit ihr am Ausgang ver bundenen Hauptstrompfad der Treiberschaltung angeordnet ist und das eine erste, relativ lange Schaltzeit hat, und der Ausgang der Treiberschaltung ist über ein zweites Schaltele ment mit der ersten Kapazität verbunden, das eine zweite, im Vergleich zur ersten Schaltzeit relativ kurze Schaltzeit hat.

Dabei wird das zweite Schaltelement spätestens zum ersten Zeitpunkt leitend geschaltet und genau zum zweiten Zeitpunkt gesperrt, so daß der Stromfluß zwischen dem Ausgang der Trei berschaltung und der ersten Kapazität unterbrochen wird. Da bei wird hier unter "Schaltzeit" die Zeit verstanden, inner halb derer das Schaltelement durch ein entsprechendes Steuer signal ausgehend vom leitenden Zustand vollständig gesperrt wird.

Da das erste Schaltelement im Hauptstrompfad der Treiber schaltung angeordnet ist, beeinflußt sein langsames Schalt verhalten maßgeblich das Schaltverhalten der Treiberschal tung. Durch die Verwendung des vergleichsweise schnell schal tenden zweiten Schaltelementes wird erreicht, daß der Strom fluß zwischen dem Ausgang der Treiberschaltung und der ersten Kapazität durch Sperren des zweiten Schaltelementes zum zwei ten Zeitpunkt relativ schnell unterbrochen wird. Würde man dagegen den Stromfluß durch Sperren des ersten Schaltelemen tes unterbrechen wollen, ergäbe sich aufgrund seines langsa men Schaltverhaltens erst ein demgegenüber verzögertes Sper ren des ersten Schaltelementes, nachdem ein entsprechendes Steuersignal einen deaktivierenden Pegel angenommen hat. Das erste und das zweite Schaltelement können beispielsweise Transistoren sein, an deren Steueranschlüsse entsprechende Steuersignale anlegbar sind. Ein Transistor mit einer relativ langen Schaltzeit ergibt sich, wenn das Weiten- zu Längenver hältnis seines Hauptstrompfades einen großen Wert annimmt. Umgekehrt ergibt sich eine relativ kurze Schaltzeit, wenn das Weiten- zu Längenverhältnis eines Transistors einen relativ kleinen Wert annimmt. Durch den Einsatz des zweiten Schalte lementes wird erreicht, daß der Stromfluß zwischen dem Aus gang der Treiberschaltung und der ersten Kapazität bereits unterbrochen werden kann, wenn das erste Schaltelement und damit die Treiberschaltung noch einen Strom treibt.

Nach einer Weiterbildung ist die erste Kapazität über ein drittes Schaltelement mit einer zweiten Kapazität verbunden.

Das dritte Schaltelement wird spätestens zum ersten Zeitpunkt gesperrt und zu einem dritten Zeitpunkt, der nach dem zweiten Zeitpunkt liegt, leitend geschaltet und das Potential der er sten Kapazität wird ein erstes Mal vor dem dritten Zeitpunkt und ein zweites Mal nach dem dritten Zeitpunkt als Maß für die Treiberfähigkeit der Treiberschaltung ermittelt.

Auf diese Weise kann sowohl vor als auch nach dem dritten Zeitpunkt festgestellt werden, ob das Potential an der ersten Kapazität einen vorgegebenen Grenzwert über- beziehungsweise unterschreitet. Da nach dem dritten Zeitpunkt die zweite Ka pazität parallel zur ersten Kapazität angeordnet ist, ergibt sich ein kapazitiver Spannungsteiler, wodurch Ladung von der ersten Kapazität zur zweiten Kapazität beziehungsweise umge kehrt fließt. Dadurch ändert sich das Potential der ersten Kapazität und es kann festgestellt werden, ob es auch an schließend noch diesseits oder jenseits des vorbestimmten Grenzwertes liegt. Mit weiteren entsprechenden Schaltelemen ten können zu späteren Zeitpunkten weitere Kapazitäten der ersten und der zweiten Kapazität parallel geschaltet werden. Nach dem Zuschalten jeder weiteren Kapazität kann dann erneut das Potential an der ersten Kapazität ermittelt werden und ein Vergleich mit dem festgelegten Grenzwert erfolgen. Auf die beschriebene Weise ist es möglich, die Treiberfähigkeit der Treiberschaltung relativ genau zu bestimmen, obwohl für den jeweiligen Vergleich des Potentials der ersten Kapazität mit einem vorgebenen Grenzwert lediglich eine einzige Bewer tungseinheit beziehungsweise Vergleichsschaltung mit einem einzigen festeingestellten Referenzwert benötigt wird.

Nach einer Weiterbildung wird zwischen dem ersten und dem zweiten Zeitpunkt eine mit dem Ausgang der Treiberschaltung verbundene Last aktiviert, so daß die durch den von der Trei berschaltung getriebenen Strom bedingte Änderung des Potenti als an der ersten Kapazität verlangsamt wird. Die Last kann dabei beispielsweise durch einen Transistor gebildet sein, über den im aktivierten Zustand ein Strom bekannter Stärke fließt. Die zusätzliche Last bewirkt, daß der von der Trei berschaltung gelieferte Strom geteilt wird. Ein Teil des Stroms fließt über die Last, während nur der andere Teilstrom zum Laden der ersten Kapazität dient. Somit kann die Zeit verlängert werden, die benötigt wird, um die erste Kapazität zu laden. Hierdurch kann der Zeitraum zwischen dem ersten und dem zweiten Zeitpunkt, zu dem die Ermittlung des Potentials an der ersten Kapazität durchgeführt wird, länger gewählt werden, als wenn die zusätzliche Last nicht vorhanden wäre, ohne daß die erste Kapazität bereits vor dem zweiten Zeit punkt vollständig geladen ist.

Grundsätzlich ist es für die Durchführung des erfindungsgemä ßen Verfahrens günstig, wenn die erste Kapazität noch nicht vor dem zweiten Zeitpunkt vollständig geladen ist. Dies ist deshalb wichtig, weil nach dem vollständigen Laden der ersten Kapazität keine zusätzliche Ladung mehr aufgenommen werden kann, und daher kein Stromfluß zwischen dem Ausgang der Trei berschaltung und ihr möglich ist. Somit kann bei bereits vollständig geladener erster Kapazität keine Ermittlung der Treiberfähigkeit der Treiberschaltung durchgeführt werden.

Obwohl sich die vorstehenden Erläuterungen auf den Fall be ziehen, daß die Treiberschaltung einen positiven Strom zum Laden der ersten Kapazität treibt, ist die Erfindung selbst verständlich auch auf Treiberschaltungen anwendbar, die einen negativen Strom treiben, durch den die erste Kapazität zwi schen dem ersten und dem zweiten Zeitpunkt entladen wird.

Die Erfindung wird im folgenden anhand der Figuren näher er läutert.

Fig. 1 zeigt ein erstes Ausführungsbeispiel der Erfindung,

Fig. 2 zeigt ein zweites Ausführungsbeispiel der Erfindung,

Fig. 3 zeigt ein Zeitdiagramm mit Signalverläufen zum Aus führungsbeispiel nach Fig. 2 und

Fig. 4 zeigt Signalverläufe zum Ausführungsbeispiel aus Fig. 1.

Fig. 1 zeigt einen Ausschnitt einer integrierten Schaltung, die zwischen einem positiven Versorgungspotential VCC und ei nem Schaltungsknoten B eine Treiberschaltung DRV mit einem Ausgang OUT aufweist. Die Treiberschaltung DRV ist durch ei nen Treibertransistor T vom p-Kanal-Typ gebildet. Sein Steu ereingang ist mit einem Steuersignal A verbunden. Der Schal tungsknoten B ist über einen n-Kanal-Transistor N mit Masse verbunden, dessen Steueranschluß mit einem Steuersignal S verbunden ist. Der Schaltungsknoten B ist außerdem über eine erste Kapazität C1 mit Masse verbunden. Die erste Kapazität C1 kann entweder durch einen schaltungsmäßig vorgesehenen Kondensator gebildet sein oder durch eine parasitäre Kapazi tät der mit dem Ausgang OUT der Treiberschaltung DRV verbun denen Leitungen. Weiterhin ist der Schaltungsknoten B über einen Inverter INV mit einem externen Anschluß 10 der inte grierten Schaltung verbunden. Der Inverter INV ist eine Be wertereinheit der integrierten Schaltung.

Fig. 4 zeigt Signalverläufe während der Durchführung des er findungsgemäßen Verfahrens zur Ermittlung der Treiberfähig keit der Treiberschaltung DRV beziehungsweise ihres Treiber transistors T. Zunächst sind der Treibertransistor T und der n-Kanal-Transistor N gesperrt. Zu einem Zeitpunkt t_N weist das Steuersignal S des n-Kanal-Transistors N eine positive Flanke auf, wodurch dieser Transistor leitend geschaltet wird. Daraufhin entlädt sich der Schaltungsknoten B bezie hungsweise die mit ihm verbundene erste Kapazität C1 von ei nem hohen Pegel auf einen niedrigen Pegel. Zu einem Zeitpunkt t_I wird eine Schaltschwelle des Inverters INV unterschritten, wodurch am externen Anschluß 10 ein Pegelwechsel vom niedri gen auf den hohen Pegel erfolgt. Zu einem Zeitpunkt t'_N weist das Steuersignal S eine negative Flanke auf, wodurch der mit ihm verbundene n-Kanal-Transistor N wieder gesperrt wird. Zu einem ersten Zeitpunkt t1 weist das Steuersignal A des Trei bertransistors T eine negative Flanke auf, wodurch dieser leitend geschaltet wird. Der Treibertransistor T treibt dar aufhin einen Strom über seinen Ausgang OUT, der die erste Ka pazität C1 auflädt. Daher steigt das Potential am Schaltungs knoten B wie in Fig. 4 gezeigt an. Zu einem zweiten Zeit punkt t2 weist das Steuersignal A eine positive Flanke auf, wodurch der Treibertransistor T wieder gesperrt wird. Zu die sem Zeitpunkt ist die erste Kapazität C1 bereits nahezu auf den Wert des Versorgungspotentials VCC aufgeladen. Schon vor dem zweiten Zeitpunkt t2 wurde zu einem Zeitpunkt t'_I eine Schaltschwelle des Inverters INV überschritten, wodurch am externen Anschluß 10 der integrierten Schaltung wiederum ein Pegelwechsel vom hohen Pegel zum niedrigen Pegel auftritt.

Am externen Anschluß 10 ist somit von außerhalb der inte grierten Schaltung erkennbar, ob das Potential am Schaltungs knoten B innerhalb des Zeitraums zwischen dem ersten Zeit punkt t1 und dem Zeitpunkt t2 über die Schaltschwelle des In verters INV angestiegen ist. Wäre diese Schaltschwelle, die gewissermaßen einem Grenzwert entspricht, während dieses Zeitraums nicht überschritten worden, stünde fest, daß der Treibertransistor T nicht die gewünschte Treiberfähigkeit aufweist. Dabei wurde vorausgesetzt, daß die Schaltschwelle des Inverters INV, der Wert der ersten Kapazität C1 und die Länge des Zeitraums zwischen den beiden Zeitpunkten t1 und t2 bekannt sind.

Bei einem anderen Ausführungsbeispiel der Erfindung wird der n-Kanal-Transistor N aus Fig. 1 nicht zum Zeitpunkt t'_N über sein Steuersignal S gesperrt. Das Steuersignal S behält viel mehr bis zum zweiten Zeitpunkt t2 den positiven Pegel bei. Dies wurde in Fig. 4 gestrichelt eingezeichnet. Dabei ist der n-Kanal-Transistor N so klein dimensioniert, daß er im Vergleich zum Treibertransistor T im leitenden Zustand einen vergleichsweise kleineren Strom leitet. Da seine Gate-Source- Spannung konstant gehalten wird, bildet der n-Kanal- Transistor N eine konstante Last, die der ersten Kapazität C1 parallel geschaltet ist. Auf diese Weise kann erreicht wer den, daß der Anstieg des Potentials am Schaltungsknoten B zwischen dem ersten Zeitpunkt t1 und dem zweiten Zeitpunkt t2 verlangsamt wird. Statt den n-Kanal-Transistor N kleiner als den Treibertransistor T zu dimensionieren, kann er auch in etwa die gleiche Dimensionierung aufweisen. Um ihn dann als konstante Last während der Ermittlung der Treiberfähigkeit einzusetzen, ist es dann erforderlich, ihn über sein Steuer signal S nur leicht leitend zu schalten, so daß ein nur ge ringer Laststrom fließt. Bei gleicher Dimensionierung des Treibertransistors T und des n-Kanal-Transistors N können beide beispielsweise Teil eines gemeinsamen Ausgangstreibers der integrierten Schaltung sein. Dann ist zur Realisierung des konstanten Laststroms kein zusätzliches Bauteil erforder lich, das im Normalbetrieb der integrierten Schaltung nicht benötigt wird. Außerdem kann dann der n-Kanal-Transistor N auf äquivalente Weise auf seine Treiberfähigkeit geprüft wer den, indem der Treibertransistor als p-Kanal-Transistor dann als seine konstante Last verwendet wird. Somit kann in zwei aufeinanderfolgenden Schritten zunächst die Treiberfähigkeit des p-Kanal-Transistors T und anschließend die Treiberfähig keit des n-Kanal-Transistors N einer derartigen Treiberschal tung überprüft werden.

Fig. 2 zeigt eine Abwandlung der integrierten Schaltung aus Fig. 1. Zwischen dem positiven Versorgungspotential VCC und einem Schaltungsknoten B ist wiederum die Treiberschaltung DRV mit ihrem Treibertransistor T angeordnet. Der Schaltungs knoten B ist wiederum über den n-Kanal-Transistor N mit Masse verbunden. Außerdem ist er über eine Kapazität Cx mit Masse verbunden. Er ist ferner über einen ersten p-Kanal-Transistor P1 mit einem Schaltungsknoten D verbunden. Der Schaltungskno ten D ist über eine erste Kapazität C1 mit Masse und über ei nen zweiten p-Kanal-Transistor P2 mit einem Schaltungsknoten E verbunden. Der Schaltungsknoten E ist über eine zweite Ka pazität C2 mit Masse und über einen dritten p-Kanal- Transistor P3 mit einem Schaltungsknoten F verbunden, der über eine dritte Kapazität C3 mit Masse verbunden ist. Der Schaltungsknoten D ist außerdem mit einem Eingang eines Kom parators COMP verbunden, der auch mit einem Referenzpotential V_ref verbunden ist. Der Komparator COMP vergleicht das Poten tial am Schaltungsknoten D mit dem Referenzpotential V_ref und gibt ein entsprechendes Ergebnissignal Z nach außerhalb der integrierten Schaltung aus.

Fig. 3 zeigt verschiedene Signalverläufe zur Schaltung aus Fig. 2. In Fig. 3 ist nicht dargestellt, daß alle Kapazitä ten Cx, C1, C2, C3 vor einem ersten Zeitpunkt t1 auf Massepo tential entladen werden. Dies geschieht durch gleichzeitiges Leitendschalten des n-Kanal-Transistors N, des ersten p- Kanal-Transistor P1, des zweiten p-Kanal-Transistors P2 und des dritten p-Kanal-Transistors P3. Vor dem ersten Zeitpunkt t1 sind alle Transistoren zunächst gesperrt. Zum ersten Zeit punkt t1 wird sowohl der Treibertransistor T über sein Steu ersignal A als auch der erste p-Kanal-Transistor P1 über ein Steuersignal C leitend geschaltet. Der Schaltungsknoten B ist nun mit dem Schaltungsknoten D verbunden, und daher steigt das Potential dieser beiden Knoten in gleicher Weise an. Der Potentialanstieg ist durch einen vom Treibertransistor T ge triebenen Strom bedingt, der die Parallelschaltung der Kapa zität Cx und der ersten Kapazität C1 auflädt. Zu einem zwei ten Zeitpunkt t2 weisen die Steuersignale A, C des Treiber transistors und des ersten p-Kanal-Transistors P1 eine posi tive Flanke auf. Dies bewirkt ein Sperren der beiden Transi storen. Allerdings ist der erste p-Kanal-Transistor P1 so di mensioniert, daß er eine viel kürzere Schaltzeit aufweist als der Treibertransistor T. Eine kurze Schaltzeit ergibt sich durch die Wahl eines kleinen Weiten- zu Längenverhältnisses des Hauptstrompfades eines MOS-Transistors. Umgekehrt ergibt sich eine lange Schaltzeit durch die Wahl eines großen Wei ten- zu Längenverhältnisses. Aufgrund der kürzeren Schaltzeit des ersten p-Kanal-Transistors P1 ist der Ladevorgang der er sten Kapazität C1 früher unterbrochen, als der Ladevorgang der Kapazität Cx, da der Treibertransistor T noch einen Strom treibt, wenn der erste p-Kanal-Transistor P1 bereits voll ständig gesperrt ist.

In Fig. 3 ist auch der Verlauf des Ausgangssignals Z des Komparators COMP aus Fig. 2 eingezeichnet. Solange das Po tential am Schaltungsknoten D, der mit der ersten Kapazität C1 verbunden ist, unterhalb des Referenzpotentials V_ref liegt, hat das Ausgangssignal Z einen niedrigen Pegel. Sobald das Potential am Schaltungsknoten D das Referenzpotentials V_ref übersteigt, wechselt das Ausgangssignal Z auf einen hohen Pe gel. Im dargestellten Fall ist das Referenzpotential V_ref be reits vor dem zweiten Zeitpunkt t2 am Schaltungsknoten D überschritten worden. Wie bereits erläutert, sperrt der erste p-Kanal-Transistor P1 zum Zeitpunkt t2 vollständig, während der Treibertransistor T der Treiberschaltung DRV erst zu ei nem Zeitpunkt t2' vollständig gesperrt ist. Zu einem dritten Zeitpunkt t3 wird über ein Steuersignal G der zweite p-Kanal- Transistor P2 leitend geschaltet, so daß ein Ladungsausgleich zwischen der ersten Kapazität C1 und der zweiten Kapazität C2 erfolgt. Dementsprechend sinkt das Potential am Schaltungs knoten D. Gemäß Fig. 3 unterschreitet das Potential am Schaltungsknoten D nach dem dritten Zeitpunkt t3 das Refe renzpotentials V_ref zunächst nicht, so daß das Ausgangssignal Z seinen hohen Pegel beibehält. Nach einem vierten Zeitpunkt t4, zu dem der dritte p-Kanal-Transistor P3 über ein Steuer signal H leitend geschaltet wird, ergibt sich durch den er neuten Ladungsausgleich ein erneutes Absenken des Potentials am Schaltungsknoten D. Da nun das Referenzpotential V_ref un terschritten wird, wechselt das Ausgangssignal Z auf einen niedrigen Pegel.

Durch Überwachung des Ausgangssignals Z des Komparators COMP nach dem zweiten Zeitpunkt t2, nach dem dritten Zeitpunkt t3 und nach dem vierten Zeitpunkt t4 kann erkannt werden, wann das Potential am Schaltungsknoten D das Referenzpotential V_ref unterschreitet. Somit kann genauer beurteilt werden, welche Treiberfähigkeit die Treiberschaltung DRV aufweist. Bei spielsweise kann festgelegt sein, daß die Treiberschaltung DRV eine ausreichende Treiberfähigkeit aufweist, wenn das Ausgangssignal Z bis zum vierten Zeitpunkt T4 einen hohen Pe gel aufweist. Es kann allerdings auch festgelegt werden, daß die Treiberfähigkeit ausreichend ist, wenn das Ausgangssignal Z wenigstens bis zum dritten Zeitpunkt t3 einen hohen Pegel aufweist. Die Treiberfähigkeit wird beim vorliegenden Ausfüh rungsbeispiel in jedem Fall als nicht ausreichend bewertet, wenn das Potential am Schaltungsknoten D zum zweiten Zeit punkt t2 nicht das Referenzpotential V_ref überschreitet.

Durch das Vorsehen der zweiten Kapazität C2 und der dritten Kapazität C3 und durch ihr sequentielles Zuschalten zum drit ten Zeitpunkt t3 und zum vierten Zeitpunkt t4 kann genauer bestimmt werden, auf welches Potential der Schaltungsknoten D zum zweiten Zeitpunkt t2 durch den von der Treiberschaltung DRV getriebenen Strom aufgeladen worden ist. Trotzdem wird für die Durchführung dieser Auswertung nur ein einziger Kom parator COMP benötigt, dem ein einziges, konstantes Refe renzpotential V_ref zugeführt wird.

Bei anderen Ausführungsbeispielen der Erfindung können selbstverständlich auch mehr als zwei weitere Kapazitäten C2, C3 der ersten Kapazität C1 sequentiell parallel geschaltet werden.

In Abwandlung des Ausführungsbeispiels gemäß Fig. 1 kann der dort gezeigte Inverter INV auch durch einen Komparator, wie er in Fig. 2 gezeigt ist, ersetzt werden. Der Komparator COMP und der Inverter INV sind interne Bewertungseinheiten der integrierten Schaltung.

Claims

1. Verfahren zur Ermittlung der Treiberfähigkeit einer Trei berschaltung (DRV) einer integrierten Schaltung mit folgenden Schritten:

1. bei deaktivierter Treiberschaltung (DRV) wird eine erste Kapazität (C1) am Ausgang (OUT) der Treiberschaltung auf ein erstes Potential (Masse) gebracht,
2. die Treiberschaltung (DRV) wird zu einem ersten Zeitpunkt (t1) aktiviert, so daß zwischen ihrem Ausgang (OUT) und der ersten Kapazität (C1) ein Strom fließt,
3. der Stromfluß zwischen dem Ausgang (OUT) der Treiberschal tung (DRV) und der ersten Kapazität (C1) wird zu einem zweiten Zeitpunkt (t2) unterbrochen,
4. und anschließend wird das Potential (B; D) an der ersten Kapazität (C1) als Maß für die Treiberfähigkeit der Trei berschaltung (DRV) ermittelt.

2. Verfahren nach Anspruch 1, bei dem das Potential (B) der ersten Kapazität (C1) mittels einer mit ihr verbundenen Bewertungseinheit (INV, COMP) der integrierten Schaltung ermittelt wird.

3. Verfahren nach Anspruch 1,

1. wobei die Treiberschaltung (DRV) ein erstes Schaltelement (T) aufweist, das in einem mit ihrem Ausgang (OUT) verbun denen Hauptstrompfad der Treiberschaltung angeordnet ist und das eine erste, relativ lange Schaltzeit hat,
2. wobei der Ausgang (OUT) der Treiberschaltung (DRV) über ein zweites Schaltelement (P1) mit der ersten Kapazität (C1) verbunden ist, das eine zweite, im Vergleich zur ersten Schaltzeit relativ kurze Schaltzeit hat,
3. bei dem das zweite Schaltelement (P1) spätestens zum ersten Zeitpunkt (t1) leitend geschaltet und genau zum zweiten Zeitpunkt (t2) gesperrt wird, so daß der Stromfluß zwischen dem Ausgang (OUT) der Treiberschaltung (DRV) und der ersten Kapazität (C1) unterbrochen wird.

4. Verfahren nach Anspruch 3,

1. wobei die erste Kapazität (C1) über ein drittes Schaltele ment (P2) mit einer zweiten Kapazität (C2) verbunden ist,
2. bei dem das dritte Schaltelement (P2) spätestens zum ersten Zeitpunkt (t1) gesperrt und zu einem dritten Zeitpunkt (t3), der nach dem zweiten Zeitpunkt (t2) liegt, leitend geschaltet wird,
3. und bei dem das Potential (D) der ersten Kapazität ein er stes Mal vor dem dritten Zeitpunkt (t3) und ein zweites Mal nach dem dritten Zeitpunkt (t3) als Maß für die Treiberfä higkeit der Treiberschaltung (DRV) ermittelt wird.

5. Verfahren nach Anspruch 1, bei dem zwischen dem ersten (t1) und dem zweiten Zeitpunkt (t2) eine mit dem Ausgang (OUT) der Treiberschaltung (DRV) verbundene Last (N) aktiviert wird, so daß die durch den von der Treiberschaltung (DRV) getriebenen Strom bedingte Ände rung des Potentials (B; D) an der ersten Kapazität (C1) ver langsamt wird.