DE19819265C1 - Verfahren zum Parametrieren einer integrierten Schaltungsanordnung und integrierte Schaltungsanordnung hierfür - Google Patents

Description

Die Erfindung betrifft ein Verfahren zum Parametrieren einer integrierten Schaltungsanordnung gemäß den Merkmalen des Ober­ begriffs des Anspruchs, 1 sowie eine integrierte Schaltungs­ anordnung hierfür.

Verfahren zum Parametrieren von integrierten Schaltungsanord­ nungen sind z. B. aus DE 195 48 984 A1 bekannt. Der Parame­ triervorgang dient dazu, die integrierte Schaltungsanordnung nach ihrer Fertigstellung oder während ihrer Montage auf Scha­ ltungsplatinen abzugleichen und zu personalisieren. Ein sol­ cher Abgleich oder eine Personalisierung der integrierten Schaltungsanordnung ist notwendig, um bestimmte Schaltungs­ teile innerhalb der integrierten Schaltungsanordnung auf vor­ gegebene Werte zu setzen oder mit vorgegebenen Werten, z. B. Kennziffern für den jeweiligen integrierten Schaltkreis zu versehen. So kann beispielsweise in der integrierten Schal­ tungsanordnung ein Oszillator vorhanden sein, dessen Takt­ frequenz auf eine bestimmte Frequenz eingestellt werden muß. Darüber hinaus können in der integrierten Schaltungsanordnung auch bestimmte Eigenschaften eines etwaig vorhandenen Digital- Analog oder Analog/Digital-Wandlers durch den Parametrier­ vorgang eingestellt werden.

Bekannte Verfahren zum Parametrieren solcher integrierten Schaltungsanordnungen bestehen beispielsweise im sogenannten Zenerzapping. Problematisch bei dem bekannten Zenerzapping ist die Notwendigkeit von verhältnismäßig vielen Anschlußklemmen an der integrierten Schaltungsanordnung. Das Zenerzapping ist nachteiligerweise nur schwer beherrschbar und bietet wenig Programmiermöglichkeiten. Darüber hinaus ist mit dem Zenerzap­ ping eine Parametrierung bei der Montage der integrierten Schaltungsanordnung ausgeschlossen.

Eine andere Möglichkeit zum Parametrieren der integrierten Schaltungsanordnung besteht darin, für den Parametriervorgang separate Anschlußklemmen zum Anlegen eines bestimmten Bus­ protokolls vorzusehen. Nachteilig an dieser Lösungsmöglichkeit ist ebenfalls die Notwendigkeit, verhältnismäßig viele zusätz­ liche Anschlußklemmen verwenden zu müssen und damit die Kosten für die Herstellung solcher integrierten Schaltungsanordnungen zu erhöhen. Darüber hinaus sind mit dem Einsatz zusätzlicher Anschlußklemmen auch Zuverlässigkeitsprobleme der integrierten Schaltungsanordnung verbunden.

Schließlich ist es bekannt, zum Parametrieren der integrierten Schaltungsanordnungen spezielle, serielle Protokolle zu ver­ wenden. Solche seriellen Protokolle zur Parametrierung zeich­ nen sich durch eine verhältnismäßig niedrige Fehlertoleranz aus. Darüber hinaus müssen solche Busprotokolle synchron zur Oszillatorfrequenz innerhalb der integrierten Schaltungsanord­ nung sein. Schließlich fordern solche speziellen seriellen Protokolle höhere Timing-Anforderungen.

Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfah­ ren zum Parametrieren einer integrierten Schaltungsanordnung anzugeben, das keine über die im Normalbetrieb ohnehin vorhan­ denen zusätzlichen Anschlußklemmen erfordert und weiterhin eine integrierte Schaltungsanordnung für ein solches Verfahren anzugeben.

In einer Weiterbildung der Erfindung soll sich darüber hinaus das Verfahren dadurch auszeichnen, daß verhältnismäßig große Schwankungen der Taktfrequenz des Busprotokolls für die Para­ metrierung durch die integrierte Schaltungsanordnung tolerier­ bar sind. Ein spezielles, fehlergeschütztes Busprotokoll soll hierfür ebenfalls angegeben werden.

Diese Aufgabe der Erfindung wird durch ein Verfahren gelöst, das die Merkmale des Anspruchs 1 aufweist.

Eine integrierte Schaltungsanordnung zum Durchführen dieses Verfahrens zeichnet sich durch die Merkmale des Anspruchs 10 aus.

Weiterbildungen der Erfindung sind Gegenstand der zurückbezogenen Unteransprüche.

Das Verfahren zum Parametrieren einer integrierten Schaltungs­ anordnung zeichnet sich also im wesentlichen dadurch aus, daß die Parametrierung durch Anlegen eines digitalen Start-Komman­ do-Signals mit nachfolgenden Parametrierdaten an der Versor­ gungsspannungsklemme und/oder Ausgangsklemme der integrierten Schaltungsanordnung durchgeführt wird. Hierbei liegt während des Parametriervorgangs dauerhaft ein über dem normalen Be­ triebsspannungspegel der integrierten Schaltungsanordnung liegender Spannungspegel an der Versorgungsspannungsklemme und/oder Ausgangsklemme an. Dieses erhöhte Spannungspotential an den erwähnten Klemmen wird von einer innerhalb der inte­ grierten Schaltungsanordnung angeordneten Detektoreinrichtung bzw. von einem Komparator erfaßt und für den Parametriervor­ gang kennzeichnend ausgenutzt.

Das erfindungsgemäße Verfahren nutzt vorteilhafterweise die ohnehin an der integrierten Schaltungsanordnung angeordneten Klemmen zur Parametrierung aus. Es sind folglich keine zusätz­ lichen Klemmen für die Parametrierung erforderlich, was einer­ seits den Herstellaufwand für die integrierte Schaltungsan­ ordnung erheblich vermindert und anderseits auch die Zuverläs­ sigkeit einer solchen integrierten Schaltungsanordnung im Vergleich zu integrierten Schaltungsanordnungen mit zusätzli­ chen Anschlüssen für die Parametrierung erhöht.

In einer Weiterbildung der Erfindung ist das Parametriersignal durch einen Code gebildet, der nach jedem Bit einen Flanken­ wechsel vorsieht. Vorzugsweise ist ein erster logischer Zu­ stand eines Bits durch einen zusätzlichen Flankenwechsel in etwa der Mitte der Bitdauer und ein zweiter logischer Zustand eines Bits durch ein während der Bitdauer gleichbleibendes Signal bestimmt.

In der integrierten Schaltungsanordnung ist hierfür ein Oszil­ lator und ein Interface angeordnet, durch welche eine vor­ gegebene variable Taktfrequenz des Parametriersignals ver­ arbeitbar ist, indem zu Beginn jedes Bits ein zeitliches Fen­ ster festgelegt wird, innerhalb dessen ein Flankenwechsel als Bitende zu erwarten ist.

Vorzugsweise kann nach dem Auftreten mindestens eines das Bitende markierenden Flankenwechsels die Zeitdauer eines Bits bestimmt und der nächste zu erwartende Flankenwechsel um diese Zeitdauer versetzt erwartet werden. Die Zeitdauer für ein Bit kann in einer Weiterbildung der Erfindung aus dem Mittelwert von mindestens zwei Bitdauern bestimmt werden.

Die integrierte Schaltungsanordnung zur Durchführung des Ver­ fahrens weist zumindest eine Versorgungsspannungsklemme, eine Bezugspotentialklemme und eine Ausgangsklemme sowie einen Oszillator und eine an den Oszillator angeschlossene Interface-Einrichtung und eine Speichereinrichtung auf. Des weiteren ist eine zwischen die Versorgungsspannungsklemme und die Interface-Einrichtung geschaltete Detektoreinrichtung bzw. ein Komparator vorgesehen und die Interface-Einrichtung mit der Ausgangsklemme der Speichereinrichtung in Verbindung. Der Oszillator innerhalb der integrierten Schaltungsanordnung dient als Zeitbasis zur Protokolldekodierung des Parametrier­ vorgangs sowie zur Generierung von einem geeigneten Takt für die an der Ausgangsklemme der integrierten Schaltungsanordnung anzulegenden Ausgangssignale.

Die Detektoreinrichtung bzw. der Komparator detektiert die unterschiedlichen Betriebsspannungspegel an der Versorgungs­ spannungsklemme und stellt folglich fest, ob ein "normaler" Betrieb der integrierten Schaltungsanordnung oder ein Parame­ triervorgang vorgesehen ist. Die Interface-Einrichtung erkennt den während des Paramentriervorganges einlaufenden Datenstrom, führt hierauf Kommandos aus und generiert die zugehörende Antwort. Die Speichereinrichtung speichert dauerhaft empfange­ ne Einstellwerte, weil die Speichereinrichtung vorzugsweise nichtflüchtig ausgebildet ist.

Die Erfindung wird nachfolgend anhand eines Ausführungsbei­ spieles im Zusammenhang mit Figuren näher erläutert. Es zei­ gen:

Fig. 1 ein Blockschaltbild der Schaltungsanordnung nach der Erfindung mit angeschlossenem Proto­ kollgenerator und Steuerrechner bzw. Testauto­ mat,

Fig. 2 beispielhaft mögliche logische Zustände eines Bits eines Busprotokolls zur Parametrierung der integrierten Schaltungsanordnung von Fig. 1, und

Fig. 3 beispielhaft mögliche Busprotokolle für ein Lese- und Schreibkommando, ein Programmier- /Sperrkommando, ein Schreib-/Programmier- /Sperr-Kommando und ein Lese-Kommando.

In Fig. 1 ist das Blockschaltbild einer integrierten Schal­ tungsanordnung nach der Erfindung dargestellt. Die integrierte Schaltungsanordnung ist mit dem Bezugszeichen 10 versehen und im Ausführungsbeispiel eine integrierte Schaltungsanordnung mit einem integrierten Sensor 28a, der in einem analogen Schaltungsteil 28 der integrierten Schaltungsanordnung 10 untergebracht ist. Der Sensor 28a kann beispielsweise ein Hall-Sensor sein.

Die integrierte Schaltungsanordnung 10 weist im vorliegenden Ausführungsbeispiel drei Anschlußklemmen auf, nämlich eine Versorgungsspannungsklemme 12, eine Bezugspotentialklemme 14 und eine Ausgangsklemme 16, die im vorliegenden Ausführungs­ beispiel als Ausgangsklemme für ein analoges Signal vorgesehen ist. Des weiteren verfügt die integrierte Schaltungsanordnung über einen internen Oszillator 20 der einer Interface-Ein­ richtung 22 ein Taktsignal zur Verfügung stellt. Die Interface-Einrichtung 22 ist mit einer Speichereinrichtung 24, z. B. einem Register, in Verbindung, um die Speichereinrich­ tung 24 mit Daten zu beschreiben oder um Daten aus dieser Speichereinrichtung 24 auszulesen. Des weiteren steht diese Interface-Einrichtung 22 über einen Komparator 26 bzw. eine Detektoreinrichtung mit der Versorgungsspannungsklemme 12 in Verbindung. Schließlich ist die Interface-Einrichtung mit der Ausgangsklemme 16 in Kontakt.

Die Detektoreinrichtung bzw. der Komparator 26 stellt fest, ob ein "normaler" Betrieb der integrierten Schaltungsanordnung 10 durchgeführt wird, der beispielsweise durch Anlegen eines weitgehend annähernd gleichbleibenden +5 V-Signales bestimmt ist, oder ob ein Parametriervorgang eingeleitet wird. Der Parametriervorgang zeichnet sich dadurch aus, daß an den Ver­ sorgungsspannungsklemme 12 ein deutlich über der normalen Betriebsspannung von +5 V liegender Spannungspegel ansteht.

Sofern ein solcher Parametriervorgang von dem Komparator 26 detektiert wird, sorgt die Interface-Einrichtung 22 dafür, daß die Speichereinrichtung 24 mit dem durch die Parametrierdaten empfangenen Daten direkt beschrieben wird oder daß aus diesen empfangenen Parametrierdaten bestimmte in der Speicherein­ richtung 24 abgelegten Daten ausgelesen werden. Diese in der Speichereinrichtung 24 abgelegten und durch den Parametrier­ vorgang ausgelösten Daten stellen, wie durch die Pfeile in Fig. 1 verdeutlicht, den analogen Schaltungsteil 28 ein bzw. gleichen diesen ab. Des weiteren können diese Daten dazu ver­ wendet werden, die integrierte Schaltungsanordnung 10 zu per­ sonalisieren, also mit einer bestimmten Kennziffer zu verse­ hen, um die integrierte Schaltungsanordnung später eindeutig von anderen, gleich aufgebauten integrierten Schaltungsanord­ nungen unterscheiden zu können. Schließlich ist es mit den durch den Parametriervorgang ausgelösten Daten auch möglich, die Oszillatorfrequenz des Oszillators 20 zu variieren und einzustellen.

Im Ausführungsbeispiel von Fig. 1 ist das Blockschaltbild für einen durchzuführenden Parametriervorgang der integrierten Schaltungsanordnung 10 dargestellt. Deshalb ist zusätzlich noch ein Steuerrechner oder Testautomat 40 gezeigt, der mit einem Protokollgenerator 30 in Verbindung steht. Der Proto­ kollgenerator 30 steht sowohl mit der Versorgungsspannungs­ klemme 12 als auch mit der Ausgangsklemme 16 der integrierten Schaltungsanordnung 10 in Kontakt. Der Protokollgenerator 30 erzeugt einen Datenstrom zur Versorgungsspannungsklemme 12 der integrierten Schaltungsanordnung 10 und demoduliert zusätzlich das an der Ausgangsklemme 16 der integrierten Schaltungsanord­ nung 10 anstehende Antwortsignal, das im Steuerrechner bzw. im Testautomat 40 ausgewertet wird. Selbstverständlich ist es erforderlich, daß der Protokollgenerator 30 für den Parame­ triervorgang dauerhaft einen Spannungspegel an die Versor­ gungsspannungsklemme 12 anlegt, der deutlich vom "normalen" Betriebsspannungspegel für die integrierte Schaltungsanordnung 10 abweicht, insbesondere diesen deutlich übersteigt.

In Fig. 2 sind mögliche logische Zustände von Bits darge­ stellt, die vorzugsweise zur Parametrierung der integrierten Schaltungsanordnung 10 eingesetzt werden. Vorzugsweise sind die logischen Zustände so gewählt, daß auf jeden Fall zu Be­ ginn und am Ende des Bits, gleich welchen logischen Zustand dieses Bit einnimmt, ein Flankenwechsel stattfindet.

In Fig. 2 oben sind die möglichen Zustände für ein Bit, das einen ersten logischen Zustand einnimmt, dargestellt. Es ist deutlich zu erkennen, daß während der gesamten Bitdauer entwe­ der gleichbleibend ein logischer Low-Pegel oder ein logischer High-Pegel ansteht. Ein erster logischer Pegel, der beispiels­ weise der Low-Pegel eines Bits sein kann, ist beispielsweise durch ein während der gesamten Bitdauer gleichbleibendes Si­ gnal gekennzeichnet. Dieses Signal kann, wie in Fig. 2 links oben dargestellt, beispielsweise durch ein dauerhaftes +6 V Signal markiert sein, an dessen Anfang und Ende ein Flanken­ wechsel auf +8 V stattfindet. Des weiteren kann dieser erste logische Zustand auch durch ein während der gesamten Bitdauer gleichbleibendes, auf +8 V liegendes Spannungssignal markiert sein. Am Anfang und Ende dieses +8 V Signals findet ein Flan­ kenwechsel auf +6 V statt. Auf jeden Fall ist sichergestellt, daß während der gesamten Bitdauer stets ein deutlich über dem "normalen" Spannungspegel von beispielsweise +5 V liegender Spannungspegel ein Bit kennzeichnet.

Der zweite logische Zustand unterscheidet sich vom ersten logischen Zustand dadurch, daß innerhalb einer Bitdauer ein zusätzlicher Flankenwechsel stattfindet.

Dies ist in Fig. 2 unten für zwei mögliche Bit, die den zwei­ ten logischen Zustand einnehmen, dargestellt. Es ist erkenn­ bar, daß, gleich von welchem Spannungspegel diese Bits ausge­ hen, auf jeden Fall sichergestellt ist, daß zu Beginn und am Ende jedes Bits ein Flankenwechsel auftritt.

Dieser auf jeden Fall auftretende Flankenwechsel zu Beginn und am Ende jeden Bits wird ausgenutzt, um bei einem in der inte­ grierten Schaltungsanordnung einlaufenden Parametriersignal, dessen Taktfrequenz unbekannt ist, eine Detektion des Parame­ triersignals zu ermöglichen. Anhand der auftretenden Flanken­ wechsel ist nämlich eindeutig bestimmbar, welche Taktfrequenz das einlaufende Parametriersignal tatsächlich aufweist. Takt­ frequenztoleranzen des Parametriersignals sind deshalb erfin­ dungsgemäß tolerierbar.

Es wird nämlich zu Beginn jeden Bits, was anhand einer Flanke detektiert wird, ein zeitliches Fenster festgelegt, innerhalb dem ein Flankenwechsel als Bitende zu erwarten ist. Vorzugs­ weise ist dieses zeitliche Fenster so definiert, daß es zwi­ schen der maximal zulässigen Frequenz und der minimal zulässi­ gen Frequenz des Parametriersignals liegt, wobei die maximale Frequenz des Parametriersignals etwas größer als die halbe minimale Frequenz des Parametriersignals ist.

Nach Auftreten mindestens eines das Bitende markierenden Flan­ kenwechsels wird so die Zeitdauer eines Bits bestimmt und der nächste zu erwartende Flankenwechsel um diese Zeitdauer ver­ setzt erwartet.

Zweckmäßigerweise wird die Zeitdauer für ein Bit aus dem Mit­ telwert von mindestens zwei Bitdauern bestimmt.

In Fig. 3 sind mögliche Busprotokolle zur Parametrierung der integrierten Schaltungsanordnung dargestellt. Das Lese-Schreib­ kommando ist beispielsweise durch ein Syncbit mit nachfolgen­ den vier Kommandobits sowie vier Adressbits und nachfolgenden 12 Bitdaten gekennzeichnet. Das Programmier-Sperr-Kommando ist beispielsweise durch ein anfängliches Syncbit mit nachfolgen­ den vier Befehlsbits, vier Adressbits und einer vorgegebenen Programmierzeit gekennzeichnet. Die Programmierzeit ist bei­ spielsweise 10 ms lang. Das Schreib-Programmier-Sperr-Kommando ist durch ein einzelnes Synchronisationsbit gekennzeichnet. Das Lese-Kommando ist durch ein Synchronisationsbit mit nach­ folgenden 12 Bitdaten festgelegt.

Vorteilhaft bei der erfindungsgemäßen Parametrierung ist die Tatsache, daß im Vergleich zu sonst üblichen Verfahren, wie z. B. dem eingangs erwähnten Zenerzapping, keine zusätzlichen Anschlußklemmen für die Parametrierung in der integrierten Schaltungsanordnung vorgesehen werden müssen. Darüber hinaus kann ein einfacher On-Chip-Oszillator mit verhältnismäßig hoher Fehlertoleranz innerhalb der integrierten Schaltungs­ anordnung vorgesehen werden. Schließlich zeichnet sich die erfindungsgemäße Parametrierung durch kurze Programmierzeiten aus und durch eine einfache Realisierung des Protokolls für die Parametrierung, wobei die Parametrierung mit einer ver­ hältnismäßig reduzierten Geschwindigkeit durchgeführt werden kann.

Bezugszeichenliste

10

Integrierte Schaltungsanordnung

12

Versorgungsspannungsklemme

14

Bezugspotentialklemme

16

Ausgangsklemme

20

Oszillator

22

Interface-Einrichtung

24

Register-Speichereinrichtung

26

Komparator, Detektoreinrichtung

28

Analoger Schaltungsteil

28

aSensor

30

Protokollgenerator

40

Steuerrechner, Testautomat

Claims (16)

1. Verfahren zum Parametrieren einer integrierten Schaltung (10), die eine Versorgungsspannungsklemme (12), eine Bezugspotentialklemme (14) sowie eine Ausgangsklemme (16) aufweist, dadurch gekennzeichnet, daß die Parametrierung durch Anlegen eines digitalen Startkommandosignales mit nachfolgenden Paramentrierdaten an die Versorgungsspannungsklemme (12) und/oder Aus­ gangsklemme (16) durchgeführt wird, wobei während des Paramentriervorganges dauerhaft ein über dem normalen Betriebsspannungspegel der integrierten Schaltung (10) liegender Spannungspegel an der Versorgungsspannungs­ klemme (12) und/oder Ausgangsklemme (16) ansteht, was von einer Detektoreinrichtung (26) innerhalb der integrierten Schaltung (10) erfaßt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Parametriersignal durch einen Code gebildet ist, der nach jedem Bit einen Flankenwechsel vorsieht.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß ein erster logischer Zustand eines Bits durch einen zusätzlichen Flankenwechsel in etwa der Mitte der Bitdau­ er und ein zweiter logischer Zustand eines Bits durch ein währen der Bitdauer gleichbleibendes Signal bestimmt ist.

4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß in der integrierten Schaltung (10) ein Oszillator (20) und ein Interface (22) angeordnet sind, durch welche eine vorgegebene variable Taktfrequenz des Parametrier­ signales verarbeitet wird, indem zu Beginn jedes Bits ein zeitliches Fenster festgelegt wird, innerhalb dessen ein Flankenwechsel als Bitende zu erwarten ist.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß nach Auftreten mindestens eines das Bitende markie­ renden Flankenwechsels die Zeitdauer eines Bits bestimmt und der nächste zu erwartende Flankenwechsel um diese Zeitdauer versetzt erwartet wird.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Zeitdauer für ein Bit aus dem Mittelwert von mindestens zwei aufeinanderfolgenden Bitdauern bestimmt wird.

7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die integrierte Schaltung (10) einen nichtflüchtigen Speicher (24) aufweist, in welchem eine Einstellvor­ schrift für mindestens eine zu parametrierende Schal­ tungskomponente (28) abgelegt ist, und der Einstellvor­ gang mit dieser Einstellvorschrift durch die Parametrier­ daten auslösbar ist.

8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß an der Ausgangsklemme (16) der integrierten Schaltung (10) ein den Parametriervorgang bestätigendes Signal abgreifbar ist.

9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der Parametriervorgang Parametrieradressen aufweist zur Kennzeichnung der integrierten Schaltung (10).

10. Integrierte Schaltungsanordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß eine Versorgungsspannungsklemme (12), eine Bezugs­ potentialklemme (14) und eine Ausgangsklemme (16) vor­ gesehen sind sowie ein Oszillator (20) und eine an den Oszillator (20) angeschlossene Interface-Einrichtung (22), und daß die Schaltungsanordnung weiterhin eine Speichereinrichtung (24) und einen zwischen die Versor­ gungsspannungsklemme (12) und die Interface-Einrichtung (22) geschalteten Komparator bzw. Detektoreinrichtung (26) aufweist, wobei die Interface-Einrichtung (22) mit der Ausgangsklemme (16) und der Speichereinrichtung (24) in Verbindung steht.

11. Integrierte Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, daß die integrierte Schaltungsanordnung einen mit der Speichereinrichtung (24) verbundenen analogen Schaltungs­ teil (28) zur Einstellung des analogen Schaltungsteils (28) nach Maßgabe der Parametrierdaten aufweist.

12. Integrierte Schaltungsanordnung nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß der Komparator bzw. die Detektoreinrichtung (26) eine Schwellenspannung von etwa +5 V aufweist.

13. Integrierte Schaltungsanordnung nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß die Speichereinrichtung (24) eine nichtflüchtige Speichereinrichtung ist.

14. Integrierte Schaltungsanordnung nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, daß die integrierte Schaltungsanordnung mindestens einen Sensor (28a), insbesondere einen Hall-Sensor, aufweist.

15. Integrierte Schaltungsanordnung nach einem der Ansprüche 10 bis 14, dadurch gekennzeichnet, daß ein an die Versorgungsspannungsklemme (12) und/oder die Ausgangsklemme (16) anzulegendes Parametrierkommando durch ein Syncbit mit nachfolgenden Befehlsbits, Adress­ bits und Datenbits bestimmt ist.

16. Integrierte Schaltungsanordnung nach Anspruch 15, dadurch gekennzeichnet, daß dem Syncbit vier Befehlsbits, vier Adressbits und zwölf Datenbits folgen.