DE10102349C1

DE10102349C1 - Verfahren und Schaltungsanordnung zur Kennzeichnung einer Betriebseigenschaft einer integrierten Schaltung

Info

Publication number: DE10102349C1
Application number: DE10102349A
Authority: DE
Inventors: Sven Boldt
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2001-01-19
Filing date: 2001-01-19
Publication date: 2002-08-08
Anticipated expiration: 2021-01-20
Also published as: US6704676B2; US20020099512A1

Abstract

Zur Kennzeichnung einer integrierten Schaltung mit einem beim Testen ermittelten Wert für eine Betriebseigenschaft, z. B. Geschwindigkeitsklasse, sind mindestens zwei Register (1, 2) vorgesehen, deren Ausgänge bitweise über ODER-Gatter (31, 32, 33) verknüpft werden. Die Register sind vorzugsweise über Fuses (15, 25, 28) programmierbar. Bei einem ersten Testlauf wird das erste Register (1) mit dem festgestellten Wert der Betriebseigenschaft programmiert, bei einem zweiten Testlauf dementsprechend das zweite Register (2). Durch die logische Verknüpfung (31, 32, 33) wird ermöglicht, daß der niedrigere wertige Wert der Betriebseigenschaft dominiert. Die Speicherung dieses Wertes auf der integrierten Schaltung selbst vereinfacht die spätere Kennzeichnung auf dem Gehäuse der intergrierten Schaltung.

Description

Die Erfindung betrifft ein Verfahren zur Kennzeichnung einer Betriebseigenschaft einer integrierten Schaltung, bei dem in mindestens einem Testablauf die Betriebseigenschaft festge stellt und anschließend ausgegeben wird. Die Erfindung be trifft außerdem eine entsprechende Schaltungsanordnung.

Integrierte Schaltungen werden nach der Herstellung auf Funk tionsfähigkeit getestet. Dazu wird die integrierte Schaltung mit einem Testautomaten verbunden und in einem Testmodus um geschaltet. Der Testautomat betreibt die Schaltung mit ver schiedenen Eingangsstimuli unter verschiedensten Betriebsbe dingungen und vergleicht das von der Schaltung im Testmodus berechnete Ergebnis mit einem vorgegebenen Referenzwert. Die Schaltung kann dabei unter Anlegen von Versorgungsspannungen verschiedener Höhe, verschiedener Temperatur und/oder ver schiedener Taktfrequenz betrieben werden.

Eine kennzeichnende Betriebseigenschaft eines integrierten Halbleiterspeichers, insbesondere eines SDRAMs (Synchronous Dynamic Random Access Memory) ist dessen Betriebsgeschwindig keit. SDRAMs, die für verschiedene Geschwindigkeitsklassen angeboten werden, bestehen meist aus der gleichen Schaltung. Herstellungsbedingt ergeben sich Streuungen in der Qualität der Schaltung, so daß ein Teil der Chips bei höherer Ge schwindigkeit, ein anderer Teil der Chips nur bei einer nied rigeren Arbeitsgeschwindigkeit zuverlässig arbeitet. In der Praxis sind mehrere, beispielsweise bis zu acht Geschwindig keitsklassen für SDRAMs angebracht. Die Geschwindigkeitsklasse wird auf dem Gehäuse des Bausteins markiert und mit dieser Maßgabe an Kunden zum Einbau in elektronische Systeme, z. B. Computer, vertrieben.

Bei Herstellung und Test der integrierten Schaltung ist dafür Sorge zu tragen, daß eine ursprünglich für eine niedrigere Geschwindigkeitsklasse vorgesehene integrierte Schaltung nicht fälschlicherweise für eine höhere Geschwindigkeitsklas se markiert wird. Dies wird besonders erschwert dadurch, daß das Aufbringen der Geschwindigkeitsklasse auf dem Gehäuse der integrierten Schaltung meist an einem anderen Ort erfolgt als das Testen der Schaltung. So werden bisher die Testergebnisse in Datenbanken gespeichert. Um für die Markierung der inte grierten Schaltung die vorher festgelegte Geschwindigkeits klasse zu ermitteln, muß ein Zugriff auf die Datenbank erfol gen und die individuelle Nummer des Bausteins mit dem Inhalt der Datenbank verglichen werden.

In der US 6,130,442 ist ein Halbleiterspeicherchip beschrie ben, der in nichtflüchtiger Weise programmierbare Register aufweist, um Betriebseigenschaften, beispielsweise die Ge schwindigkeit, zu speichern. In der DE 44 06 510 C1 ist ein in tegrierter Schaltkreis mit einer mitintegrierten Prüfvorrich tung beschrieben.

Die Aufgabe der Erfindung besteht darin, ein Verfahren sowie eine Schaltungsanordnung zur Kennzeichnung einer Betriebsei genschaft einer integrierten Schaltung anzugeben, die ein einfacheres Vorgehen bei der Kennzeichnung ermöglichen, wobei der Sicherheitsabstand in Hinblick auf eine Fehlfunktion erhöht wird.

Gemäß der Erfindung wird diese Aufgabe betreffend das Verfah ren durch ein Verfahren zum Kennzeichnen einer Betriebseigen schaft einer integrierten Schaltung, bei dem in einem ersten Testlauf die Betriebseigenschaft festgestellt wird und ein dem festgestellten Wert der Betriebseigenschaft erstes zuge ordnetes digitales Kennzeichen in einem ersten Speicherele ment dauerhaft gespeichert wird und anschließend in einem zweiten Testlauf die Betriebseigenschaft erneut festgestellt wird und ein dem festgestellten Wert der Betriebseigenschaft zweites zugeordnetes digitales Kennzeichen in einem zweiten Speicherelement dauerhaft gespeichert wird und die gespei cherten digitalen Kennzeichen logisch mittels einer bitweisen ODER-Verknüpfung der Bits der digitalen Kennzeichen zu einem auszugebenden Kennzeichen verknüpft werden, in Abhängigkeit dessen die integrierte Schaltung mit einer zugeordneten Mar kierung versehen wird.

Betreffend die Schaltungsanordnung wird diese Aufgabe durch eine Schaltungsanordnung zur Kennzeichnung einer Betriebsei genschaft einer integrierten Schaltung in Abhängigkeit von mindestens zwei Testläufen eines die Betriebseigenschaft feststellenden Funktionstests der integrierten Schaltung, um fassend: ein erstes Speicherelement zur dauerhaften Speiche rung eines digitalen Werts in Abhängigkeit von dem ersten der Testläufe und ein zweites Speicherelement zur dauerhaften Speicherung eines digitalen Werts in Abhängigkeit von dem zweiten der Testläufe und ein eine logische ODER-Verknüpfung bildendes Verknüpfungselement, das eingangsseitig mit Ausgän gen der Speicherelemente verbunden ist und ausgangsseitig mit Ausgängen zum Abgriff eines verknüpften digitalen Werts ver sehen ist.

Bei der Erfindung werden die die Betriebseigenschaft, bei spielsweise die Geschwindigkeitsklasse der integrierten Schaltung repräsentierenden Daten auf der integrierten Schal tung selbst nicht-flüchtig gespeichert. Ein aufwendiger Abgleich mit einer Datenbank ist daher für diesen Zweck nicht erforderlich. Der Ort, an dem der Test durchgeführt wird, und der Ort, an dem das Gehäuse mit dem zugeordneten Wert der Be triebseigenschaft gekennzeichnet wird, können weit voneinan der entfernt liegen. Stets ist die Information über die Kenn zeichnung auf dem Chip gespeichert. Es sind mindestens zwei Kennzeichnungen für die getestete Betriebseigenschaft auf der integrierten Schaltung speicherbar, wobei beide Kennzeichnun gen logisch verknüpft werden. Durch geeignete Wahl der Verknüpfung ist es dann möglich, daß beim Durchführen des zwei ten Tests und Einschreiben der Kennzeichnung in den inte grierten Schaltkreis allenfalls eine Verschlechterung erfol gen kann, nicht jedoch eine Verbesserung. Dadurch ist sicher gestellt, daß eine integrierte Schaltung, die in einem ersten Test einer gewissen Geschwindigkeitsklasse zugeordnet wurde, in einem nachfolgenden zweiten Test allenfalls der gleichen oder gar einer niedrigeren Geschwindigkeitsklasse zugeordnet wird, nicht aber einer höheren Geschwindigkeitsklasse. Durch die Erfindung wird sowohl die Sicherheit bei der Kennzeich nung der integrierten Schaltung in Abhängigkeit von der gete steten Betriebseigenschaft erhöht (Sicherheitsabstand) als auch der logistische Aufwand zur Bereitstellung des Werts der Kennzeichnung ver ringert.

Besonders vorteilhaft ist das Kennzeichnungsverfahren zur Kennzeichnung der Geschwindigkeitsklasse eines SDRAMs anwend bar. Die Geschwindigkeitsklasse gibt diejenige Taktfrequenz an, bei der das SDRAM noch völlig korrekt arbeitet. Sie ist üblicherweise auf dem Gehäuse markiert. Durch die dauerhafte Programmierung der Geschwindigkeitsklasse in der integrierten Schaltung ist diese sogar elektronisch in der Anwendung ab fragbar.

Zum Geschwindigkeitstest wird die integrierte Schaltung mit einem Testautomaten verbunden und mit Eingangsdaten versorgt. Daraufhin berechnet die integrierte Schaltung ein Ausgabeer gebnis, welches entweder direkt auf den Chip mit vorgegebe nen, zu erwartenden Vergleichsdaten verglichen wird oder an den Testautomaten ausgegeben wird, um dort mit den Referenz daten verglichen zu werden. Abhängig vom Vergleichsergebnis wird entschieden, ob die integrierte Schaltung korrekt funk tioniert oder nicht. Dieser Test wird bei verschiedenen Arbeitstaktfrequenzen durchgeführt und kann zusätzlich auch bei sich ändernden weiteren Parametern, wie sich ändernder Ver sorgungsspannung oder variierender Temperatur durchgeführt werden. Aufgrund von vereinbarten Vorgaben wird dann ent schieden, in welche Geschwindigkeitsklasse die integrierte Schaltung einzuordnen ist. Durch die Erfindung wird sicherge stellt, daß sich bei mehrfach hintereinander ablaufenden Tests die Geschwindigkeitsklasse nie erhöht, sondern nur er niedrigen kann.

Die logische Verknüpfung, mit denen die den getesteten Wert repräsentierenden Registerinhalte miteinander verknüpft wer den ist zweckmäßigerweise eine ODER-Verknüpfung. Wird bei spielsweise dem höchstwertigen oder Best Case des gemessenen Betriebsparameters der logische Wert "0" zugeordnet und dem niedrigstwertigen oder Worst Case des gemessenen Betriebspa rameters der höchstwertige logische Wert "11. . .1", dann be wirkt die bitweise ODER-Verknüpfung der Registerausgänge, daß stets der dem niedrigstwertigen Betriebsparameter zugewandte Wert dominiert. Zwei 3-Bit-Register ermöglichen die Zuweisung von acht Geschwindigkeitsklassen. Die höchste Geschwindig keitsklasse wird durch den Registerwert "000" repräsentiert. Die niedrigstwertige Geschwindigkeitsklasse den Registerwert "111". Jedes einzelne Bit des ersten Registers wird mit dem entsprechenden Bit des zweiten Registers logisch ODER-ver knüpft. Wenn der aus einem ersten Testlauf ermittelte Wert für die Geschwindigkeitsklasse im ersten Register gespeichert wurde und später ein zweiter Testlauf durchgeführt wird und die dabei ermittelte Geschwindigkeitsklasse im zweiten Regi ster gespeichert wird, dann kann das am Ausgang verfügbare Ergebnis wegen der ODER-Verknüpfung allenfalls die niedrigere der beiden ermittelten Geschwindigkeitsklassen aufweisen, nicht aber die höhere.

Die Voreinstellung der Register ist derart zu wählen, daß das eine der Register die niedrigste Geschwindigkeitseinstellung aufweist, also den Wert "111", und daß das andere der Regi ster die höchste Geschwindigkeitsklasse aufweist, also den Wert "000". Der am Ausgang der Schaltung abgreifbare Wert entspricht dann der niedrigsten Geschwindigkeitsklasse gemäß der Voreinstellung.

Zur Programmierung der Register sind Fuses vorgesehen. Fuses sind durch Energieimpuls entweder gesperrt oder leitend pro grammierbare Verbindungen. Der Energieimpuls kann mittels elektrischem Strom, sogenannte Electrical Fuse, oder mittels Laser, sogenannte Laser-Fuse, eingeprägt werden. Dadurch kann dauerhaft eine logische "1" oder logische "0" programmiert werden. Beispielsweise ist eine Fuse im unprogrammierten Zu stand leitend und verbindet einen Signalanschluß mit Masse. Ein Pullup-Widerstand verbindet den Signalanschluß mit dem positiven Versorgungspotential. Somit ist eine logische "0" voreingestellt. Wird die Fuse mittels Energieimpuls aufge trennt, so zieht der Pullup-Widerstand den Anschluß poten tialmäßig auf das positive Versorgungspotential und prägt ei ne "1" ein. Für das andere der Register ist die Fuse zwischen den Anschluß und das positive Versorgungspotential geschal tet, und ein Pulldown-Widerstand verbindet den Anschluß mit Masse. Es ist eine "1" voreingestellt. Wird die Fuse aufge trennt, dann ist eine "0" programmiert. Bei Verwendung einer Anti-Fuse, die durch Energieimpuls leitend programmiert wird, gelten dementsprechend umgekehrte Verhältnisse.

Nachfolgend wird die Erfindung anhand des in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert.

Die Figur der Zeichnung zeigt eine Schaltungsanordnung zur Kennzeichnung des gemessenen Werts eines Betriebsparameters einer integrierten Schaltung. Die gezeigte Schaltung ist auf der integrierten Schaltung monolithisch integriert. Die Schaltungsanordnung umfaßt ein erstes programmierbares Regi ster 1, ein zweites programmierbares Register 2, eine die Re gisterausgänge bitweise verknüpfende ODER-Verknüpfung 3 sowie Ausgangsanschlüsse 4. Jedes der Register umfaßt drei Bit. So weist das Register 1 ein erstes Bit 10, ein zweites Bit 11 und ein drittes Bit 12 auf. Damit sind acht unterschiedliche Klassen des einzustellenden Betriebsparameters unterscheid bar, beispielsweise acht Geschwindigkeitsklassen. Jeder der Registereingänge ist mittels einer Laser-Fuse programmierbar gestaltet. Beispielsweise weist der Anschluß 13 der Register zelle 10, welcher den Eingang der Registerzelle 10 bildet, einen Pullup-Widerstand 14 auf, der an das positive Versor gungspotential VDD angeschlossen ist, sowie eine Laser-Fuse 15, die an das Bezugspotential oder Masse VSS angeschlossen ist. Entsprechend sind die anderen Eingänge der Registerzel len 11, 12 beschaltet. Im unveränderten Zustand zieht die Fu se 15 den Anschluß 13 auf Masse VSS, so daß der Zustand "0" der Registerzelle 10 zugeführt wird. Wenn mittels Laserimpuls die Fuse 15 aufgetrennt wird (nicht dargestellt), wird der Eingang 13 der Registerzelle 10 über den Pullup-Widerstand 14 mit dem positiven Versorgungspotential VDD verbunden. In die sem (nicht dargestellten) Fall wird der Registerzelle 10 ein gangsseitig der logische Wert "1" zugeführt. Im gezeigten Beispiel weisen alle drei Registerzellen 10, 11, 12 des Regi sters 1 den logischen Wert "0" auf, d. h. im beschriebenen Ausführungsbeispiel die höchste erreichbare Geschwindigkeits klasse der integrierten Schaltung. Dieser Wert ist gleichzei tig auch nach der Herstellung der integrierten Schaltung vor eingestellt.

Bei einem ersten Testlauf in Verbindung mit einem Testautoma ten wird festgestellt, daß die integrierte Schaltung bei der höchsten verfügbaren Arbeitsfrequenz korrekt funktioniert, so daß der voreingestellte Wert "000" des Registers 1 nicht ver ändert werden muß.

Das zweite Register 2 ist unmittelbar nach der Herstellung und vor der Programmierung umgekehrt voreingestellt. Sämtli che Registerzellen weisen die Voreinstellung "111" auf. So ist der Eingangsanschluß 29 der ersten Registerzelle 21 des Registers 2 über eine Fuse 25 mit dem positiven Versorgungs potential VDD verbunden und über einen Pulldown-Widerstand 24 mit Masse VSS. Dies entspricht der Voreinstellung für die er ste Registerzelle 21 unmittelbar nach der Herstellung des in tegrierten Schaltkreises. In entsprechender Weise sind die übrigen Registerzellen 22, 23 des Registers 2 unmittelbar nach der Herstellung und vor der Programmierung eingestellt.

Nunmehr wird die integrierte Schaltung ein zweites Mal gete stet. Unter gegebenfalls anderen Betriebsparametern oder mit einem anderen Testprogramm wird festgestellt, daß die Schal tung bei der höchsten Arbeitsfrequenz nicht mehr fehlerfrei arbeitet. Statt dessen ergibt sich, daß die Schaltung nur noch bei einer niedrigeren Arbeitsfrequenz fehlerfrei arbei tet, beispielsweise in der siebt niedrigsten Geschwindig keitsklasse. Diejenige Geschwindigkeitsklasse, bei der der Chip am schnellsten fehlerfrei arbeitet, wird mit "000" ge kennzeichnet. Diejenige Geschwindigkeitsklasse, die am nied rigsten ist, wenn der Chip noch fehlerfrei arbeitet, wird mit "111" gekennzeichnet. Im vorliegenden Beispiel ergibt der zweite Testlauf, daß die Geschwindigkeitsklasse "110" zutref fend ist, d. h. die siebt niedrigste Geschwindigkeitsklasse.

Nunmehr wird das Register 2 entsprechend programmiert. Die Laser-Fuse der Registerzelle 23 wird durchtrennt, so daß der Eingangsanschluß 26 der Registerzelle 23 über den Pulldown- Widerstand 27 auf Masse VSS gezogen wird.

Die Ausgänge der Register 1, 2 werden bitweise ODER- verknüpft. Hierzu werden die Ausgänge der Registerzellen 10 und 21 mit den Eingängen eines ODER-Gatters 31 verbunden. In entsprechender Weise werden die Ausgänge der Registerzellen 11, 22 mit den Eingängen eines ODER-Gatters 32 verbunden, die Ausgänge der Registerzellen 12, 23 mit den Eingängen eines ODER-Gatters 33. Die Ausgänge der jeweiligen ODER-Gatter 31, 32, 33 sind gegebenenfalls über weitere Treiber mit Ausgangs anschlüssen 41, 42, 43, sogenannte Anschlußpads, der inte grierten Schaltung verbunden. Über die Anschlußpads 41, 42, 43 sind die von den ODER-Gattern bereitgestellten Signale von außen abfragbar. Alternativ kann die Information auch seriell über ein einziges Pad nach außen abgegeben werden.

Im gezeigten Beispiel ist das erste Register mit "000", also der höchsten Geschwindigkeitsklasse, und das zweite Register mit "111", also der niedrigsten Geschwindigkeitsklasse, vor eingestellt. Über die ODER-Verknüpfungen 3 ist die niedrigste Geschwindigkeitsklasse "111" nach außen hin abfragbar vorein gestellt. Nach dem ersten Testlauf bleibt das Register 1 un verändert. Nach dem zweiten Testlauf wird das Register 2 mit der Geschwindigkeitsklasse "110" programmiert. Somit ist schließlich nach Abschluß sämtlicher Tests der Chip mit der Geschwindigkeitsklasse "110" gekennzeichnet. Wenn die Ge schwindigkeitsklasse "111" die niedrigste Geschwindigkeits klasse repräsentiert, ist der Chip nunmehr mit der nächst hö heren Geschwindigkeitsklasse gekennzeichnet. Die Geschwindigkeitsklasse wird später, wenn das Gehäuse fertig gestellt ist, auf dem Gehäuse aufgebracht. Dadurch daß die Geschwin digkeitsklasse unveränderbar und sicher auf der integrierten Schaltung gespeichert ist, geht sie nicht verloren und ist ohne aufwendige Datenbankabfragen verfügbar.

In der Fig. 2 ist ein Gehäuse einer integrierten Schaltung in Aufsicht dargestellt. An den Außenanschlüssen 411, 412, 413 sind die an den Anschlußpads 41, 42, 43 bereitgestellten Signale abgreifbar. Das Gehäuse 5 weist eine Oberseite auf, auf der beispielsweise durch Laser-Schreiben eine Typenbe zeichnung 51 aufgebracht ist. Außerdem weist das Gehäuse an der Stelle 52 eine alphanumerische Kennzeichnung der Ge schwindigkeitsklasse auf. Im beschriebenen Ausführungsbei spiel entspricht die Kennzeichnung an der Stelle 52 auf dem Gehäuse 5 der durch den digitalen Wert "110" im Register 2 gespeicherten Geschwindigkeitsklasse.

Bezugszeichenliste

1

,

2

Register

3

ODER-Verknüpfung

4

Ausgangsanschlüsse

5

Gehäuse

10

,

11

,

12

Registerzellen

13

Anschluß

14

Pullup-Widerstand

15

Fuse

21

,

22

,

23

Registerzellen

25

,

28

Fuse

24

,

27

Pulldown-Widerstand

31

,

32

,

33

ODER-Gatter

41

,

42

,

43

Anschlußpads

51

Typenbezeichnung

52

Geschwindigkeitsklasse

411

,

412

,

413

Anschlüsse
VDD, VSS Versorgungspotentiale

Claims

1. Verfahren zum Kennzeichnen einer Betriebseigenschaft einer integrierten Schaltung,
bei dem in einem ersten Testlauf die Betriebseigenschaft festgestellt wird und ein dem festgestellten Wert der Be triebseigenschaft erstes zugeordnetes digitales Kennzeichen in einem ersten Speicherelement (1) dauerhaft gespeichert wird und anschließend
in einem zweiten Testlauf die Betriebseigenschaft erneut festgestellt wird und ein dem festgestellten Wert der Be triebseigenschaft zweites zugeordnetes digitales Kennzeichen in einem zweiten Speicherelement (2) dauerhaft gespeichert wird und
die gespeicherten digitalen Kennzeichen logisch mittels ei ner bitweisen ODER-Verknüpfung der Bits der digitalen Kenn zeichen zu einem auszugebenden Kennzeichen verknüpft werden, in Abhängigkeit dessen die integrierte Schaltung mit einer zugeordneten Markierung (52) versehen wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Markierung (52) auf ein Gehäuse (5) der integrierten Schaltung aufgebracht wird.

3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß im ersten oder im zweiten Testlauf als Betriebseigenschaft die Taktfrequenz der integrierten Schaltung festgestellt wird, bei der die integrierte Schaltung fehlerfrei arbeitet.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß zum Feststellen des fehlerfreien Arbeitens an die integrierte Schaltung Eingangsdaten zugeführt werden und von ihr Aus gangsdaten abgegriffen werden als Antwort auf die Eingangsda ten und daß die Ausgangsdaten mit vorbestimmten bereitge stellten Vergleichsdaten verglichen werden.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die integrierte Schaltung vor dem ersten Testlauf derart be reit gestellt wird, daß die Speicherelemente (1, 2) auf zu einander komplementäre Werte voreingestellt sind.

6. Schaltungsanordnung zur Kennzeichnung einer Betriebseigen schaft einer integrierten Schaltung zur Durchführung eines Verfahrens nach einem der Anspruch 1 bis 5 in Abhängigkeit von mindestens zwei Testläufen eines die Betriebseigenschaft feststellenden Funktionstests der integrierten Schaltung, um fassend:
ein erstes Speicherelement (1) zur dauerhaften Speicherung eines digitalen Werts in Abhängigkeit von dem ersten der Testläufe und
ein zweites Speicherelement (2) zur dauerhaften Speicherung eines digitalen Werts in Abhängigkeit von dem zweiten der Testläufe und
ein eine logische ODER-Verknüpfung bildendes Verknüpfungs element (3), das eingangsseitig mit Ausgängen der Spei cherelemente (1, 2) verbunden ist und ausgangsseitig mit Aus gängen (4) zum Abgriff eines verknüpften digitalen Werts ver sehen ist.

7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß das logische Verknüpfungselement (3) je ein ODER-Gatter (31, 32, 33) für eine Bitstelle der digitalen Werte umfaßt und daß die ODER-Gatter (31, 32, 33) eingangsseitig jeweils mit einem Ausgangsbit eines Speicherelements (1, 2) verbunden sind.