DE19755737A1 - Pufferschaltung und integrierte Speicherschaltung mit einer Pufferschaltung - Google Patents
Pufferschaltung und integrierte Speicherschaltung mit einer PufferschaltungInfo
- Publication number
- DE19755737A1 DE19755737A1 DE19755737A DE19755737A DE19755737A1 DE 19755737 A1 DE19755737 A1 DE 19755737A1 DE 19755737 A DE19755737 A DE 19755737A DE 19755737 A DE19755737 A DE 19755737A DE 19755737 A1 DE19755737 A1 DE 19755737A1
- Authority
- DE
- Germany
- Prior art keywords
- buffer circuit
- buffer
- circuit according
- resistance element
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/141—Battery and back-up supplies
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
- H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
- H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
- H02J9/061—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems for DC powered loads
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Business, Economics & Management (AREA)
- Emergency Management (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
Die Erfindung betrifft eine Pufferschaltung für eine Versor
gungsspannung einer integrierten Schaltung. Außerdem betrifft
sie eine integrierte Speicherschaltung mit einer solchen Puf
ferschaltung.
Um Einbrüche bei Versorgungsspannungen von integrierten
Schaltungen bei plötzlich auftretenden starken Belastungen
oder infolge des kurzzeitigen Versagens der Spannungsversor
gungen entgegenzuwirken, ist es bekannt, Pufferkondensatoren
zum Puffern der Versorgungsspannung vorzusehen. Diese werden
in der Regel so angeordnet, daß die gesamte zu puffernde Ver
sorgungsspannung über dem Pufferkondensator abfällt. Aufgrund
von Herstellungsfehlern oder aufgrund von während des Be
triebs auftretender Überspannungen kann es vorkommen, daß die
Kondensatorelektroden nicht vollständig voneinander isoliert
sind, so daß ein von der Versorgungsspannung getriebener
Leck- bzw. Kurzschlußstrom über den Kondensator fließt. Dies
kann zum Einbrechen der Versorgungsspannung führen. Ein der
artiger Defekt kann bewirken, daß die gesamte integrierte
Schaltung unbrauchbar wird.
Das Problem verschärft sich noch, wenn die für das Puffern
notwendige Kapazität durch die Parallelschaltung zahlreicher
Kondensatoren erzielt wird. Dann reicht bereits der Defekt
eines einzigen der Kondensatoren aus, um den gesamten Chip
wegen des damit verbundenen Kurzschlusses der Versorgungs
spannung unbrauchbar zu machen.
Der Erfindung liegt die Aufgabe zugrunde, eine Pufferschal
tung für die Versorgungsspannung einer integrierten Schaltung
anzugeben, bei der eine Beeinträchtigung der integrierten
Schaltung auf Grund eines in der Pufferschaltung auftretenden
Defektes weitestgehend vermieden wird.
Diese Aufgabe wird mit einer Pufferschaltung gemäß Anspruch 1
und eine integrierte Speicherschaltung mit einer solchen Puf
ferschaltung gemäß Anspruch 13 gelöst. Vorteilhafte Aus- und
Weiterbildungen der Erfindung sind Gegenstand von abhängigen
Ansprüchen.
Die erfindungsgemäße Pufferschaltung weist eine Reihenschal
tung aus einem hochohmigen Widerstandselement und einem Puf
ferkondensator auf, an der die zu puffernde Versorgungsspan
nung anliegt. Kommt es zu einem Defekt des Pufferkondensa
tors, ergibt sich der Gesamtwiderstand der Pufferschaltung
aus der Summe des Kurzschlußwiderstandes des Kondensators und
des Widerstandswertes des Widerstandelementes. Ist der Wider
standswert des Widerstandelements ausreichend hoch gewählt,
wird verhindert, daß im Defektfall ein zu großer Strom über
die Pufferschaltung fließt. Das Widerstandselement ist so di
mensioniert, daß der bei einem Defekt des Kondensators auf
tretende Leckstrom auf einen gewünschten Maximalwert begrenzt
ist. Daher kann auch dann, wenn die Pufferschaltung ihre Puf
ferfunktion auf Grund eines Defekts des Kondensators nicht
mehr ausüben kann, die Versorgungsspannung vor dem Zusammen
bruch bewahrt werden, so daß die integrierten Schaltung wei
terhin eingesetzt werden kann.
Das hochohmige Widerstandselement kann beispielsweise ein
ohmscher Widerstand oder ein Transistor sein. Der Widerstand
wert des Widerstandselementes kann über einen Steueranschluß
veränderbar sein. Ein solches Widerstandselement kann z. B.
durch einen Transistor oder einen veränderlichen ohmschen Wi
derstand realisiert sein.
Im letztgenannten Fall sieht eine Weiterbildung der Erfindung
vor, daß die Pufferschaltung eine Steuerschaltung aufweist,
die den Widerstandswert des Widerstandselementes über seinen
Steueranschluß steuert. Dies hat den Vorteil, daß sein Wider
standswert an bestimmte Wünsche oder auftretende Defekte des
Kondensators anpaßbar ist.
In einer Ausführungsform ist die Steuerschaltung ein Span
nungsregler, der den Widerstandswert des Widerstandselementes
in Abhängigkeit vom Potential am zweiten Potentialknoten
steuert. In diesem Fall wird günstigerweise bei einem Ein
bruch der Versorgungsspannung aufgrund eines Defekts des Puf
ferkondensators der Widerstandswert solange erhöht, bis der
durch die Reihenschaltung fließende Leckstrom die Versor
gungsspannung nicht mehr nennenswert beeinträchtigt.
In einer anderen Ausführungsform ist die Steuerschaltung ein
Stromregler, der den Widerstandswert des Widerstandselementes
in Abhängigkeit vom Stromfluß durch die Reihenschaltung steu
ert. Die Wirkung entspricht derjenigen der zuvor geschilder
ten Ausführungsform. Beide Ausführungsformen heben den Vor
teil, daß die Pufferschaltung flexibel aufauftretende Defek
te ihres Kondensators reagiert. Es kann vorgesehen sein, daß
der Spannungs- bzw. Stromregler den Widerstandswert des Wi
derstandselementes erst erhöht, wenn das Potential am zweiten
Knoten um einen Mindestbetrag gefallen ist bzw. wenn der
Leckstrom eine Mindeststärke erreicht hat.
In einer weiteren Ausführungsform ist die Steuerschaltung ei
ne einstellbare Spannungsquelle, die an ihrem Ausgang eine
über einen Steuereingang einstellbare Ausgangsspannung er
zeugt, wobei der Ausgang mit dem Steueranschluß des Wider
standselementes verbunden ist. Die Ausgangsspannung der Span
nungsquelle ist entweder einmalig oder wiederholt einstell
bar. Sie kann nach dem oder im Verlauf des Herstellprozesses
der Pufferschaltung bzw. der sie beinhaltenden integrierten
Schaltung so gewählt werden, daß der Widerstandswert des
Transistors an zuvor festgestellte herstellungsbedingte Ein
flüsse oder an festgestellte Defekte des Pufferkondensators
angepaßt wird. Auf diese Weise lassen sich herstellungsbe
dingte Einflüsse auf die Funktion der Pufferschaltung aus
schließen und festgestellte Defekte kompensieren. Die ein
stellbare Spannungsquelle kann z. B. programmierbar sein.
Eine besonders vorteilhafte Weiterbildung der Erfindung sieht
vor, daß die Pufferschaltung wenigstens zwei Reihenschaltun
gen mit je einem Pufferkondensator und einem hochohmigen Wi
derstandselement aufweist, wobei alle diese Reihenschaltungen
einander parallel geschaltet sind, und die zu puffernde Ver
sorgungsspannung über dieser Parallelschaltung abfällt. Diese
Weiterbildung hat den Vorteil, daß bei Defekt einzelner der
Kondensatoren deren Kurzschlußstrom jeweils durch das ihnen
zugeordnete Widerstandselement begrenzt wird. Es entsteht al
so aufgrund des Widerstandelementes kein niederohmiger Kurz
schluß parallel zu den intakten Reihenschaltungen. Daher
bleibt die Wirkung der intakten Pufferkondensatoren vom Aus
fall der defekten Pufferkondensatoren unbeeinflußt. Die Ver
sorgungsspannung wird dann durch die noch intakten Pufferkon
densatoren gepuffert. Handelt es sich um eine große Zahl von
parallel geschalteten Reihenschaltungen und fallen nur wenige
dieser aus, ergibt sich eine kaum reduzierte Gesamtkapazität
der Parallelschaltung gegenüber dem Fall, in dem alle Konden
satoren intakt sind.
Handelt es sich bei der integrierte Speicherschaltung, deren
Versorgungsspannung gepuffert werden soll, um eine integrier
te Speicherschaltung, die Speicherzellen aufweist, die je ei
nen Auswahltransistor und einem Speicherkondensator beinhal
ten (wie dies beispielsweise bei DRAMs der Fall ist), ist es
besonders vorteilhaft, die Pufferschaltung genau so zu dimen
sionieren wie die Speicherzellen, wobei sich die einzelnen
Reihenschaltungen der Pufferschaltung von den Speicherzellen
nur durch die Art und Weise ihrer elektrischen Verbindung un
terscheiden. Da die Speicherzellen von Speicherschaltungen
stets flächenoptimiert gestaltet werden, erhält man auf diese
Weise ohne großen Aufwand eine flächenoptimierte Anordnung
der Pufferschaltung. Die Herstellung der Pufferschaltung kann
mit nur geringen Änderungen unter Verwendung des Layouts der
Speicherzellen erfolgen.
Bei der zuletzt genannten Ausführungsform der Erfindung ist
das hochohmige Widerstandselement ein entsprechend geschalte
ter Transistor. Bei anderen Ausführungsformen der Erfindung
kann es sich auch beispielsweise um einen ohmschen Widerstand
handeln.
Die Erfindung wird im folgenden anhand von in den Figuren ge
zeigten Ausführungsbeispielen näher erläutert.
Fig. 1 bis 3 zeigen Ausführungsbeispiele der erfindungs
gemäßen Pufferschaltung;
Fig. 4 zeigt eine DRAM-Speicherzelle;
Fig. 5 bis 7 zeigen Ausführungsformen der Pufferschal
tung mit verschiedenen Steuerschaltungen.
Fig. 1 zeigt ein erstes Ausführungsbeispiel der Pufferschal
tung, bei dem zwischen einem ersten Potentialknoten 1 und ei
nem zweiten Potentialknoten 2 eine zu puffernde Versorgungs
spannung U einer integrierten Schaltung abfällt, deren Be
standteil die Pufferschaltung ist. Zwischen den beiden Poten
tialknoten 1, 2 ist eine Vielzahl von einander parallel ge
schalteten Reihenschaltungen angeordnet, die jeweils einen
hochohmigen ohmschen Widerstand R und einen Pufferkondensator
C aufweisen. In Fig. 1 ist der erste Potentialknoten 1 mit
Masse verbunden und der zweite Potentialknoten 2 mit einem
positiven Versorgungspotential. Bei anderen Ausführungsformen
der Erfindung kann das Potential des zweiten Potentialknotens
negativ sein, oder die Potentialzuordnung der beiden Potenti
alknoten 1, 2 kann vertauscht sein.
Wenn die Kapazität der einzelnen Pufferkondensatoren C in Fig.
1 sehr gering ist, benötigt man eine große Anzahl der
dargestellten Reihenschaltungen, um eine ausreichend große
Gesamtkapazität zur Pufferung der Versorgungsspannung U zu
erzielen. Beträgt die Kapazität jedes der Kondensatoren C
beispielsweise 50 fF benötigt man 500 000 Reihenschaltungen,
um eine Gesamtkapazität von etwa 25 nF zu erzielen. Bei ande
ren Ausführungsformen ist es natürlich auch möglich, ledig
lich eine der gezeigten Reihenschaltung zur Realisierung der
Pufferschaltung vorzusehen.
Der hochohmige Widerstand R dient dazu, bei einem Defekt des
ihm zugeordneten Kondensators C, der beispielsweise darin be
stehen kann, daß dessen Dielektrikum durch eine Überspannung
durchschlagen worden ist, den Strom durch die entsprechende
Reihenschaltung zu begrenzen. Der Widerstand der Reihenschal
tung ergibt sich dann aus der Summe des Widerstandswertes des
Widerstands R, sowie des Kurzschlußwiderstandes des defekten
Kondensators C. Haben die Kondensatoren C eine Kapazität von
50 fF, hat es sich als günstig erwiesen, für den Widerstand R
einen Widerstandswert von ca. 500 kΩ vorzusehen, um im De
fektfall eine ausreichende Strombegrenzung zu erreichen.
Durch die erfindungsgemäße hochohmige Strombegrenzung im De
fektfall durch die Widerstände R beeinträchtigen die defekten
Reihenschaltungen die Funktionsweise der intakten Reihen
schaltungen nicht, so daß die Versorgungsspannung U weiterhin
durch die intakten Reihenschaltungen und ihre Pufferkondensa
toren C gepuffert wird.
Dadurch, daß man den Wert des Widerstands R sehr groß wählt,
ist der im Defektfall über den Kondensator C fließende Strom
nahezu unabhängig von dessen in der Regel niedrigen Kurz
schlußwiderstand. Allein der hochohmige Widerstand R sorgt
für eine signifikante Kurzschlußstrombegrenzung.
Fig. 2 zeigt als zweites Ausführungsbeispiel der Puffer
schaltung eine der Reihenschaltungen aus Fig. 1, bei der der
ohmsche Widerstand R durch einen n-Kanal-Transistor Tn er
setzt ist, dessen Gate mit dem ersten Potentialknoten 1 ver
bunden ist. Der Transistor Tn ist so dimensioniert, daß er
sehr hochohmig ist. Die Pufferschaltung nach Fig. 2 eignet
sich zur Pufferung von Versorgungsspannungen U, bei denen das
Potential am ersten Potentialknoten 1 größer als am zweiten
Potentialknoten 2 ist.
Fig. 3 zeigt als drittes Ausführungsbeispiel der Puffer
schaltung eine Realisierung, die sich von derjenigen in Fig.
2 nur hinsichtlich des Typs des hochohmigen Transistors un
terscheidet. In Fig. 3 handelt es sich um einen P-Kanal-Tran
sistor Tp. Diese Schaltung eignet sich zum Puffern einer
positiven Versorgungsspannung U zwischen den zweiten Potenti
alknoten 2 und dem ersten Potentialknoten 1.
Fig. 4 zeigt eine Speicherzelle M eines dynamischen Spei
chers (DRAM). Diese weist zwischen einer Bitleitung BL und
Masse eine Reihenschaltung aus einem Auswahltransistor TM und
einem Speicherkondensator CM auf. Im gezeigten Fall ist der
Auswahltransistor TM vom n-Kanal-Typ. Sein Gate ist mit einer
Wortleitung WL des Speichers verbunden. Es ist nun besonders
vorteilhaft, wenn die Pufferschaltung gemäß Fig. 2 unter Zu
hilfenahme des Designs für die Speicherzelle M in Fig. 4
hergestellt wird. Es ist dann lediglich notwendig, die exter
nen Verbindungen der Speicherzelle M mit der Bitleitung BL,
der Wortleitung WL und mit Masse durch die der Fig. 2 ent
nehmbaren elektrischen Verbindungen zu ersetzen. Dabei bleibt
die äußere Form des Transistors und des Kondensators sowie
deren elektrischen Verbindung zur Herstellung der Reihen
schaltung unverändert. Wenn nun die in Fig. 4 gezeigte Spei
cherzelle M bereits elektrisch optimiert und flächenmäßig mi
nimiert worden ist, ergibt sich bei Verwendung ihres nur
leicht modifizierten Layouts zur Herstellung der Pufferschal
tung in Fig. 2 eine ebenfalls elektrisch und flächenmäßig
optimierte Pufferschaltung.
Die weiter oben beispielhaft angegebenen Werte (Kapazität des
Kondensators C = 25 fF, Widerstand des Transistors Tn = 500
kΩ) lassen sich auch beim in Fig. 2 gezeigten Gegenstand
realisieren. Zur Erzielung einer Gesamtkapazität von 25 nF
werden wiederum 500 000 der in Fig. 2 gezeigten Reihenschal
tungen parallel geschaltet.
Fig. 5 zeigt ein Ausführungsbeispiel der Pufferschaltung,
bei der der Widerstandswert des Transistors Tn über einen
Spannungsregler U-CTR gesteuert wird, dessen Eingang mit dem
zweiten Potentialknoten 2 und dessen Ausgang mit dem Steuer
anschluß des Transistors verbunden ist. Bei einem Defekt des
Kondensators C, also bei Auftreten eines Leckstromes in der
Reihenschaltung, erhöht der Spannungsregler solange den Wi
derstandswert, bis der Leckstrom vernachlässigbar klein ge
worden ist und die zu puffernde Spannung U nicht mehr nen
nenswert beeinflußt. Im Extremfall sperrt der Spannungsreg
ler den Transistor vollständig, so daß kein Leckstrom mehr
durch die Reihenschaltung fließen kann.
Fig. 6 zeigt eine Pufferschaltung, bei der der Widerstands
wert des Transistors Tn von einem Stromregler I-CTR gesteuert
wird. Die Reihenschaltung zwischen den beiden Potentialknoten
1, 2 weist einen Meßwiderstand R1 auf, dessen Widerstandswert
sehr genau bekannt ist. Ein solcher genau eingestellter Meß
widerstand läßt sich z. B. durch metallische Leiterbahnen rea
lisieren. Der Stromregler erfaßt die über dem Meßwiderstand
abfallende Spannung und ermittelt aus dieser und dem
(bekannten) Wert des Meßwiderstandes den durch die Reihen
schaltung fließenden Strom. Stellt er dabei einen unzulässig
hohen Strom fest, der nur von einem Defekt des Kondensators C
herrühren kann, erhöht er den Widerstandswert des Transistors
solange, bis der Strom einen festgelegten Maximalwert nicht
mehr überschreitet. Im Extremfall sperrt der Stromregler den
Transistor vollständig.
Fig. 7 zeigt eine Pufferschaltung mit einer einstellbaren
Spannungsquelle U1, die an ihrem Ausgang, der mit dem Steuer
anschluß den Transistors Tn verbunden ist, eine einstellbare
Ausgangsspannung liefert. Die Spannungsquelle U1 ist ein
Spannungsteiler aus zwei ohmschen Widerständen R2, R3, von
denen einer einen einstellbaren Widerstandswert hat, der über
einen Steuereingang S der Spannungsquelle wählbar ist. Das
Signal am Steuereingang S ist vom Betreiber der Pufferschal
tung vorgebbar. Es kann beispielsweise durch programmierbare
Elemente (z. B. Fuses) eingestellt werden. Die Einstellung
kann beispielsweise in Abhängigkeit vom Herstellungsprozeß
erfolgen, so daß der Widerstandswert des Transistors unabhän
gig vom Herstellprozeß ist. Der Einfluß des Herstellungspro
zesses auf die elektrischen Eigenschaften des Transistors ist
z. B. mittels auf dem gleichen Wafer wie die Pufferschaltung
hergestellter Teststrukturen feststellbar.
Claims (13)
1. Pufferschaltung zum Puffern einer zwischen zwei Potential
knoten (1, 2) anliegenden Versorgungsspannung (U) einer inte
grierten Schaltung mit einer zwischen den beiden Potential
knoten (1, 2) angeordneten Reihenschaltung wenigstens eines
Pufferkondensators (C) und eines hochohmigen Widerstandsele
mentes (R; Tn; Tp).
2. Pufferschaltung nach Anspruch 1,
bei der das Widerstandselement ein ohmscher Widerstand (R)
ist.
3. Pufferschaltung nach Anspruch 1 oder 2,
bei der das Widerstandelement einen über einen Steueranschluß
einstellbaren Widerstandswert hat.
4. Pufferschaltung nach Anspruch 3,
bei der das Widerstandselement ein Transistor (Tn; Tp) ist.
5. Pufferschaltung nach Anspruch 4,
bei der der Steueranschluß des Transistors (Tn; Tp) mit dem
ersten Potentialknoten (1) verbunden ist.
6. Pufferschaltung nach Anspruch 5,
bei der der Transistor ein Feldeffekttransistor vom n-Kanal-Typ
(Tn) ist und bei der das Potential am ersten Potential
knoten (1) größer als am zweiten Potentialknoten (2) ist.
7. Pufferschaltung nach Anspruch 5,
bei der der Transistor ein Feldeffekttransistor vom p-Kanal-Typ
(Tp) ist und bei der das Potential am ersten Potential
knoten (1) kleiner als am zweiten Potentialknoten (2) ist.
8. Pufferschaltung nach Anspruch 3,
mit einer Steuerschaltung (U-CTR; I-CTR), die den Wider
standswert des Widerstandselementes über seinen Steueran
schluß steuert.
9. Pufferschaltung nach Anspruch 8,
bei der die Steuerschaltung ein Spannungsregler (U-CTR) ist,
der den Widerstandswert des Widerstandselementes in Abhängig
keit vom Potential am zweiten Potentialknoten (2) steuert.
10. Pufferschaltung nach Anspruch 8,
bei der die Steuerschaltung ein Stromregler (I-CTR) ist, der
den Widerstandswert des Widerstandselementes in Abhängigkeit
vom Stromfluß durch die Reihenschaltung steuert.
11. Pufferschaltung nach Anspruch 8,
bei der die Steuerschaltung eine einstellbare Spannungsquelle
(U1) ist, die an ihrem Ausgang eine über einen Steuereingang
einstellbare Ausgangsspannung erzeugt, wobei der Ausgang mit
dem Steueranschluß des Widerstandselementes verbunden ist.
12. Pufferschaltung nach einem der vorstehenden Ansprüche,
bei der wenigstens zwei zueinander parallele Reihenschaltun
gen zwischen den beiden Potentialknoten (1, 2) angeordnet
sind, von denen jede wenigstens einen Pufferkondensator (C)
und ein hochohmiges Widerstandselement (R) aufweist.
13. Integrierte Speicherschaltung mit einer Pufferschaltung
nach einem der Ansprüche 4 bis 12,
- - die Speicherzellen (M) aufweist, die je einen Auswahltran sistor (TM) und einen Speicherkondensator (CM) beinhalten,
- - und bei der jeder Pufferkondensator (C) und sein zugehöri ger Transistor (Tn) bezüglich ihrer gegenseitigen Anordnung und ihren Abmessungen wie die Komponenten (CM, TM) einer der Speicherzellen" (M) ausgebildet sind und sich von diesen nur durch die Art und Weise ihrer elektrischen Verbindung unter scheiden.
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19755737A DE19755737A1 (de) | 1997-12-15 | 1997-12-15 | Pufferschaltung und integrierte Speicherschaltung mit einer Pufferschaltung |
TW087118675A TW437053B (en) | 1997-12-15 | 1998-11-10 | Buffer-circuit and integrated memory-circuit with a buffer-circuit |
KR1020007006545A KR100351340B1 (ko) | 1997-12-15 | 1998-11-11 | 버퍼회로 및 버퍼회로를 가진 집적회로 메모리 |
JP2000539477A JP3939924B2 (ja) | 1997-12-15 | 1998-11-11 | バッファ回路及びバッファ回路付きメモリ集積回路 |
DE59801722T DE59801722D1 (de) | 1997-12-15 | 1998-11-11 | Integrierte speicherschaltung mit einer pufferschaltung |
PCT/DE1998/003306 WO1999031664A1 (de) | 1997-12-15 | 1998-11-11 | Pufferschaltung und integrierte speicherschaltung mit einer pufferschaltung |
EP98961078A EP1040482B1 (de) | 1997-12-15 | 1998-11-11 | Integrierte speicherschaltung mit einer pufferschaltung |
US09/594,911 US6426899B1 (en) | 1997-12-15 | 2000-06-15 | Integrated memory with a buffer circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19755737A DE19755737A1 (de) | 1997-12-15 | 1997-12-15 | Pufferschaltung und integrierte Speicherschaltung mit einer Pufferschaltung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19755737A1 true DE19755737A1 (de) | 1999-07-01 |
Family
ID=7851995
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19755737A Withdrawn DE19755737A1 (de) | 1997-12-15 | 1997-12-15 | Pufferschaltung und integrierte Speicherschaltung mit einer Pufferschaltung |
DE59801722T Expired - Lifetime DE59801722D1 (de) | 1997-12-15 | 1998-11-11 | Integrierte speicherschaltung mit einer pufferschaltung |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE59801722T Expired - Lifetime DE59801722D1 (de) | 1997-12-15 | 1998-11-11 | Integrierte speicherschaltung mit einer pufferschaltung |
Country Status (7)
Country | Link |
---|---|
US (1) | US6426899B1 (de) |
EP (1) | EP1040482B1 (de) |
JP (1) | JP3939924B2 (de) |
KR (1) | KR100351340B1 (de) |
DE (2) | DE19755737A1 (de) |
TW (1) | TW437053B (de) |
WO (1) | WO1999031664A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10045692A1 (de) * | 2000-09-15 | 2002-04-04 | Infineon Technologies Ag | Integrierter Speicher mit Speicherzellen und Pufferkapazitäten |
DE102008058615A1 (de) * | 2008-11-22 | 2010-06-02 | Qimonda Ag | Integrierte Schaltung mit Pufferkapazitäten |
US8890490B2 (en) | 2008-12-26 | 2014-11-18 | Hynix Semiconductor Inc. | Power distributor and semiconductor device having the same |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030058604A1 (en) * | 2001-09-13 | 2003-03-27 | Canagasaby Karthisha S. | Method and apparatus to emulate external IO interconnection |
US20090295342A1 (en) * | 2008-05-27 | 2009-12-03 | Martin Versen | Circuit and Method for Limiting a Current Flow in Case of a Shortage of a Support Capacitor |
CN111989850B (zh) * | 2018-06-15 | 2023-09-15 | 株式会社村田制作所 | Cr缓冲元件 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5028619B1 (de) * | 1971-06-30 | 1975-09-17 | ||
CA1158711A (en) | 1981-02-13 | 1983-12-13 | Philip Chadwick | Alarm and control system for high voltage capacitor bank |
JPS63257088A (ja) * | 1987-04-14 | 1988-10-24 | Nec Corp | ポ−タブル記憶装置 |
JPH02292797A (ja) * | 1989-05-08 | 1990-12-04 | Hitachi Ltd | メモリ装置 |
US5241503A (en) * | 1991-02-25 | 1993-08-31 | Motorola, Inc. | Dynamic random access memory with improved page-mode performance and method therefor having isolator between memory cells and sense amplifiers |
JPH05276683A (ja) * | 1991-10-25 | 1993-10-22 | Matsushita Electric Works Ltd | 充電回路 |
JPH05284670A (ja) * | 1992-03-31 | 1993-10-29 | Nec Corp | バッテリーバックアップ内蔵集積回路 |
JPH06215562A (ja) * | 1993-01-13 | 1994-08-05 | Toshiba Corp | 半導体記憶装置 |
KR960006377B1 (ko) * | 1993-11-17 | 1996-05-15 | 삼성전자주식회사 | 반도체 메모리장치의 워드라인 로딩 보상 회로 |
JPH07222378A (ja) * | 1994-02-02 | 1995-08-18 | Fujitsu Ten Ltd | 電圧保持回路 |
US5675547A (en) * | 1995-06-01 | 1997-10-07 | Sony Corporation | One time programmable read only memory programmed by destruction of insulating layer |
KR100198662B1 (ko) * | 1996-05-16 | 1999-06-15 | 구본준 | 디램 셀, 디램 및 그의 제조 방법 |
US5761112A (en) * | 1996-09-20 | 1998-06-02 | Mosel Vitelic Corporation | Charge storage for sensing operations in a DRAM |
-
1997
- 1997-12-15 DE DE19755737A patent/DE19755737A1/de not_active Withdrawn
-
1998
- 1998-11-10 TW TW087118675A patent/TW437053B/zh not_active IP Right Cessation
- 1998-11-11 JP JP2000539477A patent/JP3939924B2/ja not_active Expired - Fee Related
- 1998-11-11 WO PCT/DE1998/003306 patent/WO1999031664A1/de active IP Right Grant
- 1998-11-11 EP EP98961078A patent/EP1040482B1/de not_active Expired - Lifetime
- 1998-11-11 DE DE59801722T patent/DE59801722D1/de not_active Expired - Lifetime
- 1998-11-11 KR KR1020007006545A patent/KR100351340B1/ko not_active IP Right Cessation
-
2000
- 2000-06-15 US US09/594,911 patent/US6426899B1/en not_active Expired - Lifetime
Non-Patent Citations (3)
Title |
---|
Conrad Electronic Welt C96, Katalog der Fa. ConradElectronic in 92240 Hirschau, 1995, S. 609 * |
IBM Technical Disclosure Bulletin, Vol.17, No.10, März 1975, S. 2923-2924 * |
TIETZE, Ulrich, SCHENK, Christoph: Halbleiter- Schaltungstechnik, 5. Aufl., Springer-Verlag, Berlin (u.a.), 1980, S. 9-13 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10045692A1 (de) * | 2000-09-15 | 2002-04-04 | Infineon Technologies Ag | Integrierter Speicher mit Speicherzellen und Pufferkapazitäten |
US6456522B1 (en) | 2000-09-15 | 2002-09-24 | Infineon Technologies Ag | Integrated memory having memory cells and buffer capacitors |
DE102008058615A1 (de) * | 2008-11-22 | 2010-06-02 | Qimonda Ag | Integrierte Schaltung mit Pufferkapazitäten |
DE102008058615B4 (de) * | 2008-11-22 | 2012-03-08 | Qimonda Ag | Integrierte Schaltung mit Pufferkapazitäten |
US8890490B2 (en) | 2008-12-26 | 2014-11-18 | Hynix Semiconductor Inc. | Power distributor and semiconductor device having the same |
Also Published As
Publication number | Publication date |
---|---|
KR20010033166A (ko) | 2001-04-25 |
TW437053B (en) | 2001-05-28 |
EP1040482A1 (de) | 2000-10-04 |
DE59801722D1 (de) | 2001-11-15 |
EP1040482B1 (de) | 2001-10-10 |
WO1999031664A1 (de) | 1999-06-24 |
JP3939924B2 (ja) | 2007-07-04 |
KR100351340B1 (ko) | 2002-09-05 |
JP2002509326A (ja) | 2002-03-26 |
US6426899B1 (en) | 2002-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3015096C2 (de) | ||
DE4036973C2 (de) | Schaltung zur Erzeugung einer gegenüber einer extern zugeführten Versorgungsspannung erhöhten Lösch- oder Programmierspannung in einer Halbleiter-Speicherschaltung | |
DE2722757B2 (de) | ||
DE102006031862B4 (de) | Strombegrenzungsschaltung und Halbleiterspeichervorrichtung | |
DE69029489T2 (de) | Abgleichschaltungen | |
DE3128732C2 (de) | Spannungsdifferenzdetektorschaltung | |
DE3041176A1 (de) | Halbleiterspeichervorrichtung | |
DE4007187A1 (de) | Integrierte halbleiterschaltungseinrichtung und betriebsverfahren dafuer | |
DE69629669T2 (de) | Leseverfahren und -schaltung für nichtflüchtige Speicherzellen mit Entzerrerschaltung | |
EP0496018B1 (de) | Integrierte Schaltung zur Erzeugung eines Reset-Signals | |
DE3038641A1 (de) | Halbleiter-speicherschaltung | |
EP1040482B1 (de) | Integrierte speicherschaltung mit einer pufferschaltung | |
DE3844154A1 (de) | Verteilte lesesteuerschaltung fuer einen leseverstaerker einer speichereinrichtung | |
DE19934297C1 (de) | Integrierte Halbleiterschaltung mit erhöhter Betriebsspannung für programmierbare Elemente (z.B. zur Konfigurierung) | |
DE2519323B2 (de) | Statisches Drei-Transistoren-Speicherelement | |
DE102006043623A1 (de) | Interner Versorgungsspannungs-Erzeugungsschaltkreis, Halbleiterspeicherbauelement und Verfahren zum Erzeugen einer internen Versorgungsspannung | |
DE102007017642B4 (de) | Prüfschaltungsanordnung, Verfahren zum Prüfen von Latch-Einheiten, und Latch-Einheit | |
DE2128792A1 (de) | Schaltungsanordnung mit mindestens einem Feldeffekttransistor | |
DE10026253A1 (de) | Fuse-Schaltungsanordnung | |
EP1163678B1 (de) | Integrierter speicher mit speicherzellen, die je einen ferroelektrischen speichertransistor aufweisen | |
EP0404995B1 (de) | Integrierte Schaltungsanordnung | |
DE10258780B4 (de) | Anti-Fuse-Schaltung und Anti-Fuse-System | |
DE10211932B4 (de) | Schaltungsanordnung zum Auslesen, Bewerten und Wiedereinlesen eines Ladungszustandes in eine Speicherzelle | |
EP0729034A2 (de) | Prüfschaltung und Prüfverfahren zur Funktionsprüfung von elektronischen Schaltungen | |
DE69118257T2 (de) | Stabile Bezugsschaltung mit geringer Verlustleistung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |
|
8139 | Disposal/non-payment of the annual fee |