TW437053B - Buffer-circuit and integrated memory-circuit with a buffer-circuit - Google Patents

Description

]437U 53 Λ7 B7 五、發明説明（ 經濟部中央標準局貝工消費合作社印製 電稹 電應衝電或個壓造使 時陷象 之對 以記式 器之 源效猨之差各電會可 成缺現 用而 路體形 衝路 電之生衝誤之源能不 形有路 所陷 電積它 緩電 之成產猨之器電可路 而個短 壓缺 器之其 之器 路造壓可上容由樣電 聯一之 電之 衝路及 用衝 電所電個程電種這體 並有關 源生 媛電 Μ 壓緩 體效源整製則 一 。稹 器只相 電產。之器式 電種 積失電使於，有器個 容中此 之所止項衝方 源此 擋之對成由壓會容整 電器與 路中防 1 媛成。 電有 抵暫使置。電此電使 多容之 電.路被第種構中 之具 中短器配降Γ)因經會 許電壓 體電地圍此之項 路種 .載壓容是下ve,流陷 由些電 積器泛範有利鼷 電一 負電電常而(0離流缺 是這源 .種衝廣利具有附 體及 大源衝通器過隔電種 量。電 一媛可專之明各 積涉 強電媛器容之相路此 容重於 供於害請項發圍 種亦 之於置容電生互短。 電嚴由 提由損申12本範 一明 生由設電衝產全或斷 之加片 是中之由第。利 於發。產擋是衝緩所完流中 需更晶 的其成藉圍成專 關本路然抵式媛此間會電之 所題個。目，造是範達請 是，電突或方種由期不漏壓 器問整用之路所的利來申 明外體在人知此經作能之電 衝述使使明電路目專路在 發此億 了侵習。壓操可動源 鍰上以能發器電述請電述 本。記為的則用電於極驅電。當朗足不本衝體上申體敘 路體 壓，作源由電所成用 -即而 鍰積 及憶則 .-； 訂 (請先閱讀背面之注意事項再镇寫本頁) 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） I ' 437 U 5 3 _ Λ7 B7五、發明説明（* ) 經濟部中央標準局貝工消費合作社印製 緩於衝值 Μ 電制之不 。電 計阻之產 電元容時顧 和加鍰阻 I。 限器而 體的。設電有所 種阻電段明 件施此電纟路流容此 晶漾成的由具器 一電衝一有 夠 元壓.則之 電電電因 電這製式經所容 是制緩高壓 姐電，件 1 器漏於可 種種來形可樣電 路控在提電· 電源象元SI5衝之由亦 一 一阻它其這對 電來是值源 姆電現姐之緩生路壓 或。電其，。或 制位式阻電 歐之陷電豸此產電電 阻變姆之路值值 控電方電對 高衝缺和 經所器源。電改歐明電阻望 之之之使再 由緩生阻且流時衝電用姆而之發制電期 述點利時不 個珂發電U流陷媛則使歐端變本控之之 上節有入流 1 ，器路之電缺當，供是制可，個件定 ，位 ·侵電 有路容短 之有。時可 Κ 控或中一元指 中電中壓漏 具電電器選大器處用然可由體況有阻所 式二況電之 路聯衝容RfT太容值作仍如經晶情具電對 彩第情源路 電串鍰電 止電大衝路例可電種路制可。施據種電電 器之若是。防使最猨電件值由一電控值整實依此致聯 衝成。阻)°可須之有體元阻藉之器來阻調之可在導串 緩構上電UD時寸望具積阻電可述衝端電行能其。而經。 之所器縴(S生尺期再使電之如所鍰制其進可，值陷流止 明器容之和發之所不.，姆件例後：控：陷種器阻缺至為 發容電路之陷件個而潰歐元件最是之是缺一整電生直響 本電衝電者缺元一 .陷崩高阻元在式件點之在調之發，影 衝緩器兩在胆於缺會 電阻 方.元優生 壓件器間之 ---ί —^----JA.------訂 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） 經濟部中央標準局貝工消費合作社印製 ' λβίί_____ 五、發明説明（—） 在另一種實施形式中，上述之控制電路是一種電流調 整器，其依據流經串聯電路之電流來控制電阻元件之電 阻值。此種作用和先前所述之實施形式是相同的。此二 種實施形式所具有之優點是：緩衝器電器可彈性地對其 電容器中所產生之缺陷起反應。可κ下述方式設計：當 第二節點上之電位下降一個最小值時或當漏電流達到一 個最小強度時，則電壓調整器或電流調整器須提高電阻 元件之電阻值。 在另一實施形式中，控制電路是一種可調整之電壓源 ，其在其輸出端產生一種可經由控制輸入端調整之输出 電壓，其中輸出端是與電阻元件之控制端相連接。電壓 源之輸出電壓可一次調整完成或重複調整。輸出電壓可 在緩衝器電路或含有此緩衝器電路之積體電路之製程之 後或製程期間選取，使電晶體之電阻值可對先前已確定 之與製程有關之影響或媛衝電容器之已確定之缺陷進行 調整。Μ此種方式可排除一些與製程有闞之對緩衝器電 路之功能的影響且可補償一呰已確定之缺陷。可調整之 電壓源例如是可程式化的。 本發明之特別有利之其它形式之設計方式是：緩衝器 電路至少具有二個串聯電路（其各有一個緩衝電容器和 一個髙歐_之電咀元件），其中所有這些串聯電路是互 相並聯的，且可媛衝之電源電壓是經由並聯後之電路而 下降。此種形式所具有之優點是，在各電容器發生缺陷 時分別藉由其所画之電阻元件來限制電容器之短路電流 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X297公釐） (請先閱讀背面之注意事項再填寫本頁) - - I -- - m- - - ·- - - -- - - - - ............ I ! - - - - --Ji ----- - -- - - ml ^^^1 —i ^^1 ϊ ' 437 υ 5 3 λ? Β7 經濟部中央標準局貝工消費合作社印製 五、發明説明 ( 4 ) 1 I 0 因 此 * 由 於 此 種 電 阻 元 件 而 不 會 產 生 一 種 與 未 受 損 之 1 I 串 聯 電 路 相 平 行 之 短 路現 象 〇 未 受 損 之 媛 衝 電 容 器 之 作 1 I Ε 用 因 此 不 受 有 缺 陷 之 緩 衝 電 容 器 之 失 效 所 影 響 〇 電 源 電 請 先 1 m 因 此 由 仍 然 是 完 好 之 鑀 衝 電 容 器 所 媛 衝 〇 若 此 與 數 S 閱 讀 1 背 很 多 之 相 並 聯 之 串 聯 電 路 有 關 且 只 有 —* 些 發 生 故 障 時 » 之 注 則 和 所 有 電 容 器 都 是 7Π 好 之 情 況 相 較 時 9 並 聯 電 路 之 總 意 事 1 電 容 量 幾 乎 不 會 降 低 〇 項 再 1 J 在 積 體 記 憶 體 電 路 (其電源電壓須被媛衝）中 » 若 此 與 寫 本 積 體 記 憶 體 電 路 (其具有記憶體單胞， 記億體單胞含有一 頁 、_ 1 個 選 擇 電 晶 體 和 一 個 記 億 體 電 容器 例 如 在 DRAMs情況 1 中 所 示 者 )有關， 則準確地決定此媛衝器電路（例 如 * 記 1 憶 體 單 胞 )之大小是特別有利的， 其中記憶體單胞之鍰 1 訂 街 器 電 路 中 之 各 個 串 聯 電 路 是 藉 由 其 電 性 連 接 之 技 藝 和 1 | 方 法 來 區 別 0 由 於 記 憶 體 電 路 之 記 憶 體 單 胞 缌 是 Μ 最 佳 1 1 平 面 化 之 方 式 構 成 > m 此 種 方 式 不 需 很 多 費 用 即 能 獲 1 | 得 此 種 緩 衝 器 電 路 之 最 佳 平 面 化 配 置 〇 此 種 緩 衝 器 電 路 1 之 製 造 在 使 用 記 憶 體 單 胞 之 佈 局 (1 a y 0 U t S )時只須很小 t 之 改 變 即 可 yn 成 〇 1 在 本 發 明 最 後 所 述 之 實 施 形 式 中 » 高 歐 姆 之 電 阻 元 件 1 1 是 一 種 Μ 適 當 方 式 連 接 而 成 之 電 晶 體 〇 在 本 發 明 之 其 它 1 實 胞 形 式 中 » 其 亦 可 為 一 種 歐 姆 電 阻 〇 1 I 本 發 明 Μ 下 將 依 據 圖 式 中 之 實 胞 例 作 詳 细 描 述 〇 圖 式 1 簡 單 說 明 Ί 第 1 至 3 圖 本 發 明 媛 衝 器 電 路 之 實 施 例 〇 1 ] 6 - i 1 l i 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） ϊ ' 437 υ 5 3 Λ7 Β7 經濟部中央標準局員工消費合作社印裝 五、發明説明（ r ) 1 第 4 圖DRAM記憶體單胞 〇 1 I 第5至7圖具有不同 控 制 電 路 之 緩 衝 器 電 路 的 實 施 形式。 1 1 第 1 ΓΒΤ 圖 顧 示 此 種 緩 衝 器 電 路 之 第 一 實 施 例 » 其 中 在第 請 先 1 一 電 位 節 點 1 和 第 二 電 位 節 點 2 之 間 存 在 —k 種 積 體 電路 閱 1 背 之 可 緩 衝 的 電 源 電 壓 U 降 落 (d r c » P ) 9 積 體 電 路 之 組 成元 面 之 1 件 是 媛 衝 器 電 路 Ο 在 此 二 個 電 位 節 點 1， 2之間配置許多互 注 意 事 1 相 並 聯 之 串 聯 電 路 * 這些串聯電路分別具有 — 個 髙 歐姆 項 再 1 f j 之歐姆性電阻R和- -個媛衝電容器C 〇 在 第 1 rgt 圆 中 第 一電 % 本 A 位 節 點 1 是 與 接 地 點 栢 連 接 且 第 二 電 位 節 點 2 是 與 正電 頁 1 1 源 電 位 相 連 接 〇 在 本 發 明 之 其 它 實 施 形 式 中 « 第 二 電位 1 節 點 之 電 位 可 K 是 負 的 » 或 此 二 個 電 位 節 點 1 , 2之電位配 1 1 置 方 式 可 Μ 互 換 〇 1 訂 1 | 當 第 1 圖 中 各 猨 衝 電 容 器 C 之 電 容 量 非 常 小 時 朗需 要 很 多 圖 中 所 示 之 串 聯 電 路 t 便 達 成 —— 種 足 夠 大 之總 1 1 電 容 最 來 對 電 源 電 壓 U 進 行 媛 衝 〇 若 各 電 容 器 C 之 每一 1 1 個 電 容 量 例如都是50fF 9 則需要500000個串聯電路Μ便 1 > 達 成 一 種大約25 nF之掸電容量 〇 在 其 它 實 施 形 式 中 ,則 亦 可 只 設 置 1ST 圆 示 串 聯 電 路 中 之 一 Μ 作 為 猨 衝 器 電 路 0 I 高 歐 姆 之 電 阻 R 因 此 在 其 所 靨 之 電 容 器 C 有 缺 陷 (其 1 1 例 如 是 由 於 其 介 電 質 被 過 電 壓 所 擊 穿 而 達 成 )時可用來 1 .] 限 制 此 種 流 經 相 對 應 之 串 聯 電 路 之 電 流 〇 串 聯 電 路 之電 1 I 阻 於 是 由 電 阻 R 之 電 姐 值 Η 及 有 缺 陷 之 電 容 器 C 之 短路 1 電 P且 值 之 和 (S um)所構成。 若電容器C之電容 童 是 50fF , 1 丨 刖 電 姐 Rn 之電阻值大約是500ΚΩ -7- 畴是有利的 ϊ. · ·· 便 在 缺陷 1 ] i 1 1 ! 本紙張尺度適用中國國家標準（CNS) Α4規格（210Χ297公釐） f ' 4370 5 3 B7 經濟部中央標準局負工消費合作社印裂 五、發明説明 ( y ) 1 發 生 時 達 成 一 種 足 夠 之 限 流 作 用 〇 1 在 缺 陷 發 生 時 籍 由 電 阻 B來逹成本發明之高歐姆式之 i 1 限 流 作 用 9 則 有 缺 陷 之 串 m 電 路 不 會 損害仍 然 完好之串 S. 請 ! 先 聯 電 路 之 作 用 方 式 使 電 源 電 壓 US外亦可藉由完全之 閲 讀 1 串 聯 電 輅 和 其 緩 衝 電 容 器 C來連成缓衝作用^ 背 面 I 之 1 若 所 選 取 之 電 阻 R 之 值 非 常 大 9 則 在缺陷 發 生時流經 注 意_ t 1 1 電 容 器 C 之 電 流 幾 乎 是 和 其 短 路 電. 阻 <通常限小）無醑。 事 項 再 1 1 只 有 高 歐 姆 之 電 阻 R 用 來 限 制 搔 大 之 短路電 流 〇 tt 寫 i 第 2 圖 是 第 1 圔 之 串 聯 電 路 中 之 —% 種以作 為 緩衝器電 本 頁 1 I 路 之 第 二 實 施 例 9 其 中 歐 姆 電 阻 S 是 由η-通 道 -電晶體 1 1 Τη 之大小所取代t 此電晶體Τ Π 之 閘 極是舆 第 一電位節 I 點 1 相 連 接 〇 電 晶 髏 Τ„ 之大小須使其具有很高之歐姆 訂 0 第 2 圔 之 緩 衝 器 電 路 適 合 作 為 電 源 電壓U 之 緩衝用， 1 其 中 第 一 電 位 節 點 1 上 之 電 位 較 第 二 電位節 點 2上之電 1 l 位 還 大 〇 1 第 3 圏 顯 示 此 種 緩 衝 器 電 路 之 第 三 實施例 » 其和第2 1 I 圖 所 7J\ 者 之 不 同 點 只 在 於 高 歐 姆 電 晶 醱之型 式 。第3 _ 中 所 示 者 是 一 種 P- 通 道 -電晶體Tpe 此種電路適合在第 1 二 電 位 節 點 2 和 第 一 電 位 節 點 1 之 間 作為正 電 源電壓υ 1 l 之 緩 衝 用 〇 i 1 第 4 圖 顙 示 一 種 動 態 記 億 體 { D B A Μ )之記億 體 單胞Μ,其 i 在 位 元 線 BL和 接 地 黏 之 間 具 有 由 選 擇電晶 ttim 腰 Trt和記億 I jawk 腊 電 容 器 Cm所 構 成 之 串 聯 電 路 〇 此 圖 中選擇 電 晶體Trt是 1 η - 通 道 之 型 式 9 其 閘 極 是 舆 記 憶 醱 之 宇線Η相 連接。當 1 1 第 2 圖 之 緩 衝 器 電 路 藉 肋 於 第 4 圖 中 之記摁 體 單胞Η之 1 1 設 計 方 式 來 製 作 時 是 待 別 有 利 的 〇 於 是只需 將 記镱體單 1 1 本紙張尺度適用中國國家標準（CNS > A4规格（2l(?X_297公ίΤ 經濟部中央標準局貝工消費合作社印装 ^ 437U 53 Λ7 ______B7 五、發明説明（7 ) 胞Μ之與位元線BL,字線tfL和接地點的外部連接方式由 可用於第2圖之電性連接方式所取代即可，電晶體及電 容器之外形及其在製造上述串聯電路時之電性連接方式 因此仍然保持不變。當第4圖所示之記憶體單胞Μ在電 性上已最佳化旦面稹已最小化時，則在使用其只稍微修 改之佈局（layout) Κ製造第2圃中之媛衝器電路時會產 生一種同樣是電性最佳化且面積亦最佳化之摄街器電路。 其它在上述敘述中所列舉之值（電容器之電容C=25fF, 電晶體Tn之電阻Τη = 500ΚΩ>使其亦可應用在第2圖所示 之物件中。為了達成25η!1之總電容量，則須再並聯500000 /個第2圖中所示之串聯電路。 第5圖顯示一種鍰衝器電路之實施例，其中電晶體Τη 之電姐值是經由電壓調整器U-CTR來控制，ϋ-CTR之輸人 端是與第二電位節黠2栢連且輪出端是與電晶髏之控制 端相連。在電容器C發生缺陷時（即，在串聯電路中產 生一種漏電流時），則電壓調整器須將電阻值提高一段時 間，直至漏電流小到可忽略且不會再對該可嫒衡之電壓 (I產生重大之影響為止。在極端情況時，電歷調整器可 使電晶體完全截止（off),因此不會有漏電流流經串聯 電路。 第6圖顯示一種媛衝器電路，其中電晶體Tn2電咀值 可由電流諝整器I-CTR所控制。在二涸電位節點1,2之間 的串聯電路具有一個測量電胆R1,須非常準確地知道電 阻R1之值。此種已準確調整之測最電阻例如可由金躕導 -9- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (請先鬩讀背面之注意事項再填寫本頁) 訂 經濟部中央標举局貝工消費合作社印製 437〇 53 A7 B7五、發明説明（方） 電軌所製成。電流調整器可測定此種經由測量電阻之電 鼷降且由此電壓降及測量電胆之已知值計算此種流經串 聯電路之電流。若確定有一種不允許之高電流（其可Μ 只由電容器C之缺陷所造成），則I - C TR可使電晶體之電 阻值提高一段時間直至電流不再超過Γ-Β確卖之最大值為 止。在極端情況時，電流調整器可使電晶體完全截止 (off)。 第7圖顯示一種具有可調電壓源U1之緩衝器電路。電 壓源U1在其輸出端（其是與電晶體1^之控制端相連接）供 應一種可調之輸出電壓。電壓源U1是一種由二個歐姆電 阻R2,R3所構成之分壓器，其中一個電阻具有一種可調 之電阻值，此可調之電阻值可經由電壓源之控制端入端 S來選取。控制輸人端S上之信號可由猨衝器電路之驅 動器來預設，其例如可藉由可程式化之元件（例如，熔絲） 來調整。此種調整例如可依據製程來進行，使電晶體之 電阻值可和製程無關。製程對電晶體之電性上之影響例 如可藉由一些在晶圓上（緩衝器電路亦在此一晶圓上）所 製成之測試结構來決定。 (請先閲讀背面之注意事項再填寫本頁) -=0 -10- 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐） 437u 53 Λ7 B7 五、發明説明（9 ) 參考符號元件 2..........電位節點 CM.........電容器 R1,R2,R3...電阻 ϋ............電源電壓 Η............記憶體單胞 ，Τη 電晶體 VL...........字線 經濟部中央標準局員工消費合作社印製 -11- (請先聞讀背面之注意事項再填寫本頁)

本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐）

Claims (1)

1. 437053 ABCD

   «6 正泉修補 六、申請專利範圍 第87Π8675號「緩衝器電路及具有緩衝器電路之積體記憶 體電路」專利案 （89年7月修正） 六申請專利範圍： 1. ~種具有緩衝器電路之積體電路，其係用來緩衝一種 施加於二個電位節點（1,2)之間的電源電壓（II)，此種 積體電路之特徵爲：具有至少二個互相並聯之配置於 此二個電位節點（1,2)之間的串聯電路，每一個串聯電 路至少具有一個緩衝電容器（C)以及一個歐姆性電阻元 件（R;Tn;Tp)。 2如申請專利範圍第1項之積體電路，其中上述電阻元 件中至少一個是歐姆性電阻（R)。 3. 如申請專利範圍第1項之積體電路，其中上述電阻元 件中至少一個具有一種可經由控制端來調整之電阻 値。 4. 如申請專利範圍第2項之積體電路，其中上述電阻元 件中至少一個具有一種可經由控制端來調整之電阻 値。 5. 如申請專利範圍第3項之積體電路，其中至少一個電 阻元件是電晶體（Τ„;τρ)。 6. 如申請專利範圍第5項之積體電路，其中電晶體（Τη;Τρ) 之控制端是與第一電位節點⑴相連接。 7. 如申請專利範圍第6項之積體電路，其中電晶體是一 種n-通道型式之場效電晶體（Τη)且第一電位節點⑴上 本紙張尺度適用中國國家標準（CNS ) Α4規格（210><297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -:ί-3-1·- A8 B8 C8 D8 437u 53 、申請專利範圍 之電位較第二電位節點⑵上者還大。 8.如申請專利範圍第6項之積體電路，其中電晶體是P· 通道型式之場效電晶體（τρ)且第一電位節點（1)上之電 位較第二電位節點⑵ $中此積體電路 可經由電阻元 ---------装------訂 (請先閱讀背面之注意事項再填寫本頁) 9. 如申請專利範圍第3項 _ 具有一種控制電路(U-雜碑 件之控制端來控制至少一個電阻元件之電阻値。 10. 如申請專利範圍第9項之積體電路，其中控制電路是 —種電壓調整器（ϋ-CTR)，其可依據第二電位節點⑵ 上之電位來控制至少一個電阻元件之電阻値。 11. 如申請專利範圍第9項之積體電路’其中控制電路是 一種電流調整器（Ι-CTR)，其可依據流經相對應之串聯 電路中之電流來控制至少一個電阻元件之電阻値° 1Z如申請專利範圍第9項之積體電路，其中控制電路是 一種可調整之電壓源（U1)，其在其輸出端產生—種可 經由控制端來調整之輸出電壓，其中輸出端是與至少 一個電阻元件之控制端相連接。 η如申請專利範圍第5至12項中任一項之積體電路’其 中此積體電路是一種記憶體電路’ 經濟部智慧財產局員工消費合作社印製 -記憶體電路具有複數個記憶體單胞（Μ>，其各自含有 —個選擇電晶體（τΜ)和一個記憶體電容器（Cm) ’ -每一緩衝電容器（c)和其所屬之電晶體（τ">就其相互 之配置方式和大小而言是像記憶體單胞（Μ)之組件 (CM，ΤΜ)之構成方式一樣，其不同點只在其電性連 接之技藝和方式而已。 -2 - 本紙張尺度適用中國國家襟準{ CNS Μ4規格（210X297公釐）