CN111989850A - Cr缓冲元件 - Google Patents

Cr缓冲元件 Download PDF

Info

Publication number
CN111989850A
CN111989850A CN201980026023.0A CN201980026023A CN111989850A CN 111989850 A CN111989850 A CN 111989850A CN 201980026023 A CN201980026023 A CN 201980026023A CN 111989850 A CN111989850 A CN 111989850A
Authority
CN
China
Prior art keywords
dielectric layer
semiconductor substrate
resistance
electrode
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980026023.0A
Other languages
English (en)
Other versions
CN111989850B (zh
Inventor
芦峰智行
中川博
村濑康裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN111989850A publication Critical patent/CN111989850A/zh
Application granted granted Critical
Publication of CN111989850B publication Critical patent/CN111989850B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H01L27/0682—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors comprising combinations of capacitors and resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/10—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044—Physical layout, materials not provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H02M1/348—Passive dissipative snubbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

CR缓冲元件(100)具备第一电阻部(110)、第一电容部(120)、第二电阻部(130)以及第二电容部(140)。第一电容部(120)与第一电阻部(110)串联地连接。第二电阻部(130)与第一电阻部(110)和第一电容部(120)串联地连接。第二电容部(140)与第二电阻部(130)并联地连接。CR缓冲元件(100)构成为在第一电容部(120)短路时，第二电阻部(130)断开。

Description

CR缓冲元件
技术领域
本发明涉及CR缓冲元件。
背景技术
作为公开了CR缓冲电路(snubber circuit)的构成的现有文献，有日本特开2007－306692号公报(专利文献1)。专利文献1记载的CR缓冲电路通过将缓冲电容器、具有电阻成分的元件进行串联连接而构成。另外，专利文献1中记载的CR缓冲电路用于电力变换装置，与开关引脚并联地连接。
专利文献1：日本特开2007－306692号公报。
发明内容
专利文献1中记载的CR缓冲电路通过将其与构成开关引脚的功率半导体并联地连接，从而将功率半导体开关时产生的浪涌电压利用电容部吸收，在电阻部作为热消耗，从而抑制浪涌电压和振铃电压。然而，CR缓冲电路的电容部短路时，CR缓冲电路失去上述的功能。而且，经由CR缓冲电路流通来自电源的大电流，有可能对配置于CR缓冲电路的周边的电子部件等的电路带来大的损伤。
本发明鉴于上述的问题而完成，目的在于提供一种CR缓冲元件，其能够在即使CR缓冲元件的电容部短路而在CR缓冲元件流通大电流的情况下，也抑制浪涌电压和振铃电压，并且能够提高电路的可靠性。
基于本发明的CR缓冲元件具备第一电阻部、第一电容部、第二电阻部和第二电容部。第一电容部与第一电阻部串联地连接。第二电阻部在第一电阻部和第一电容部以串联的方式连接。第二电容部与第二电阻部以并联的方式连接。CR缓冲元件构成为在第一电容部短路时，第二电阻部断开。
根据本发明，即使在CR缓冲元件的电容部短路而在CR缓冲元件流通有大电流的情况下，也能够抑制浪涌电压和振铃电压，并且能够提高电路的可靠性。
附图说明
图1是表示本发明的实施方式1所涉及的CR缓冲元件的结构的截面图。
图2是图1的CR缓冲元件的等效电路图。
图3是表示图2的CR缓冲元件的、第一电容部短路的状态的等效电路图。
图4是表示图3的CR缓冲元件的、第二电阻部断开的状态的等效电路图。
图5是表示本发明的实施方式2所涉及的CR缓冲元件的结构的截面图。
图6是图5的CR缓冲元件的等效电路图。
图7是表示本发明的实施方式3所涉及的CR缓冲元件的结构的截面图。
图8是图7的CR缓冲元件的等效电路图。
具体实施方式
以下，对于本发明的各实施方式所涉及的CR缓冲元件，参照附图进行说明。以下的实施方式的说明中，在图中的相同或相等部分标记相同的符号，不重复其说明。
(实施方式1)
图1是表示本发明的实施方式1所涉及的CR缓冲元件的结构的截面图。如图1所示，本实施方式所涉及的CR缓冲元件100具备半导体基板112、第一电介质层122、内部电极150、第二电介质层142、第一外部电极160、连接导电部152和第二电阻部130。
半导体基板112具有第一主面114、位于与第一主面114相反一侧的第二主面116。在半导体基板112的第一主面114形成有多个凹部。
半导体基板112构成后述的第一电阻部。本实施方式中，半导体基板112的第一主面114和第二主面116的各面积和半导体基板112的厚度分别是第一电阻部的电阻值成为后述值的面积和厚度。
本实施方式中，半导体基板112是掺杂了杂质的硅基板。其中，半导体基板112的材料不限于硅，也可以是镓砷等其它的半导体。半导体基板112中的杂质的浓度调整为第一电阻部的电阻值成为后述的值。
第一电介质层122位于半导体基板112的第一主面114侧。本实施方式中，第一电介质层122是沿着形成于半导体基板112的第一主面114的多个凹部而层叠在半导体基板112上的。另外，从第一外部电极160侧观察CR缓冲元件100时，第一电介质层122的外边缘位于比半导体基板112的外边缘更靠内侧的位置。
本实施方式中，第一电介质层122的厚度是后述的第一电容部的静电电容成为后述的值的厚度。另外，通过使第一电介质层122沿着形成于半导体基板112的第一主面114的多个凹部而层叠，从而与在第一主面114未形成多个凹部的情况相比，增加了第一电容部的静电电容。本实施方式中，第一电介质层122由SiO2构成。其中，第一电介质层122的材料不限于SiO2，可以是Al2O3、HfO2、Ta2O5、ZrO2或BaTiO3等氧化物、或SiN等氮化物。
内部电极150位于第一电介质层122的与半导体基板112侧相反一侧的位置。本实施方式中，内部电极150层叠在第一电介质层122上。从第一外部电极160侧观察CR缓冲元件100时，内部电极150的外边缘位于比第一电介质层122的外边缘更靠内侧的位置。
内部电极150与第一电介质层122的接触面积是第一电容部的静电电容成为后述的值的大小。
本实施方式中，内部电极150具有梳齿状电极部150a和板状电极部150b。梳齿状电极部150a层叠在沿着第一主面114的多个凹部层叠的第一电介质层122上。梳齿状电极部150a的与第一电介质层122侧相反一侧的面是平坦面，板状电极部150b层叠在梳齿状电极部150a的平坦面上。
从第一外部电极160侧观察CR缓冲元件100时，板状电极部150b的外边缘位于比梳齿状电极部150a的外边缘更靠内侧的位置。
梳齿状电极部150a和板状电极部150b的各个材料只要是导电性材料就没有特别限定，优选是包含Cu、Ag、Au、Al、Pt、Ni、Cr或Ti等金属、或者这些中的至少一种金属的合金。
第二电介质层142位于内部电极150的与第一电介质层122侧相反一侧。第二电介质层142以覆盖由内部电极150和第一电介质层122构成的层叠体的整体的方式，进一步层叠在上述层叠体上。
从第一外部电极160侧观察缓冲元件100时，第二电介质层142的外边缘位于比半导体基板112的外边缘更靠内侧的位置，并且位于比第一电介质层122的外边缘更靠外侧的位置。
本实施方式中，第二电介质层142的厚度是后述的第二电容部的静电电容成为后述的值的厚度。本实施方式中，第二电介质层142由SiO2构成。其中，第二电介质层142的材料不限于SiO2，可以是Al2O3、HfO2、Ta2O5或者ZrO2等氧化物、或者SiN等氮化物。
第一外部电极160位于第二电介质层142的与内部电极150侧相反一侧的位置。本实施方式中，第一外部电极160具有对置电极部160c和电极垫片部160d。第一外部电极160在对置电极部160c与第二电介质层142接触。对置电极部160c是板状的，将第二电介质层142设置于中间而与板状电极部150b对置。第一外部电极160在电极垫片部160d从CR缓冲元件100的表面露出。
从第一外部电极160侧观察CR缓冲元件100时，第一外部电极160的外边缘位于比内部电极150的外边缘更靠内侧的位置，电极垫片部160d的外边缘位于比对置电极部160c的外边缘更靠内侧的位置。本实施方式中，第一外部电极160与第二电介质层142的接触面积是第二电容部的静电电容成为后述的值的大小。
对置电极部160c和电极垫片部160d的各个材料只要是导电性材料就没有特别限定，优选是包含Cu、Ag、Au、Al、Pt、Ni、Cr或Ti等金属、或者这些中的至少一种金属的合金。
连接导电部152贯通第二电介质层142而配置。从第一外部电极160侧观察CR缓冲元件100时，连接导电部152以与第一外部电极160分离的方式配置。连接导电部152与内部电极150直接连接。本实施方式中，连接导电部152与内部电极150的板状电极部150b直接连接。
连接导电部152的材料只要是导电性材料就没有特别限定，优选是包含Cu、Ag、Au、Al、Pt、Ni、Cr或Ti等金属、或者他们中的至少一种金属的合金。
本实施方式中，CR缓冲元件100还具备连接电极156。连接电极156在连接导电部152的与内部电极150侧相反一侧，分别层叠在第二电介质层142上和连接导电部152上。连接电极156与连接导电部152直接相互连接。
连接电极156的材料只要是导电性材料就没有特别限定，优选是含有Cu、Ag、Au、Al、Pt、Ni、Cr或者Ti等金属、或者这些中的至少一种金属的合金。
第二电阻部130位于第二电介质层142的第一外部电极160侧。本实施方式中，第二电阻部130层叠在第二电介质层142上。第二电阻部130与第一外部电极160相互连接。本实施方式中，第二电阻部130与第一外部电极160的对置电极部160c直接连接。
第二电阻部130经由连接导电部152与内部电极150相互连接。本实施方式中，第二电阻部130通过与连接电极156直接连接，从而与内部电极150相互连接。
本实施方式中，第二电阻部130由层叠在第二电介质层142上的薄膜电阻体构成。薄膜电阻体可以由溅射或者蒸镀等形成。通过第二电阻部130由薄膜电阻体构成，从而如后所述在CR缓冲元件100流通暂时的大电流时，可以使第二电阻部130容易断开。应予说明，薄膜电阻体是指厚度为10μm以下的电阻体。
从外部电极侧观察第二电阻部130的层叠方向的厚度和CR缓冲元件100时的第二电阻部130的大小分别是第二电阻部130的电阻值成为后述的值的厚度和大小。本实施方式中，第二电阻部130由NiCr合金构成。其中，第二电阻部130的材料不限于NiCr合金，优选为由含有Cu、Ag、Au、Al、Pt、Ni、Cr、Ta或者Ti等金属、或者它们中的至少一种金属的合金构成。第二电阻部130例如可以由TaN构成。
本实施方式中，CR缓冲元件100还具备第二外部电极170。第二外部电极170层叠在半导体基板112的第二主面116上。从第二外部电极170侧观察见CR缓冲元件100时，第二外部电极170的外形与半导体基板112的外形大致相同。
第二外部电极170的材料不限于NiCr合金，优选由含有Cu、Ag、Au、Al、Pt、Ni、Cr或者Ti等金属、或者它们中的至少一种金属的合金构成。
本实施方式中，CR缓冲元件100还具备第1保护层180。第1保护层180位于半导体基板112的第一主面114侧。第1保护层180以仅半导体基板112的第一主面114的周边、以及第一外部电极160的电极垫片部160d向CR缓冲元件100的外侧露出的方式层叠。第1保护层180优选由聚酰亚胺等树脂材料构成。
以下，对本发明的实施方式1所涉及的CR缓冲元件100的电路构成和动作进行说明。图2是图1的CR缓冲元件的等效电路图。
如图2所示，本发明的实施方式1所涉及的CR缓冲元件100具备第一电阻部110、第一电容部120、第二电阻部130和第二电容部140。
第一电阻部110具有一端和另一端。第一电阻部110的一端与配置于CR缓冲元件100的周边的电子部件等电路连接。第一电阻部110的电阻值例如是5Ω。
第一电阻部110由半导体基板112构成。如图1所示，本实施方式中，在第一电阻部110的一端，设置有第二外部电极170。
如图2所示，第一电容部120与第一电阻部110串联地连接。第一电容部120具有一端和另一端，本实施方式中，第一电容部120的一端与第一电阻部110的另一端连接。第一电容部120的静电电容例如为5nF。
本实施方式中，第一电容部120如图1所示通过半导体基板112隔着第一电介质层122与内部电极150对置而构成。
如图2所示，第二电阻部130与第一电阻部110和第一电容部120串联地连接。第二电阻部130具有一端和另一端。
本实施方式中，第二电阻部130的一端与第一电容部120的另一端连接。第二电阻部130的另一端与配置于CR缓冲元件100的周边的电路连接。如图1所示，在第二电阻部130的一端，设置有连接电极156。在第二电阻部130的另一端，设置有第一外部电极160。
本实施方式中，第二电阻部130由薄膜电阻体构成。第二电阻部130的电阻值比第一电阻部110的电阻值小。第二电阻部130的电阻值例如为0.1Ω。构成第二电阻部130的薄膜电阻体的厚度例如为5μm以下。另外，第二电阻部130的电阻值也可以是第一电阻部110的电阻值以上。
第二电阻部130的熔断电流的值比第一电阻部110的熔断电流的值小。熔断电流的值是指流通该值以上的电流时电阻部熔融而断开的电流的大小。即，在熔断电流的值以上的电流流过电阻部的情况下，电阻部熔解而断开，从而连接有电阻部的电路被断开。
如图2所示，第二电容部140与第二电阻部130以并联的方式连接。另外，第二电容部140以分别与第一电阻部110和第一电容部120串联的方式连接。
本实施方式中，第二电容部140的静电电容与第一电容部120的静电电容大致相同。第二电容部140的静电电容例如是5nF。第二电容部140如图1所示内部电极150隔着第二电介质层142与第一外部电极160对置而构成。
本实施方式所涉及的CR缓冲元件100在第一电容部120短路时，构成为第二电阻部130断开。
这里，对CR缓冲元件100的、从第一电容部120的短路到第二电阻部130的断开为止的过程进行说明。
CR缓冲元件100通常时作为第一电阻部110、第一电容部120和第二电阻部130串联地连接的电路进行动作。此时，第二电容部140实质上没有发挥功能。以下，“通常时”是指CR缓冲元件100如上述那样动作时的情况。
例如，本实施方式所涉及的CR缓冲元件100在电力变换装置中与功率半导体并联地连接的情况下，功率半导体开关时产生的浪涌电压在通常时的CR缓冲元件100中，被第一电容部120吸收，分别在第一电阻部110和第二电阻部130作为热被消耗。由此，浪涌电压和振铃电压由通常时的CR缓冲元件100所抑制。
图3是表示图2的CR缓冲元件的、第一电容部短路的状态的等效电路图。通过功率半导体的开关时产生的浪涌电压，如图3所示，在CR缓冲元件100的第一电容部120短路而使功能消失的情况下，CR缓冲元件100作为第一电阻部110和第二电阻部130串联地连接的电路而动作。此时，第二电容部140实质上没有发挥功能。
此时，功率半导体的开关时产生的基于浪涌电压的大电流暂时分别流入第一电阻部110和第二电阻部130。第二电阻部130构成为由于该暂时的大电流而断开。本实施方式中，第二电阻部130的熔断电流的值比第一电阻部110的熔断电流的值小，由此第二电阻部130比第一电阻部110先断开。
图4是表示图3的CR缓冲元件的、第二电阻部断开的状态的等效电路图。如图4所示，在CR缓冲元件100的第一电容部120短路、第二电阻部130断开的情况下，CR缓冲元件100作为第一电阻部110和第二电容部140串联地连接的电路进行动作。此时，第二电容部140实质上发挥功能。将如此第二电容部140实质上发挥功能的CR缓冲元件100称为自修复后的CR缓冲元件100。
功率半导体的开关时产生的浪涌电压在自修复后的CR缓冲元件100中，被第二电容部140吸收，在第一电阻部110中作为热消耗。这样，本实施方式所涉及的CR缓冲元件100即使第一电容部120短路而功能消失，也能够通过第二电容部140发挥功能而能够自修复，由此能够抑制浪涌电压和振铃电压。另外，能够减少对电力变换装置中配置于CR缓冲元件100的周边的电子部件等的电路带来大幅度损伤的可能性，由此能够提高电路的可靠性。
如上述那样，在本实施方式所涉及的CR缓冲元件100中，第二电容部140与第二电阻部130并联地连接，并且通过构成为第一电容部120短路时，第二电阻部130断开，即使CR缓冲元件100的第一电容部120短路而在CR缓冲元件100流通有大电流的情况下，能够由第一电阻部110和第二电容部140抑制浪涌电压和振铃电压，并且能够提高电路的可靠性。
并且，通过第二电阻部130由薄膜电阻体构成，分别在第一电阻部110和第二电阻部130流通大电流时，与第一电阻部110相比较可以使第二电阻部130容易断开。由此，能够抑制由于暂时的大电流使第一电阻部110断开而CR缓冲元件100丧失功能。
另外，通过第二电容部140的静电电容与第一电容部120的静电电容大致相同，从而即使第一电容部120短路，自修复后的CR缓冲元件100也可以通过第二电容部140维持大致相同的静电电容。
另外，通过第二电阻部130的电阻值比第一电阻部110的电阻值小，可以将第二电阻部130断开前后的CR缓冲元件100的电路整体的电阻值的变化抑制得较小。
另外，第二电阻部130的熔断电流的值比第一电阻部110的熔断电流的值小，由此第二电阻部130比第一电阻部110先断开。由此，在CR缓冲元件100中，可以发挥第二电容部140的功能。
进而，本实施方式所涉及的CR缓冲元件100分别层叠有第一电阻部110、第一电容部120、第二电阻部130、第二电容部140而构成，由此能够作为一个小型的元件而小型化。
应予说明，第二外部电极170可以层叠在半导体基板112的第一主面114上。此时，第二外部电极170层叠在半导体基板112的第一主面114上中的、没有层叠第一电介质层122的部分。另外，可以以层叠在第一主面114上的第一电介质层122与第二外部电极170相互电连接的方式，在半导体基板112的仅沿着第一电介质层122的部分掺杂杂质。
(实施方式2)
以下，对本发明的实施方式2所涉及的CR缓冲元件进行说明。本发明的实施方式2所涉及的CR缓冲元件主要在第一电容部与第二电容部之间配置有第一电阻部这一点上与本发明的实施方式1所涉及的CR缓冲元件100不同。因此，对于与本发明的实施方式1所涉及的CR缓冲元件100相同的构成，不重复说明。
图5是表示本发明的实施方式2所涉及的CR缓冲元件的结构的截面图。如图5所示，在本实施方式所涉及的CR缓冲元件200中，半导体基板212的第一主面214是平坦面，在半导体基板212的第二主面216形成有多个凹部。
第一电介质层222位于半导体基板212的第二主面216侧。本实施方式中，第一电介质层222沿着半导体基板212的形成有第二主面216的多个凹部而层叠在半导体基板212上。另外，从第二外部电极270侧观察CR缓冲元件200时，第一电介质层222的外边缘位于比半导体基板212的外边缘更靠内侧的位置。
第二外部电极270位于第一电介质层222的与半导体基板212侧相反一侧的位置。本实施方式中，第二外部电极270层叠在第一电介质层222上。从第二外部电极270侧观察CR缓冲元件200时，第二外部电极270的外边缘位于比第一电介质层222的外边缘更靠内侧的位置。
第二外部电极270与第一电介质层222的接触面积是第一电容部的静电电容成为上述的值的大小。另外，与通过第一电介质层222沿着半导体基板212的形成于第二主面216的多个凹部而层叠，在第二主面216不形成多个凹部的情况相比，增加第一电容部的静电电容。
本实施方式中，第二外部电极270具有梳齿状电极部270a和板状电极部270b。梳齿状电极部270a层叠在沿着第二主面216的多个凹部而层叠的第一电介质层222上。梳齿状电极部270a的与第一电介质层222侧相反一侧的面是平坦面，板状电极部270b层叠在梳齿状电极部270a的平坦面上。
从第二外部电极270侧观察CR缓冲元件200时，板状电极部270b的外边缘位于比梳齿状电极部270a的外边缘更靠近内侧的位置。
内部电极250位于半导体基板212的第一主面214侧。本实施方式中，内部电极250层叠在半导体基板212上。从第一外部电极160侧观察CR缓冲元件200时，内部电极250的外边缘位于比半导体基板212的外边缘更靠内侧的位置。内部电极250形成为板状。
第二电介质层242位于内部电极250的与半导体基板212侧相反一侧的位置。第二电介质层242以覆盖内部电极250的整体的方式层叠于内部电极250上和半导体基板212上的一部分。
从第一外部电极160侧观察缓冲元件200时，第二电介质层242的外边缘位于比半导体基板212的外边缘更靠内侧的位置，并且位于比内部电极250的外边缘更靠外侧的位置。
本实施方式中，CR缓冲元件200还具备第二保护层290。第二保护层290位于半导体基板212的第二主面216侧。第二保护层290以仅第二外部电极270的板状电极部270b向CR缓冲元件200的外侧露出的方式层叠。第二保护层290优选由聚酰亚胺等的树脂材料构成。
接下来，对本发明的实施方式2所涉及的CR缓冲元件200的电路构成和动作进行说明。图6是图5的CR缓冲元件的等效电路图。如图6所示，本发明的实施方式2所涉及的CR缓冲元件200在第一电容部220与第二电容部240之间配置有第一电阻部210。
本实施方式所涉及的CR缓冲元件200中，第一电容部220的一端与配置于CR缓冲元件200的周边的电子部件等电路连接。第一电阻部210的一端与第一电容部220的另一端连接，第二电阻部230的一端与第一电阻部210的另一端连接。
本实施方式中，第一电容部220如图5所示地构成为半导体基板212隔着第一电介质层222与第二外部电极270对置。另外，在第一电容部220的一端，设置有第二外部电极270。
如上述那样，本发明的实施方式2所涉及的CR缓冲元件200中，构成第一电容部220的第一电介质层222等位于半导体基板212的第二主面216侧，构成第二电容部240的第二电介质层242等位于半导体基板212的第一主面214侧。即，在第一电容部220与第二电容部240之间，配置有构成第一电阻部210的半导体基板212。由此，由半导体基板212抑制第一电容部220短路时产生的热等向第二电容部240的传导，能够抑制对第二电容部240带来损伤。
(实施方式3)
以下，对本发明的实施方式3所涉及的CR缓冲元件进行说明。本发明的实施方式3所涉及的CR缓冲元件主要在第一电容部与第二电容部之间配置有第一电阻部这一点上与本发明的实施方式1所涉及的CR缓冲元件100不同。因此，对于与本发明的实施方式1所涉及的CR缓冲元件100相同的构成，不重复说明。
图7是表示本发明的实施方式3所涉及的CR缓冲元件的结构的截面图。如图7所示，在本发明的实施方式3所涉及的CR缓冲元件300中，第一外部电极360位于第一电介质层322的与半导体基板312侧相反一侧的位置。本实施方式中，第一外部电极360层叠在第一电介质层322上。从第一外部电极360侧观察CR缓冲元件300时，第一外部电极360的外边缘位于比第一电介质层322的外边缘更靠内侧的位置。
第一外部电极160与第一电介质层322的接触面积是第一电容部的静电电容成为上述的值的大小。
第一外部电极360具有梳齿状电极部360a、板状电极部360b和电极垫片部360d。梳齿状电极部360a层叠在沿着第一主面314的多个凹部而层叠的第一电介质层322上。梳齿状电极部360a的与第一电介质层322侧相反一侧的面是平坦面，板状电极部360b层叠在梳齿状电极部360a的平坦面上。
从第一外部电极360侧观察CR缓冲元件300时，板状电极部360b的外边缘位于比梳齿状电极部360a的外边缘更靠内侧的位置。
电极垫片部360d层叠在板状电极部360b上。从第一外部电极360侧观察CR缓冲元件300时，电极垫片部360d的外边缘位于比板状电极部360b的外边缘更靠内侧的位置。第一外部电极360在电极垫片部360d露出于CR缓冲元件100的表面。
内部电极350位于半导体基板312的第二主面316侧。从第二外部电极370侧观察CR缓冲元件300时，内部电极350的外形与半导体基板312的外形大致相同。内部电极350形成为板状。
第二电介质层342位于内部电极350的与半导体基板312侧相反一侧的位置。第二电介质层342层叠在内部电极350上。从第二外部电极370观察缓冲元件300时，第二电介质层342的外边缘位于比内部电极350的外边缘更靠近内侧的位置。
第二外部电极370位于第二电介质层342的与内部电极350侧相反一侧的位置。本实施方式中，第二外部电极370具有对置电极部370c和板状电极部370e。第二外部电极370在对置电极部370c与第二电介质层342相接。第二外部电极370在板状电极部370e向CR缓冲元件300的外侧露出。
从第二外部电极370侧观察CR缓冲元件300时，对置电极部370c的外边缘位于比第二电介质层342的外边缘更靠近内侧的位置，板状电极部370e的外边缘与内部电极350的外边缘大致相同。
本实施方式中，第二外部电极370与第二电介质层342的接触面积是第二电容部的静电电容成为上述的值的大小。
连接导电部352以贯通第二电介质层342的方式配置。从第二外部电极370侧观察CR缓冲元件300时，连接导电部352与第二外部电极370分离地配置。
第二电阻部330位于第二电介质层342的第二外部电极370侧。第二电阻部330与第二外部电极370相互连接。本实施方式中，第二电阻部330与第二外部电极370的对置电极部370c直接连接。第二电阻部330经由连接导电部352与内部电极350相互连接。
本实施方式中，CR缓冲元件300还具备第二保护层390。第二保护层390设置成将在半导体基板312的第二主面316与第二外部电极370的板状电极部370e之间形成的空间填埋。
接下来，对本发明的实施方式3所涉及的CR缓冲元件300的电路构成和动作进行说明。图8是图7的CR缓冲元件的等效电路图。如图8所示，本发明的实施方式3所涉及的缓冲元件300在第一电容部320与第二电容部340之间配置有第一电阻部310。
本实施方式所涉及的CR缓冲元件300中，第二电阻部330的一端与配置于CR缓冲元件300的周边的电子部件等电路连接。第二电阻部330的另一端与第一电阻部310的另一端连接。如图7所示，在第二电阻部330的另一端，设置有第二外部电极370。
本实施方式中，本实施方式所涉及的CR缓冲元件300中，第一电容部320的另一端与配置于CR缓冲元件200的周边的电子部件等电路连接。
本实施方式中，第一电容部320如图7所示地通过半导体基板312隔着第一电介质层322与第一外部电极360对置而构成。在第一电容部320的另一端，设置有第一外部电极360。
本实施方式中，前述第二电容部340如图7所示通过内部电极350隔着第二电介质层342与第二外部电极370对置而构成。
如上述那样，本发明的实施方式3所涉及的CR缓冲元件300中，构成第一电容部320的第一电介质层322等位于半导体基板312的第一主面314侧，构成第二电容部340的第二电介质层342等位于半导体基板312的第二主面316侧。即，在第一电容部320与第二电容部340之间，配置有构成第一电阻部310的半导体基板312。由此，能够由半导体基板312抑制第一电容部320短路时产生的热等向第二电容部340的传导，能够抑制对第二电容部340带来损伤。
上述实施方式的说明中，可以相互组合能够组合的构成。
本次公开的实施方式应理解为在所有方面仅仅是例示，并不是限制性的。本发明的范围由权利要求所示，并不是上述的说明所示，包含与权利要求等同的含义和包含范围内的所有变更。
符号说明
100、200、300CR缓冲元件，110、210、310第一电阻部，112、212、312半导体基板，114、214、314第一主面，116、216、316第二主面，120、220、320第一电容部，122、222、322第一电介质层，130、230、330第二电阻部，140、240、340第二电容部，142、242、342第二电介质层，150、250、350内部电极，150a、270a、360a梳齿状电极部，150b、270b、360b、370e板状电极部，152、352连接导电部，156连接电极，160、360第一外部电极，160c，370c对置电极部，160d、360d电极垫片部，170、270、370第二外部电极，180第1保护层，290、390第二保护层。

Claims (8)

1.一种CR缓冲元件，具备：
第一电阻部；
第一电容部，与所述第一电阻部串联地连接；
第二电阻部，与所述第一电阻部和所述第一电容部串联地连接；以及
第二电容部，与所述第二电阻部并联地连接，
所述CR缓冲元件构成为所述第一电容部短路时，所述第二电阻部断开。
2.根据权利要求1所述的CR缓冲元件，其中，所述第二电阻部由薄膜电阻体构成。
3.根据权利要求1或2所述的CR缓冲元件，其中，所述第二电容部的静电电容与所述第一电容部的静电电容大致相同。
4.根据权利要求1～3中任一项所述的CR缓冲元件，其中，所述第二电阻部的电阻值比所述第一电阻部的电阻值小。
5.根据权利要求1～4中任一项所述的CR缓冲元件，其中，所述第二电阻部的熔断电流的值比所述第一电阻部的熔断电流的值小。
6.根据权利要求1～5中任一项所述的CR缓冲元件，其中，
所述第一电阻部由具有第一主面的半导体基板构成，
所述第一电容部是通过所述半导体基板隔着位于所述半导体基板的第一主面侧的第一电介质层而与位于所述第一电介质层的与半导体基板侧相反一侧的内部电极对置而构成的，
所述第二电容部是通过所述内部电极隔着位于所述内部电极的与第一电介质层侧相反一侧的第二电介质层而与位于所述第二电介质层的与内部电极侧相反一侧的第一外部电极对置而构成的，
所述第二电阻部位于所述第二电介质层的第一外部电极侧而与所述第一外部电极相互连接，并且经由贯通所述第二电介质层配置的连接导电部而与所述内部电极相互连接。
7.根据权利要求1～5中任一项记载的CR缓冲元件，其中，所述第一电阻部由具有第一主面和位于与该第一主面相反一侧的第二主面的半导体基板构成，
所述第一电容部是通过所述半导体基板隔着位于所述半导体基板的第二主面侧的第一电介质层而与位于所述第一电介质层的与半导体基板侧相反一侧的第二外部电极对置而构成的，
所述第二电容部是通过位于所述半导体基板的第一主面侧的内部电极隔着位于所述内部电极的与半导体基板侧相反一侧的第二电介质层而与位于所述第二电介质层的与内部电极侧相反一侧的第一外部电极对置而构成的，
所述第二电阻部位于所述第二电介质层的第一外部电极侧而与所述第一外部电极相互连接，并且，经由贯通所述第二电介质层配置的连接导电部而与所述内部电极相互连接。
8.根据权利要求1～5中任一项所述的CR缓冲元件，其中，所述第一电阻部由具有第一主面和位于与该第一主面相反一侧的第二主面的半导体基板构成，
所述第一电容部是通过所述半导体基板隔着位于所述半导体基板的第一主面侧的第一电介质层而与位于所述第一电介质层的与半导体基板侧相反一侧的第一外部电极对置而构成的，
所述第二电容部是通过位于所述半导体基板的第二主面侧的内部电极隔着位于所述内部电极的与半导体基板侧相反一侧的第二电介质层而与位于所述第二电介质层的与内部电极侧相反一侧的第二外部电极对置而构成的，
所述第二电阻部位于所述第二电介质层的第二外部电极侧而与所述第二外部电极相互连接，并且经由贯通所述第二电介质层配置的连接导电部而与所述内部电极相互连接。
CN201980026023.0A 2018-06-15 2019-04-12 Cr缓冲元件 Active CN111989850B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-114896 2018-06-15
JP2018114896 2018-06-15
PCT/JP2019/015896 WO2019239701A1 (ja) 2018-06-15 2019-04-12 Ｃｒスナバ素子

Publications (2)

Publication Number Publication Date
CN111989850A true CN111989850A (zh) 2020-11-24
CN111989850B CN111989850B (zh) 2023-09-15

Family

ID=68843162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980026023.0A Active CN111989850B (zh) 2018-06-15 2019-04-12 Cr缓冲元件

Country Status (5)

Country Link
US (1) US11303201B2 (zh)
JP (1) JP6889426B2 (zh)
CN (1) CN111989850B (zh)
DE (1) DE112019001683T5 (zh)
WO (1) WO2019239701A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220384113A1 (en) * 2019-09-27 2022-12-01 Taiyo Yuden Co., Ltd. Capacitor

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021111738A (ja) * 2020-01-15 2021-08-02 国立研究開発法人産業技術総合研究所 ノイズ抑制回路、回路基板、及び電子機器
WO2023112551A1 (ja) * 2021-12-17 2023-06-22 ローム株式会社 半導体装置およびその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821861A (ja) * 1994-07-08 1996-01-23 Toshiba Corp 電力変換装置の故障検出回路
TW437053B (en) * 1997-12-15 2001-05-28 Siemens Ag Buffer-circuit and integrated memory-circuit with a buffer-circuit
JP2006345666A (ja) * 2005-06-10 2006-12-21 Fuji Electric Fa Components & Systems Co Ltd 電力変換装置
JP2008206282A (ja) * 2007-02-20 2008-09-04 Densei Lambda Kk スナバ回路
JP2009225612A (ja) * 2008-03-18 2009-10-01 Mitsubishi Electric Corp パワーモジュール
CN201393333Y (zh) * 2008-12-01 2010-01-27 佛山市华全电气照明有限公司 一种两端并联式触发器
JP2013145831A (ja) * 2012-01-16 2013-07-25 Nippon Inter Electronics Corp ダイオード及び半導体モジュール及び電源回路
CN207460110U (zh) * 2017-12-07 2018-06-05 上海大际电子科技有限公司 100MHz到4000MHz超宽带微型微波幅度均衡器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01293713A (ja) * 1988-05-20 1989-11-27 Mitsubishi Electric Corp Ｇｔｏサイリスタのスナバ回路
JP2007306692A (ja) 2006-05-10 2007-11-22 Toshiba Corp 自己消弧型素子のスナバ回路及びこれを用いた電力変換装置
EP2059987A1 (de) 2006-09-06 2009-05-20 Siemens Aktiengesellschaft Kurzschlussstrombegrenzer
US7579814B2 (en) * 2007-01-12 2009-08-25 Potentia Semiconductor Corporation Power converter with snubber
JP5447603B2 (ja) * 2011-08-27 2014-03-19 株式会社デンソー 電力変換装置
JP5794113B2 (ja) * 2011-11-04 2015-10-14 オムロン株式会社 ソリッドステートリレー及び負荷駆動回路
JP5704105B2 (ja) * 2012-03-28 2015-04-22 株式会社デンソー 半導体装置
JP6635900B2 (ja) 2016-09-13 2020-01-29 株式会社東芝 半導体装置
EP3761492B1 (en) * 2019-07-05 2023-01-04 Infineon Technologies AG Snubber circuit and power semiconductor module with snubber circuit

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821861A (ja) * 1994-07-08 1996-01-23 Toshiba Corp 電力変換装置の故障検出回路
TW437053B (en) * 1997-12-15 2001-05-28 Siemens Ag Buffer-circuit and integrated memory-circuit with a buffer-circuit
JP2006345666A (ja) * 2005-06-10 2006-12-21 Fuji Electric Fa Components & Systems Co Ltd 電力変換装置
JP2008206282A (ja) * 2007-02-20 2008-09-04 Densei Lambda Kk スナバ回路
JP2009225612A (ja) * 2008-03-18 2009-10-01 Mitsubishi Electric Corp パワーモジュール
CN201393333Y (zh) * 2008-12-01 2010-01-27 佛山市华全电气照明有限公司 一种两端并联式触发器
JP2013145831A (ja) * 2012-01-16 2013-07-25 Nippon Inter Electronics Corp ダイオード及び半導体モジュール及び電源回路
CN207460110U (zh) * 2017-12-07 2018-06-05 上海大际电子科技有限公司 100MHz到4000MHz超宽带微型微波幅度均衡器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220384113A1 (en) * 2019-09-27 2022-12-01 Taiyo Yuden Co., Ltd. Capacitor

Also Published As

Publication number Publication date
US20210006151A1 (en) 2021-01-07
CN111989850B (zh) 2023-09-15
DE112019001683T5 (de) 2021-03-11
JP6889426B2 (ja) 2021-06-18
WO2019239701A1 (ja) 2019-12-19
US11303201B2 (en) 2022-04-12
JPWO2019239701A1 (ja) 2021-01-07

Similar Documents

Publication Publication Date Title
CN111989850B (zh) Cr缓冲元件
JP5264484B2 (ja) 熱的に結合したｍｏｖ過電圧要素とｐｐｔｃ過電流要素を有する回路保護デバイス
US20140015019A1 (en) Semiconductor device
US20220384113A1 (en) Capacitor
JP6892992B2 (ja) 薄膜コンデンサ及びその製造方法
CN109923630B (zh) 电容器
US6556403B1 (en) Protective element
EP3761492B1 (en) Snubber circuit and power semiconductor module with snubber circuit
KR20140133003A (ko) 적층 세라믹 커패시터
US11651898B2 (en) Multilayer capacitor and board having the same mounted thereon
US11728095B2 (en) Electronic component
CN110660585A (zh) 复合电子组件
US11217390B2 (en) Composite electronic component
CN111279466B (zh) 半导体装置
JP4375077B2 (ja) 半導体保護装置
CN111433897A (zh) 半导体整流器
US11715598B2 (en) Multilayer capacitor and board having the same
JPWO2019163324A1 (ja) 保護素子及び半導体装置
CN111263978B (zh) 半导体装置
CN113921211B (zh) 叠片式压敏电阻
JP2019057534A (ja) 半導体装置及び制御システム
WO2020161958A1 (ja) キャパシタ素子
JPS62172739A (ja) 半導体集積回路
JPH09283707A (ja) 集積半導体装置
JPH114535A (ja) 保護用回路及び複合型保護用デバイス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant