CN107993686B - 一种浮地压控忆阻器等效元件 - Google Patents

一种浮地压控忆阻器等效元件 Download PDF

Info

Publication number
CN107993686B
CN107993686B CN201810031515.6A CN201810031515A CN107993686B CN 107993686 B CN107993686 B CN 107993686B CN 201810031515 A CN201810031515 A CN 201810031515A CN 107993686 B CN107993686 B CN 107993686B
Authority
CN
China
Prior art keywords
input end
equivalent element
mirror current
current source
multiplier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810031515.6A
Other languages
English (en)
Other versions
CN107993686A (zh
Inventor
蒲亦非
卢培锋
汪淮
李炳法
蒋怀义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huashantang (Shenzhen) Health Management Technology Co.,Ltd.
Original Assignee
Shenzhen Puxin Intelligent Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Puxin Intelligent Technology Co ltd filed Critical Shenzhen Puxin Intelligent Technology Co ltd
Priority to CN201810031515.6A priority Critical patent/CN107993686B/zh
Publication of CN107993686A publication Critical patent/CN107993686A/zh
Application granted granted Critical
Publication of CN107993686B publication Critical patent/CN107993686B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits

Landscapes

  • Amplifiers (AREA)

Abstract

本发明提出了一种浮地压控忆阻器等效元件，包括三个电压跟随器A1、A2和A6、减法器A3、电压电流转换器A4、反相积分器A5、乘法器以及多通道镜像电流源。输入端、输入端分别经电压跟随器后在减法器处做差，然后通过电压电流转换器得到输入电流Iin，再经多通道镜像电流源镜像后实现Iin=Iout。控制电压源经反相积分器积分后送入乘法器，镜像电流源的镜像电流也送入乘法器。本发明的浮地压控忆阻器等效元件具有以下电气优点：制造成本低、对静电放电低敏感、对电磁干扰低敏感、输入电流严格等于输出电流、可任意接入的浮地忆阻等效元件。

Description

一种浮地压控忆阻器等效元件
技术领域
本发明涉及忆阻器技术领域，尤其涉及一种浮地压控忆阻器等效元件。
背景技术
忆阻作为迷失的非线性无源二端元器件是由蔡少棠猜想并推广到忆阻系统的，它具有非易失性。更广义的定义认为忆阻基于电阻开关效应可以涵盖所有形式的双端非易失存储器。
忆阻M具有以下关系式：
Figure BDA0001546651570000011
其中
Figure BDA0001546651570000012
q和t分别表示磁通量、电荷量和时间变量。R[q(t)]这个函数的斜率称为忆阻，类似如下可变电阻：
Figure BDA0001546651570000013
其中Vi(t)和Ii(t)表示忆阻瞬时输入电压和输入电流。
如今忆阻在许多科学领域被用来构建忆阻系统，如生物过程仿真、合成神经元、多级存储系统等。阻器一般可分为五类：二氧化钛忆阻，聚合物忆阻器，分层忆阻器，铁电忆阻器和自旋忆阻系统，例如由美国BioInspired Technologies,LLC公司研发的神经比特忆阻(Neuro-Bit)，是迄今为止唯一商业在售的忆阻器，它是一种在有记忆的硅晶片上制作的纳米薄膜电阻器，然而，该忆阻的动态范围小，测试设备要求比较高，工作环境的影响大及售价高。因此神经比特忆阻的应用在很大程度上受到以上限制。探索一种低成本的浮地压控忆阻等效元件非常有意义。
发明内容
为了解决现有技术中的问题，本发明提出了一种浮地压控忆阻器等效元件。本发明采用如下技术方案：
一种浮地压控忆阻器等效元件，所述等效元件包括三个电压跟随器A1、A2和A6、减法器A3、电压电流转换器A4、反相积分器A5、乘法器以及多通道镜像电流源；其中，所述等效元件的输入端A与第一电压跟随器A1的输入端相连，所述等效元件的输出端B与第二电压跟随器A2的输入端相连，A1和A2的输出端分别连接减法器A3的同相输入端和反相输入端，A3的输出端与，电压电流转换器A4的第一输入端相连；反相积分器A5的反相输入端作为控制电压源的输入端，反相积分器A5的输出端与第三电压跟随器A6的输入端相连；多通道镜像电流源实现对Iin的镜像且Iin＝Iout，Iin为输入电流，Iout为输出电流；多通道镜像电流源的参考电流输入端与A4的第一输入端相连，多通道镜像电流源的镜像电流输入端分别与所述等效元件的输入端A、输出端B、乘法器的第一输入端相连，多通道镜像电流源的输出端与A4的输出端相连；第三电压跟随器A6的输出端与乘法器的第二输入端相连，乘法器的输出端与A4的第二输入端相连；乘法器的第一输入端经第一电阻接地。
进一步地，所述多通道镜像电流源包括多通道正镜像电流源和多通道负镜像电流源，其中，晶体管
Figure BDA0001546651570000021
分别是多通道正镜像电流Iin的正值部分拷贝，晶体管
Figure BDA0001546651570000022
Figure BDA0001546651570000023
分别是多通道负镜像电流Iin的负值部分拷贝。
进一步地，第一正镜像电流源基本单元包括晶体管
Figure BDA0001546651570000024
其镜像电流输入端与所述等效元件的输入端A相连；第二正镜像电流源基本单元包括晶体管
Figure BDA0001546651570000025
其镜像电流输入端与乘法器的第一输入端相连；第三正镜像电流源基本单元包括晶体管
Figure BDA0001546651570000026
其镜像电流输入端与所述等效元件的输出端B相连。
进一步地，第一负镜像电流源基本单元包括晶体管
Figure BDA0001546651570000027
其镜像电流输入端与所述等效元件的输入端A相连；第二负镜像电流源基本单元包括晶体管
Figure BDA0001546651570000028
其镜像电流输入端与乘法器的第一输入端相连；第三负镜像电流源基本单元包括晶体管
Figure BDA0001546651570000029
其镜像电流输入端与所述等效元件的输出端B相连。
进一步地，所述控制电压源VC＝sin(αt)。
进一步地，所述乘法器的增益gM＝1。
进一步地，所述第一电阻的阻值为1Ω
本发明的有益效果是：本发明的浮地压控忆阻器等效元件，包括三个电压跟随器A1、A2和A6、减法器A3、电压电流转换器A4、反相积分器A5、乘法器以及多通道镜像电流源。输入端、输入端分别经电压跟随器后在减法器处做差，然后通过电压电流转换器得到输入电流Iin，再经多通道镜像电流源镜像后实现Iin＝Iout。控制电压源经反相积分器积分后送入乘法器，镜像电流源的镜像电流也送入乘法器。本发明的浮地压控忆阻器等效元件具有以下优点：制造成本低、对静电放电低敏感、对电磁干扰低敏感、输入电流严格等于输出电流、可任意接入的浮地忆阻等效元件。
附图说明
图1是本发明的浮地压控忆阻器等效元件的电路图。
具体实施方式
下面结合附图说明及具体实施方式对本发明进一步说明。
假设输入的因果电流源Ii(t)＝sin(at)u(t)，分别通过忆阻和分忆抗，其中a是频率，u(t)是赫维赛德阶跃函数，因此Ii(s)＝a/(s2+a2)和相应的电荷量
Figure BDA0001546651570000031
并假设M[q(t)]＝q(t)/2+1/a，因此，从式(2)可以得到：
R[q(t)]＝[M(q)+qdM(q)/dq]＝[-(1/a)cos(at)+1/a]u(t). (3)
然后，从式(2)和式(3)可以得出对忆阻器的输入电压的瞬时值：
Vi(t)＝R[q(t)]Ii(t)＝H[q(t)]*Ii(t)＝[-[1/(2a)]sin(2at)+(1/a)sin(at)]u(t), (4)
其中R[q(t)]＝{H[q(t)]*Ii(t)}/Ii(t)，假设这个忆阻器的初始状态为零，因此，拉氏变换式(4)如下：
Vi(s)＝r[q(s)]Ii(s)＝3a2/[(s2+4a2)(s2+a2)], (5)
这个忆阻器的电抗r[q(s)]＝L{H[q(t)]}，因为Ii(s)＝a/(s2+a2)，根据式(5)可以推出：
r[q(s)]＝3a/(s2+4a2). (6)
式(6)的拉普拉斯逆变换是忆阻的传递函数L-1{r[q(s)]}＝H[q(t)]＝(3/2)sin(2at)u(t)，其中，L-1是拉普拉斯逆变换。
进一步的，从式(6)我们获得的：
Figure BDA0001546651570000032
其中J(1/2-p)(t)是第一类贝塞尔函数通过
Figure BDA0001546651570000036
积分扩展到非整数阶，Γ为伽马函数，p为大于0小于1的有理数。
因此，本发明根据式(3)实现一浮地压控忆阻器，如图1所示，其中，A、B、C分别是所述浮地压控忆阻器的输入端、输出端和压控源输入端，A1、A2、和A6是电压跟随器，A3是减法器，A4是电压电流转换器，A5是反相积分器，VA(t)为浮地压控忆阻的输入电压源，VB(t)为输出电压源，VC(t)为控制电压源，Iin为输入电流，Iout为输出电流。
Figure BDA0001546651570000033
分别是多通道正镜像电流Iin的正值部分拷贝。
Figure BDA0001546651570000034
Figure BDA0001546651570000035
分别是多通道负镜像电流Iin的负值部分拷贝。
可见Iin＝Iout。设置rs＝1/a,r1c1＝1，乘法器增益gM＝1，根据运算放大器的虚短和虚断电气特性，可以推导出V3＝VA-VB，V5＝-1/(r1c1)∫sin(at)dt＝1/acos(at)u(t)，VCM＝-Iin，VN4＝VP4＝VM＝gMVCMV5＝-1/acos(at)Iinu(t)和Iin＝(V3-VN4)/rs。因此，可得：
V3＝VA-VB＝[-1/acos(at)+1/a]Iinu(t). (8)
从式(8)可以得到RAB(t)＝R[q(t)]＝[-(1/a)cos(at)+1/a]u(t)。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (6)

1.一种浮地压控忆阻等效元件，其特征在于：所述等效元件包括：三个电压跟随器A1、A2和A6、减法器A3、电压电流转换器A4、反相积分器A5、乘法器以及多通道镜像电流源；其中，所述等效元件的输入端A与第一电压跟随器A1的输入端相连，所述等效元件的输出端B与第二电压跟随器A2的输入端相连，A1和A2的输出端分别连接减法器A3的同相输入端和反相输入端，A3的输出端与，电压电流转换器A4的第一输入端相连；反相积分器A5的反相输入端作为控制电压源的输入端，反相积分器A5的输出端与第三电压跟随器A6的输入端相连；多通道镜像电流源实现对Iin的镜像且Iin＝Iout，Iin为输入电流，Iout为输出电流；多通道镜像电流源的参考电流输入端与A4的第一输入端相连，多通道镜像电流源的镜像电流输入端分别与所述等效元件的输入端A、输出端B、乘法器的第一输入端相连，多通道镜像电流源的输出端与A4的输出端相连；第三电压跟随器A6的输出端与乘法器的第二输入端相连，乘法器的输出端与A4的第二输入端相连；乘法器的第一输入端经第一电阻接地；所述控制电压源VC＝sin(αt)。
2.根据权利要求1所述的等效元件，其特征在于：所述多通道镜像电流源包括多通道正镜像电流源和多通道负镜像电流源，其中，晶体管
Figure FDA0002557102680000011
分别是多通道正镜像电流Iin的正值部分拷贝，晶体管
Figure FDA0002557102680000012
分别是多通道负镜像电流Iin的负值部分拷贝。
3.根据权利要求2所述的等效元件，其特征在于：所述多通道正镜像电流源中的第一正镜像电流源基本单元包括晶体管
Figure FDA0002557102680000013
其镜像电流输入端与所述等效元件的输入端A相连；第二正镜像电流源基本单元包括晶体管
Figure FDA0002557102680000014
其镜像电流输入端与乘法器的第一输入端相连；第三正镜像电流源基本单元包括晶体管
Figure FDA0002557102680000015
其镜像电流输入端与所述等效元件的输出端B相连。
4.根据权利要求2所述的等效元件，其特征在于：第一负镜像电流源基本单元包括晶体管
Figure FDA0002557102680000021
其镜像电流输入端与所述等效元件的输入端A相连；第二负镜像电流源基本单元包括晶体管
Figure FDA0002557102680000022
其镜像电流输入端与乘法器的第一输入端相连；第三负镜像电流源基本单元包括晶体管
Figure FDA0002557102680000023
其镜像电流输入端与所述等效元件的输出端B相连。
5.根据权利要求1所述的等效元件，其特征在于：所述乘法器的增益gM＝1。
6.根据权利要求1所述的等效元件，其特征在于：所述第一电阻的阻值为1Ω。
CN201810031515.6A 2018-01-12 2018-01-12 一种浮地压控忆阻器等效元件 Active CN107993686B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810031515.6A CN107993686B (zh) 2018-01-12 2018-01-12 一种浮地压控忆阻器等效元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810031515.6A CN107993686B (zh) 2018-01-12 2018-01-12 一种浮地压控忆阻器等效元件

Publications (2)

Publication Number Publication Date
CN107993686A CN107993686A (zh) 2018-05-04
CN107993686B true CN107993686B (zh) 2020-09-01

Family

ID=62040976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810031515.6A Active CN107993686B (zh) 2018-01-12 2018-01-12 一种浮地压控忆阻器等效元件

Country Status (1)

Country Link
CN (1) CN107993686B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116011536B (zh) * 2022-12-06 2024-01-23 常州大学 一种基于局部有源忆阻的神经形态电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6408168B1 (en) * 1999-06-30 2002-06-18 Mannesmann Vdo Ag Receiver with automatic gain control circuit
CN103294872A (zh) * 2013-06-24 2013-09-11 杭州电子科技大学 一种忆阻器等效电路及其构建方法
CN203289397U (zh) * 2013-05-29 2013-11-13 广州大学 磁控忆阻器的一种双端有源等效电路
CN105553459A (zh) * 2015-12-15 2016-05-04 杭州电子科技大学 浮地压控忆阻器仿真器电路
CN107122541A (zh) * 2017-04-25 2017-09-01 常州大学 一种浮地荷控hp忆阻等效电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITTO20120189A1 (it) * 2012-03-02 2013-09-03 St Microelectronics Srl Stadio di pilotaggio ad elevata efficienza per dispositivi di memoria non volatile a cambiamento di fase

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6408168B1 (en) * 1999-06-30 2002-06-18 Mannesmann Vdo Ag Receiver with automatic gain control circuit
CN203289397U (zh) * 2013-05-29 2013-11-13 广州大学 磁控忆阻器的一种双端有源等效电路
CN103294872A (zh) * 2013-06-24 2013-09-11 杭州电子科技大学 一种忆阻器等效电路及其构建方法
CN105553459A (zh) * 2015-12-15 2016-05-04 杭州电子科技大学 浮地压控忆阻器仿真器电路
CN107122541A (zh) * 2017-04-25 2017-09-01 常州大学 一种浮地荷控hp忆阻等效电路

Also Published As

Publication number Publication date
CN107993686A (zh) 2018-05-04

Similar Documents

Publication Publication Date Title
TWI733003B (zh) 神經形態多位元式數位權重單元
US10008264B2 (en) Memristive cross-bar array for determining a dot product
CN105593940B (zh) 用于修整电阻式存储器中的参考电平的系统、装置和方法
US6597600B2 (en) Offset compensated sensing for magnetic random access memory
CN108536422A (zh) 模拟乘法器－累加器
US11436479B2 (en) System and method for transfer of analog synaptic weight information onto neuromorphic arrays with non-ideal non-volatile memory device
US20140204651A1 (en) Reading a memory element within a crossbar array
US10678284B2 (en) Apparatuses and methods for temperature independent current generations
US10007517B2 (en) Multiply-accumulate with voltage tracking modulation
WO2017105460A1 (en) Improved computational accuracy in a crossbar array
WO2018118737A1 (en) Current sensing circuit and current sensing assembly including the same
CN107993686B (zh) 一种浮地压控忆阻器等效元件
CN107945829A (zh) 一种忆导值可调的门极可控三端口忆阻器模拟电路
Kyriakides et al. A compact, low‐frequency, memristor‐based oscillator
Solan et al. Wave digital emulation of general memristors
JPS5841541B2 (ja) 集積回路により２つの数列を各項毎に集算する方法
US20230377641A1 (en) Integrated circuit and method
WO2021076184A1 (en) Methods to tolerate programming and retention errors of crossbar memory arrays
CN108172254B (zh) 一种大动态范围浮地忆阻等效元件及非线性可控模拟电阻
US9171590B2 (en) Sensing marging expanding scheme for memory
JP4209322B2 (ja) 磁気抵抗効果レベル発生器
CN109446647B (zh) 电压分数阶积分控制式忆阶元
CN109492283B (zh) 电流分数阶积分控制式忆阶元
TWI828206B (zh) 記憶體裝置及其用以執行乘加運算之運作方法
KR20190130445A (ko) 레퍼런스 교정을 제공하는 저항성 메모리 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 518000, 20th floor, Block B, Haina Baichuan Headquarters Building, No. 6 Baoxing Road, Haibin Community, Xin'an Street, Bao'an District, Shenzhen, Guangdong Province

Patentee after: Huashantang (Shenzhen) Health Management Technology Co.,Ltd.

Country or region after: China

Address before: 518000, No. 11 Langjing Road, Fashion and Creative City, Dalang Street, Longhua New District, Shenzhen, Guangdong Province, China, Nanguo Liren 2A201

Patentee before: SHENZHEN PUXIN INTELLIGENT TECHNOLOGY CO.,LTD.

Country or region before: China

CP03 Change of name, title or address