DE19754871C2 - Verfahren und Vorrichtung zum Überprüfen der Qualität von Drahtverbindungen elektrischer Bauteile - Google Patents
Verfahren und Vorrichtung zum Überprüfen der Qualität von Drahtverbindungen elektrischer BauteileInfo
- Publication number
- DE19754871C2 DE19754871C2 DE19754871A DE19754871A DE19754871C2 DE 19754871 C2 DE19754871 C2 DE 19754871C2 DE 19754871 A DE19754871 A DE 19754871A DE 19754871 A DE19754871 A DE 19754871A DE 19754871 C2 DE19754871 C2 DE 19754871C2
- Authority
- DE
- Germany
- Prior art keywords
- wire
- cameras
- points
- computer system
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
- G01R31/67—Testing the correctness of wire connections in electric apparatus or circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Description
Die Erfindung betrifft ein Verfahren zum Überprüfen der
Qualität von Drahtverbindungen elektrischer Bauteile,
insbesondere der Anschlussdrähte von integrierten
Schaltkreisen mit Leiterbahnen, sowie eine Vorrichtung zur
Durchführung dieses Verfahrens.
In der Halbleiterindustrie wird zur Kontaktierung von
Leadframes eine als Wirebonding bezeichnete
Drahtverbindungstechnik eingesetzt. Der Wirebond ist die
Verbindung eines Mikrochips zur Außenwelt, insbesondere mit
einer Leiterbahn oder einer Leiterplatte. In der Regel
weist jeder Mikrochip eine Vielzahl derartiger Wirebonds
auf, die an den entsprechend vorgesehenen Bondstellen,
welche auch Pads genannt werden, von einem Wirebonding-
Automaten mit den Pads auf dem Substrat verbunden werden.
Es sind dabei unterschiedliche Verbindungsarten bekannt,
nämlich die Ball-Bonds und die Wedge-Bonds, die auch in
Kombination bei einer Kontaktierung angewendet werden.
Die Problematik derartiger Drahtverbindungen besteht darin,
dass aufgrund der Automatisierung bei der Herstellung der
Wirebonds diese anschließend auf Fehler überprüft werden
müssen. Die Qualitätsprüfung von Wirebonding-Drähten kann
in zwei unterschiedliche Aufgabengebiete eingeteilt werden.
Zum einen muss die exakte Position der Bond-Anknüpfstellen
innerhalb des vorgegebenen Pads und die Größe festgestellt
werden. Zum anderen muss der Verlauf des Drahtes ermittelt
werden, da selbst bei der korrekten Position der Bond-
Anknüpfstellen durch fehlerhafte Drahtverläufe die Bauteile
in ihrer Funktion nachteilig beeinflusst werden können.
Mit der DE 40 32 327 A1 ist ein Verfahren und eine
Vorrichtung zur automatisierten Überwachung der Herstellung
von Halbleiterbauteilen bekannt geworden, mit der der
Verlauf der Bond-Drähte mittels Beleuchtungstechnik und
Mustererkennung mit Bildverarbeitung festgestellt werden
kann. Dieses System beruht darauf, dass von einer Vielzahl
im Raum halbkugelförmig angeordneter Beleuchtungen ein
komplexes Muster an Reflexionsstellen auf den aus Metall
bestehenden Bond-Drähten erzeugt wird, welche von einer
Kamera erfasst und das resultierende Muster in einem
Rechner durch Mustervergleich ausgewertet wird. Ein
derartiges Verfahren ist hochkomplex und hängt von der
Anzahl und Richtung der Beleuchtungskörper, der Anzahl und
Reflexionsverhältnisse an den Metalldrähten und den
zulässigen Lageabweichungen der Bond-Drähte ab. Aufgrund
der großen Anzahl der Parameter führt dieses Verfahren
nicht zu einem einfachen oder überhaupt zu einem
beherrschbaren Mustervergleich.
Aus den Druckschriften JP 2-51007 A, EP 471 196 A2 und DE 41 39 189 A1
sind weitere Vorrichtungen und Verfahren
aus dem Bereich der Mustererkennung bekannt.
Der Erfindung liegt die Aufgabe zugrunde, ein
Verfahren und eine Vorrichtung der eingangs genannten Art
bereitzustellen, mit dem bzw. mit der die Qualität der
Drahtverbindungen elektrischer Bauteile relativ einfach und
schnell sowie zuverlässig überprüft werden kann.
Diese Aufgabe wird mit dem Verfahren des Anspruchs 1
bzw. der Vorrichtung des Anspruchs 5 gelöst.
Die Unteransprüche geben Ausführungsarten der Erfindung an.
Dabei wird erfindungsgemäß ein Draht mittels
z. B. zweier Kameras erfasst, wobei die beiden Kameras
zuvor in ihrer räumlichen Lage kalibriert worden sind, und
am Draht vorgegebene oder willkürliche Punkte werden identifiziert
und jeder Ort dieser Punkte wird durch Triangulation in
einem Rechnersystem bestimmt. Ein anderes
erfindungsgemäßes Verfahren sieht vor, dass ein Draht
mittels wenigstens einer Kamera und einem auf den Draht
aufprojizierten Punkt- oder Linienmuster erfasst wird.
Dabei sind die Kamera und das Punkt- oder Linienmuster in
ihrer räumlichen Lage zuvor kalibriert worden.
Die Aufgabe wird außerdem mit einer Vorrichtung
erfindungsgemäß dadurch gelöst, dass entweder eine Kamera
und ein Linienmuster, die in ihrer räumlichen Lage
zueinander kalibriert sind, oder wenigstens zwei in ihrer
räumlichen Lage zueinander kalibrierte Kameras vorgesehen
sind, dass die Kameras mit einem Rechnersystem verbunden
sind, dass das Rechnersystem ein Triangulationsprogramm für
die Daten der Kameras aufweist und dass das Rechnersystem
insbesondere mit einem Handlingsystem gekoppelt ist, mit
dem das elektronische Bauteil in die Vorrichtung eingeführt
und aus dieser entnommen wird.
Mit dem erfindungsgemäßen Verfahren sowie der
erfindungsgemäßen Vorrichtung kann die räumliche Lage des
Bond-Drahtes an bestimmten Stellen oder über den gesamten
Verlauf gemessen werden. Die dreidimensionale Bestimmung
von Raumkoordinaten auf Objekten kann prinzipiell mit
Methoden der dreidimensionalen Bildverarbeitung erfolgen.
Die Erfindung sieht vor, dass ein Bond-Draht oder mehrere
Bond-Drähte von zwei oder mehreren Kameras erfasst werden,
wobei die Bond-Drähte passive oder aktive Markierungen
aufweisen. Durch diese Markierungen sind Drahtpunkte durch
die Kameras identifizierbar. Die Erfindung sieht aber auch
vor, dass ein oder mehrere Bond-Drähte mittels einer
einzigen, im Raum kalibrierten Kamera und einem definierten
Linienmuster erfasst werden. Die definierten Linienmuster
werden auf den zu vermessenden Draht aufprojiziert und es
werden dadurch aktive Markierungen auf dem Draht erzeugt.
Das Linienmuster wird über sich fächerartig ausbreitende
Ebenen erzeugt.
Dabei können entweder die Anschlussdrähte eines fertig
verdrahteten Mikrochips entweder nacheinander oder
gleichzeitig vermessen werden, oder es wird jeder Draht
einzeln sofort nach Fertigstellung der jeweiligen
Drahtverbindung vermessen.
Erfindungsgemäß werden bei der passiven Markierung der
Anfangs-, der End-, der Wende- und/oder ein maximaler
Krümmungspunkt des Drahtes identifiziert. Durch die
Triangulation werden die räumlichen Lagen dieser Punkte
ermittelt und mit Sollwerten verglichen.
Bei der aktiven Markierung wird auf den Draht ein Muster,
insbesondere ein statisches Linienmuster projiziert,
welches von den Kameras erfasst wird. Dieses Linienmuster
wird auf den einzelnen oder auf mehrere Drähte
aufprojiziert.
Die Triangulation, d. h. die räumliche Bestimmung der
Objektpunkte, setzt eine Reihe von Verfahrensschritten
voraus, die nachfolgend erläutert werden. Die bei der
Messung verwendeten Kameras, welche CCD-(Coupled Charged
Devices)-Kameras oder CMOS-(Complementary Metal Oxide
Semiconductor)-Bildsensoren sind, müssen kalibriert sein.
Dies bedeutet, dass die räumliche Lage und die Orientierung
aller Kameras in einem einmaligen Kalibriervorgang vorab
ermittelt werden müssen. Von diesen Kameras wird dann das
elektrische Bauteil erfasst und es werden die Punkte auf
den Wirebond-Drähten ermittelt. Die von den Kameras
erfassten Punkte werden an das Rechnersystem übergeben und
dort rechnerisch ausgewertet. Die Auswertung umfasst die
Identifikation der einzelnen Punkte in den verschiedenen
Kameraansichten, die zu einer Linie verbunden werden. Diese
Linie entspricht näherungsweise dem Drahtverlauf. Die
Verbindung der einzelnen Punkte erfolgt z. B. durch
Interpolation.
Nunmehr kann der Vergleich mit den konstruktiv vorgegebenen
räumlichen Solldaten unter Berücksichtigung von Toleranzen
rechnerisch erfolgen und eine Auswahl getroffen werden. Die
Auswahl kann erfindungsgemäß dadurch erfolgen, dass das
Bauteil markiert oder ausgesondert wird, wenn ein Sollwert
nicht erreicht wird. Eventuell kann die Messung nochmals
durchgeführt werden, bevor das Bauteil markiert bzw.
ausgesondert wird.
Ein Vorteil besteht darin, dass der gesamte Vorgang
vollautomatisch und rechnergesteuert abläuft. Außerdem
liegt ein Vorteil in der Echtzeitfähigkeit. Für die
Vermessung eines Drahtes oder mehrerer Drähte ist die
Aufnahme lediglich eines einzigen Bildes je beteiligter
Kamera erforderlich, wobei durch eine geeignete Ansteuerung
erreicht werden kann, dass jede Kamera zum selben
Zeitpunkt, d. h. dass die Kameras synchron die Bildaufnahme
durchführen.
Weitere Vorteile, Merkmale und Einzelheiten der Erfindung
ergeben sich aus den Unteransprüchen sowie aus der
nachfolgenden Beschreibung, in der unter Bezugnahme auf die
Zeichnung ein besonders vorteilhaftes Ausführungsbeispiel
im Einzelnen beschrieben ist.
In der Zeichnung zeigen:
Fig. 1 eine perspektivische Darstellung eines Mikrochips
mit mehreren Wirebonds;
Fig. 2 eine Seitenansicht eines Ball-Wedge-Bonds;
Fig. 3 eine Seitenansicht eines Wedge-Wedge-Bonds;
Fig. 4 schematische Darstellungen verschiedener
Drahtverbindungen in Seitenansicht;
Fig. 5 eine Draufsicht verschiedener Drahtverbindungen;
Fig. 6 eine schematische Darstellung zweier Kameras bei
der Erfassung eines Drahtverlaufs;
Fig. 7 einen schematischen Aufbau der erfindungsgemäßen
Vorrichtung;
Fig. 8 einen Bond-Draht mit passiven Einzelpunkten; und
Fig. 9 einen Bond-Draht mit markierten Einzelpunkten.
Die Fig. 1 zeigt eine perspektivische Ansicht eines
insgesamt mit 1 bezeichneten Mikrochips, welcher insgesamt
acht Bondstellen 2, welche auch Pads genannt werden,
aufweist. Außerdem sind in Fig. 1 acht weitere Bondstellen
3 zu erkennen, die z. B. auf einer Platine oder
Leiterplatte angeordnet sind. Die Bondstellen 2 des
Mikrochips sind mit den Bondstellen 3 über Drähte 4
verbunden. Diese Drähte 4 werden über eine geeignete
Vorrichtung automatisch mit den Bondstellen 2 und 3
verbunden. Außerdem werden diese Drähte 4 von dieser
Vorrichtung geformt.
Die Fig. 2 und 3 zeigen unterschiedliche Formen des
Drahtes 4 sowie unterschiedliche Verbindungsarten. In der
Fig. 2 wird auf der linken Seite eine Ball-Bond 5 und auf
der rechten Seite eine Wedge-Bond 6 dargestellt, wohingegen
in der Fig. 3 zwei Wedge-Bonds 6 dargestellt sind. Beim
Ball-Bond 5 ist der Draht 4 stumpf an die Bondstellen 2
bzw. 3 angeschweißt, wobei der Draht 4 beim Wedge-Bond 6
seitlich angeschweißt ist.
Die Fig. 4a zeigt einen korrekten Verlauf des Drahtes 4
zwischen den Bondstellen 2 und 3, wohingegen in der Fig.
4b der Draht 4 zwar mit der Bondstelle 2 korrekt verbunden
ist, jedoch an der Bondstelle 3 einen Kurzschluss 7 an der
Leiterplatte 8 bildet. In der Fig. 4c ist der Draht 4 zwar
korrekt mit den Bondstellen 2 und 3 verbunden, jedoch liegt
die Höhe h des Hochpunkts 9 des Drahtes 4 über der
Leiterplatte und liegt der Abstand x des Hochpunkts 9 von
der Bondstelle 2 außerhalb einer vorgegebenen Toleranz. Die
in den Fig. 4b und 4c dargestellten Verbindungen sind
daher fehlerhaft.
Die Fig. 5 zeigt eine Draufsicht auf einen teilweise
dargestellten Mikrochip 1 mit mehreren Bondstellen 2, die
mit den Bondstellen 3 mittels Drähte 4 verbunden sind. Die
Fig. 5a zeigt eine Fehlstelle, da der Draht 4 bei 10
unterbrochen ist. Die Fig. 5b zeigt ebenfalls eine
Fehlstelle, da die Drähte 4 bei 11 einander berühren und
daher einen Kurzschluss erzeugen. In der Fig. 5c weicht
der Draht zu weit von einer Ideallinie 12 ab und liegt
daher außerhalb der Toleranz. Die Fig. 5 zeigt eine
korrekte Drahtverbindung, die in der Ideallinie 12 liegt.
In der Fig. 6 sind zwei CCD-Kameras 13 und 14 dargestellt.
Die beiden Kameras 13 und 14 sind im Raum unterschiedlich
angeordnet und besitzen unterschiedliche Orientierungen.
Mit den beiden Kameras 13 und 14 wird ein beispielhaft
dargestellter Draht 4 erfasst. Auf den Bildschirmen 15 und
16 sind die Einzelpunkte 17 und 18 schematisch dargestellt,
die in einem Rechnersystem ausgewertet werden und deren
Lage im Raum durch Triangulation bestimmt wird.
Die Fig. 7 zeigt schematisch die räumliche Anordnung der
beiden Kameras 13 und 14 sowie des Mikrochips 1, des
Drahtes 4 und der Bondstelle 3. Außerdem ist ein Projektor
19 dargestellt, der auf den Draht 4 ein Linienmuster 20
projiziert. Auf diese Weise erhält der Draht 4, wie in
Fig. 9 dargestellt, eine Markierung 21, die mehrere Punkte
22 definiert. Auf diese Weise ist der Draht 4, wie in Fig.
8 dargestellt, nicht nur durch den Hochpunkt 9, den
Anfangspunkt 23, den Endpunkt 24 und den Wendepunkt 26
markiert.
Diese Punkte 9 und 22 bis 24 können über die Kameras 13 und
14 erfasst und deren räumliche Position im Rechnersystem
durch Triangulation errechnet werden. Durch Interpolation
dieser errechneten Werte kann der Verlauf des Drahtes 4
ermittelt und mit Sollwerten abgeglichen und die Toleranz
festgestellt werden. Liegt der Verlauf des Drahtes 4
außerhalb der Toleranz, dann wird der Mikrochip 1 markiert
oder ausgesondert.
Claims (8)
1. Verfahren zum Überprüfen der Qualität von
Drahtverbindungen elektrischer Bauteile, insbesondere
der Anschlussdrähte (4) von integrierten Schaltkreisen
mit Leiterbahnen (8), bei dem wenigstens ein Draht (4)
mittels zweier Kameras (13, 14) erfasst wird, wobei
die beiden Kameras (13, 14) zuvor in ihrer räumlichen
Lage kalibriert worden sind, dadurch gekennzeichnet,
dass am Draht (4) für den Verlauf des Drahtes
der Anfangspunkt (23), der Endpunkt (24), der
Hochpunkt (9), der Wendepunkt (25) und/oder der
maximale Krümmungspunkt des Drahtes 4, oder auch charakteristische Punkte, identifiziert
werden und der Ort dieser Punkte, durch
Triangulation in einem Rechnersystem bestimmt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
dass mittels des Rechnersystems die Orte der Punkte
zu einer Linie verbunden werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet,
dass die Punkte und/oder die ermittelte
Linie mit vorgegebenen Solldaten verglichen wird.
4. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, dass das Bauteil markiert oder
ausgesondert wird, wenn ein Sollwert nicht erreicht
wird.
5. Vorrichtung zur Durchführung des Verfahrens nach einem
der vorhergehenden Ansprüche, dadurch gekennzeichnet,
dass wenigstens zwei in ihrer räumlichen Lage
zueinander kalibrierte Kameras (13, 14) vorgesehen
sind, dass die Kameras (13, 14) mit einem
Rechnersystem verbunden sind, dass das Rechnersystem
ein Triangulationsprogramm für die von den Kameras
(13, 14) erfassten charakteristischen Punkten aufweist
und dass das Rechnersystem insbesondere mit einem
Handlingsystem gekoppelt ist, mit dem das
elektronische Bauteil in die Vorrichtung eingeführt
und aus dieser entnommen wird.
6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet,
dass eine Einrichtung zum Aufbringen einer Markierung,
insbesondere eines Linienmusters (20) auf den Draht
(4) vorgesehen ist.
7. Vorrichtung nach Anspruch 5 oder 6, dadurch
gekennzeichnet, dass eine Einrichtung zum Kennzeichnen
des elektrischen Bauteils vorgesehen ist.
8. Vorrichtung nach einem der Ansprüche 6 bis 7, dadurch
gekennzeichnet, dass die Kameras (13, 14) CCD-Kameras
oder CMOS-Bildsensoren sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19754871A DE19754871C2 (de) | 1997-12-10 | 1997-12-10 | Verfahren und Vorrichtung zum Überprüfen der Qualität von Drahtverbindungen elektrischer Bauteile |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19754871A DE19754871C2 (de) | 1997-12-10 | 1997-12-10 | Verfahren und Vorrichtung zum Überprüfen der Qualität von Drahtverbindungen elektrischer Bauteile |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19754871A1 DE19754871A1 (de) | 1999-06-24 |
DE19754871C2 true DE19754871C2 (de) | 2003-12-18 |
Family
ID=7851439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19754871A Expired - Fee Related DE19754871C2 (de) | 1997-12-10 | 1997-12-10 | Verfahren und Vorrichtung zum Überprüfen der Qualität von Drahtverbindungen elektrischer Bauteile |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19754871C2 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH697278B1 (de) * | 2003-09-12 | 2008-07-31 | Oerlikon Assembly Equipment Ag | Einrichtung und Verfahren für die Montage oder Verdrahtung von Halbleiterchips. |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0251007A (ja) * | 1988-08-15 | 1990-02-21 | Fujitsu Ltd | 線状物体形状検査装置 |
EP0471196A2 (de) * | 1990-08-13 | 1992-02-19 | Siemens Aktiengesellschaft | Verfahren zur Bildanalyse |
DE4032327A1 (de) * | 1990-10-11 | 1992-04-16 | Abos Automation Bildverarbeitu | Verfahren und vorrichtung zur automatisierten ueberwachung der herstellung von halbleiterbauteilen |
DE4139189A1 (de) * | 1990-11-29 | 1992-06-11 | Matsushita Electric Ind Co Ltd | Verfahren zur pruefung der aeusseren beschaffenheit von objekten |
-
1997
- 1997-12-10 DE DE19754871A patent/DE19754871C2/de not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0251007A (ja) * | 1988-08-15 | 1990-02-21 | Fujitsu Ltd | 線状物体形状検査装置 |
EP0471196A2 (de) * | 1990-08-13 | 1992-02-19 | Siemens Aktiengesellschaft | Verfahren zur Bildanalyse |
DE4032327A1 (de) * | 1990-10-11 | 1992-04-16 | Abos Automation Bildverarbeitu | Verfahren und vorrichtung zur automatisierten ueberwachung der herstellung von halbleiterbauteilen |
DE4139189A1 (de) * | 1990-11-29 | 1992-06-11 | Matsushita Electric Ind Co Ltd | Verfahren zur pruefung der aeusseren beschaffenheit von objekten |
Also Published As
Publication number | Publication date |
---|---|
DE19754871A1 (de) | 1999-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69735240T2 (de) | Elektronisches bauteil und bestückungsverfahren und -vorrichtung | |
DE69730307T2 (de) | Bestückungsverfahren für elektronische bauteile | |
DE102017206604A1 (de) | Managementvorrichtung einer Fertigungslinie | |
DE102018124712A1 (de) | Arbeitssystem, Verfahren zum Durchführen von Arbeit an einem Objekt und Roboter | |
EP2132608A1 (de) | Verfahren und vorrichtung zur steuerung von robotern zum schweissen von werkstücken | |
DE19515154A1 (de) | Tastkopf-Meßhantiergerät, Verfahren zum Prüfen integrierter Schaltungen und integrierter Schaltungsbaustein | |
DE112006003019T5 (de) | Elektronikmontagevorrichtung mit eingebauter Lötpastenprüfung | |
DE112017007030T5 (de) | Substratuntersuchungsvorrichtung | |
DE10036955A1 (de) | Bauelementbestückungsvorrichtung und Verfahren zum Anbringen von Bauelementen | |
DE112018008035T5 (de) | Dreidimensionale Messvorrichtung | |
DE4337796A1 (de) | Verfahren zum Überwachen der Qualität von Crimpverbindungen | |
DE3019454A1 (de) | Drahtverbindungsvorrichtung | |
EP1118262B1 (de) | Verfahren zur lageerkennung von in einem bestückautomaten auf ein substrat bestückten bauelementen | |
DE112015007030T5 (de) | Substrat-Bearbeitungssystem und Komponenten-Montagevorrichtung | |
DE102016123976B3 (de) | Kabelbaumfertigung und Einrichtung zur Kabelbaumfertigung | |
EP2241878A2 (de) | Verfahren zur Inspektion von Lötstellen an elektrischen und elektronischen Bauteilen | |
DE19754871C2 (de) | Verfahren und Vorrichtung zum Überprüfen der Qualität von Drahtverbindungen elektrischer Bauteile | |
DE112017008134T5 (de) | Bauteilmontagevorrichtung, Verfahren zur Erfassung eines Bilds, und Verfahren zurBestimmung einer Montagesequenz | |
DE4129933A1 (de) | Verfahren und vorrichtung zum drahtbonden | |
DE102020105185A9 (de) | Datenkorrelation zwischen verschiedenen Maschinen einer Fertigungslinie für elektronische Bauelemente | |
DE1591226A1 (de) | Vorrichtung zur Formung und zum Aufsetzen von Kontaktbruecken auf elektrische Schaltungen | |
EP1057388B1 (de) | Einrichtung zum positionieren von auf einer folie angeordneten elktronischen schaltungen | |
DE69824989T2 (de) | Verfahren zum automatischen Justieren zum Ausschalten des Zentrierungsfehlers während des elektrischen Tests auf gedruckten Leiterplatten | |
DE4402545A1 (de) | Verfahren zum Ausbilden diskreter Lötstellen auf entsprechenden Kontaktanschlußflächen einer Leiterplatte | |
DE69433514T2 (de) | Drahtverbinder und zugehörige Methode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |