DE19748675A1 - Vorausleseverfahren für ein Speicherbauelement und einen Speicheraufbau unter Verwendung des Vorausleseverfahrens - Google Patents
Vorausleseverfahren für ein Speicherbauelement und einen Speicheraufbau unter Verwendung des VorausleseverfahrensInfo
- Publication number
- DE19748675A1 DE19748675A1 DE19748675A DE19748675A DE19748675A1 DE 19748675 A1 DE19748675 A1 DE 19748675A1 DE 19748675 A DE19748675 A DE 19748675A DE 19748675 A DE19748675 A DE 19748675A DE 19748675 A1 DE19748675 A1 DE 19748675A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- memory
- sub
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
- G11C7/1033—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers using data registers of which only one stage is addressed for sequentially outputting data from a predetermined number of stages, e.g. nibble read-write mode
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1036—Read-write modes for single port memories, i.e. having either a random port or a serial port using data shift registers
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960052876A KR100224775B1 (ko) | 1996-11-08 | 1996-11-08 | 메모리 소자에서 프리패치 방법 및 이를 적용한 메모리 구조 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19748675A1 true DE19748675A1 (de) | 1998-05-14 |
Family
ID=19481225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19748675A Ceased DE19748675A1 (de) | 1996-11-08 | 1997-11-04 | Vorausleseverfahren für ein Speicherbauelement und einen Speicheraufbau unter Verwendung des Vorausleseverfahrens |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH10177790A (ja) |
| KR (1) | KR100224775B1 (ja) |
| DE (1) | DE19748675A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL1015211C2 (nl) | 1999-05-17 | 2003-08-07 | Luk Lamellen & Kupplungsbau | Aandrijving. |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1031988A1 (en) | 1999-02-26 | 2000-08-30 | Texas Instruments Incorporated | Method and apparatus for accessing a memory core |
| KR100331276B1 (ko) * | 1999-08-17 | 2002-04-06 | 박종섭 | 디램의 회로배치 |
| KR100444606B1 (ko) * | 2002-07-16 | 2004-08-16 | 주식회사 하이닉스반도체 | 명령 상태 머신 및 그 구동 방법 |
| KR100576505B1 (ko) | 2005-01-28 | 2006-05-10 | 주식회사 하이닉스반도체 | Ｎ비트 프리페치 방식을 갖는 반도체 메모리 장치 및그것의 데이터 전송 방법 |
| KR100818081B1 (ko) * | 2005-06-30 | 2008-03-31 | 주식회사 하이닉스반도체 | 동기식 메모리 장치의 데이타 출력 회로 |
| JP5819338B2 (ja) * | 2013-03-21 | 2015-11-24 | 株式会社東芝 | 半導体記憶装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3207210A1 (de) * | 1981-02-27 | 1982-10-21 | Hitachi, Ltd., Tokyo | Monolithische speichervorrichtung |
| US4800530A (en) * | 1986-08-19 | 1989-01-24 | Kabushiki Kasiha Toshiba | Semiconductor memory system with dynamic random access memory cells |
| US4835743A (en) * | 1986-09-03 | 1989-05-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device performing multi-bit Serial operation |
-
1996
- 1996-11-08 KR KR1019960052876A patent/KR100224775B1/ko not_active IP Right Cessation
-
1997
- 1997-11-04 DE DE19748675A patent/DE19748675A1/de not_active Ceased
- 1997-11-07 JP JP9305950A patent/JPH10177790A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3207210A1 (de) * | 1981-02-27 | 1982-10-21 | Hitachi, Ltd., Tokyo | Monolithische speichervorrichtung |
| US4800530A (en) * | 1986-08-19 | 1989-01-24 | Kabushiki Kasiha Toshiba | Semiconductor memory system with dynamic random access memory cells |
| US4835743A (en) * | 1986-09-03 | 1989-05-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device performing multi-bit Serial operation |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL1015211C2 (nl) | 1999-05-17 | 2003-08-07 | Luk Lamellen & Kupplungsbau | Aandrijving. |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100224775B1 (ko) | 1999-10-15 |
| KR19980034727A (ko) | 1998-08-05 |
| JPH10177790A (ja) | 1998-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69217761T2 (de) | Lese- und Schreibschaltung für einen Speicher | |
| DE4200758C2 (de) | Halbleiterspeichereinrichtung und Verfahren zur Steuerung des Betriebs derselben | |
| DE3588247T2 (de) | Dynamischer Halbleiterspeicher mit einer statischen Datenspeicherzelle | |
| DE4025151C2 (de) | Halbleiterspeichereinrichtung und Betriebsverfahren für eine Halbleiterspeichereinrichtung | |
| DE19882486B4 (de) | Synchroner, nicht-flüchtiger Seitenmodus-Speicher | |
| DE2703578A1 (de) | Videospeicher | |
| DE3916784C2 (de) | Speicherzellenfeld und Verfahren zum Schreiben von Daten in das Speicherzellenfeld | |
| DE3207210A1 (de) | Monolithische speichervorrichtung | |
| EP0974977A2 (de) | Integrierter Speicher | |
| DE2718454A1 (de) | Als halbleiterschaltung ausgefuehrte speichervorrichtung | |
| DE4118804A1 (de) | Dynamische halbleiterspeicheranordnung mit hochgeschwindigkeit-reihenzugriffspaltendecodierer | |
| DE4443967A1 (de) | Halbleiterspeichereinrichtung mit einer erweiterten Datenausgabefunktion | |
| DE19860650A1 (de) | Chip-Satz-Speichersteuervorrichtung mit Datenausblend-Maskenfunktion | |
| DE4222273A1 (de) | Zweikanalspeicher und verfahren zur datenuebertragung in einem solchen | |
| DE69020764T4 (de) | Speicheradressierung. | |
| DE4022149C2 (ja) | ||
| DE69816464T2 (de) | Vorrichtung und verfahren zum zeitverzögerungsausgleich von einrichtungen | |
| DE3200880A1 (de) | Halbleiterspeicher | |
| DE69219518T2 (de) | Halbleiterspeicheranordnung | |
| DE3786358T2 (de) | Halbleiterspeicher mit System zum seriellen Schnellzugriff. | |
| EP0111741A2 (de) | Integrierte Halbleiterschaltung mit einem dynamischen Schreib-Lese-Speicher | |
| DE19752664C2 (de) | Synchrone Halbleitervorrichtung mit Speicherchips in einem Modul zur Steuerung eines Freigabesignals als Auslöser beim Lesen von Daten | |
| EP0013697A1 (de) | Auffrischung benötigendes seitenorganisiertes Speichersystem | |
| DE4018296A1 (de) | Elektrische schaltung fuer einen parallelschreibtest eines breiten mehrfachbytes in einer halbleiterspeichereinrichtung | |
| DE4138102C2 (de) | Halbleiterspeichereinrichtung und Verfahren zum Betreiben einer Halbleiterspeichereinrichtung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
| 8110 | Request for examination paragraph 44 | ||
| 8131 | Rejection |