DE19739673A1 - Leistungsunabhängiges Speicherbauelement - Google Patents

Leistungsunabhängiges Speicherbauelement

Info

Publication number
DE19739673A1
DE19739673A1 DE19739673A DE19739673A DE19739673A1 DE 19739673 A1 DE19739673 A1 DE 19739673A1 DE 19739673 A DE19739673 A DE 19739673A DE 19739673 A DE19739673 A DE 19739673A DE 19739673 A1 DE19739673 A1 DE 19739673A1
Authority
DE
Germany
Prior art keywords
layer
ferroelectric
ferroelectric layer
silicon substrate
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19739673A
Other languages
English (en)
Other versions
DE19739673C2 (de
Inventor
Stephan Essaian
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE19739673A1 publication Critical patent/DE19739673A1/de
Application granted granted Critical
Publication of DE19739673C2 publication Critical patent/DE19739673C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Description

Die Erfindung betrifft ein leistungsunabhängiges Speicherbau­ element nach dem Oberbegriff des Anspruchs 1.
Bei Operationen leistungsunabhängiger Speicher (NVM = nonvo­ latile memory) ist eine Verwendung ferroelektrischer Materialien von be­ sonderem Interesse. Leistungsunabhängige ferroelektrische Operations­ speicher (FERAMs) sind vorteilhaft, da Daten mit hohen Geschwindigkeiten (1 ns bis 100 ns) und bei üblichen Versorgungsspannungen (3 V bis 5 V) geschrieben werden können. FERAMs verwenden jedoch einen zerstören­ den Leseprozeß mit nachfolgendem Neuschreiben, wodurch die Zykluszahl begrenzt wird. Bekannte, auf CMOS-Technologie beruhende NVM, wie z. B. in der drahtlosen Datenübertragung verwendete Belichtungsspeicher, haben geringere Schreibgeschwindigkeiten (etwa 1 ms) und Lese-Schreib-Fähig­ keiten von nur etwa 10⁶ Zyklen. Bei Anwendungen leistungsunabhängiger Speicher werden hohe Lese-Schreib-Fähigkeiten und eine Zykluszahl von mindestens 10¹⁰ bevorzugt.
Ferroelektrische Materialien sind aufgrund der folgenden Ei­ genschaften für Speicheranwendungen besonders attraktiv: (1) der Fähig­ keit, zwei stabile remanente Polarisationen (±Pr) im elektrischen Null­ feld aufrechtzuerhalten, wodurch leistungsunabhängiges Speichern ermög­ licht wird, und (2) der Reversibilität der remanenten Polarisation von +Pr(1) nach -Pr(0) oder umgekehrt (durch Anlegen einer Spannung). Als ferroelektrisches Material ist PbZrTiO₃ (auch als PZT bekannt) gebräuch­ lich; dieses Material hat eine relativ hohe dielektrische Konstante von etwa ε=1000. Ein Nachteil früherer ferroelektrischer Speicher bestand darin, daß die umgeschaltete Ladungsmenge aufgrund eines Ermüdungseffek­ tes nach relativ wenigen (z. B. 10⁶) Zyklen abnahm.
Es gibt zwei Arten ferroelektrischer Speicher. Die eine Art besteht in einem Bauelement, in dem ein ferroelektrisches Dünnschicht­ kondensator-Speicherelement in CMOS-Transistortechnologie integriert wird. Dieser Entwurf liefert nur zerstörendes Lesen, wie z. B. FERAM, und ist daher nur begrenzt verwendbar. Die andere Art ferroelektrischer Speicher besteht in einem leistungsunabhängigen Speicherbauelement, wel­ ches auf einer Metall-Ferroelektrikum-Silicium-Struktur (sogenannter MFS-FET oder FEFET) beruht. Im Gegensatz zum CMOS-FET enthält eine FE- FET-Struktur anstelle einer isolierenden SiO₂-Schicht im Transistor eine dünne ferroelektrische Schicht. Eine FEFET-Struktur kann als NVM-Element nützlich sein, da eine Änderung der Polarisationsrichtung der ferroelek­ trischen Schicht die Kanalleitfähigkeit ändert; zum Aufrechterhalten des Speichers ist kein Anlegen eines Feldes oder einer Spannung erforder­ lich. In einem FEFET-Bauelement wird zerstörungsfreies Lesen erreicht, da die Information als Polarisationsrichtung und nicht als Ladung, wie bei einem Kondensator in einem FERAM-Bauelement, gespeichert wird. Die Betriebsgeschwindigkeit (Zugreifen und Schreiben) eines FEFET-Speichers beträgt weniger als 100 ns und wird durch die Polarisationsschaltzeit der ferroelektrischen Schicht bestimmt.
Bekannte MFS-FET-Strukturen weisen einige Probleme auf, wie eine Diffusion von Pb, Ti und anderer Komponenten des ferroelektrischen Materials in die benachbarte Si- oder SiO₂-Schicht. Infolge dieser Dif­ fusion wächst die Trap-Dichte an der Grenzschicht Ferroelektrikum-Sili­ cium auf etwa 10¹⁶ stark an, einem Wert, der groß genug ist, um das Schalten des Bauelements zu stören. Zur Lösung dieses Problems wurde ei­ ne Metall-Ferroelektrikum-Isolator-Struktur vorgeschlagen, in der eine CaF₂- oder MgAl₂O₃-Schicht die Siliciumschicht überdeckt und als Puffer­ schicht zwischen der ferroelektrischen Schicht und der Siliciumschicht dient. Eine andere Möglichkeit besteht darin, eine epitaktische ferro­ elektrische BaMnF₄-Schicht auf der Siliciumschicht aufzuwachsen; dies kann bei der Herstellung der Gatestruktur des FET durchgeführt werden. Die Herstellung jeder dieser alternativen Strukturen ist jedoch relativ schwierig und erfordert ein teures Molekularstrahlepitaxie-Verfahren.
Ein PZT-Ferroelektrikum kann bei bestimmten Speicheranwendun­ gen nachteilig sein, da es als Quelle für Metalle wie zum Beispiel Pb, Ti und Zr als Ionenverunreinigungen wirken kann. PZT-ferroelektrische Materialien sind außerdem wegen ihrer hohen dielektrischen Konstanten (εF=1000) für NVM, die auf MFMIS-Strukturen beruhen, ungeeignet. Zum Anlegen einer Schaltspannung von 2 V ist ein Anlegen von 25 V an die 10 nm dicke SiO₂-Schicht erforderlich (Eox=Vox/tox=25 MV/cm); dies stellt für eine SiO₂-Schicht eine große Anforderung dar. Einige mit dem Ermü­ dungseffekt in PZT-Schichten verbundene Probleme werden in Scott et al., Science, Band 246, S. 1400-1405 (Dezember 1989) diskutiert.
SrBi₂Ta₂O₉ ist in FERAM-Elementen mit zerstörendem Lesen als polares, bei niedrigen Spannungen leicht schaltbares Material verwendet worden, wurde jedoch bislang nicht in MFMIS-FET-Bauelementen angewandt.
Aufgabe der Erfindung ist es, ein leistungsunabhängiges Spei­ cherbauelement nach dem Oberbegriff des Anspruchs 1 zu schaffen, welches für Hochgeschwindigkeits-MFMIS-FET-Speicherbauelemente mit hoher Zyklus­ zahl und zerstörungsfreiem Lesen geeignet ist.
Diese Ausgabe wird entsprechend dem kennzeichnenden Teil des Anspruchs 1 gelöst.
Hierbei umfaßt eine im Speicherbauelement enthaltene ferro­ elektrische Schicht ein ferroelektrisches Material mit einer Perowskit-Schichtstruktur zum Speichern einer Information als Polarisationsrich­ tung.
Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den Unteransprüchen zu entnehmen.
Die Erfindung wird nachstehend anhand eines in den beigefügten Abbildungen dargestellten Ausführungsbeispiels näher erläutert.
Fig. 1 zeigt schematisch eine MFMIS-FET-Struktur.
Fig. 2 zeigt schematisch eine elektrische Analogie der MFMIS-FET-Struktur aus Fig. 1 mit zwei in Reihe geschalteten Kondensatoren.
Fig. 3A und 3B zeigen schematisch "AN"- bzw. "AUS"-Zustände der MFMIS-FET-Struktur aus Fig. 1.
Gemäß Fig. 1 enthält ein MFMIS-FET-Bauelement 10 im allgemei­ nen eine obere Elektrode 12 und eine untere Elektrode 18, eine ferro­ elektrische Schicht 14 und eine zwischen der ferroelektrischen Schicht 14 und einem Siliciumsubstrat 26 befindliche Diffusionssperrschicht 19.
Geeignete metallische Elektroden bestehen aus Platin, wobei die obere Elektrode 12 vorzugsweise etwa 500 Å dick ist, während die un­ tere Elektrode 18 eine Dicke von 1000 Å hat. Die Dicke der ferroelektri­ schen Schicht 14 hängt von ihrer dielektrischen Konstante und ihrem Ko­ erzitivfeld ab; für SrBi₂Ta₂0₉ und bei Verwendung einer Schaltspannung von 5 V beträgt die Dicke vorzugsweise 3000 Å bis 4000 Å. Bei einer Schaltspannung von 3 V ist eine Dicke von etwa 2000 Å bis 2500 Å geeig­ net. Besonders als ferroelektrisches Material geeignet sind Materialien mit einer Perovskit-Schichtstruktur, vor allem SrBi₂Ta₂O₉. Eine 100 Å bis 200 Å dicke Siliciumoxynitridschicht kann als Diffusionssperrschicht 19 dienen. Die Diffusionssperrschicht 19 kann auch aus zwei Schichten, einer SiO₂-Schicht und einer benachbarten Si₃N₄-Schicht bestehen, solan­ ge die Schichten eine geeignete Gesamt-Dielektrizitätkonstante liefern.
Gemäß Fig. 2 entsprechen MFMIS-FET-Strukturen zwei in Reihe geschalteten Kondensatoren (C1, dem Kondensator der ferroelektrischen Schicht 14, und C2, dem Kondensator der Oxynitridschicht), wobei der Kondensator der Verarmungsschicht des Siliciums zur Vereinfachung nicht berücksichtigt ist. Information wird als Ladung in den Kondensatoren C1 und C2 gespeichert. Zwischen den beiden Kondensatoren C1 und C2 wird ei­ ne Vorspannung V angelegt, die zu einer Spannung VF (Spannung über der ferroelektrischen Schicht 14) und Vox (Spannung über der Oxynitrid­ schicht) führt. Die Beziehung zwischen VF und Vox lautet
εFVFtox = εoxVoxtF, mit V = VF + Vox,
wobei εF und εox die dielektrischen Konstanten der ferroelektrischen Schicht 14 bzw. der SiNxOy-Schicht und tF und tox die jeweiligen Schichtdicken bezeichnen. Für tF=200 nm und tox=10 nm (εox=4) lau­ tet die Beziehung zwischen VF und Vox
Ein Anlegen von 2 V (100 kV/cm) an die ferroelektrische Schicht 14 zum Schalten erfordert ein elektrisches Feld von 2,5 MV/cm an die SiNxOy-Schicht (εF=100 für SrBi₂Ta₂O₉). Eine SiNxOy-Struktur hoher Qualität oder eine SiO₂-Si₃N₄-Zweifachschichtstruktur werden zur Vermei­ dung einer Zwischendiffusion und zur Erhöhung der Dielektrizitätskon­ stante des Gate-Isolators verwendet.
Gemäß Fig. 3A und 3B ist der Betrieb des MFMIS-FET-Bauele­ ments 10 dem eines CMOS-Belichtungs-NVM vergleichbar, führt jedoch zu wesentlich höheren Geschwindigkeiten für Lese/Schreib-Operationen sowie zu wesentlich größeren Zykluszahlen.
Wenn an die obere Elektrode ("Steuergate") 12 eine ausreichend hohe Vorspannung Vg angelegt wird, zeigt die Polarisation der ferroelek­ trischen Schicht 14 in die Richtung der in Fig. 3A gezeigten abwärtsver­ laufenden Pfeile 16, wobei entsprechende Ladungsverteilungen in die un­ tere Elektrode ("Floating Gate") 18 und in die Diffusionssperrschicht 19 induziert werden.
Eine Oberflächeninversionsschicht ("Kanal") 20 bildet sich im Siliciumsubstrat 26 zwischen einer Source-Region 22 und einer Drain-Re­ gion 24 aufgrund der Ladungsverteilungen in der unteren Elektrode 18 und der Diffusionssperrschicht 19. Im Ergebnis sind die Source-Region 22 und die Drain-Region 24, z. B. n⁺-Regionen, durch die Oberflächeninversions­ schicht 20 verbunden, wodurch sich das MFMIS-FET-Bauelement 10 in einem "AN"-Zustand befindet. Auch nach Wegnahme der Gatevorspannung Vg bleibt das MFMIS-FET-Bauelement 10 aufgrund der remanenten Polarisierung der ferroelektrischen Schicht 14 im "AN"-Zustand.
Bei einer negativen Gatevorspannung Vg kehrt sich gemäß Fig. 3B die Richtung der ferroelektrischen Polarisation um (wie durch die auf­ wärtsverlaufenden Pfeile 16 in der ferroelektrischen Schicht 14 bezeich­ net), und zahlreiche Ladungsträger (Löcher) sammeln sich an der Grenz­ fläche zwischen der Diffusionssperrschicht 19 und dem Siliciumsubstrat 26. In diesem Fall befindet sich das MFMIS-FET-Bauelement 10 im "AUS"-Zustand, da die Source-Drain-Elektroden als zwei rückwärtig ver­ bundene p-n-übergänge angesehen werden können. Wenn die Vorspannung auf 0 V anwächst, verbleibt das MFMIS-FET-Bauelement 10 wegen der umgeschal­ teten remanenten Polarisation der ferroelektrischen Schicht 14 im "AUS"-Zustand.
Anders als CMOS-Belichtungsspeicher benötigen MFMIS-FET-Bau­ elemente 10 kein Pumpen heißer Elektronen, weshalb ein spannungsarmes, zerstörungsfreies und schnelles (etwa 100 ns) Lesen/Schreiben mit einer Zykluszahl von 10¹² realisiert werden kann. Auf diese Weise speichert das leistungsunabhängige Speicherbauelement Information als Polarisa­ tionsrichtung (Kanalleitfähigkeit) statt als Ladung auf einem Kondensa­ tor. Der Leseprozeß kann deshalb zerstörungsfrei erfolgen, indem einfach abgefragt wird, ob sich das MFMIS-FET-Bauelement 10 im "AN"- oder "AUS"-Zustand befindet.

Claims (11)

1. Leistungsunabhängiges Speicherbauelement (10) mit einem ei­ ne Source- (22) und eine Drain-Region (24) enthaltenden Siliciumsubstrat (26), einer ferroelektrischen Schicht (14), einer zwischen dem Silicium­ substrat (26) und der ferroelektrischen Schicht (14) befindlichen Diffu­ sionssperrschicht (19) und einem die Diffusionssperrschicht (19) über­ deckenden Floating Gate (18), dadurch gekennzeichnet, daß die ferroelek­ trische Schicht (14) ein ferroelektrisches Material mit einer Perowskit-Schichtstruktur zum Speichern einer Information als Polarisationsrich­ tung umfaßt.
2. Speicherbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die ferroelektrische Schicht (14) aus SrBi₂Ta₂O₉ besteht.
3. Speicherbauelement nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet, daß die ferroelektrische Schicht (14) bei einer Schaltspannung zwischen 3 V und 5 V eine Dicke zwischen 2000 Å und 4000 Å aufweist.
4. Speicherbauelement nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet, daß die ferroelektrische Schicht (14) bei einer Schaltspannung von 3 Volt eine Dicke von etwa 2500 Å aufweist.
5. Speicherbauelement nach einem der Ansprüche 1 bis 4, da­ durch gekennzeichnet, daß die Diffusionssperrschicht (19) eine Schicht aus SiNxOy umfaßt.
6. Speicherbauelement nach einem der Ansprüche 1 bis 4, da­ durch gekennzeichnet, daß die Diffusionssperrschicht (19) eine Schicht aus Si₃N₄, die zu einer Schicht aus SiO₂ benachbart ist, umfaßt.
7. Verfahren zum Speichern und zerstörungsfreien Lesen von In­ formation mittels eines leistungsunabhängigen Speicherbauelements nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß durch Anlegen einer entsprechenden Vorspannung an das Speicherbauelement (10) dessen ferroelektrische Schicht (14) zum Speichern einer Information in einer der Vorspannung entsprechenden Richtung polarisiert wird, wobei die Dif­ fusionssperrschicht (19) ein Diffundieren aus der ferroelektrischen Schicht (14) in das Siliciumsubstrat (26) verhindert, und Information zerstörungsfrei gelesen wird, indem bestimmt wird, ob sich das Speicher­ bauelement im "An"- oder im "Aus"-Zustand befindet.
8. Verfahren zum Bilden eines leistungsunabhängigen Speicher­ bauelements nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß in einem Siliciumsubstrat (26) räumlich getrennte Diffusionsregionen zum Abgrenzen einer zwischen den Diffusionsregionen befindlichen Kanal­ region gebildet werden, eine die Kanalregion überdeckende Schicht zum Isolieren der Kanalregion von Verunreinigungen, eine diese Schicht über­ deckende leitende Schicht als Floatinggate (18) und eine ferroelektri­ sche Schicht (14) auf der leitenden Schicht gebildet wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß auf der ferroelektrischen Schicht (14) eine obere leitende Elektrode (12) gebildet wird.
10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß auf dem Siliciumsubstrat (26) ein komplementärer MOS-Transistor ge­ bildet wird.
11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch ge­ kennzeichnet, daß als die Kanalregion überdeckende Schicht eine Oxid­ schicht gewählt wird.
DE19739673A 1996-09-10 1997-09-10 Nichtflüchtiges ferroelektrisches Speicherbauelement, Verfahren zu dessen Betrieb und Verfahren zu dessen Herstellung Expired - Fee Related DE19739673C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/707,916 US5877977A (en) 1996-09-10 1996-09-10 Nonvolatile memory based on metal-ferroelectric-metal-insulator semiconductor structure

Publications (2)

Publication Number Publication Date
DE19739673A1 true DE19739673A1 (de) 1998-03-12
DE19739673C2 DE19739673C2 (de) 2000-11-23

Family

ID=24843666

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19739673A Expired - Fee Related DE19739673C2 (de) 1996-09-10 1997-09-10 Nichtflüchtiges ferroelektrisches Speicherbauelement, Verfahren zu dessen Betrieb und Verfahren zu dessen Herstellung

Country Status (3)

Country Link
US (1) US5877977A (de)
KR (1) KR100258751B1 (de)
DE (1) DE19739673C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000035019A1 (de) * 1998-12-10 2000-06-15 Infineon Technologies Ag Femfet-vorrichtung und verfahren zu deren herstellung
EP1089341A3 (de) * 1999-09-30 2001-08-22 Rohm Co., Ltd. Nichtflüchtiger Speicher

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631804A (en) 1995-11-13 1997-05-20 Micron Technology, Inc. Contact fill capacitor having a sidewall that connects the upper and lower surfaces of the dielectric and partially surrounds an insulating layer
US6048738A (en) * 1997-03-07 2000-04-11 Sharp Laboratories Of America, Inc. Method of making ferroelectric memory cell for VLSI RAM array
JP3532747B2 (ja) * 1997-12-09 2004-05-31 富士通株式会社 強誘電体記憶装置、フラッシュメモリ、および不揮発性ランダムアクセスメモリ
KR20000026967A (ko) 1998-10-24 2000-05-15 김영환 반도체 장치의 커패시터 및 그 형성 방법
US6688729B1 (en) 1999-06-04 2004-02-10 Canon Kabushiki Kaisha Liquid discharge head substrate, liquid discharge head, liquid discharge apparatus having these elements, manufacturing method of liquid discharge head, and driving method of the same
DE19946437A1 (de) * 1999-09-28 2001-04-12 Infineon Technologies Ag Ferroelektrischer Transistor
US6525357B1 (en) * 1999-10-20 2003-02-25 Agilent Technologies, Inc. Barrier layers ferroelectric memory devices
JP2004519864A (ja) * 2000-08-24 2004-07-02 コバ・テクノロジーズ・インコーポレイテッド シングルトランジスタ希土類亜マンガン酸塩強誘電体不揮発性メモリセル
US20020164850A1 (en) 2001-03-02 2002-11-07 Gnadinger Alfred P. Single transistor rare earth manganite ferroelectric nonvolatile memory cell
US7135734B2 (en) * 2001-08-30 2006-11-14 Micron Technology, Inc. Graded composition metal oxide tunnel barrier interpoly insulators
DE10216614B4 (de) * 2002-04-15 2004-06-17 Infineon Technologies Ag Verfahren zur Verstärkung einer dielektrischen Schicht auf einem Halbleitersubstrat an Fehlstellen und Anordnung mit einer verstärkten dielektrischen Schicht
KR100449072B1 (ko) * 2002-05-21 2004-09-18 한국전자통신연구원 강유전체 소자 및 그 제조 방법
US7066088B2 (en) * 2002-07-31 2006-06-27 Day International, Inc. Variable cut-off offset press system and method of operation
US6825517B2 (en) * 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US6714435B1 (en) 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6888736B2 (en) * 2002-09-19 2005-05-03 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US20040061990A1 (en) * 2002-09-26 2004-04-01 Dougherty T. Kirk Temperature-compensated ferroelectric capacitor device, and its fabrication
TWI297802B (en) * 2003-03-27 2008-06-11 Univ Nat Taiwan Method of fabricating two-dimensional ferroelectric nonlinear crystals with periodically inverted domains
KR100877428B1 (ko) 2006-12-29 2009-01-08 서울시립대학교 산학협력단 전계효과 트랜지스터 및 강유전체 메모리 장치와 그제조방법
US20090096009A1 (en) * 2007-10-16 2009-04-16 Promos Technologies Pte. Ltd. Nonvolatile memories which combine a dielectric, charge-trapping layer with a floating gate
US20090168635A1 (en) * 2007-12-26 2009-07-02 Quan Anh Tran Memory Media Including Domains HavingTrapped Charges at a Top Region Thereof
JP5462889B2 (ja) 2010-01-29 2014-04-02 パナソニック株式会社 半導体記憶装置
KR101087837B1 (ko) * 2010-08-05 2011-11-30 주식회사 하이닉스반도체 비휘발성 메모리 장치 및 형성 방법
US9368581B2 (en) 2012-02-20 2016-06-14 Micron Technology, Inc. Integrated circuitry components, switches, and memory cells
US9219225B2 (en) * 2013-10-31 2015-12-22 Micron Technology, Inc. Multi-bit ferroelectric memory device and methods of forming the same
US20160064510A1 (en) 2014-08-26 2016-03-03 Globalfoundries Inc. Device including a floating gate electrode and a layer of ferroelectric material and method for the formation thereof
US20160071947A1 (en) 2014-09-10 2016-03-10 Globalfoundries Inc. Method including a replacement of a dummy gate structure with a gate structure including a ferroelectric material
US10038092B1 (en) * 2017-05-24 2018-07-31 Sandisk Technologies Llc Three-level ferroelectric memory cell using band alignment engineering
US11107901B2 (en) 2019-04-03 2021-08-31 Sandisk Technologies Llc Charge storage memory device including ferroelectric layer between control gate electrode layers and methods of making the same
US11469251B2 (en) 2019-05-15 2022-10-11 Sandisk Technologies Llc Memory device using a multilayer ferroelectric stack and method of forming the same
KR102598993B1 (ko) 2021-11-11 2023-11-07 한국생산기술연구원 불감층 효과가 개선된 강유전체 전계효과 트랜지스터 및 이의 제조방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5046043A (en) * 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers
US4888630A (en) * 1988-03-21 1989-12-19 Texas Instruments Incorporated Floating-gate transistor with a non-linear intergate dielectric
JPH0336763A (ja) * 1989-07-03 1991-02-18 Hitachi Ltd 半導体集積回路装置
US5471417A (en) * 1991-01-09 1995-11-28 Siemens Aktiengesellschaft Ferroelectric memory cell arrangement
EP0516031A1 (de) * 1991-05-29 1992-12-02 Ramtron International Corporation Ferroelektrische Stapelspeicherzelle und Herstellungsverfahren
US5218512A (en) * 1991-08-16 1993-06-08 Rohm Co., Ltd. Ferroelectric device
JP3231856B2 (ja) * 1991-10-31 2001-11-26 株式会社リコー 画像形成装置
JP3207227B2 (ja) * 1991-11-08 2001-09-10 ローム株式会社 不揮発性半導体記憶装置
US5303182A (en) * 1991-11-08 1994-04-12 Rohm Co., Ltd. Nonvolatile semiconductor memory utilizing a ferroelectric film
JP3130353B2 (ja) * 1991-12-20 2001-01-31 ローム株式会社 強誘電体膜を用いた装置の製造方法
JP3270765B2 (ja) * 1992-03-03 2002-04-02 ローム株式会社 不揮発性記憶素子
US5523964A (en) * 1994-04-07 1996-06-04 Symetrix Corporation Ferroelectric non-volatile memory unit
JPH0745794A (ja) * 1993-07-26 1995-02-14 Olympus Optical Co Ltd 強誘電体メモリの駆動方法
JP3505758B2 (ja) * 1993-12-28 2004-03-15 ローム株式会社 不揮発性半導体メモリ
JP3570692B2 (ja) * 1994-01-18 2004-09-29 ローム株式会社 不揮発性メモリ
JP3136045B2 (ja) * 1994-04-28 2001-02-19 沖電気工業株式会社 メモリセルトランジスタ
JP3403507B2 (ja) * 1994-07-13 2003-05-06 シャープ株式会社 強誘電体記憶素子およびその製造方法
US5524092A (en) * 1995-02-17 1996-06-04 Park; Jea K. Multilayered ferroelectric-semiconductor memory-device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000035019A1 (de) * 1998-12-10 2000-06-15 Infineon Technologies Ag Femfet-vorrichtung und verfahren zu deren herstellung
US6737689B1 (en) 1998-12-10 2004-05-18 Infineon Technologies Ag FEMFET device and method for producing same
EP1089341A3 (de) * 1999-09-30 2001-08-22 Rohm Co., Ltd. Nichtflüchtiger Speicher

Also Published As

Publication number Publication date
KR100258751B1 (ko) 2000-06-15
KR19980024074A (ko) 1998-07-06
DE19739673C2 (de) 2000-11-23
US5877977A (en) 1999-03-02

Similar Documents

Publication Publication Date Title
DE19739673C2 (de) Nichtflüchtiges ferroelektrisches Speicherbauelement, Verfahren zu dessen Betrieb und Verfahren zu dessen Herstellung
DE102015015854B4 (de) Integrierte Schaltung mit einer ferroelektrischen Speicherzelle und Verwendung der integrierten Schaltung
DE102017115340B4 (de) Halbleiterbauelement mit Speicher- und Logikschaltkreisen und Herstellungsverfahren dafür
DE60019191T2 (de) Nichtflüchtige ferroelektrische Speicheranordnung
EP0566585B1 (de) Speicherzellenanordnung und verfahren zu deren betrieb
DE2657643A1 (de) Halbleiteranordnung fuer ein speicherelement
DE69631938T2 (de) Halbleiter-Speicherbauteil und Verfahren zu seiner Herstellung
DE10218990A1 (de) Nichtflüchtiges Speicherbauelement und Verfahren zur Herstellung sowie zum Programmieren, Lesen und Löschen von Daten
DE69828834T2 (de) Ferroelektrische Speicherzelle und deren Herstellungsverfahren
DE19851866C1 (de) Speicherzellenanordnung
DE2624157A1 (de) Halbleiterspeicher
DE19840824C1 (de) Ferroelektrischer Transistor, dessen Verwendung in einer Speicherzellenanordnung und Verfahren zu dessen Herstellung
WO2001024272A1 (de) Ferroelektrischer transistor
DE10158019C2 (de) Floatinggate-Feldeffekttransistor
EP0946985A1 (de) Speicherzellenanordnung und verfahren zu deren herstellung
DE19748495C2 (de) EEPROM-Zellstruktur und Verfahren zum Programmieren bzw. Löschen ausgewählter EEPROM-Zellstrukturen sowie EEPROM-Zellenfeld
DE19947117B4 (de) Ferroelektrischer Transistor und dessen Verwendung in einer Speicherzellenanordnung
EP1138084B1 (de) Ferroelektrischer transistor und verfahren zu dessen herstellung
EP1192666B1 (de) Speicherzellenanordnung
EP1005090A1 (de) Halbleiterbauelement mit zumindest einem Widerstandselement aufweisenden Kondensator sowie Verfahren zu dessen Herstellung
EP1588373B1 (de) Schneller remanenter resistiver ferroelektrischer speicher
EP0946991B1 (de) Nichtflüchtige speicherzelle
EP1344222B1 (de) Verfahren zum auslesen und speichern eines zustandes aus einem oder in einen ferroelektrischen transistor einer speicherzelle und speichermatrix
DE69834948T2 (de) Coulomb-Blockade-Mehrpegelspeicheranordnung und entsprechende Herstellungs- und Betriebsverfahren
DE102004011432A1 (de) Halbleiterspeicherzelle, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140401