DE19736900A1 - Leitungsempfängerschaltkreis mit großem Gleichtaktspannungsbereich für differentielle Eingangssignale - Google Patents
Leitungsempfängerschaltkreis mit großem Gleichtaktspannungsbereich für differentielle EingangssignaleInfo
- Publication number
- DE19736900A1 DE19736900A1 DE19736900A DE19736900A DE19736900A1 DE 19736900 A1 DE19736900 A1 DE 19736900A1 DE 19736900 A DE19736900 A DE 19736900A DE 19736900 A DE19736900 A DE 19736900A DE 19736900 A1 DE19736900 A1 DE 19736900A1
- Authority
- DE
- Germany
- Prior art keywords
- current
- input
- input stage
- mirror
- line receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 11
- 230000003213 activating effect Effects 0.000 claims description 7
- 230000004913 activation Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
- H04L25/0276—Arrangements for coupling common mode signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45695—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedforward means
- H03F3/45699—Measuring at the input circuit of the differential amplifier
- H03F3/45708—Controlling the common source circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45695—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedforward means
- H03F3/45699—Measuring at the input circuit of the differential amplifier
- H03F3/45717—Controlling the loading circuit of the differential amplifier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
Die vorliegende Erfindung betrifft einen
Leitungsempfängerschaltkreis zum Empfangen von
differentiellen Signalen von einer symmetrischen
Übertragungsleitung. Ein Leitungsempfängerschaltkreis dieser
Art ist bekannt aus WO 97 17763.
Ein Leitungsempfängerschaltkreis dient dazu, Signale von
einer Übertragungsleitung zu empfangen. Differentielle
Signalübertragung über eine symmetrische Übertragungsleitung
bedeutet, daß die zu empfangenden Signale an einen Eingang
des Leitungsempfängers nicht notwendigerweise ein
wohldefiniertes Potential des Leitungsempfängerschaltkreises,
beispielsweise sein Massepotential, als Referenz verwenden,
sondern ein Potential eines zweiten
Leitungsempfängereinganges als Referenz benutzen.
Die Gleichtaktspannung auf der Übertragungsleitung, wie sie
von dem Leitungsempfänger gesehen wird, kann nicht immer auf
eine wohldefinierte Spannung oder ein begrenztes
Spannungsintervall eingegrenzt werden. Dieses hat zahlreiche
Gründe. Beispielsweise können verschiedene
Systemkomponten, die über eine symmetrische
Übertragungsleitung verbunden sind, in ihren jeweiligen
Massereferenzpotentialen einen Versatz aufweisen. Ein anderer
Grund kann sein, daß der Leitungsempfängerschaltkreis die
Entwurfsvorgabe erfüllen muß, mit einer Vielzahl von
verschiedenen Signalübertragungsstandards zusammenzuarbeiten,
die jeweils einen anderen Gleichtaktspannungspegel vorsehen.
In der Realität ist jedoch ein Leitungsempfängerschaltkreis
nicht in der Lage, mit Gleichtaktspannungen über einen
beliebig großen Bereich zu arbeiten. Wenn die
Gleichtaktspannung auf der Übertragungsleitung die Grenzen
des Gleichtaktspannungsbereiches des Leitungsempfängers
überschreitet, wird der Empfang von Signalen von der
Übertragungsleitung unzuverlässig oder unmöglich. Deshalb ist
es wünschenswert, einen Leitungsempfängerschaltkreis mit
einem möglichst großen Eingangsgleichtaktspannungsbereich
aus zustatten.
Um das zu erreichen, ist es aus WO 95 17763 bekannt, zwei
Eingangsstufen parallel vorzusehen, die konstruiert sind,
innerhalb verschiedener, sich teilweise überlappender
Gleichtaktspannungsbereiche zu arbeiten. Wenn die
Gleichtaktspannung am Eingang dieses Schaltkreises einen
vorbestimmten Pegel erreicht, bei welchem der zweite
Eingangsschaltkreis arbeiten kann, wird der erste
Eingangsschaltkreis deaktiviert, um zu vermeiden, daß beide
Eingangsstufen gleichzeitig eine folgende Stufe ansteuern,
weil dieses in einer unerwünschten Abhängigkeit der
Gesamtsignalverzögerung von dem
Eingangsgleichtaktspannungspegel resultieren kann. Der
Schaltkreis gemäß diesem Dokument erzielt eine Übergabe
zwischen der ersten und der zweiten Stufe in einem unteren
Bereich des Gesamtgleichtaktspannungsbetriebsbereiches.
Es ist die Aufgabe der vorliegenden Erfindung, einen
Leitungsempfängerschaltkreis mit einem großen
Gleichtaktspannungsbetriebsbereich zu sehen, so daß eine
Übergabe zwischen der ersten Stufe und der zweiten Stufe in
einem höheren Bereich des
Gesamtgleichtaktspannungsbetriebsbereiches stattfindet.
Gemäß der vorliegenden Erfindung wird diese Aufgabe gelöst
wie in Anspruch 1 definiert. Vorteilhafte
Ausführungsbeispiele der Erfindung ergeben sich aus den
abhängigen Ansprüchen.
Ein Leitungsempfängerschaltkreis gemäß der vorliegenden
Erfindung erzielt einen großen
Gleichtaktspannungsbetriebsbereich dadurch, daß mehr als eine
Eingangsstufe vorgesehen sind, die mit der
Übertragungsleitung in Verbindung stehen. Jede Eingangsstufe
ist ausgebildet, in einem Gleichtaktspannungsbereich zu
arbeiten, der für diese bestimmte Stufe spezifisch ist. Die
Eingangsstufen sind so vorgesehen, daß sich ihre
Gleichtaktspannungsbetriebsbereiche teilweise überlappen, so
daß ein vergrößerter Gleichtaktspannungsbetriebsbereich
erhalten wird. Die Signale, die von jeder Eingangsstufe
ausgegeben werden, werden geeignet kombiniert. Die
Aktivierung der zweiten Stufe wird durch Erfassen einer
tatsächlichen Betriebsbedingung der ersten Stufe
durchgeführt, die von dem Eingangsgleichtaktpegel abhängt.
Die zweite Stufe wird nur aktiviert, wenn die erfaßte
Betriebsbedingung der ersten Stufe anzeigt, daß sich der
Gleichtaktspannungspegel einer Grenze des
Gleichtaktbetriebsbereichs der ersten Stufe nähert.
Bevorzugt ist die erste Stufe ausgebildet, in einem unteren
Gleichtaktbetriebsbereich zu arbeiten, und die zweite Stufe
ist ausgebildet, in einem oberen Gleichtaktbetriebsbereich zu
arbeiten.
Gemäß einem bevorzugten Ausführungsbeispiel schließt der
Leitungsempfängerschaltkreis eine erste Eingangsstufe ein,
die einen schwimmenden Stromspiegel für einen unteren
Gleichtaktspannungsbereich umfaßt, sowie eine zweite
Eingangsstufe, die einen Spannungsdifferenzverstärker für
einen oberen Gleichtaktspannungsbereich umfaßt. Die Ausgänge
der ersten Eingangsstufe und der zweiten Eingangsstufe sind
geschaltet, an denselben Lastelementen zu arbeiten, um ein
kombiniertes Ausgangssignal zu erhalten.
Bevorzugt kann die Einrichtung zum Aktivieren bzw.
Deaktivieren der zweiten Eingangsstufe die zweite
Eingangsstufe graduell aktivieren, sobald die
Eingangsgleichtaktspannung an die Grenzen des
Gleichtaktspannungsbereiches der ersten Stufe heran oder
darüber hinausreicht, und hält andernfalls die zweite
Eingangsstufe deaktiviert.
Im folgenden werden bevorzugte Ausführungsbeispiele der
vorliegenden Erfindung unter Bezugnahme auf die begleitenden
Zeichnungen beschrieben.
Fig. 1 zeigt ein erstes Ausführungsbeispiel eines
Leitungsempfängerschaltkreises gemäß der
vorliegenden Erfindung; und
Fig. 2 zeigt ein zweites Ausführungsbeispiel eines
Leitungsempfängerschaltkreises gemäß der
vorliegenden Erfindung.
In Fig. 1 bezeichnet Bezugsziffer 1 eine erste Eingangsstufe
des Leitungsempfängerschaltkreises, und 2 bezeichnet eine
zweite Eingangsstufe des Leitungsempfängerschaltkreises. Vcc
bezeichnet eine Spannungsversorgungsleitung zum Zuführen
eines oberen Potentials, während GND eine untere
Versorgungsleitung zum Zuführen eines unteren Potentials
bezeichnet. A und B bezeichnen differentielle
Eingangsanschlüsse des Leitungsempfängers. X und Y bezeichnen
differentielle Ausgänge des Leitungsempfängerschaltkreises
der Fig. 1.
Die erste Eingangsstufe 1 dieses Ausführungsbeispiels ist
konstruiert, innerhalb eines unteren
Eingangsgleichtaktspannungsbereiches zu arbeiten. Die zweite
Eingangsstufe 2 ist konstruiert, innerhalb eines höheren
Eingangsgleichtaktspannungsbereiches zu arbeiten, der den
unteren Eingangsgleichtaktspannungsbereich teilweise
überlappt. Der Begriff "Gleichtaktspannung" bezeichnet eine
Spannungskomponente bezüglich Masse GND, die auf beiden
Eingangseinschlüssen A und B vorhanden ist.
In dem in Fig. 1 gezeigten Ausführungsbeispiel umfaßt die
erste Eingangsstufe 1 einen Stromspiegelschaltkreis, der aus
NMOS Transistoren N1 und N3 besteht. Die Sources der
Transistoren N1 und N3 sind mit dem Eingangsanschluß A
verbunden. Der Drain des Transistors N1 und das Gate des
Transistors N1 sind miteinander verbunden, um einen
Steuerstromeingang des Stromspiegels zu bilden. Das Gate des
Transistors N3 und das Gate des Transistors N1 sind
miteinander verbunden. Der Drain des Transistors N3 bildet
einen Spiegelstromeingang. Eine Konstantstromquelle CI1 ist
zwischen die obere Versorgungsspannungsleitung Vcc und den
Drain des Transistors N1 geschaltet. Eine Lastimpedanz R1 ist
zwischen Vcc und den Drain des Transistors N3 geschaltet. Der
Drain des Transistors N3 stellt ein Ausgangssignal X bereit.
Die Eingangsstufe 1 umfaßt einen weiteren Stromspiegel, der
aus den Transistoren N2 und N4 besteht. Die Sources der
Transistoren N2 und N4 sind mit dem Eingangsanschluß B
verbunden. Der Drain und das Gate des Transistors N2 und das
Gate des Transistors N4 sind miteinander verbunden. Der Drain
des Transistors N2 bildet einen Steuerstromeingang und ist
mit der Konstantstromquelle CI1 verbunden. Eine zweite
Lastimpedanz R2 ist zwischen Vcc und den Drain des
Transistors N4 geschaltet, der der Spiegelstromeingang dieses
Stromspiegelschaltkreises ist. Der Drain des Transistors N4
stellt ein zweites Ausgangssignal Y bereit.
In dem in Fig. 1 gezeigten Ausführungsbeispiel ist die
Einrichtung zum Erfassen einer Betriebsbedingung der ersten
Eingangsstufe 1, die von einer Eingangsgleichtaktspannung an
den Eingängen A und B abhängt, mittels der Transistoren N5
und N6 ausgeführt. Die Source des Transistors N5 ist mit
Eingangsanschluß A verbunden, und sein Gate ist mit dem Gate
des Transistors N1 verbunden. Auf diese Weise bilden die
Transistoren N1 und N5 einen ersten Stromspiegelschaltkreis,
wobei der Drain des Transistors N5 ein Spiegelstromeingang
ist. Die Source des Transistors N6 ist mit dem
Eingangsanschluß B verbunden, und sein Gate ist mit dem Gate
des Transistors N2 verbunden. Auf diese Weise bilden die
Transistoren N2 und N6 einen zweiten
Stromspiegelschaltkreis, wobei der Drain des Transistors N6
ein Spiegelstromeingang ist. Die Drains der Transistoren N5
und N6 sind miteinander verbunden, die Gates der Transistoren
N1 bis N6 sind miteinander und mit den Drains der
Transistoren N1 und N2 verbunden.
Im Ausführungsbeispiel der Fig. 1 umfaßt die Einrichtung zum
Aktivieren der zweiten Eingangsstufe 2 eine zweite
Konstantstromquelle CI2, die zwischen die obere
Versorgungsleitung Vcc und die Drains der Transistoren N5 und
N6 geschaltet ist. Sie umfaßt außerdem einen Transistor P1
mit einem Leitfähigkeitstyp entgegengesetzt den Transistoren
N1 bis N5. Die Source des Transistors P1 ist mit den Drains
der Transistoren N5 und N6 verbunden und empfängt an seinem
Gate eine Referenzspannung Vr4, die bezüglich der oberen
Versorgungsspannung Vcc konstant ist. Auf diese Weise wirkt
P1 als Sourcefolger und sorgt für einen konstanten
Spannungsabfall über der Konstantstromquelle CI2, und hält
demgemäß das Potential an den Drains der Transistoren N5 und
N6 auf einem definierten Pegel.
Die Einrichtung zum Aktivieren der zweiten Eingangsstufe
umfaßt ferner einen Transistor N7, dessen Drain mit dem Drain
des Transistors P1 verbunden ist, und dessen Source mit der
unteren Spannungsversorgungsleitung GND verbunden ist. Der
Drain und das Gate des Transistors N7 sind miteinander
verbunden.
Die zweite Eingangsstufe 2 dieses Ausführungsbeispiels ist
ein Spannungsdifferenzverstärker, der einen Transistor N9
umfaßt, dessen Gate mit dem Eingangsanschluß A verbunden ist,
und einen Transistor N10, dessen Gate mit dem
Eingangsanschluß B verbunden ist. Die Sources der
Transistoren N9 und N10 sind miteinander und mit dem Drain
eines Transistors N8 verbunden. Die Source des Transistors NB
ist mit der unteren Spannungsversorgungsleitung GND
verbunden. Das Gate des Transistors N8 ist mit dem Gate des
Transistors N7 verbunden, so daß die Transistoren N7 und N8
einen Stromspiegelschaltkreis bilden. Der Drain des
Transistors N9 ist mit dem Drain des Transistors N4 und mit
dem Ausgangsanschluß Y verbunden. Der Drain des Transistors
N10 ist mit dem Drain des Transistors N3 und mit dem
Ausgangsanschluß x verbunden.
Im folgenden wird der Betrieb dieses Schaltkreises erläutert.
Zu diesem Zweck wird eine Situation betrachtet, daß ein
Eingangssignal mit einer Gleichtaktspannung an die Anschlüsse
A und B angelegt wird, die auf einem niedrigen Pegel beginnt,
wo die erste Eingangsstufe 1 aktiv ist, und die anwächst, in
einen Bereich einzutreten, wo die zweite Eingangsstufe 2
aktiv ist.
Für einen niedrigen Gleichtaktpegel an den Anschlüssen A und
B wirken die Transistoren N1 und N2 als ein Stromteiler, so
daß der von der Stromquelle CI1 bereitgestellte Strom I1
unter diesen Transistoren abhängig von der Spannungsdifferenz
über den Anschlüssen A und B aufgeteilt wird. Weil N1 und N3
einen Stromspiegel bilden, ist der Strom I2 ein Bild des
durch N1 fließenden Stroms, während der Strom I3 ein Bild des
durch N2 fließenden Stromes ist. Demgemäß tritt eine
Spannungsdifferenz über den Eingangsanschlüssen A und B als
Ausgangssignal über den Ausgangsanschlüssen X und Y auf.
Weil außerdem die Transistoren N1 und N5 einen Stromspiegel
bilden, und die Transistoren N2 und N6 einen weiteren
Stromspiegel bilden, ist der Strom I4 ein Bild des Stroms I1,
der von der Konstantstromquelle CI1 geliefert wird. Die
Betriebsbedingung der ersten Eingangsstufe, die von der
Gleichtaktspannung an den Anschlüssen A und B abhängt, ist
der Strom I1. Wenn die Gleichtaktspannung anwächst,
verringert sich dementsprechend der Spannungsabfall über der
Konstantstromquelle CI1 und erreicht irgendwann einen Wert,
bei welchem die Konstantstromquelle CI1 den Strom I1 nicht
länger aufrechthalten kann. Dieses zeigt an, daß die
Eingangsstufe 1 die obere Grenze ihres
Gleichtaktspannungsbetriebsbereiches erreicht.
Der von der zweiten Konstantstromquelle CI2 gelieferte Strom
I5 teilt sich auf in den Strom I4 und in einen Strom (I5-I4)
durch den Transistor P1. Weil I4 ein Bild von I1 ist, beginnt
der Strom (I5-I4), anzuwachsen, wenn der Strom I1, und
demgemäß der Strom I4, abzunehmen beginnt.
Der Strom I5-I4, der durch den Transistor N7 fließt, wird in
den Strom I6 gespiegelt, von dem Bruchteile durch die
Transistoren N9 und N10 fließen. Wenn sich die
Gleichtaktspannung an den Eingängen A, B der oberen Grenze
der Eingangsstufe 1 nähert, beginnt der Strom durch N7,
anzuwachsen, ebenso wie der Strom I6, so daß die zweite
Eingangsstufe 2 graduell aktiviert wird, während gleichzeitig
die erste Eingangsstufe 1 graduell zu arbeiten aufhört.
Demgemäß hängt die Aktivierung der zweiten Eingangsstufe 2
von der Betriebsbedingung der ersten Eingangsstufe 1 ab, so
daß die zweite Eingangsstufe 2 die Funktion der ersten
Eingangsstufe 1 mit hoher Präzision an der Obergrenze des
Gleichtaktspannungsbereiches der ersten Stufe übernimmt.
Bevorzugt sind die von der ersten Stromquelle I1 und von der
zweiten Stromquelle CI2 gelieferten Ströme gleich groß.
Dieses kann beispielsweise dadurch erreicht werden, daß die
Stromquellen CI1 und CI2 eines Stromspiegelschaltkreises
ausgeführt werden, wobei I1 ein Bild von I5 ist. In diesem
Fall ist die Summe des Drainstroms I2 von N3 und des
Drainstroms I8 durch den Transistor N10 fast vollständig
unabhängig von der Gleichtaktspannung an den
Eingangsanschlüssen A und B. Mutatis mutandis gilt dasselbe
für die Summe von I3 und I7.
Fig. 2 zeigt ein zweites Ausführungsbeispiel eines
Leitungsempfängerschaltkreises gemäß der vorliegenden
Erfindung. In diesem Ausführungsbeispiel sind Elemente, die
ähnlich oder identisch mit entsprechenden Elementen des
ersten Ausführungsbeispiels der Fig. 1 sind, mit denselben
Bezugsziffern bezeichnet. Betreffend die Beschreibung solcher
Elemente in Fig. 2 wird auf Fig. 1 bezug genommen, um
Wiederholungen zu vermeiden.
In dem in Fig. 2 gezeigten Ausführungsbeispiel umfaßt die
erste Eingangsstufe 1 eine Konstantstromquelle, die aus
Transistoren P15 und P16 besteht, deren Drain Source Pfade in
Reihe geschaltet sind. Im Ausführungsbeispiel der Fig. 2
sind alle Stromquellen und alle Stromspiegelschaltkreise der
Fig. 1 als Kaskodenschaltkreise ausgebildet. Im allgemeinen
umfaßt ein Kaskodenschaltkreis eine Reihenschaltung der Drain
Source Pfade von zwei Transistoren. Einer dieser Transistoren
arbeitet als Sourcefolger, um die Drain Source Spannung des
anderen Transistors auf einem wohldefinierten Pegel zu
halten. Das Gate dieses anderen Transistors dient als
Steuereingang zum Steuern des Stroms durch die
Reihenschaltung von Transistoren. Kaskodenschaltkreise dieser
Art sind als solche allgemein bekannt.
In dem Ausführungsbeispiel der Fig. 2 bilden die Kaskode,
die aus den Transistoren N11, N12 besteht, und die Kaskode,
die aus den Transistoren N31, N32 besteht, einen Stromspiegel
entsprechend den Transistoren N1 und N3 der Fig. 1. In
gleicher Weise bildet die aus den Transistoren N21, N22
bestehende Kaskode und die aus den Transistoren N41, N42 der
Fig. 2 bestehende Kaskode einen weiteren Stromspiegel
entsprechend den Transistoren N2 und N4 der Fig. 1.
Die Kaskode der Transistoren N51, N52 bildet einen
Stromspiegel mit der Kaskode der Transistoren N11, N12
entsprechend den Transistoren N5 und N1 in Fig. 1. Die
Kaskode der Transistoren N61, N62 bildet einen Stromspiegel
mit der Kaskode der Transistoren N21, N22, ähnlich den
Transistoren N6 und N2 der Fig. 1.
Das Ausführungsbeispiel der Fig. 2 umfaßt Transistoren N91
und N92, die geschaltet sind, für die Sourcefolger N11, N21,
N31, N41, N51 und N61 in ihren jeweiligen Kaskoden eine
Referenzspannung Vr2 zu erzeugen. Die Source des Transistors
N91 ist mit dem Eingangsanschluß A verbunden, während die
Source des Transistors N92 mit dem Eingangsanschluß B
verbunden ist. Die Drains der Transistoren N91 und N92 sind
miteinander verbunden. Die Gates der Transistoren N91 und N92
sind miteinander und mit ihren Drains verbunden. Wenn ein
Strom I9 in die Transistoren N91 und N92 geliefert wird, wird
die Referenzspannung Vr2 bezüglich der Gleichtaktspannung an
den Anschlüssen A und B erzeugt. Der Strom I9 wird von einer
Konstantstromquelle erzeugt, die aus PMOS Transistoren P17
und P19 besteht. Die Source des Transistors P17 ist mit Vcc
verbunden. Der Drain des Transistors P17 ist mit der Source
des Transistors P18 verbunden. Der Drain des Transistors P18
ist mit den Drains und Gates der Transistoren N91 und N92
verbunden.
P12 bezeichnet einen PMOS Transistor, dessen Funktion der
Konstantstromquelle CI2 der Fig. 1 entspricht. Die Source
dieses Transistors ist mit Vcc verbunden, und sein Drain ist
mit der Source des Transistors P1 verbunden. Die Gates der
Transistoren P12, P15 und P17 empfangen ein Referenzpotential
Vr5 relativ zu Vcc. Die Gates der Transistoren P1, P16 und
P18 empfangen ein Referenzpotential Vr4 relativ zu Vcc, das
unterhalb des Potentials Vr5 liegt.
Die Kaskode der Transistoren N71 und N72 und die Kaskode der
Transistoren N81 und N82 bilden einen Stromspiegelschaltkreis
entsprechend den Transistoren N7 und N8 der Fig. 1. Die
Gates der Transistoren N71 und N81 empfangen dasselbe
Referenzpotential Vr3 relativ zur unteren Versorgungsleitung
GND.
Die PMOS Transistoren P13 und P14 der Fig. 2 bilden die
Lastimpedanzen R1 bzw. R2 der Fig. 1. Die Source der
Transistoren P13 und P14 ist mit Vcc verbunden. Der Drain des
Transistors P13 ist mit dem Drain von N31 und mit dem Drain
von N10 verbunden und stellt ein Ausgangssignal X bereit. Der
Drain des Transistors P14 ist mit dem Drain des Transistors
N41 und mit dem Drain des Transistors N9 verbunden und stellt
ein Ausgangssignal Y bereit. Das an die Gates von P13 und P14
angelegte Referenzpotential Vr6 wird relativ zu Vcc konstant
gehalten und bestimmt die Lastimpedanz, die von den
Transistoren P13 und P14 bereitgestellt wird.
Die Gates der Transistoren N51, N61, N11, N21, N31 und N41,
die in ihren jeweiligen Kaskoden als Sourcefolger wirken,
sind sämtlich mit den Drains der Transistoren N91 und N92
verbunden, um die Referenzspannung Vr2 zu empfangen. Die
Gates der Transistoren N52, N62, N12, N22, N32 und N42, die
in ihren jeweiligen Kaskoden als die Stromsteuertransistoren
wirken, sind sämtlich mit den Drains der Transistoren N11 und
N21 verbunden, um die Referenzspannung Vr1 zu empfangen.
Die Ausführungsbeispiele der Fig. 1 und 2 verwenden MOSFET
Transistoren, um einen Leitungsempfängerschaltkreis gemäß der
vorliegenden Erfindung zu realisieren. Natürlich ist eine
ähnliche Konstruktion mit Bipolartransistoren oder einer
Mischung aus Bipolar- und CMOS Transistoren ebenso denkbar.
In den obigen Ausführungsbeispielen verwenden die erste und
die zweite Eingangsstufe NMOS FETs. Eine ähnliche
Konstruktion ergibt sich, wenn NMOS FETs durch PMOS FETs und
umgekehrt ersetzt werden.
Claims (11)
1. Leitungsempfängerschaltkreis zum Empfangen von
differentiellen digitalen Signalen von einer
symmetrischen Übertragungsleitung, mit einem Paar von
differentiellen Eingangsanschlüssen (A, B) zur
Verbindung mit der Übertragungsleitung, und einem
Ausgang zum Ausgeben von Datensignalen entsprechend über
die Übertragungsleitung empfangenen Signalen, wobei der
Leitungsempfängerschaltkreis umfaßt:
- - eine erste differentielle Eingangsstufe (1) mit einem ersten Paar von differentiellen Eingängen, die geschaltet sind, Eingangssignale von dem Paar von differentiellen Eingangsanschlüssen (A, B) zu empfangen;
- - wobei die erste Eingangsstufe (1) ausgebildet ist, differentiellen Signale mit einer Gleichtaktspannung innerhalb eines ersten Gleichtaktspannungsbereiches zu empfangen und zu verarbeiten;
- - eine zweite differentielle Eingangsstufe (2) mit einem zweiten Paar von differentiellen Eingängen, die geschaltet sind, Eingangssignale von dem Paar von differentiellen Eingangsanschlüssen (A, B) zu empfangen;
- - wobei die zweite Eingangsstute (2) ausgebildet ist, differentielle Signale mit einer Gleichtaktspannung innerhalb eines zweiten Gleichtaktspannungsbereiches zu empfangen und zu verarbeiten;
- - Einrichtungen zum Kombinieren von Ausgangssignalen, die von der ersten differentiellen Eingangsstufe bereitgestellt werden und Ausgangssignalen, die von der zweiten differentiellen Eingangsstufe bereitgestellt werden; gekennzeichnet durch
- - Einrichtungen (N5, N6) zum Erfassen einer Betriebsbedingung der ersten Eingangsstufe (1), welche Betriebsbedingung von einer Gleichtakteingangsspannung an den Eingängen der ersten Eingangsstufe abhängt; und
- - Einrichtungen (P1, N7, N8) zum Aktivieren der zweiten Eingangsstufe abhängig von der erfaßten Betriebsbedingung der ersten Eingangsstufe.
2. Leitungsempfängerschaltkreis nach Anspruch 1,
gekennzeichnet durch
- - einen ersten Stromquellenschaltkreis (CI1);
- - wobei die erfaßte Betriebsbedingung die Größe eines Betriebsstroms (I1) ist, die von dem ersten Stromquellenschaltkreis (CI1) in die erste Eingangsstufe geliefert wird.
3. Leitungsempfängerschaltkreis nach Anspruch 2,
dadurch gekennzeichnet, daß
die Einrichtung zum Erfassen der Betriebsbedingung der
ersten Eingangsstufe einen Stromspiegelschaltkreis (N1,
N2, N5, N6) zum Bereitstellen eines Spiegelstroms (I4)
des tatsächlich von dem ersten Stromquellenschaltkreis
(CI1) in die erste Eingangsstufe gelieferten Stromes
(I1) umfaßt.
4. Leitungsempfängerschaltkreis nach Anspruch 3,
dadurch gekennzeichnet, daß der
Stromspiegelschaltkreis umfaßt:
- - einen ersten Stromspiegelschaltkreis (N1, N5), der einem ersten (A) der Eingangsanschlüssen (A, B) des Leitungsempfängerschaltkreises zugeordnet ist und einen Steuerstromeingang und einen Spiegelstromeingang aufweist; und
- - einen zweiten Stromspiegelschaltkreis (N2, N6), der dem anderen (B) der Eingangsanschlüsse (A, B) des Leitungsempfängerschaltkreises zugeordnet ist und einen Steuerstromeingang und einen Spiegelstromeingang aufweist;
- - wobei der Steuerstromeingang des ersten Stromspiegelschaltkreises (N1, N5) und der Steuerstromeingang des zweiten Stromspiegelschaltkreises (N2, N6) geschaltet sind, einen von dem ersten Stromquellenschaltkreis (CI1) gelieferten Strom zu teilen;
- - wobei der erste und der zweite Stromspiegelschaltkreis mit den Eingangsanschlüssen (A, B) so verbunden sind, daß ein Verhältnis zwischen dem in den ersten Stromspiegelschaltkreis fließenden Steuerstrom und dem in den zweiten Stromspiegelschaltkreis fließenden Steuerstrom von einer Potentialdifferenz über den Eingangsanschlüssen (A, B) abhängt.
5. Leitungsempfängerschaltkreis nach Anspruch 4,
dadurch gekennzeichnet, daß
- - die Spiegelstromeingänge der ersten und zweiten Stromspiegelschaltkreise (N1, N5; N2, N6) miteinander verbunden sind, um einen ersten Spiegelstrom (I4) bereitzustellen; und
- - die Einrichtung (CI2, N7, NB, P1) zum Aktivieren oder Deaktivieren der zweiten differentiellen Eingangsstufe (N9, N10) ausgebildet ist, die zweite Eingangsstufe abhängig von dem ersten Spiegelstrom (I4) zu aktivieren.
6. Leitungsempfängerschaltkreis nach Anspruch 4 oder 5,
gekennzeichnet durch
- - einen zweiten Stromquellenschaltkreis (CI2) zum Bereitstellen eines zweiten Stromes (I5);
- - wobei der zweite Stromquellenschaltkreis (CI2) geschaltet ist, die Spiegelstromeingänge der ersten und zweiten Stromspiegelschaltkreise (N1, N5; N2, N6) zu speisen; und
- - einen Nebenschlußschaltkreis (P1, N7) zum Aufnehmen eines Nebenschlußstroms (I5-I4), der von dem zweiten Stromquellenschaltkreis (CI2) geliefert und von den Spiegelstromeingängen nicht abgenommen wird;
- - wobei die Einrichtung (CI2, N7, N8, P1) zum Aktivieren oder Deaktivieren der zweiten differentiellen Eingangsstufe (N9, N10) ausgebildet ist, die zweite Eingangsstufe abhängig von dem Nebenschlußstrom (I5-I4) zu aktivieren.
7. Leitungsempfängerschaltkreis nach Anspruch 1 oder 6,
dadurch gekennzeichnet, daß die zweite
Eingangsstufe umfaßt:
- - einen Differenzverstärker, der einen ersten Transistor (N9) umfaßt, der geschaltet ist, an seinem Gate ein Signal von dem ersten Eingangsanschluß (A) zu empfangen, und einen zweiten Transistor (10), der geschaltet ist, an seinem Gate ein Signal von dem zweiten Eingangsanschluß (B) zu empfangen.
8. Leitungsempfängerschaltkreis nach Anspruch 7,
dadurch gekennzeichnet, daß die Einrichtung
zum Aktivieren der zweiten Eingangsstufe umfaßt:
- - einen dritten Stromspiegelschaltkreis (N7, N8), der geschaltet ist, an seinem Steuerstromeingang den Nebenschlußstrom (I5-I4) zu empfangen;
- - wobei die ersten und zweiten Transistoren (N9, N10) des Differenzverstärkerschaltkreises mit dem Spiegelstromeingang des dritten Stromspiegels verbunden sind.
9. Leitungsempfängerschaltkreis nach einem der Ansprüche 6
bis 8,
gekennzeichnet durch Einrichtungen
(P1) zum Halten einer Spannung an dem Ausgang der
zweiten Stromquelle auf einem vorbestimmten Potential.
10. Leitungsempfängerschaltkreis nach Anspruch 9,
dadurch gekennzeichnet, daß die Einrichtung
zum Halten einer Spannung an dem Ausgang der zweiten
Stromquelle auf einem vorbestimmten Potential einen
Transistor (P1) umfaßt, dessen Source mit der zweiten
Stromquelle (CI2) verbunden ist, derart, daß der
Nebenschlußstrom durch diesen Transistor fließt.
11. Leitungsempfängerschaltkreis nach einem der
vorangehenden Ansprüche,
dadurch gekennzeichnet, daß die
Stromspiegelschaltkreise Kaskoden sind.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19736900A DE19736900B4 (de) | 1997-08-25 | 1997-08-25 | Leitungsempfängerschaltkreis mit großem Gleichtaktspannungsbereich für differentielle Eingangssignale |
JP2000508182A JP4253436B2 (ja) | 1997-08-25 | 1998-08-24 | 広コモンモード範囲を持つ差動入力信号受信用の線路受信回路 |
AU94365/98A AU9436598A (en) | 1997-08-25 | 1998-08-24 | Line receiver circuit with large common mode range for differential input signals |
PCT/EP1998/005366 WO1999011038A1 (en) | 1997-08-25 | 1998-08-24 | Line receiver circuit with large common mode range for differential input signals |
TW087114085A TW410506B (en) | 1997-08-25 | 1998-08-26 | Line receiver circuit with large common mode range for differential input signals |
US09/512,330 US6236242B1 (en) | 1997-08-25 | 2000-02-24 | Line receiver circuit with large common mode range for differential input signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19736900A DE19736900B4 (de) | 1997-08-25 | 1997-08-25 | Leitungsempfängerschaltkreis mit großem Gleichtaktspannungsbereich für differentielle Eingangssignale |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19736900A1 true DE19736900A1 (de) | 1999-03-04 |
DE19736900B4 DE19736900B4 (de) | 2006-02-16 |
Family
ID=7840055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19736900A Expired - Fee Related DE19736900B4 (de) | 1997-08-25 | 1997-08-25 | Leitungsempfängerschaltkreis mit großem Gleichtaktspannungsbereich für differentielle Eingangssignale |
Country Status (6)
Country | Link |
---|---|
US (1) | US6236242B1 (de) |
JP (1) | JP4253436B2 (de) |
AU (1) | AU9436598A (de) |
DE (1) | DE19736900B4 (de) |
TW (1) | TW410506B (de) |
WO (1) | WO1999011038A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008050259A3 (de) * | 2006-10-26 | 2008-06-26 | Nxp Bv | Verstarkerschaltung |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2357644B (en) | 1999-12-20 | 2004-05-05 | Ericsson Telefon Ab L M | Low-voltage differential signal (LVDS) input circuit |
US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
EP1274171A1 (de) * | 2001-07-05 | 2003-01-08 | Telefonaktiebolaget L M Ericsson (Publ) | Differentieller Leitungsempfänger |
US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
AU2002256613A1 (en) * | 2002-01-21 | 2003-07-30 | Optillion Ab | Input circuit |
US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
US6768352B1 (en) | 2002-11-13 | 2004-07-27 | Cypress Semiconductor Corp. | Low voltage receiver circuit and method for shifting the differential input signals of the receiver depending on a common mode voltage of the input signals |
US7301370B1 (en) * | 2003-05-22 | 2007-11-27 | Cypress Semiconductor Corporation | High-speed differential logic to CMOS translator architecture with low data-dependent jitter and duty cycle distortion |
US7400173B1 (en) | 2003-09-19 | 2008-07-15 | Cypress Semicondductor Corp. | Differential receiver with wide input common mode range and low duty cycle distortion |
US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
US8286125B2 (en) | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
US8680891B2 (en) * | 2011-01-27 | 2014-03-25 | Qualcomm Incorporated | High voltage tolerant differential receiver |
US9356577B2 (en) | 2014-08-12 | 2016-05-31 | Freescale Semiconductor, Inc. | Memory interface receivers having pulsed control of input signal attenuation networks |
US10791203B2 (en) | 2017-10-26 | 2020-09-29 | Synopsys, Inc. | Multi-protocol receiver |
TWI813144B (zh) * | 2022-01-25 | 2023-08-21 | 瑞昱半導體股份有限公司 | 接收器偵測系統與接收器偵測裝置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997017763A2 (en) * | 1995-11-10 | 1997-05-15 | Telefonaktiebolaget Lm Ericsson (Publ) | Universal receiver device |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1260080A (en) * | 1986-09-10 | 1989-09-26 | Akira Yukawa | Operational amplifier circuit having wide operating range |
DE3713376A1 (de) * | 1987-04-21 | 1988-11-10 | Sgs Halbleiterbauelemente Gmbh | Komparator mit erweitertem eingangsgleichtaktspannungsbereich |
JP2621311B2 (ja) * | 1988-03-10 | 1997-06-18 | 日本電気株式会社 | ラッチ回路付きコンパレータ |
US4918398A (en) * | 1989-02-10 | 1990-04-17 | North American Philips Corporation, Signetics Division | Differential amplifier using voltage level shifting to achieve rail-to-rail input capability at very low power supply voltage |
US5047663A (en) * | 1989-07-28 | 1991-09-10 | Dallas Semiconductor Corporation | Low-power comparator which tolerates high-slew-rate incoming signals and deriving power from the incoming signals |
JP2672721B2 (ja) * | 1991-05-27 | 1997-11-05 | 株式会社東芝 | センスアンプ回路 |
JP2940844B2 (ja) * | 1992-09-08 | 1999-08-25 | シャープ株式会社 | 半導体記憶装置 |
US5309036A (en) * | 1993-05-28 | 1994-05-03 | Myson Technology Inc. | Driver circuit for an attachment unit interface used in a network system |
GB2286072B (en) * | 1994-01-31 | 1998-02-25 | Advanced Risc Mach Ltd | Sense amplification in data memories |
SE502429C2 (sv) * | 1994-02-21 | 1995-10-16 | Ellemtel Utvecklings Ab | Signalmottagande och signalbehandlande krets |
FR2724072A1 (fr) * | 1994-08-25 | 1996-03-01 | Philips Composants | Etage amplificateur de puissance, de type suiveur. |
GB2297211B (en) * | 1995-01-20 | 1999-09-01 | Lsi Logic Corp | Differential signal receiver |
US5610557A (en) * | 1995-06-07 | 1997-03-11 | Linear Technology Corporation | Method and circuit for trimming an operational amplifier having dual input stages |
EP0908016B1 (de) * | 1996-06-26 | 2002-09-11 | Infineon Technologies AG | Schaltungsanordnung zur digitalen einstellung analoger parameter |
US5850159A (en) * | 1997-05-12 | 1998-12-15 | Ind Tech Res Inst | High and low speed output buffer with controlled slew rate |
US6014227A (en) * | 1998-04-30 | 2000-01-11 | Hewlett-Packard Co. | Printer with progressive column error diffusion system and method of using same for improved printer throughput |
-
1997
- 1997-08-25 DE DE19736900A patent/DE19736900B4/de not_active Expired - Fee Related
-
1998
- 1998-08-24 AU AU94365/98A patent/AU9436598A/en not_active Abandoned
- 1998-08-24 JP JP2000508182A patent/JP4253436B2/ja not_active Expired - Lifetime
- 1998-08-24 WO PCT/EP1998/005366 patent/WO1999011038A1/en active Application Filing
- 1998-08-26 TW TW087114085A patent/TW410506B/zh not_active IP Right Cessation
-
2000
- 2000-02-24 US US09/512,330 patent/US6236242B1/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997017763A2 (en) * | 1995-11-10 | 1997-05-15 | Telefonaktiebolaget Lm Ericsson (Publ) | Universal receiver device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008050259A3 (de) * | 2006-10-26 | 2008-06-26 | Nxp Bv | Verstarkerschaltung |
US8004365B2 (en) | 2006-10-26 | 2011-08-23 | Nxp B.V. | Amplifier circuit |
Also Published As
Publication number | Publication date |
---|---|
DE19736900B4 (de) | 2006-02-16 |
TW410506B (en) | 2000-11-01 |
JP4253436B2 (ja) | 2009-04-15 |
AU9436598A (en) | 1999-03-16 |
JP2001514465A (ja) | 2001-09-11 |
WO1999011038A1 (en) | 1999-03-04 |
WO1999011038A8 (en) | 1999-06-03 |
US6236242B1 (en) | 2001-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19736900B4 (de) | Leitungsempfängerschaltkreis mit großem Gleichtaktspannungsbereich für differentielle Eingangssignale | |
DE69422644T2 (de) | Schneller, differenzieller leitungstreiber | |
DE19735982C2 (de) | Leitungsempfängerschaltkreis mit Leitungsabschlußimpedanz | |
DE102014118167B4 (de) | Analogschalter und Verfahren zum Steuern von Analogschaltern | |
DE69916500T2 (de) | Pegelverschiebungsschaltung | |
DE69421692T2 (de) | Verstärkerausgangsstufe der Klasse "AB" | |
DE69411217T2 (de) | Verzögerungsschaltung zum Verzögern von differentiellen Signalen | |
DE102006017989B4 (de) | Schneller CMOS-Stromspiegel | |
DE19654221A1 (de) | Leitungsanschlußschaltkreis zum Steuern des Gleichtaktspannungspegels auf einer Übertragungsleitung | |
DE60012121T2 (de) | Verfahren und schaltungsanordnung zur pufferung von taktsignalen mit hoher geschwindigkeit | |
EP0275941A2 (de) | ECL-kompatible Eingangs-/Ausgangsschaltungen in CMOS-Technik | |
DE3416268A1 (de) | Stromverstaerkungseinrichtung | |
DE10155526C2 (de) | LVDS-Treiber für kleine Versorungsspannungen | |
DE19820248B4 (de) | Ausgangspufferschaltkreis mit umschaltbarem Ausgangs-Gleichtaktpegel | |
DE69814558T2 (de) | Verstärker mit hohem Verstärkungsgrad und begrenzter Ausgangsdynamik | |
DE69937428T2 (de) | Gleichtaktrückkopplungsschaltung und Verfahren | |
DE19639230C1 (de) | Ausgangspufferschaltkreis zur Ansteuerung einer Übertragungsleitung | |
DE102011006269A1 (de) | Hochfrequenzumschaltanordnung, Sender und Verfahren | |
EP0074417A1 (de) | Verfahren und Schaltungsanordnung zum Prüfen des mit einer Tristate-Treiberschaltung integrierten Schaltnetzes, das diese in den Zustand hoher Ausgangsimpedanz steuert | |
DE69820186T2 (de) | Gegen heisse Elektronen geschützte Schaltung und Methode | |
DE19803796A1 (de) | Ausgangspuffer zum Ansteuern einer symmetrischen Übertragungsleitung | |
DE112004002311T5 (de) | Stromübertragungslogikschaltung | |
DE60318047T2 (de) | Puffer mit einem der Speisespannung gleichen Eingangsspannungsbereich | |
DE4308518C2 (de) | BiMOS-Verstärker | |
WO2008128763A1 (de) | Lin-receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20150303 |