DE19654221A1 - Leitungsanschlußschaltkreis zum Steuern des Gleichtaktspannungspegels auf einer Übertragungsleitung - Google Patents

Description

Die vorliegende Erfindung betrifft einen Leitungsanschlußschaltkreis zum Steuern des Gleichspannungspegels oder Gleichtaktspannungspegels auf einer Übertragungsleitung.

Für die Übertragung digitaler Signale zwischen verschiedenen Schaltungsabschnitten eines digitalen Systems werden Leitungsanschlußschaltkreise als Schnittstellen zwischen einer Übertragungsleitung und digitalen Schaltkreisen verwendet, die Daten zur Übertragung bereitstellen oder übertragene Daten empfangen. Ein Leitungsanschlußschaltkreis umfaßt gewöhnlich eine Art von Pufferabschnitt, welcher als Leitungstreiber oder als Leitungsempfänger arbeitet, abhängig davon, ob der Leitungsanschlußschaltkreis konstruiert ist, am senderseitigen Ende der Übertragungsleitung oder an ihrem empfängerseitigen Ende zu arbeiten.

In größeren Systemen kann es vorkommen, daß, aus welchen Gründen auch immer, verschiedene Systemabschnitte verschiedene Logikstandards mit verschiedenen Signalspannungspegeln verwenden. Bekannte Beispiele solcher Logikstandards sind TTL, ECL, DPECL, LVDS usw. Ebenfalls können Referenzspannungsversätze, z. B. Massespannungsversätze und ähnliches, zwischen verschiedenen Abschnitten des Systems auftreten. Wenn eine symmetrische Übertragungsleitung verwendet wird (z. B. Twisted Pair), kann es in einigen Fällen überhaupt keine feste gemeinsame Referenz zwischen der Sendeseite und der Empfangsseite geben (diese letztere Situation wird "schwimmend" oder "floating" genannt).

Wenn eine asymmetrische Übertragungsleitung verwendet wird, tritt ein Referenzspannungsversatz zwischen der Senderseite und der Empfangsseite als eine Gleich-Vorspannung auf, die der Signalspannung überlagert ist. Wenn eine symmetrische Übertragungsleitung verwendet wird, tritt solch ein Versatz z. B. auf der Empfängerseite als Gleichtaktspannung auf beiden Leitern der Übertragungsleitung bezüglich des Massepotentials des Empfängers auf. Um der Kürze willen wird im folgenden der Begriff "Gleichtaktspannung" sowohl für den Fall einer asymmetrischen als auch einer symmetrischen Übertragungsleitung verwendet.

Um Situationen dieser Art gerecht zu werden, kann es vorteilhaft sein, den Leitungsanschlußschaltkreis am senderseitigen und/oder empfängerseitigen Ende so zu konstruieren, daß eine gewisse Gleichtaktspannung, die auf der Übertragungsleitung vorhanden ist, toleriert wird. Beispiele solcher Konstruktionen auf der Empfängerseite schließen die Verwendung bekannter Operationsverstärker mit einem ausreichend großen Eingangs-Gleichtaktspannungsbereich ein. Beispiele solcher Konstruktionen in dem sendenden Leitungsanschlußschaltkreis schließen ein, den Treiber dadurch zu versorgen, daß er zwischen eine Reihenschaltung von Konstantstromquellen geschaltet wird, derart, daß die Versorgungsspannung des Treiberschaltkreises, und somit die von dem Treiber aus gegebene Gleichtaktspannung, auf und ab schwimmen kann, ohne den Betrieb des Treiberschaltkreises zu beeinflussen. Ein anderes Beispiel ist ein Treiber, der die Übertragungsleitung nicht mit Signalspannungen, sondern mit Signalströmen ansteuert.

Natürlich ergeben sich Grenzen für den Bereich, innerhalb welchem solch ein Leitungsanschlußschaltkreis arbeiten kann. Wenn die Gleichtaktspannung die obere oder untere Grenze dieses Bereiches überschreitet, kann eine ordnungsgemäße Signalübertragung oder -empfang von dem jeweiligen Leitungsanschlußschaltkreis nicht länger durchgeführt werden, und der Schaltkreis kann sogar zerstört werden.

Es ist die Aufgabe der vorliegenden Erfindung, einen Leitungsanschlußschaltkreis bereitzustellen, der ordnungsgemäß über einen beträchtlich erweiterten Gleichtaktspannungsbereich arbeiten kann, und auf einem Halbleiterchip integriert werden kann, ohne viel Raum auf der Chipoberfläche zu benötigen.

Gemäß der vorliegenden Erfindung wird diese Aufgabe gelöst durch einen Leitungsanschlußschaltkreis mit

• - einem Pufferabschnitt zur Verbindung mit einer Übertragungsleitung und zum Durchführen von wenigstens einer der Funktionen Empfangen von Signalen von der Übertragungsleitung und Übertragen von Signalen über die Übertragungsleitung;
• - einem steuerbaren Stromquellenabschnitt, der geschaltet ist, einen Strom in einen Knoten zwischen dem Pufferabschnitt und der Übertragungsleitung zu injizieren oder daraus abzuziehen, gemäß einem Stromsteuersignal; und
• - einem Gleichtaktspannungs-Steuerabschnitt zum Erfassen einer Gleichtaktspannungs-Komponente auf der mit dem Pufferabschnitt verbundenen Übertragungsstrecke und zum Erzeugen des Stromsteuersignals als Reaktion auf die erfaßte Gleichtaktspannungskomponente, und Ausgeben des Stromsteuersignals an den steuerbaren Stromquellenabschnitt:
• - wobei der Gleichtaktspannungs-Steuerabschnitt angepaßt ist, das Stromsteuersignal derart auszugeben, daß die Gleichtaktspannungs-Komponente innerhalb der Grenzen eines vorgegebenen Spannungsintervalls liegt.

Vorteilhafte Ausführungsbeispiele ergeben sich aus den abhängigen Ansprüchen.

Gemäß der vorliegenden Erfindung werden Ströme in die Übertragungsleitung injiziert oder daraus abgezogen, um die Gleichtaktspannungs-Komponente an solch einem Ausmaß anzuheben oder abzusenken, daß die sich ergebende Gleichtaktspannung in ein Betriebsfenster des Sender-Lei­ tungsanschlußschaltkreises bzw. des Empfänger-Leitungs­ anschlußschaltkreises fällt. Aufgrund der Wirkung des Stromsteuerabschnittes wird der injizierte oder abgezogene Strom so abgeglichen, daß seine Größe der Ursache für eine exzessive Gleichtaktspannung an dem senderseitigen oder empfängerseitigen Ende der Übertragungsleitung entgegenwirken kann.

Bevorzugt sind Widerstände mit bevorzugt gleichen Werten in Reihe mit den Leitern der Übertragungsleitung geschaltet, so daß ein von der steuerbaren Stromquelle injizierter Strom in jeweiligen Spannungsabfällen über diesen Widerständen resultiert.

Die Spannungsabfälle können dann der Ursache für die unerwünschte Gleichtaktspannung entgegenwirken. Die Widerstände sind bevorzugt so angeordnet, daß sie den ordnungsgemäßen Abschluß der Übertragungsleitung nicht nachteilig beeinflussen. Als Beispiele können diese Widerstände empfängerseitig zwischen dem Leitungsabschlußnetzwerk und den Eingangsanschlüssen des Pufferabschnitts angeordnet sein, wobei dann die Stromquelle für den jeweiligen Leiter der Übertragungsleitung mit dem Knoten zwischen dem jeweiligen Eingangsanschluß des Puffers und dem jeweiligen Widerstand verbunden ist.

Ein System zum Übertragen von digitalen Daten über eine Übertragungsleitung umfaßt bevorzugt einen jeweiligen Leitungsanschlußschaltkreis gemäß der Erfindung sowohl am senderseitigen Ende als auch an dem empfängerseitigen Ende der Leitung. In diesem Fall kann der Leitungsanschlußschaltkreis an einem Ende Strom aufnehmen oder liefern, der von dem Leitungsanschlußschaltkreis am anderen Ende injiziert oder abgezogen wird, während die Gleichtaktspannung unabhängig voneinander an beiden Enden innerhalb geeigneter Grenzen gehalten wird.

Eine vorbestimmte feste Gleichtaktspannung kann erreicht werden, wenn die in dem Steuerabschnitt eingestellten Grenzen des Gleichtaktspannungsbereiches im wesentlichen aufeinander fallen gelassen werden. In diesem Fall steuert der Steuerabschnitt die Gleichtaktspannung so, daß sie einem vorbestimmten Gleichtaktspannungs-Sollwert gleich oder näherungsweise gleich ist.

Im folgenden werden bevorzugte Ausführungsbeispiele, die den Umfang der Erfindung nicht beschränken, unter Bezugnahme auf die Zeichnungen näher beschrieben.

Fig. 1 zeigt ein Blockdiagramm eines ersten Ausführungsbeispiels eines Leitungsanschlußschaltkreises gemäß der vorliegenden Erfindung;

Fig. 2 zeigt ein Diagramm eines Schaltkreises des ersten Ausführungsbeispiels gemäß Fig. 1;

Fig. 3 zeigt ein zweites und ein drittes Ausführungsbeispiel eines Leitungsanschlußschaltkreises gemäß der Erfindung, und zeigt ebenfalls ein Ausführungsbeispiel eines Systems zum Übertragen von Daten über eine Übertragungsleitung gemäß der vorliegenden Erfindung; und

Fig. 4a-4c sind Diagramme zum Erläutern des Betriebs des Systems der Fig. 3.

Fig. 1 zeigt ein Blockdiagramm eines ersten Ausführungsbeispiels eines Leitungsanschlußschaltkreises gemäß der vorliegenden Erfindung. In dieser Figur bezeichnet A einen Pufferschaltkreis mit einem nicht invertierenden Eingang (+) und einem invertierenden Eingang (-), und außerdem mit einem Ausgang OUT. Der positive Eingang (+) des Pufferschaltkreises A ist über einen Widerstand Ra mit einem ersten Eingangsanschluß INp verbunden, und der invertierende Eingang des Puffers A ist mit einem zweiten Eingangsanschluß INn verbunden. Kapazitäten Ca bzw. Cb sind parallel zu dem Widerstand Ra bzw. Rb vorgesehen, um den Einfluß der parasitären Kapazitäten Cpa bzw. Cpb auf die Frequenzantwort des Eingangsschaltkreises zu kompensieren. Rt bezeichnet einen über die ersten und zweiten Eingangsanschlüsse INp und INn geschalteten Abschlußwiderstand, um für einen ordnungsgemäßen Abschluß einer an die Eingangsanschlüsse angeschlossenen Übertragungsleitung zu sorgen.

Bezugszeichen S1u und S1l bezeichnen steuerbare Stromquellen, die zusammen einen ersten steuerbaren Stromquellenabschnitt S1 bilden, der geschaltet ist, einen Strom in einen Knoten ND1 zwischen dem nicht invertierenden Eingang (+) des Pufferabschnittes A und dem Widerstand Ra zu injizieren oder daraus abzuziehen. In gleicher Weise bezeichnen die Bezugszeichen S2u und S2l steuerbare Stromquellen, die einen zweiten steuerbaren Stromquellenabschnitt S2 bilden, um einen Strom in einen Knoten ND2 zwischen dem invertierenden Eingang des Pufferabschnittes A zu injizieren oder daraus abzuziehen. In diesem Ausführungsbeispiel ist die Stromquelle S1u zwischen ein oberes Spannungsversorgungspotential VCC und den nicht invertierenden Eingang (+) des Puffers A geschaltet, während die Stromquelle S1l zwischen den nicht invertierenden Eingang (+) des Puffers A und ein unteres Spannungsversorgungspotential GND geschaltet ist. Die Stromquelle S2u ist zwischen das obere Spannungsversorgungspotential VCC und den invertierenden Eingang (-) des Puffers A geschaltet, während die Stromquelle S2l zwischen den invertierenden Eingang (-) des Puffers A und das untere Spannungsversorgungspotential GND geschaltet ist.

Natürlich können diese Stromquellen alternativ mit anderen Versorgungspotentialen in dem Schaltkreis verbunden sein.

Die beiden oberen Stromquellen S1u und S2u empfangen ein erstes Steuersignal CSu zum Steuern der Größe des von der Stromquelle S1u erzeugten Stromes Iup und der Größe des von der Stromquelle S2u erzeugten Stromes Iun. In gleicher Weise empfangen die unteren Stromquellen S1l und S2l ein Steuersignal CSl zum Bestimmen der Größe des von der Stromquelle S1l erzeugten Stromes Idp und der Größe des von der Stromquelle S2l erzeugten Stromes Idn.

CTu bzw. CTl bezeichnet einen oberen Steuerabschnitt bzw. einen unteren Steuerabschnitt zum Ausgeben des oberen Steuersignals CSu an die oberen Stromquellen S1u und S2u, bzw. des unteren Steuersignals CSl an die unteren Stromquellen S1l und S2l. Jeder Steuerabschnitt CTu und CTl ist geschaltet, die Gleichtaktspannung an dem nicht invertierenden Eingang und dem invertierenden Eingang des Puffers A zu erfassen.

Im Betrieb vergleicht der obere Steuerschaltkreis CTu die erfaßte Gleichtaktspannung an dem Eingang des Puffers A mit einem unteren Grenzwert Vrefl und gibt das Steuersignal CSu so aus, daß die Gleichtaktspannung an dem Eingang des Puffers A nicht unter diese untere Grenze fällt. In gleicher Weise erfaßt der untere Steuerschaltkreis CTl die Gleichtaktspannung an dem Eingang des Puffers A und gibt das Steuersignal CSl an die unteren Stromquellen S1l und S2l so aus, daß die Gleichtaktspannung am Eingang des Puffers A einen oberen Grenzwert Vrefh nicht übersteigt. Wenn die Gleichtaktspannung den oberen oder unteren Grenzwert erreicht, steuert der entsprechende Steuerschaltkreis CTu die zugehörigen Stromquellen S1u, S2u oder S1l, S2l so, daß ein Strom in die Übertragungsleitung injiziert wird, um die Gleichtaktspannung anzuheben (Strom Iup und Iun), oder so, daß ein Strom von der Übertragungsleitung abgezogen wird, um die Gleichtaktspannung am Eingang des Puffers A abzusenken (Strom Idp und Idn).

Wenn eine symmetrische Übertragungsleitung und eine differentielle Signalübertragung auf der Leitung verwendet wird, ist der von der Stromquelle S1u erzeugte Strom Iup bevorzugt so groß wie der von der Stromquelle S2u erzeugte Strom Iun und der von S1l erzeugte Strom Idp ist bevorzugt so groß wie der von der Stromquelle S2l erzeugte Strom Idn. In diesem Fall ist außerdem Ra bevorzugt so groß wie Rb, falls Ra und Rb vorgesehen sind.

Fig. 2 zeigt eine spezielle Implementierung der in Fig. 1 gezeigten Funktionsblöcke, die den Umfang der Erfindung nicht beschränkt. Komponenten, die ähnlich entsprechenden Komponenten in Fig. 1 sind, tragen die selben Bezugszeichen. Betreffend die Schaltung, Funktion und den Betrieb dieser Komponenten wird auf die zu Fig. 1 gegebene Beschreibung Bezug genommen.

In Fig. 2 bezeichnet Bezugsziffer T1 einen PMOS Transistor, der die Funktion der Stromquelle S1u implementiert. T2 bezeichnet einen PMOS Transistor, der die Funktion der Stromquelle S2u implementiert. In gleicher Weise bezeichnen die Bezugszeichen T3 und T4 NMOS Transistoren zum Implementieren der Stromquelle S1l bzw. der Stromquelle S2l. Beide Transistoren T1 und T2 empfangen an ihren Gates das Steuersignal CSu während beide Transistoren T3 und T43 an ihren Gates das Steuersignal CSl empfangen.

Eu bezeichnet eine Spannungsquelle zum Erzeugen einer Spannung Ueu. T5 und T6 bezeichnen PMOS Transistoren, deren Drain-Source-Pfade parallel geschaltet sind. T9 bezeichnet einen PMOS Transistor, dessen Gate und Drain verbunden sind. Der Drain-Source-Pfad des Transistors T9, die Spannungsquelle Eu und die Parallelschaltung der Transistoren T5 und T6 sind in Reihe geschaltet zwischen das obere Spannungsversorgungspotential VCC und das untere Spannungsversorgungspotential GND. Die Elemente T5, T6, T9 und Eu stellen eine Implementierung des oberen Steuerschaltkreises CTu der Fig. 1 dar. Das Gate des Transistors T5 ist mit dem nicht invertierenden Eingang des Pufferverstärkers A verbunden, während das Gate des Transistors T6 mit dem invertierenden Eingang des Pufferschaltkreises A verbunden ist. Das Drain-Potential des Transistors T9 wird als das Steuersignal CSu an die Gates der Transistoren T1 und T2 ausgegeben.

T7 und T8 bezeichnen NMOS Transistoren, deren Drain-Source-Pfade parallel geschaltet sind. Das Gate von T7 ist mit dem nicht-invertierenden Eingang des Pufferschaltkreises A verbunden, während das Gate von T8 mit dem invertierenden Eingang des Pufferschaltkreises A verbunden ist. Ed bezeichnet eine Spannungsquelle zum Erzeugen einer Spannung Ued.

T10 bezeichnet einen NMOS Transistor, dessen Drain und Source miteinander verbunden sind. Wie in Fig. 2 gezeigt, ist der Transistor T10, die Spannungsquelle Ed und die Parallelschaltung der Transistoren T7 und T8 in Reihe geschaltet zwischen das obere Spannungsversorgungspotential VCC und das untere Spannungsversorgungspotential GND. Das Drainpotential des Transistors T10 wird als das Steuersignal CSl an die Gates der Transistoren T3 und T4 ausgegeben. Die Elemente T7, T8, T10 und ED stellen eine Implementierung des unteren Steuerschaltkreises CTl dar.

In Fig. 2 bezeichnet Wp die Kanalbreite des Transistors T9 und Wn bezeichnet die Kanalbreite des Transistors T10. Bezüglich der Transistoren T3 und T4 zeigt NWn an, daß die Kanalbreite dieser Transistoren N mal so groß ist wie die Kanalbreite des Transistors T10. Bezüglich der Transistoren T1 und T2 zeigt MWp an, daß die Kanalbreite dieser Transistoren M mal so groß ist wie die Kanalbreite Wp des Transistors T9.

Im Betrieb bildet der Transistor T9 mit dem Transistor T2 einen Stromspiegel und bildet außerdem einen Stromspiegel mit dem Transistor T1. Abhängig von der Kanalbreite eines jeden dieser Transistoren ist der durch den Transistor T1 fließende Strom Iup M mal so groß wie der durch den Transistor T9 fließende Strom Iu/M. Eine entsprechende Beziehung gilt für den Transistor T2.

Der Strom Iu/M durch den Transistor T9 hängt wiederum von der Gleichtaktspannung am Eingang des Pufferverstärkers A ab. Speziell hängt der Strom durch die Parallelschaltung der Transistoren T5 und T6 von der Differenz zwischen der Gleichtaktspannung an den Gates von T5 und T6 und dem Source Potential von T5 und T6 ab. Die Sources von T5 und T6 sind wiederum mit der Spannungsquelle Eu verbunden, so daß die Parallelschaltung von T5 und T6 leitend wird, sobald die Gleichtaktspannung, spezieller die kleinere der beiden Gate­ spannungen von T5 und T6, am Eingang des Puffers A unter VCC abzüglich der Summe von Ueu und der Schwellenspannungen von T9 und T5 oder T6, abfällt. Wegen der Stromspiegelbeziehung zwischen T9 und T2 und zwischen T9 und T1, werden dann Ströme Iup und Iun gleicher Größen in die jeweiligen Leiter der Übertragungsleitung injiziert, um die Gleichtaktspannung am Eingang des Puffers A anzuheben, ohne den differentiellen Signalpegel über dem nicht invertierenden und dem invertierenden Eingang des Puffers A zu beeinflussen.

Die von der Spannungsquelle Eu erzeugte Spannung Ueu kann verwendet werden, die untere Grenze des Gleichtaktspannungsbereiches am Eingang des Puffers A abzugleichen.

Das Arbeitsprinzip des unteren Steuerschaltkreises CTl einschließlich der Elemente T7, T8, T10 und Ed ist ähnlich dem gerade beschriebenen Arbeitsprinzip des oberen Steuerschaltkreises CTu. Der Transistor T10 bildet einen Stromspiegel mit jedem der Transistoren T4 und T3, und aufgrund der Kanalbreitenbeziehung zwischen den einen Stromspiegel bildenden Transistoren ist der von der Übertragungsleitung durch die Transistoren T3 und T4 abgezogene Strom Idp und Idn, N mal der durch den Transistor T10 fließende Strom Id/N. Die Parallelschaltung der Transistoren T7 und T8 wird leitend, sobald die Gleichtaktspannung, genauer die größere der beiden Gate-Span­ nungen von T7 und T8 am Eingang des Puffers A, höher ist als die Summe der Schwellenspannung des Transistors 10, der von der Spannungsquelle Ed erzeugten Spannung Ued und der Schwellenspannung des Transistors T7 und T8. Daraus wird deutlich, daß die obere Grenze des Gleichtaktspannungsbereiches durch Abgleichen der Spannung Ued abgeglichen werden kann.

Die Spannungsquellen Eu und Ed können auf verschiedene Art und Weise implementiert werden. In einem einfachen Fall werden die Spannungsquelle Eu und Ed ausgelassen und durch ein Stück Draht ersetzt. Dieses resultiert in einem vergleichsweise großen Gleichtaktspannungsbereich ohne die Option, die Grenzen desselben abzugleichen.

Gemäß einer anderen Implementierung der Spannungsquelle Eu und Ed werden Dioden oder eine Reihenschaltung mehrerer Dioden verwendet, um die Konstantspannungen Ueu oder Ued zu erzeugen. Es ist ebenso denkbar, die Spannungsquellen Eu und Ed mittels Widerständen zu implementieren, so daß Ueu bzw. Ued von dem durch den jeweiligen Widerstand fließenden Strom abhängt. Dieses resultiert in einer "weicheren" Gleichtaktspannungsbegrenzung als in dem Fall, daß Eu und Ed Konstantspannungsquellen sind. Natürlich sind auch Kombinationen dieser Implementierungen möglich, je nach Bedarf.

Die unter Bezug auf Fig. 2 beschriebene Implementierung ist darin vorteilhaft, daß sie einfach ist und eine geringe Anzahl von Elementen verwendet. Natürlich können andere bekannte Schaltkreise zum Implementieren der steuerbaren Stromquellen verwendet werden, beispielsweise Kaskoden.

Fig. 3 zeigt ein Ausführungsbeispiel eines Systems zum Übertragen von Daten über eine Übertragungsleitung gemäß der vorliegenden Erfindung. Das in Fig. 3 gezeigte System umfaßt einen Leitungsanschlußschaltkreis LTR am empfängerseitigen Ende einer Übertragungsleitung TL und schließt außerdem einen Leitungsanschlußschaltkreis LTT am senderseitigen Ende der Übertragungsleitung TL ein.

Unabhängig von dem in Fig. 3 gezeigten System bildet der Leitungsanschlußschaltkreis LTR der Fig. 3 ein zweites Ausführungsbeispiel eines Leitungsanschlußschaltkreises gemäß der vorliegenden Erfindung, das im folgenden beschrieben wird.

Der Leitungsanschlußschaltkreis LTR gemäß dem zweiten, in Fig. 3 gezeigten Ausführungsbeispiel umfaßt einen Pufferschaltkreis A mit einem nicht invertierenden Eingang und einem invertierenden Eingang, die jeweils mit einem nicht-invertierenden Eingangsanschluß INp bzw. einem invertierenden Eingangsanschluß INn verbunden sind. Eine Abschlußimpedanz RT ist über den Eingangsanschlüssen INp und INn vorgesehen, um für einen ordnungsgemäßen Abschluß der Übertragungsleitung zu sorgen. Die Reihenwiderstände Ra und Rb zwischen dem nicht invertierenden Eingangsanschluß INp und dem nicht invertierenden Eingang des Pufferschaltkreises A, bzw. zwischen dem invertierenden Eingangsanschluß INn und dem invertierenden Eingang des Pufferschaltkreises A, sind optional und deshalb gestrichelt dargestellt.

Der Leitungsanschlußschaltkreis LTR gemäß dem zweiten Ausführungsbeispiel schließt des weiteren Transistoren T1r bis T4r ein, deren Funktion und Schaltung vollständig den Transistoren T1 bis T4 der Fig. 2 entspricht. Eine detaillierte Beschreibung der Transistoren kann deshalb hier ausgelassen werden. Um zwischen Komponenten in einem Leitungsanschlußschaltkreis aus der Senderseite und entsprechenden Komponenten in einem Leitungsanschlußschaltkreis auf der Empfängerseite zu unterscheiden, wurde den jeweiligen Bezugszeichen ein t bzw. r in Fig. 3 hinzugefügt.

Das zweite Ausführungsbeispiel eines Leitungsanschlußschaltkreises schließt außerdem einen ersten operationsverstärker A1r ein, dessen Ausgang mit den Gates der Transistoren T1r und T2r verbunden ist, um ein Stromsteuersignal CSu an die Gates dieser Transistoren zu liefern. Der invertierende Eingang des Operationsverstärkers A1r empfängt eine Referenzspannung Vreflr, welche auf verschiedene bekannte Weise erzeugt werden kann, beispielsweise mittels eines Widerstands-Spannungsteiler­ netzwerkes.

Der Leitungsanschlußschaltkreis dieses Ausführungsbeispiels schließt außerdem einen zweiten Operationsverstärker A2r ein, dessen Ausgang mit den Gates der Transistoren T3r und T4r verbunden ist, um an die Gates dieser Transistoren ein unteres Stromsteuersignal CSl zu liefern. Der invertierende Eingang des Operationsverstärkers A2r ist geschaltet, eine Referenzspannung Vrefhr zu empfangen, die auf verschiedene bekannte Weise erzeugt werden kann, beispielsweise mittels eines Widerstands-Spannungsteilernetzwerkes.

Eine Reihenschaltung von Widerständen R1r und R2r ist über Knoten ND1r und ND2r an den Eingängen des Pufferschaltkreises A geschaltet. Ein Knoten ND3r zwischen diesen Widerständen R1r und P2r ist mit dem nicht invertierenden Eingang des Operationsverstärkers A1r und mit dem nicht invertierenden Eingang des Operationsverstärkers A2r verbunden. Alternativ kann auch eine Maximum-Minimum-Spannungserfassung mittels eines Paares von Source-Folgern realisiert werden, deren Gates ähnlich wie bei den Transistoren T5 bis T8 in Fig. 2 geschaltet sind. In diesem Fall empfängt jeder der Operationsverstärker eine Erfassungsspannung an seinen nicht invertierenden Eingang von seinem zugehörigen Source-Folger.

Das zweite Ausführungsbeispiel des in Fig. 3 gezeigten Leitungsanschlußschaltkreises LTR arbeitet wie folgt. Die Reihenschaltung von Widerständen R1r und R2r stellt an dem Knoten ND3 zwischen diesen Widerständen eine Spannung entsprechend der Gleichtaktspannung an den Eingängen der Pufferschaltung A bereit. Diese erfaßte Gleichtaktspannung wird von den Operationsverstärkern A1r und A2r empfangen, und jeder dieser Verstärker vergleicht die erfaßte Gleichtaktspannung mit der zugehörigen Referenzspannung Vreflr oder Vrefhr an dem invertierenden Eingang des Operationsverstärkers. Wenn die erfaßte Gleichtaktspannung höher ist als Vrefhr am Operationsverstärker A2r, gibt dieser Operationsverstärker ein Stromsteuersignal CSl mit hohem Potential aus, was in der Aktivierung der Stromquellen T3r und T4r resultiert, Ströme mit gleichen Richtungen aus beiden Leitern der Übertragungsleitung abzuziehen, um die Gleichtaktspannung an den Eingängen des Pufferschaltkreises A zu verringern. Wenn umgekehrt die erfaßte Gleichtaktspannung unterhalb der Referenzspannung Vreflr am invertierenden Eingang des ersten Operationsverstärkers A1r ist, gibt dieser Operationsverstärker ein Stromsteuersignal CSu mit niedrigem Potential aus und aktiviert somit die Stromquellen T1r und T2r, Ströme mit gleichen Richtungen in die zwei Leiter der Übertragungsleitung zu injizieren, um die Gleichtaktspannung an den Eingängen des Puffers A anzuheben. In beiden Fällen werden die von den oberen Stromquellen T1r, T2r oder von den unteren Stromquellen T3r, T4r gelieferten Ströme von den jeweiligen Operationsverstärkern A1r und A2r so gesteuert, daß die injizierte Strommenge gerade ausreichend ist, die Gleichtaktspannung an den Eingängen des Puffers A sehr nahe an Vreflr bzw. Vrefhr zu halten, aufgrund der hohen Verstärkung der Operationsverstärker A1r und A2r. Wenn die erfaßte Gleichtaktspannung unterhalb Vrefhr, jedoch oberhalb Vreflr ist, sind alle Stromquellen T1r bis T4r abgeschaltet, und es findet keine Änderung der Gleichtaktspannung statt.

Dieses Ausführungsbeispiel eines Leitungsanschlußschaltkreises ist darin vorteilhaft, daß eine Gleichtaktspannungssteuerung oder -begrenzung aufgrund der hohen Verstärkung der Operationsverstärker A1r und A2r mit guter Präzision durchgeführt werden kann. Abhängig von der Auswahl der Referenzspannungswerte für Vreflr und Vrefhr begrenzt der Schaltkreis entweder die Gleichtaktspannung an den Eingängen des Pufferschaltkreises A innerhalb eines vorbestimmten Spannungsbereiches, oder der Schaltkreis steuert die Gleichtaktspannung auf einen vorbestimmten Gleichtaktspannungs-Sollwert. Die letztere Funktion wird erhalten, wenn Vreflr und Vrefhr auf gleiche Werte eingestellt werden.

Fig. 3 zeigt ferner ein Ausführungsbeispiel eines auf der Senderseite der Übertragungsleitung T1 angeordneten Leitungsanschlußschaltkreises LTT. Dieser Schaltkreis ist in seiner Struktur identisch dem oben beschriebenen zweiten Ausführungsbeispiel eines Leitungsanschlußkreises LTR mit der Ausnahme, daß der Eingangspuffer A durch einen Ausgangspuffer D zum Treiben der Leitung ersetzt ist.

Wenn die Gleichtaktspannung am Ausgang des Pufferschaltkreises D die Referenzspannung Vrefht übersteigt oder unterhalb Vreflt abfällt, geschieht dasselbe wie im Falle des Leitungsanschlußschaltkreis auf der Empfängerseite. Der Operationsverstärker A1t oder A2t gibt ein Stromsteuersignal CSut bzw. CSlt so aus, daß aufgrund der in die Übertragungsleitung TL indizierten oder daraus abgezogenen Ströme, die Gleichtaktspannung den von Vreflt und Vrefht begrenzten Bereich nicht verläßt.

Im folgenden wird ein Datenübertragungssystem unter Bezugnahme auf Fig. 3 beschrieben. Dieses Datenübertragungssystem umfaßt einen Leitungsanschlußschaltkreis LTT gemäß der vorliegenden Erfindung auf der Senderseite der Übertragungsleitung und außerdem einen Leitungsanschlußschaltkreises LTR gemäß der vorliegenden Erfindung auf der Empfängerseite der Übertragungsleitung.

Im folgenden wird der Fall betrachtet, daß, aus welchem Grund auch immer, ein Spannungsversatz zwischen dem Massepotential GNDt auf der Senderseite und dem Massepotential GNDr auf der Empfängerseite auftritt. Diese Massepotentialdifferenz ist in Fig. 3 als eine Spannungsquelle Voff dargestellt. Natürlich ist diese Spannungsquelle keine Komponente dieses Ausführungsbeispiels, sondern lediglich ein Modell für einen derartigen Versatz der Massepotentiale.

Der Betrieb des in Fig. 3 dargestellten Systems wird unter Bezugnahme auf die Fig. 4a bis 4c erläutert.

Jede der Fig. 4a bis 4c zeigt Diagramme zum Vergleichen des Gleichtaktspannungsbereiches auf der Senderseite mit dem Gleichtaktspannungsbereich auf der Empfängerseite unter Berücksichtigung des Einflusses eines Masseversatzes Voff. Fig. 4a zeigt den Fall, daß GNDr um Voff höher ist als GNDt. Trotz dieses Masseversatzes Voff wird keine der Gleichtaktspannungsgrenzen auf der Senderseite oder der Empfängerseite überschritten, wenn die Gleichtaktspannung auf der Übertragungsleitung zwischen Vreflr und Vrefht liegt.

Demgemäß werden passende Stromquellen in dem Leitungsanschlußschaltkreis auf der Senderseite und in dem Leitungsanschlußschaltkreises auf der Empfängerseite nur dann aktiv, wenn die Gleichtaktspannung auf der Übertragungsleitung TL den schraffierten Bereich in Fig. 4a verläßt.

Fig. 4b betrifft ein Beispiel, das der Versatz Voff so groß ist, daß jeder Wert für die Gleichtaktspannung auf der Übertragungsleitung TL entweder außerhalb der Grenzen des Gleichtaktspannungsbereiches des Sendepuffers D oder außerhalb des Gleichtaktspannungsbereiches des Empfangspuffers A ist. Um mit dieser Situation fertig zu werden, ist es vorteilhaft, Widerstände Ra und Rb im Verlauf der Übertragungsleitung vorzusehen, bevorzugt an solch einer Stelle, daß die Signalübertragung und der ordnungsgemäße Leitungsabschluß nicht nachteilig beeinflußt sind. Eine bevorzugte Stelle der Widerstände Ra und Rb ist zwischen dem Leitungsabschlußnetzwerk, d. h. dem Widerstand Rt im Fall der Fig. 3 und einem Knoten ND1, ND2, der mit den Eingängen des Pufferschaltkreises A verbunden ist, wo die jeweiligen Stromquellen S1 und S2 angeschlossen sind.

Das Vorhandensein der Widerstände Ra und Rb resultiert darin, daß ein Gleichtaktspannungsversatz über diesen Widerständen erzeugt wird, wenn von irgendeiner der Stromquellen der Leitungsanschlußschaltkreise Strom in die Leitung eingespeist wird. Dieser Gleichtaktspannungsversatz Vab ist in Fig. 4c mittels einer Stufe in den Linien dargestellt, die die Gleichtaktspannungsgrenzen Vrefhr und Vrefhl der Empfängerseite auf das Referenzpotential GNDt der Senderseite beziehen. Die Höhe der Stufe ist der Spannungsabfall über den Widerständen Ra und Rb.

Aus dieser Figur ist ersichtlich, daß die Einfügung der optionalen Widerstände Ra und Rb eine Vergrößerung des zulässigen Versatzes Voff zwischen der Senderseite und Empfängerseite ermöglicht. Die maximale Höhe von Vab in Fig. 4c hängt von dem Widerstandswert von Ra bzw. Rb ab, und außerdem von den Stromtreiberfähigkeiten der jeweiligen Stromquellen.

Das in Fig. 3 gezeigte Beispiel eines Datenübertragungssystems mit einem Leitungsanschlußschaltkreis gemäß der vorliegenden Erfindung sowohl auf der Senderseite als auch auf der Empfängerseite, begrenzt den Umfang der vorliegenden Erfindung nicht auf diesen speziellen Fall, sondern ist ein Beispiel dafür, daß sowohl auf der Senderseite als auch auf der Empfängerseite bestimmte Gleichtaktspannungsgrenzen eingehalten werden müssen. Der Leitungsanschlußschaltkreis gemäß der vorliegenden Erfindung kann ebensogut in Datenübertragungssystemen an lediglich einem Ende der Übertragungsleitung verwendet werden, d. h. entweder auf der Senderseite oder der Empfängerseite. Der Leitungsanschlußschaltkreises gemäß der vorliegenden Erfindung ist geeignet, die Gleichtaktspannungsgrenzen unabhängig auf der Senderseite und auf der Empfängerseite der Übertragungsleitung einzuhalten, trotz eines großen Versatzbereiches zwischen den Referenzpotentialen auf der Senderseite und Empfängerseite.

Ein Leitungsanschlußschaltkreis gemäß der vorliegenden Erfindung kann ebenso auf vorteilhafte Weise dafür verwendet werden, die Betriebsbedingungen auf einer Übertragungsleitung gegenüber einer Vielfalt äußerer elektrischer und elektromagnetischer Störungen zu stabilisieren.

In den oben erläuterten Ausführungsbeispielen werden PMOS Transistoren T1 und T2 als eine Realisierung der steuerbaren Stromquellen verwendet, ohne die Erfindung darauf zu beschränken. Für diese Ausführungsbeispiele kann es vorteilhaft sein, daß für jede PMOS Stromquelle ein (nicht gezeigter) NMOS Transistor mit seinem Drain-Source-Pfad in Reihe geschaltet wird zwischen den Drain des PMOS Stromquellentransistors und den jeweiligen Knoten ND1, ND2, der von der jeweiligen Stromquelle angesteuert wird, und das Gate des NMOS Transistors mit dem oberen Spannungsversorgungspotential VCC zu verbinden. In diesem Fall können Rückwärtsströme durch den jeweiligen PMOS Stromquellentrasistor von der Übertragungsleitung in die obere Spannungsversorgungsleitung selbst dann vermieden werden, wenn das Potential auf der Übertragungsleitung VCC übersteigt, beispielsweise wenn die Spannungsversorgung des jeweiligen Leitungsanschlußschaltkreises abgeschaltet ist.

In den beschriebenen Ausführungsbeispielen werden MOS Transistoren verwendet, die selbstverständlich durch Bipolartransistoren ersetzt werden können.

Claims (19)

1. Leitungsanschlußschaltkreis, mit

• - einem Pufferabschnitt (A, D) zur Verbindung mit einer Übertragungsleitung (TL) und zum Durchführen wenigstens einer der Funktionen Empfangen von Signalen von der Übertragungsleitung und Senden von Signalen über die Übertragungsleitung;
• - einem steuerbaren Stromquellenabschnitt (S1, S2), der geschaltet ist, einen Strom (Iu, Id) in einen Knoten (ND1, ND2) zwischen den Pufferabschnitt und der Übertragungsleitung zu injizieren oder daraus abzuziehen, gemäß einem Stromsteuersignal (CS); und
• - einem Gleichtaktspannungssteuerabschnitt (CT) zum Erfassen einer Gleichtaktspannungskomponente auf der mit dem Pufferabschnitt (A, D) verbundenen Übertragungsstrecke und zum Erzeugen des Stromsteuersignals (CS) als Reaktion auf die erfaßte Gleichtaktspannungskomponente und Ausgeben des Stromsteuersignals an den Stromquellenabschnitt (S1, S2);
• - wobei der Gleichtaktspannungssteuerabschnitt (CT) ausgebildet ist, das Stromsteuersignal (CS) so auszubilden, daß die Gleichtaktspannungskomponente innerhalb der Grenzen eines vorbestimmten Spannungsintervalls (Vrefa, Vrefl) ist.

2. Leitungsanschlußschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß

• - der Steuerabschnitt (CT) ausgebildet ist, das Stromsteuersignal (CS) so auszugeben, daß die Gleichtaktspannungskomponente näherungsweise gleich einem vorbestimmten Wert ist.

3. Leitungsanschlußschaltkreis nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß

• - der Pufferabschnitt (A, B) für die Verbindung mit einer asymmetrischen Übertragungsleitung ausgebildet ist; und
• - die von dem Steuerabschnitt (CT) erfaßbare Gleichtaktspannungskomponente eine Gleichspannungskomponente ist, die der Signalspannung über den Leitern der Übertragungsleitung überlagert ist.

4. Leitungsanschlußschaltkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß

• - der Pufferabschnitt (A, D) für die Verbindung mit einer symmetrischen Übertragungsleitung (TL) ausgebildet ist; und
• - die von dem Steuerabschnitt (CT) erfaßbare Gleichtaktspannungskomponente eine Gleichspannungskomponente bezüglich eines Pufferabschnitt-Referenzpotentials (GNDr, GNDt, GND) ist, die auf beiden Leitern der Übertragungsleitung (TL) vorhanden ist.

5. Leitungsanschlußschaltkreis nach Anspruch 4, dadurch gekennzeichnet, daß der steuerbare Stromquellenabschnitt (CS) umfaßt:

• - einen ersten Stromgeneratorschaltkreis (S1), der geschaltet ist, Strom in einen ersten, mit einem ersten Leiter der Übertragungsleitung verbunden Knoten (ND1) zu injizieren oder daraus abzuziehen, und
• - einen zweiten Stromgeneratorschaltkreis (S2), der geschaltet ist, Strom in einen zweiten, mit einem zweiten Leiter der symmetrischen Übertragungsleitung verbundenen Knoten (ND2) zu injizieren oder daraus abzuziehen.

6. Leitungsanschlußschaltkreis nach Anspruch 5, dadurch gekennzeichnet, daß jeder der Stromgeneratorschaltkreise (S1, S2) umfaßt:

• - einen oberen Stromgeneratorschaltkreis (S1u, S2u) mit einem ersten Transistor (T1, T2) eines ersten Leitfähigkeitstyps, der zwischen ein oberes Spannungsversorgungspotential (VCC) und den zugeordneten Knoten (ND1; ND2) geschaltet ist;
• - und einen unteren Stromgeneratorschaltkreis (S1l, S2l) mit einem zweiten Transistor (T3, T4) eines zweiten Leitfähigkeitstyps, der zwischen ein unteres Spannungsversorgungspotential (GND) und den zugeordneten Knoten (ND1; ND2) geschaltet ist;
• - wobei die Gates der ersten Transistoren (T1, T2) bzw. der zweiten Transistoren (T3, T4) geschaltet sind, ein erstes bzw. zweites Steuersignal von dem Steuerabschnitt CT zu empfangen.

7. Leitungsanschlußschaltkreis gemäß Anspruch 6, dadurch gekennzeichnet, daß die ersten und zweiten Stromgeneratorschaltkreise (S1, S2) geschaltet sind, dieselben Stromsteuersignale (CS) zu empfangen, und ausgebildet sind, den ersten Knoten (ND1) und den zweiten Knoten (ND2) mit im wesentlichen gleichen Strömen (Iup, Iun; Idp, Idn) zu versorgen.

8. Leitungsanschlußschaltkreis nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Steuerabschnitt (CT) umfaßt:

• - ein Paar von Transistoren (T5, T6; T7, T8), deren Drain- Source-Pfade parallel geschaltet sind;
• - wobei die Gates des Paares von Transistoren geschaltet sind, einen Gleichtaktspannungspegel an dem Pufferabschnitt (A, D) zu erfassen;
• - einen Stromsenken-Transistor (T9, T10), dessen Gate und Drain verbunden sind, und dessen Drain-Source-Pfad in Reihe geschaltet ist mit den Drain-Source-Pfaden des Paares von Transistoren (T5, T6; T7, T8);
• - wobei das Gate des Stromsenken-Transistors (T9, T10) geschaltet ist, daß Steuersignal (CSu, CSl) bereitzustellen.

9. Leitungsanschlußschaltkreis nach Anspruch 8, gekennzeichnet durch eine Spannungsquelle (Eu, Ed), die in Reihe geschaltet ist zwischen den Stromsenken-Transistor (T9; T10) und das Paar von Transistoren (T5, T6; T7, T8).

10. Leitungsanschlußschaltkreis nach Anspruch 9, dadurch gekennzeichnet, daß

• - die Spannungsquelle (Eu, Ed) eine Diode oder eine Reihenschaltung mehrerer Dioden ist.

11. Leitungsanschlußschaltkreis nach Anspruch 7, dadurch gekennzeichnet, daß der Steuerabschnitt (CT) umfaßt:

• - einen ersten Operationsverstärker (A1), der geschaltet ist, an einem seiner differentiellen Eingänge ein erstes Referenzspannungspotential (Vrefl) zu empfangen, und an seinem anderen Eingang ein Gleichtaktspannungserfassungssignal zu empfangen;
• - einen zweiten Operationsverstärker (A2), der geschaltet ist, an einem seiner differentiellen Eingänge ein zweites Referenzspannungspotential (Vrefh) zu empfangen, und an seinem anderen Eingang das Gleichtaktspannungserfassungssignal zu empfangen;
• - wobei der Ausgang des ersten Operationsverstärkers geschaltet ist, das erste Steuersignal (CSu) an die ersten und zweiten oberen Stromgeneratorschaltkreise (T1, T2) zu liefern; und
• - der Ausgang des zweiten Operationsverstärkers (R2) geschaltet ist, das zweite Steuersignal an die ersten und zweiten unteren Stromgeneratorschaltkreise (T3, T4) zu liefern.

12. Leitungsanschlußschaltkreis nach Anspruch 11, gekennzeichnet durch

• - eine Reihenschaltung aus einem ersten Gleichtaktspannungserfassungswiderstand (R1) und einem zweiten Gleichtaktspannungserfassungswiderstand (R2);
• - wobei die Reihenschaltung von Gleichtaktspannungserfassungswiderständen (R1, R2) über die ersten und zweiten Knoten (ND1, ND2) geschaltet ist;
• - wobei ein Knoten (ND3) zwischen den ersten und zweiten Gleichtaktspannungserfassungswiderständen (R1, R2) geschaltet ist, das Gleichtaktspannungserfassungssignal an die Operationsverstärker (A1, A2) zu liefern.

13. Leitungsanschlußschaltkreis nach einem der vorangehenden Ansprüche, gekennzeichnet durch

• - einen ersten Widerstand (Ra), der in Reihe geschaltet ist zwischen den Pufferabschnitt und einen ersten Übertragungsleitungsanschluß (INp); und
• - einen zweiten Widerstand (Rb), der in Reihe geschaltet ist zwischen den Pufferabschnitt und einen zweiten Übertragungsleitungsanschluß (INn).

14. Leitungsanschlußschaltkreis nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Pufferabschnitt (A) ein Eingangspufferabschnitt mit Eingangsanschlüssen zum Empfangen von digitalen Signalen von der Übertragungsseite (TL) und einem Ausgangsanschluß (OUT) zum Ausgeben der empfangenen digitalen Daten an einen digitalen Signalverarbeitungsabschnitt ist.

15. Leitungsanschlußschaltkreis nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Pufferabschnitt (D) ein Ausgangspufferabschnitt ist, mit einem Eingangsanschluß (N) zum Empfangen von digitalen Daten von einem digitalen Signalerzeugungsabschnitt, und Ausgangsanschlüssen (OUTp, OUTn) zum Ausgeben der digitalen Signale an die Übertragungsseite (TL).

16. System zum Übertragen von digitalen Daten über eine Übertragungsleitung, gekennzeichnet durch

• - einen ersten Leitungsanschlußschaltkreis (LTT) nach Anspruch 15 auf der Senderseite, und einen zweiten Leitungsanschlußschaltkreis auf der Empfängerseite; und
• - eine Übertragungsleitung (TL), die zwischen den ersten Leitungsanschlußschaltkreis (LTD) und den zweiten Leitungsanschlußschaltkreis geschaltet ist.

17. System zum Übertragen von digitalen Daten über eine Übertragungsleitung, gekennzeichnet durch

• - einen ersten Leitungsanschlußschaltkreis auf der Senderseite, und einen zweiten Leitungsanschlußschaltkreis (LTR) nach Anspruch 14 auf der Empfängerseite; und
• - eine Übertragungsleitung (TL), die zwischen den ersten Leitungsanschlußschaltkreis und den zweiten Leitungsanschlußschaltkreis (LTR) geschaltet ist.

18. System zum Übertragen von digitalen Daten über eine Übertragungsleitung, gekennzeichnet durch

• - einen ersten Leitungsanschlußschaltkreis (LTT) nach Anspruch 15 auf der Senderseite, und einen zweiten Leitungsanschlußschaltkreis (LTR) nach Anspruch 14 auf der Empfängerseite; und
• - eine Übertragungsleitung (TL), die zwischen den ersten Leitungsanschlußschaltkreis (LTT) und den zweiten Leitungsanschlußschaltkreis (LTR) geschaltet ist.

19. Leitungsanschlußschaltkreis nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, daß er auf einem Halbleiterchip integriert ist.