SE502766C2 - Kopplingsarrangemang - Google Patents

Description

_ 2 _ Föreliggande uppfinning avser mera speciellt att kunna komma till användning som en termineringsimpedans med resistiva egenskaper tillhörande en signalmottagande krets, anpassad' för att mottaga på en eller två signalledare uppträdande spänningspulser.

Bithastigheten för nämnda spänningspulser kan överstiga l5Ö Mb/s.

Det är tidigare känt, och ligger i karaktäristikan för via CMOS-teknik framställda transistorer, såsom NMOS-transis- torer, att dessa inom ett begynnande spänningsomràde för Drain-Source-spänningen (VDS) och för olika valda Gate- Source-spänningar (VGS) uppvisar i Drain-Source-sträckan resistiva eller väsentligen resistiva egenskaper och det är därvid även känt att i olika kretskopplingar kunna utnyttja denna egenskap.

Sålunda är det tidigare känt att utnyttja en eller flera transistorer för att bilda en, mellan två ledningar kopplad, resistiva egenskaper och värden uppvisande, krets och där ett aktuellt resistansvärde kommer att beror på det valda spän- ningsvärdet för en till transistorns alternativt transis- torernas Gate-anslutningar anslutbar styrsignal.

Det är vidare känt att signalmottagande kretsar bör förses med anpassningsimpedanser med resistiva egenskaper, för att anpassa signaleringen över signalledningarna, och där anpass- ningsimpedansens resistansvärde bör vara reglerbart för att få ett momentant resistansvärde att motsvara momentana impe- dansförhàllanden för signalöverföringen.

Beaktas de med föreliggande uppfinning förknippade åtgärderna och egenheterna kan dock nämnas att genom den amerikanska patentskriften US-A-5,194,765 är det tidigare känt en digi- talt styrd anpassningsimpedans för en sändare samt en styr- 502 766 krets härför.

I en artikel "A self-Terminaring Low-voltage swing cmosf Output Driver", IEEE Journal of Solid State Circuits, Vol. 23, No. 2, sidorna 457-464, April 1988, författad av Knight et al, beskrives en CMOS-krets för att alstra en digital-I signal vid en utgàngsterminal och som karaktäriseras av en specifik och styrd utgångsimpedans.

Här beskrivna kopplingsarrangemang är således digitaliserade och sändarrelaterade.

REDOGÖRELSE Fön FÖRELIGGANUE UPPFINNING IEKEl§KI_BBQBLEM Under beaktande av teknikens tidigare ståndpunkt, såsom den beskrives ovan, torde det därför få anses vara ett tekniskt problem att kunna skapa en krets, där nämnda krets är till- delad en signalmottagare och är påverkbar av en analog styr- spänning, och där dess resistiva egenskaper kan tillåtas variera inom bestämda gränser, genom att låta en eller flera analoga styrsignaler få vara anslutna till en eller flera styranslutningar för en eller flera transistorer.

Det ligger dà ett tekniskt problem i att kunna inse betydel- sen utav att låta var och en utav dessa styrsignaler få vara anslutna till Gate-anslutningar för en grupp av transistorer, vars Drain-Source-anslutningar är förbundna med två motta- garrelaterade signal-ledningar, samtidigt som styrsignalen, i form av en styrspänning, är vald så att en transistorn till- delad arbetspunkt kommer att ligga inom eller i vart fall nära det för transistorn gällande resistiva egenskaper upp- visande området.

Det måste också få anses vara ett tekniskt problem att kunna inse betydelsen utav att låta en, för en första styrsignal avsedd, första styrledning få samverka med en första grupp transistorer, en, för en andra styrsignal avsedd, andra styr- suz 766 1 ledning fà samverka med en andra grupp transistorer, o.s.v. för att pà detta sätt erbjuda en kombinationsmöjlighet som utökar det valbara, resistiva värden uppvisande, omràdet._' Vidare torde det få anses vara ett tekniskt problem att kunna inse betydelsen utav att välja antalet transistorer inom.en första grupp skild frán antalet transistorer inom en annan grupp och därigenom kunna skapa förutsättningar för att ytterligare utöka det valbara, resistiva värden uppvisande, området.

Det måste också få anses vara ett tekniskt problem att kunna inse den betydelsen ett resistiva egenskaper uppvisande kopp- lingsarrangemang, av inledningsvis angivet slag, kommer att få inom ett informationsbärande signalöverförande system för digitala spänningspulser och hög frekvens, som mottagarrela- terade termineringsresistanser och därvid kunna inse att de valda transistorerna med fördel skall kunna utgöras av NMOS- transistorer.

Det ligger också ett tekniskt problem i att kunna inse de fördelar som är förknippade med ett kopplingsarrangemang av inledningsvis angiven beskaffenhet, när den, mellan de tvá ledningarna, anslutna kretsen skall tjänstgöra som termine- ringsimpedans med utpräglade resistiva egenskaper, antingen kopplad mellan de signalbärande ledarna och en referenspoten- tial (VT) eller kopplad mellan ledarna.

Det är därutöver ett tekniskt problem att kunna inse de för- delar som är förknippade med att låta utnyttja en grindmatris och en grindmatrisens grundbricka tillhörig och kantrelaterad makrokrets för nämnda termineringskrets.

Det torde också få anses vara ett tekniskt problem att kunna inse de fördelar som är förknippade med att làta den andra av nämnda ledningar få utgöras utav en, en spänningsreferens uppvisande, ledare, sásom en till jordreferens ansluten leda- 502 766 re.

Det måste också få anses vara ett tekniskt problem att från en grundbricka, med därpå applicerade metall-lager, kunna bilda en krets, som är inkopplingsbar som en mottagarrelate- rad termineringsimpedans med resistiva egenskaper i en sig- nalmottagande enhet, och som dels kan utnyttjas vid "Single- ended" signalering och dels kan bilda verksamma parallella- termineringsimpedanser i en signalmottagande enhet, anpassad för en "differentiell" signalering.

Det måste också få anses vara ett tekniskt problem att kunna inse betydelsen utav att låta nämnda styrsignal alternativt styrsignaler få vara aktiverbar genom ett speciellt kopp- lingsmedel.

Det torde därutöver få anses vara ett tekniskt problem att kunna skapa sådana förutsättningar att nämnda kopplingsmedel kan styras för att alstra en digital signal för fasta resi- tansvärden och/eller en analog signal för val av ett god- tyckligt resistansvärde inom det valbara resistansvärdesom- rådet.

Det måste då också få anses vara ett tekniskt problem att kunna inse betydelsen utav att låta nämnda kopplingsmedel få utgöras utav ett antal analoga transmissionsgrindar, var och en styrbar till aktivt eller inaktivt läge.

Det ligger även ett tekniskt problem i att kunna inse be- -tydelsen utav att kunna styra de analoga transmissionsgrin- darna till aktivt eller inaktivt läge via en signalinverte- rande krets.

Det måste också få anses vara ett tekniskt problem att kunna inse betydelsen utav och nödvändigheten i att låta en analog transmissionsgrind få vara samordnad med en styrledning för en grupp transistorer, såsom NMOS-transistorer, LH w -a o\ _ 5 _ Det ligger också ett tekniskt problem i att kunna inse de fördelar och de tillgängliga resistansvärden som följer utav att låta en genom resp. analog transmissionsgrind passerande styrspänning vara tilldelbar digitaliserade spänningsvärden alternativt tilldelbar analoga spänningsvärden.

Det är därutöver ett tekniskt problem att kunna inse betydel- se utav att välja vissa grupprelaterade transistorer, sàsom NMOS-transistorer, för digitaliserade spänningsvärden och välja vissa andra grupprelaterade transistorer för analoga spänningsvärden för att härigenom skapa valda impedans- eller resistansvärden.

Det ligger därutöver ett tekniskt problem i att kunna inse betydelsen utav att låta en styrledning vara tilldelad spän- ningsvärden, svarande mot en vald termineringsreferens och reglerbar från en speciellt konstruerad reglerkrets.

Det är därutöver ett tekniskt problem att kunna skapa sådana förutsättningar att valda transistorer och/eller transistor- kopplingar kommer att uppvisa ett förhållandevis stort, resistiva egenskaper uppvisande, regleromráde.

Det är därvid ett tekniskt problem att kunna skapa sådana förutsättningar att spänningen över Drain-Source-anslutning- arna kan väljas upp till och/eller något under 1,5 V.

Det torde därutöver få anses vara ett tekniskt problem att via en inkoppling av en eller flera utvalda transistorgrupper kan en inkoppling ske av olika valda resistansvärden, med en digital serietilldelad, pà ett entydigt sätt viktad, resis- tansvariation.

Det är vidare ett tekniskt problem att kunna inse möjlig- heterna förknippade med att därutöver välja en analog styr- spänning för att därmed steglöst kunna välja resistansvaria- tionen till ett önskat värde. 502 766 _ 7 _ LQSHIHQEH För att kunna lösa ett eller flera av de ovan angivna teknis- ka problemen utgår nu föreliggande uppfinning ifrån ett kopplingsarrangemang, innefattande ett antal transistorer, aktiverbara och deaktiverbara med hjälp av en till transis- torernas styr-anslutningar anslutbar styrsignal, för att'd kunna bilda en, mellan två ledningar kopplad, resistivaï J egenskaper och värden uppvisande, krets, där nämnda krets är tilldelad en signalmottagare och är påverkbar av i vart fall en analog styrspänning.

Vid ett sådant kopplingsarrangemang anvisar nu föreliggande uppfinning att den utnyttjade analoga styrsignalen, i form av en styrspänning, är anslutbar till en eller flera, av ett flertal tillgängliga styrledningar. Varje styrledning är an- sluten till styr-anslutningarna för en grupp av transistorer, vars övriga anslutningar är förbundna med nämnda ledningar och att nämnda styrspänning, är vald så att en transistorn tilldelad arbetspunkt eller arbetsområde kommer att ligga inom eller i vart fall nära det för transistorn gällande resistiva området.

Såsom föreslagna utföringsformer, fallande inom ramen för uppfinningstanken, anvisas att nämnda styranslutning skall utgöras utav en, en CMOS-transistor tillhörig, Gate-anslut- ning och att de övriga anslutningarna då skall utgöras utav Drain-Source-anslutningar.

Vidare föreslås att styrspänningen bör i normalfallet väljas hög, inom ett för transistor gällande verkansomràde, och att en uppträdande spänning över Drain-Source-anslutningarna är vald låg, inom ett för transistorn gällande verkansomráde.

Därutöver anvisas att en första styrledning skall samverka med en första grupp transistorer, att en andra styrledning skall samverka med en andra grupp transistorer, o.s.v. 502 766 _ 3 _ Därutöver anvisas att antalet transistorer inom en första grupp skall vara vald skild från antalet transistorer inom en annan grupp.

Vidare anvisas att antalet och dimensioneringen av transis- torerna, såsom NMOS-transistorer, inom tillgängliga grupper är sinsemellan så valda att en inkoppling av en eller flera utvalda grupper kommer att kunna ge olika resistansvärden,' gärna med en digital serietilldelad, pà ett entydigt sätt viktad, resistansvariation, för att i kombination med den nämnda analoga styrspänningen kunna välja steglöst en resis- tansvariation.

Därutöver anvisas att en av ledningarna skall utgöras utav en, digital information i form av spänningspulser, bärande, signalledare, medan en andra av nämnda ledningar kan utgöres utav en, en spänningsreferens uppvisande, ledare, såsom en jordreferens.

Vidare anvisas möjligheten att låta inkoppla nämnda krets som en termineringsimpedans med resistiva eller utpräglade resis- tiva egenskaper i en signalmottagande enhet, anpassad för "single-ended" signalering, alternativt låta en sådan krets vara inkopplad som termineringsimpedans i en signalmottagande enhet, anpassad för "differentiell" signalering.

Speciellt anvisas att nämnda styrsignal eller styrsignaler, uppträdande pà en eller flera styrledningar, är styrd eller styrda genom ett kretsen förkopplat kopplingsmedel.

Ett sådant kopplingsmedel kan med fördel utgöras utav ett antal analoga transmissionsgrindar, lämpligen in- och urkopp- lingsbara från en styrkrets, såsom en signalinverterande krets.

Härutöver anvisas att en analog transmissionsgrind är samord- nad med resp. styrledning, för en grupp transistorer. 502 766 _ 9 _ 'Vidare anvisas att de till ett utvalt antal analoga trans- missionsgrindar hörande styrspänningarna är tilldelbara digi- taliserade spänningsvärden alternativt tilldelbara analoga' spänningsvärden.

Speciellt anvisas att en styrledning kan vara tilldelad _ analoga spänningsvärden, frán en reglerkrets, alstrande en reglerad styrspänning, svarande mot en termineringsreferens.

Därutöver anvisas möjligheten att låta välja storleken för utnyttjade transistorer, så att dessa kan erbjuda ett stort resistiva egenskaper uppvisande område, och att kunna välja spänningen över Drain-Source-anslutningarna upp till eller under 1,5 V.

M De fördelar som främst kan få anses vara förknippade med ett kopplingsarrangemang och en, resistiva egenskaper och värden uppvisande, krets, i enlighet med föreliggande uppfinning, är att härigenom har det skapats förutsättningar för att som anpassningsimpedans i en signalmottagande enhet kunna välja ett momentant resistansvärde för kretsen, i beroende av en analog styrsignal, företrädesvis i form av en styrspänning.

Vidare har det visat sig att en krets av hithörande slag med fördel kan vara inkopplad som en termineringsimpedans med resistisva egenskaper för en signalmottagande enhet, och där kretsen kan integreras i en grindmatris och erhållas och struktureras genom en konfiguration utav metall-lagret, placerat över en grundbricka och gällande för en kantrelate- rad makro-yta.

Styrsignalen och dess anslutning till en eller flera styrled- ningar sker genom ett kopplingsmedel, innefattande ett antal analoga transmissionsgrindar, även dessa formade genom ett metall-lagers konfiguration över en grundbricka.

Det som främst kan fà anses vara kännetecknande för ett kopplingsarrangemang, i enlighet med föreliggande uppfinning, anges i det efterföljande patentkravets 1 kännetecknande del.

KQBI_El§QBBESKBl!NlHfi Én för närvarande lingsarrangemang, uppvisande, krets, föreslagen utföringsform utav ett kopp- med en, resistiva egenskaper och värden samt dess tillämpning i en för informa- tionsbärande signaler avsedd signalmottagande krets skall nu närmare beskrivas figur 1 figur figur figur figur 5 med hänvisning till bifogad ritning, där; visar i horisontalvy en grindmatris, i vilken föreliggande kopplingsarrangemang med fördel skall kunna inbyggas, visar ett snitt genom grindmatrisen enligt figur 1, för att därigenom illustrera den principiella uppbyggnaden av en grindmat- ris av hithörande slag, frán en grund- bricka och med överliggande metall-lager, visar ett principiellt kopplingsschema av en, en kontrollspänning alstrande, krets, visar ett förenklat kopplingsschema av en, bland ett flertal användbara, signalmotta- gande krets, vars termineringslast eller anpassningsimpedans skall regleras och anpassas i enlighet med föreliggande upp- finning, visar ett mera detaljerat kopplingsschema över en, resistiva egenskaper uppvisande, 502 766 _ 11 _ krets som skall kunna ersätta den i figur 4 visade fasta termineringslasten eller anpassningsimpedanser, figur 6 visar en föreslagen utföringsform av ett kopplingsmedel för att genomkoppla en el- ler flera analoga och digitala styrsigna- ler, figur 7 visar karaktäristiska grafer gällande för NMOS-transistorer och figur 8 visar spännings-tids-diagrammet vid olika valda resistansvärden tilldelade genom transistor-kopplingarna enligt figur 5 och 6.

Med hänvisning till figur 1 visas således där i planvy en grindmatris l eller en integrerad krets. Denna krets består av en grundbricka (Base-bar) 20 och på denna applicerade metall-lager, avsedda att bilda erforderliga förbindningsled- ningar mellan anslutningsledningar till i grundbrickan ut- formade NMOS-transistorer, PMOS-transistorer, resistanser, III-m.

Grundbrickan 20 kan anses vara så formad, under framställ- ningsprocessen, att därav bildas ett centralt orienterat grindhav 10. Även andra funktionskopplingar ll, 12, 13, 14, såsom minnes- enheter, beräkningskretsar, processorer och liknande, kan vara orienterade i eller kring nämnda grindhav 10, men dessa partier beskrives inte i detalj enär dessa icke omfattas av föreliggande uppfinning; En grindmatris 1, av den i figur 1 visade utföringsformen, är 5Üf_ 766 _ 12 _ försedd med ett stort antal kantrelaterade anslutningsytor eller -öar (bond pads), där en överst inritad, pà vänster kant placerad, yta givits hänvisningsbeteckningen 15.

Denna anslutningsyta 15 ingàr i en kantrelaterad krets 16.

Den kontrollspänningen alstrande kretsen 16 är uppbyggd av NMOS-transistorer och/eller liknande, vilket figur 3 avser' att illustrera.

Den enda förbindning som kretsen 16 har, för en extern an- slutning, är anslutningsytan 15 och denna är avsedd för en vald referensresistans, vars ena anslutningsben är förbundet med nämnda yta 15 och vars andra anslutningsben är förbundet med en kretsextern jordpotential eller motsvarande (ej vi- sad).

Intill kretsen 16 förefinns en eller flera kantrelaterade I/O-kretsar, där en första givits hänvisningsbeteckningen 17.

Varje sådan I/O-krets 17 kan ha en eller tvá anslutningsytor l7a, l7b, för en signalmottagande krets och en signalsändande krets, för anslutning till externa ledningar (L1,L2).

Det antages att I/0-kretsen 17 uppvisar två externa anslut- ningsytor l7a, l7b, avsedda att, för en "differentiell" sig- nalöverföring, samverka med var sin ledning (Ll,L2) för de informationsbärande signalerna.

Varje sådan I/O-krets skulle kunna förses med erforderliga anslutningsytor (l7a,17b) för inkommande informationsbärande signaler och erforderliga anslutningsytor för utgående in- formationsbärande signaler.

Enär antalet och orienteringen utav dessa anslutningsytor och fördelningen av antalet anslutningsytor icke utgör någon del av föreliggande uppfinning beskrives dessa icke mera i de- _ 13 _ talj.

Uppfinningen bygger pà att en in-krets, en signalmottagande krets, skall kunna erbjudas olika valda resistansvärden för termineringsimpedans.

Det kantrelaterade ytavsnittet för kretsen 17 och in-kretsen kräver härvid tillgàng till ett intillvarande ytavsnitt 18; på vilket termineringsimpedansen, enligt figur 5, och kretsen 60 är formade, vilket närmare skall beskrivas i det efterfö- ljande.

Figur 2 avser att illustrera ett snitt genom en grindmatris 1 och som då består utav en grundbricka 20, i vilken pà känt sätt utformats ett antal NMOS- och PMOS-transistorer samt övriga kopplingselement, som krävs för en "standardiserad" eller specialstrukturerad grindmatris. Över grundbricka 20 förefinns ett första metall-lager 21, ett första isolerlager 22, ett andra metall-lager 23, ett andra isolerlager 24 och ytterligare ett, ett tredje, metall-lager .

Metall-lagret 21 är i första hand avsett för att bilda erfor- derliga anslutningsledningar mellan utnyttjade PMOS- och/el- ler NMOS-transistorer i grundbrickan 20, för att därav skapa en pà förhand bestämd sammankoppling utav dessa.

Isolerlagret 22 är avsett för att särskilja dessa ledningar ifrån ett andra metall-lager 23, det senare i första hand avsett för en spänningssättning utav metall-lagret 21 pà utvalda punkter.

De för kretsen 16 enligt uppfinningen utnyttjade NMOS- och PMOS-transistorerna samt erforderliga kopplingledare, avsedda bl.a. för en utnyttjad differentiell operationsförstärkare, hämtas således ifrån grindmatrisens 1 grundbricka 20 och där 502 766 _ 14 _ den mekaniska och elektriska sammankopplingen sker igenom metall-lagret 21 i första hand och i andra hand genom metall- lagret 23. Å Mot den bakgrunden skall nu föreliggande uppfinning illustre- IâS .

Den anvisade kretsen 16, enligt figur 3, är således avsedd' att dels erbjuda ett som referens tjänande resistansvärde, bestående av en parallellkoppling av en extern referensresis- tans 35, som är ansluten mellan en anslutningsö och jord- potential, med en intern reglerbar resistans 37, dels erbjuda en styrbar kontrollspänning eller obetydligt varierbar kon- trollspänning, som skall styra momentana resistansvärden för en inimpedansanpassning eller inresistansanpassning, ingående i en signalmottagande krets 40 i en signalmottagande enhet i I/0-kretsen 17.

Kontrollspänningen är således styrbar för att tilldela in- impedansens resistiva komponent ett mot signaleringsanpass- ning lämpligt värde och kan därvid under korta tider betrak- tas som konstant medan kontrollspänningen är, under långa tider, något varierbar för att kunna kompensera för långsamma förlopp, såsom temperaturvariationer.

Kretsen bygger vidare på att smärre variationer i kontroll- spänningen obetydligt påverkar resistansvariationerna i resistansvärdena för den signalmottagande kretsen tillhöriga och resistiva egenskaper uppvisande, anpassningskretsen.

En, en kontrollspänning på en ledning 30 alstrande, krets 31 innefattar, enligt figur 3, en differentiell operationsför- stärkare 32, med två ingàngsanslutningar 32a och 32b samt en utgångsanslutning 32c.

Kretsen 31 omfattar jämväl två som strömgeneratorer tjänande strömkretsar 33, 34, (kan vara resistanser) där den ena 33 av 502 766 _ 15 _ dessa leder ström över en som referens tjänande, gärna krets- externt ansluten, resistans 35 till jordpotential 36.

Den över resistansen 35 uppträdande, mot jordpotential rela- terade, spänningen "Ul" är ansluten till den ena 32a av nämnda tvà ingàngsanslutningar för operationsförstärkaren 32.

Den andra 34 av nämnda tvà strömkretsar leder ström över en NMOS-transistor 37 till jordpotential och där den över NMOS- transistorns Drain-Source-anslutningar uppträdande, mot jord- potential relaterade, spänningen “U2" är ansluten till den andra 32b av nämnda två ingàngsanslutningar.

En nämnda NMOS-transistor 37 tillhörig "Gate"-anslutning 37g är sammankopplad, över en ledning 37a, med den operationsför- stärkaren tillhöriga utgàngsanslutningen 32c, på vilken nämnda kontrollspänning uppträder.

Figur 4 avser att illustrera en i en I/O-krets 17 ingående signalmottagande enhet 40 med en signalmottagande krets (ej visad), till vilken ledningarna Ll och L2, tilldelade var sin anslutningsyta eller -ö (bond-pad) 17a, l7b, är anslutbara och pà vilka uppträder spänningsvariationer, representerande en informationsbärande digital signal, och där nämnda ledare är var och en kopplad till en termineringslast 41, i form av var sin NMOS-transistor 42, 43.

Här bör noteras att den i figur 4 visade utföringsformen bygger pà att de mottagna informationsbärande spänningspul- 'serna eller spänningsvariationerna, kan ha en mycket låg frekvens med goda mottagande och signalbehandlande egenska- per.

En ökning av frekvens upp till kHz-området ger inte heller några problem med erforderlig mottagning och signalbehand- ling.

LH CD io ~a CN O\ 16 - Kretsen enligt uppfinningen avser emellertid att, vid en praktisk tillämpning, så kan spänningspulser uppträdande på signalledarna Ll och L2 uppträda med en frekens från MHz-om- rådet till Ghz-området, när den uppträder enligt ett "diffe- rentiellt" eller "Single-ended" signaleringssystem.

Utnyttjas ett "single-ended"-signaleringssystem skall en av ledarna, säg ledaren L2, tilldelas en referensspänning eller enbart bortkopplas och NMOS-transistorn 43 kan utgå.

Figur 4 illustrerar möjligheten att låta kontrollspänningen ' I/O-kretsen 17 utan även till en termineringslast 4la för en inte bara vara ansluten till en termineringslast 41 för intillvarande I/O-krets och vidare till ytterligare termine- ringslaster, som icke är visade i figur 4 men väl antyda.

Dessa parallellkopplade termineringslaster kan alltså till- höra övriga I/O-kretsar, 1. tillhörande den visade grindmatrisen Kretsen bygger på att den alstrade och styrda kontrollspän- ningen pà ledningen 30 även skall uppträda på ledningen 30' och att inreglerat resistansvärde för NMOS-transistorn 37 parallellkopplat med referensresistanser 35 skall motsvara ett av kontrollspänningen 30 styrt resistansvärde för NMOS- transistorerna 42 och 43.

Sålunda kan resistansvärdena för NMOS-transistorerna 42 och 43 anses vara en replika av det i kretsen 16 inreglerade æesistansvärdet.

Härvid erbjudes den möjligheten att om resistansvärdet för NMOS-transistorerna 42 och 43, vid en alstrad kontrollspän- ning och ett valt resistansvärde för referensresistansen 35, icke är anpassat till transmissionsmediet (L1,L2) kan en sådan anpassning ske genom att ändra värdet för referens- resistansen 35. 502 766 _ 17 _ Jordpotentialen eller O-potential eller en vald termine- ringsspänning 36 (VT) för kretsen 31 skall vara densamma som motsvarande potential för kretsen 41.

Det enligt uppfinningen anvisade kopplingsarrangemanget skulle alltsà, i figur 3, kunna ersätta den där visade tran- sistorn 37 eller, som den efterföljande beskrivningen avser att exemplifierande illustrera i figur 4, ersätta den där visade transistorn 42 och/eller transistorn 43 och vidare skulle även kopplingsarrangemanget enligt uppfinningen kunna utnyttja parallellresistanser "Rl", på det sätt som figur 4 visar.

Kopplingsarrangemanget enligt figur 5 innefattar ett antal NMOS-transistorer, orienterade i en rad "N", där varje tran- sistors Gate-anslutning vetter àt vänster medan transistorer- nas Drain- och Source-anslutningar vetta àt höger.

De senare stár, enligt ett i figur 5 visat mönster, i förbin- delse med en, en spänningsreferens (VT) uppvisande ledare "O", vanligtvis i form av en jordreferens, en signalledare "L1" eller en signalledare "L2".

Spänningsreferensen eller termineringsspänningen (VT) kan som utföringsexemplet visar vara O-potential och/eller jordpoten- tial, men den skulle även kunna vara en annan, negativ eller positiv, spänning.

Den efterföljande beskrivningen utgàr, i förenklande syfte, vfràn en O-potential.

NMOS-transistorerna i figur 5 har tilldelats hänvisningsbe- teckningarna NTSO till NT74 och har angivits över och intill resp. transistors Gate-anslutning.

Uppfinningen utnyttjar för sin funktion i vart fall en analog styrsignal och denna är anslutbar till en eller flera styr- LH c; Nr w CN _18.. ledningar, betecknade 51, 52, 53, 54.

Varje styrledning är ansluten till Gate-anslutningarna för en grupp av NMOS-transistorer, vars Drain-Source-anslutningar är förbundna med nämnda ledningar Ll, L2 resp. "O". Nämnda styr- signal, i form av en styrspänning, och övriga parametrar,för de utnyttjade transistorerna är valda att ligga inom eller i vart fall nära det för transistorns Drain-Source-sträcka gällande resistiva området.

Sålunda visar figur 5 att en första styrledning 51 samverkar med en första grupp transistorer, där gruppen NT54, NT55 är ansluten mellan spänningsreferensledningen "O" och ledningen Ll och gruppen NT5l, NT58 är ansluten mellan nämnda ledning O och ledningen L2.

En andra styrledning 52 samverkar med en andra grupp transis- torer, grupperande en och en, teckningarna NTSO, NT52. och tilldelats hänvisningsbe- En tredje styrledning 53 samverkar med en tredje grupp tran- sistorer, nämligen en seriekoppling av transistorerna NT56, NT57; NT60, NT6l; NT64, NT65; och NT68, NT69, där transis- torparen NT64, NT65 samt NT60, NT61 (och även NT53) icke är verksamma, enär Drain-Source-anslutningarna är förbundna med ledaren "O".

Slutligen anvisas i figur 5 en fjärde styrledning 54, sam- verkande med en fjärde grupp transistorer NT62, NT63, NT66, NT67 resp. NT70, NT7l, NT72 och NT73.

Transistorn NT74 är visad bortkopplad.

Vidare anvisas att antalet transistorer inom en första grupp, såsom gruppen för ledningen 51, skall vara skild från antalet transistorer inom en annan grupp, såsom gruppen för ledningen 52. Detsamma gäller även de grupprelaterade transistorerna 502 766 _19- för ledningarna 53 och 54.

Utföringsexemplet i figur 5 antyder att antalet NMOS-transis- torer kan väljas mellan ä och 4 transistorer.

Med ä-transistor menas en seriekoppling av tvà transistorer, med 2-4 transistorer menas en parallellkoppling av tvá till fyra transistorer. Öet är uppenbart att antalet och konfigurationen av utnytt- jade grupprelaterade transistorer ger ett bestämt resistans- värde, beroende på spänningsnivàn vald för styrledarna 51, 52, 53 och 54.

Ledningarna Ll och L2 utgöres utav signalledningarna, på vilka en digital information i form av spänningspulser över- sändes.

För att kunna skapa förutsättningar för den signalmottagande kresten att utvärdera spänningspulser med hög hastighet, säg över 200 Mb/s, krävs en god impedansanpassning, beroende av parametervariationer, av de s.k. termineringsresistanserna.

Den enligt uppfinningen anvisade kretsen, enligt figur 5 och 6, kan med fördel vara inkopplad som en termineringsimpedans i en signalmottagande enhet.

Kretsen 50 kan utnyttjas vid "Single-ended"-signalering, då den ena ledaren (Ll eller L2) anslutes till en fast referens- -spänning eller enbart bortkopplas, eller vid "differentiell" signalering, enligt det visade kopplingsschemat, enligt figur .

De erforderliga styrsignalerna, vilka skall som spännings- värden uppträda pà ledningarna 51 och 52, 53 och 54, är styrda genom ett i figur 6 visat kopplingsmedel 60. _ 29 _ Nämnda kopplingsmedel 60 utgöres utav ett antal analoga transmissionsgrindar 61, 62, 63, 64 och vilka analoga trans- missionsgrindar bestàr utav en NMOS-transistor och en PMOS4 transistor parallellkopplade.

Var och en utav dessa analoga transmissionsgrindar 61 till 64 är styrbara till aktivt eller inaktivt läge frán en signal- inventerande krets 65, bestående utav en seriekoppling av en NMOS-transistor och en PMOS-transistor.

En hög signal på ledningen 66 till den inverterande kretsen 65 kopplar ur samtliga analoga transmissiongrindar 61-64 och en làg signal pà ledningen 66 kopplar in nämnda analoga transmissionsgrindar 61-64.

Vid urkoppling av transmissionsgrindarna kommer signalledar- nas 5l-54 potential att anslutes till "O" 63a och 64a. -ledarens potential via transistorer 6la, 62a, En analog transmissionsgrind 61 är samordnad med en styrled- ning 51 för en första grupp transistorer, en andra analog transmissionsgrind 62 är samordnad med en styrledning 52 för en andra grupp transistorer, o.s.v.

En till den analoga transmissionsgrinden 61 hörande styrspän- ning, uppträdande pá ledningen 67, kan vara tilldelbar ett digitaliserat spänningsvärde, och i så fall kommer transis- torerna NT54, NT55; NT5l, NT58 att intaga ett pà förhand bestämt resistansvärde.

Om en till den analoga transmissionsgrinden 61 hörande styr- spänning är tilldelbar analoga spänningsvärden kommer trans- istorerna NT54, NT55; NT5l, ningsvärdet på ledningen 67 svarande resistansvärde.

NT58 att intaga ett mot spän- Denna förutsättning gäller även för den analoga transmiss- ionsgrinden 62 med ledningen 68, transmissionsgrinden 63 med 502 766 _21- ledningen 69 och transmissionsgrinden 64 med ledningen 70.

Utföringsexemplet illustrerar att det på en ledningen 30'j uppträdande spänningsvärdet är svarande mot en vald termine- ringsreferens, alstrad i den i figur 3 visade kretsen 16.

Det är uppenbart att digitala eller analoga styrspänningar kan anslutas till godtyckliga transmissionsgrindar i beroende av ställda krav och erbjudna möjligheter.

Sålunda skulle spänningsvariationen på ledningen 30' kunna anslutas till en eller flera av ledningarna 67-70.

I beroende av utnyttjad matningspänning eller andra paramet- rar kan det vara fördelaktigt att ansluta styrspänningen 30' till en eller flera av ledningarna 67, 68, 69 eller 70, för att därigenom kunna skapa en termineringsresistans, som är anpassbar till aktuella förhållanden, såsom temperatur, pro- cessparametrar, matningspänning, m.m.

Kretsen 50 kräver ett eget makro-område, företrädesvis belä- get omedelbart intill makro-omràdet för den signalmottagande enheten eller makro-omrâdet för kretsen 16.

Det kan vidare vara lämpligt att välja antalet transistorer eller Gate-bredden så att styrspänningen kan tilldelas ett så stort värde som möjligt, men den skall dock rymmas inom aktu- ellt matningsspänningsomráde och förstärkarens utstyrnings- område.

Skulle spänningen VDS höjas över det för Drain-Source-sträck- an gällande resistiva området uppträder transistorerna som strömgeneratorer.

Figur 8 visar ett spännings-tids-diagram vid olika valda resistansvärden, tilldelade genom de i figur 5 visade tran- sistorkopplingarna. r »- CD NJ O\ _22..

Under tidsavsnitten A-P har således följande resistansvärden utnyttjats: 4x 2x x x/2 "R" (54) (51) (52) (53) “ohm" A O O 0 0 O B O O O 1 0,5 C O O l O 1 v' o o 1 1 1,5 E O 1 0 O 2 F O 1 O 1 2,5 G O 1 1 O 3 H O l l 1 3,5 I 1 O O O 4 J 1 0 O 1 4,5 K 1 O 1 O 5 L l O 1 l 5,5 M 1 1 O 0 6 N l l O l 6,5 O l 1 l O 7 P 1 1 1 1 7,5 Genom denna digitala inkopplingssekvens, värdet "1" den, illustreras hur antalet och dimensioneringen av tran- där det digitala avser att representera ett av många valbara vär- sistorerna inom de valda grupperna är sinsemellan så valda att en sekvensiell inkoppling, enligt ovan, med angivna grupper kommer att kunna ge en serie av resistansvärden med »resistanssprànget 0,5 ohm.

Detta sker här genom en digital serietilldelad, pá ett enty- digt sätt viktad, resistansvariation.

Genom att välja en analog spänning på en eller flera av ledarna 51-54 är det möjligt att steglöst kunna välja resis- tansvärde. 502 766 _23.. Önskar man en spänning av O,25V kan alltsà resistansvärdena för tidsavsnitten E eller F väljas alternativt ett inreglerat resistansvärde däremellan.

Uppfinningen är givetvis inte begränsad till den ovan såsom exempel angivna utföringsformen utan kan genomgà modifikatio- ner inom ramen för uppfinningstanken illustrerad i efterld följande patentkrav.

Claims (20)

_24- BBIEHIKBI

1. Kopplingsarrangemang (50) omfattande ett antal transis4 torer, aktiverbara och deaktiverbara med hjälp av en till transistorernas styr-anslutningar anslutbar, som styrsignal tjänande, styrspänning för att bilda en, mellan två ledningar kopplad, resistiva egenskaper och värden uppvisande, kreïs, k ä n n e t e c k n a t därav, att nämnda krets är tilldelad en signalmottagare (40) och pàverkbar av en analog styrspän- ning (67), att nämnda styrspänning (67) är anslutbar (över 61) till en eller flera av ett flertal tillgängliga styrled- ningar (51), att varje styrledning (51) är förbunden med styr-anslutningar för en grupp av transistorer (NT54,NT55), vars övriga anslutningar är förbundna med nämnda ledningar och att nämnda styrspänning är vald så att en transistorn tilldelad arbetspunkt kommer att ligga inom eller i vart fall nära det för transistorn gällande resistiva egenskaper upp- visande området.

2. Kopplingsarrangemang enligt patentkravet l, k ä n n e - t e c k n a t därav, att styr-anslutningen utgöres utav en Gate-anslutning och att de övriga anslutningarna utgöres utav Drain-Source-anslutningar för CMOS-transistorer.

3. k ä n n e t e c k n a t därav, Kopplingsarrangemang enligt patentkravet 1 eller 2, att nämnda styrspänning (VGS) är vald hög inom ett för transistorn gällande verkansområde.

4. Kopplingsarrangemang enligt patentkravet 2, k ä n - »n e t e c k n a t därav, att uppträdande spänning (VDS) över Drain-Source-anslutningarna är vald låg inom ett för transis- torn gällande verkansområde.

5. k ä n n e - t e c k n a t därav, att en första styrledning samverkar med Kopplingsarrangemang enligt patentkravet l, en första grupp transistorer, att en andra styrledning sam- verkar med en andra grupp transistorer, o.s.v. 502 766 _ 25 _

6. Kopplingsarrangemang enligt patentkravet l eller 5, k ä n n e t e c k n a t därav, att antalet transistorer inom en första grupp är vald skild från antalet transistorer inom en annan grupp.

7. Kopplingsarrangemang enligt patentkravet 1 eller 2, V k ä n n e t e c k n a t därav, att antalet NMOS-transistorer inom tillgängliga grupper är valt för att kunna bilda en serietilldelad resistansvariation.

8. Kopplingsarrangemang enligt patentkravet l, k ä n n e - t e c k n a t därav, att en av ledningarna utgöres utav en, digitala informationsbärande spänningspulser överförbar, ledare.

9. Kopplingsarrangemang enligt patentkravet l och 8, k ä n n e t e c k n a t därav, att den andra av nämnda ledningar utgöres utav en, en spänningsreferens uppvisande, ledare, såsom en till en referens ansluten ledare.

10. Kopplingsarrangemang enligt patentkravet 1 eller 8, k ä n n e t e c k n a t därav, att nämnda krets är inkopplad som en termineringsimpedans för en signalmottagande enhet.

11. Kopplingsarrangemang enligt patentkravet 1, k ä n n e - t e c k n a t därav, att nämnda styrsignal, uppträdande pà en eller flera styrledningar, är styrd genom ett kretsen för- kopplat kopplingsmedel. f

12. l2. Kopplingsarrangemang enligt patentkravet ll, k ä n n e - t e c k n a t därav, att nämnda kopplingsmedel utgöres utav ett antal analoga transmissionsgrindar.

13. Kopplingsarrangemang enligt patentkravet 12, k ä n n e - t e c k n a t därav, att nämnda analoga transmissionsgrindar är aktiverbara eller deaktiverbara från en styrkrets. 502 766 _ ..

14. Kopplingsarrangemang enligt patentkravet 13, k ä n n e - t e c k n a t därav, att nämnda styrkrets har formen av en signalinverterande krets.

15. Kopplingsarrangemang enligt patentkravet 1 eller 12, k ä n n e t e c k n a t därav, att en analog transmissions- grind är samordnad med resp. styrledning.

16. Kopplingsarrangemang enligt patentkravet 1 eller 15, kïä n n e t e c k n a t därav, att, till ett utvalt antal analoga transmissionsgrindar hörande styrspänningar är till- delbara digitaliserade spänningsvärden.

17. Kopplingsarrangemang enligt patentkravet l eller 15, k ä n n e t e c k n a t därav, att, till ett utvalt antal analoga transmissionsgrindar hörande, styrspänningar är till- delbara analoga spänningsvärden.

18. Kopplingsarrangemang enligt patentkravet 1 eller 15, k ä n n e t e c k n a t därav, att en styrledning är till- delad ett spänningsvärde från en reglerkrets, alstrande en reglerad styrspänning svarande mot en vald termineringsrefe- renS .

19. Kopplingsarrangemang enligt patentkravet 1, k ä n n e - t e c k n a t därav, att transistorns storlek är vald för att erbjuda ett stort resistiva egenskaper uppvisande område.

20. Kopplingsarrangemang enligt patentkravet l, 7 eller 19, k ä n n e t e c k n a t därav, att en spänning över transis- torrelaterade Drain-Source-anslutningar (VDS) är vald under 1,5V.