CN1144581A

CN1144581A - 连接装置

Info

Publication number: CN1144581A
Application number: CN95192228A
Authority: CN
Inventors: M·O·J·黑德堡
Original assignee: Telefonaktiebolaget LM Ericsson AB
Current assignee: Telefonaktiebolaget LM Ericsson AB
Priority date: 1994-03-23
Filing date: 1995-03-20
Publication date: 1997-03-05
Anticipated expiration: 2015-03-20
Also published as: TW283279B; SE502766C2; NO963927L; MX9603707A; KR970701945A; NO963927D0; SE9400970D0; US6281740B1; CA2186100A1; JP3115897B2; WO1995026076A1; KR100298853B1; CN1063895C; AU2152495A; FI114669B; SE9400970L; AU684011B2; FI963747A; CA2186100C; BR9507167A

Abstract

本发明涉及连接装置(50，60)，所述连接装置包括多个NMOS晶体管，这些晶体管可通过作为控制信号连接至晶体管(NT54，NT55)的控制电压开启或关断，以便能形成一个连接在两导体(L1，0)之间并呈现电阻特性的电路。电路(50)设置有信号接收装置(40)，并且它可由模拟控制电压(67)调整。控制电压可(通过61)连接至多个可能的控制连线(51)中的一个或多个。每一控制连线(51)连接至一组晶体管(NT54，NT55)的栅极，而漏极和源极连接至所述导体(L1，0)。控制电压(51)是如此选择的，即，晶体管的工作点处于或至少接近晶体管呈现电阻特性的范围。

Description

连接装置

技术领域

本发明总体上讲涉及连接装置，更具体地讲是涉及这样一种连接装置，它包括多个晶体管，这些晶体管可以由连接至晶体管的控制端子的控制信号开启和关断，从而借助于控制信号在两导体之间形成具有电阻特性和一定电阻值的一电路。

更具体地讲，此电路呈现与控制信号的值例如电压值相应的电阻值，由此可以根据所选的不同电压值作一系列的电阻值改变，并且电阻值相应于电压值的增大而增大。

当在以下的说明和权利要求书中使用表达词语“电阻特性”时，应当理解，这种表达词语不仅表示纯电阻特性，而且还表示大致为电阻性的特性。

还应理解的是，当使用表达词语“晶体管”时，它不仅表示单晶体管，还表示并联或串联连接的一个或多个晶体管，或者晶体管的任一其它配置，它们呈现与单个晶体管相似的功能和/或特性。

更具体地讲，本发明被用作属于信号接收电路的具有电阻特性的终接阻抗，所述信号接收电路适于接收在用于传输信号的一个或两个导体上呈现的电压脉冲。电压脉冲的比特速率可以超过150Mb/s。

现有技术的说明

业已知道，在采用CMOS技术制造的晶体管例如NMOS晶体管的特性中，对应于不同的栅极-源极电压(V_GS)值，在漏极-源极电压(V_DS)的初始电压范围内，这些晶体管的漏极-源极区呈现电阻特性，或者基本为电阻特性，并且由此获知可在各种电路连接中合理地采用这种特性。

因此已经知道，可采用一个或多个晶体管形成一个电路，此电路连接在两个导体之间，并且呈现电阻特性和一定的电阻值，其中的电阻值取决于所选择的可连接至晶体管的栅极的控制信号的电压值。

还已经知道，信号接收电路设有匹配的阻抗和电阻特性，以适应接至信号传输导体上的信号，其中匹配阻抗的电阻值是可以调节的，以提供与信号传输的瞬时阻抗条件相应的瞬时电阻值。

考虑了可以从美国专利5194765中获知的现有技术，本发明采取了相应的措施和特性，以便利用适合此目的的电路数字化地控制发射机的匹配阻抗。

Knight等人的文章“自终接低压摆动CMOS输出驱动器”(IEEE固态电路杂志，第23卷，第457-464页，1988年4月)描述了一种CMOS电路，此电路用于在具有特定的和受控的输出阻抗的输出端子上产生数字信号。

因此，这里所述的电路装置以及相关的发射机是数字化的。

本发明的技术问题

鉴于上述现有技术，应考虑的一个技术问题是，建立一个设有信号接收机的电路，此信号接收机可以由模拟控制电压调整，其中，通过将一个或多个模拟控制信号连接至一个或多个晶体管的一个或多个控制端子，而使此电路的电阻特性在一定的范围内变化。

此技术问题是要能够认识以下技术的重要性：将这些控制信号的每一个连接至一组晶体管的栅极，而在以控制电压的形式选择控制信号的同时将晶体管的漏极和源极连接至两个与接收机相关的信号传输导体，使晶体管的工作点处于或至少靠近晶体管呈现电阻特性的范围。

还应考虑的一个技术问题是要能够认识以下技术的重要性：使用于第一控制信号的第一控制连线与第一组晶体管配合，用于第二控制信号的第二控制连线与第二组晶体管配合，其它依次类推，以便提供能增大电阻值的有效范围的多种组合。

另一个技术问题是要能够认识以下技术的重要性：选择第一组中的晶体管数量不同于第二组中的晶体管数量，以便进一步增大电阻值的有效范围。

还应考虑的一个技术问题是要能够认识以下技术的重要性：上述类型的呈现电阻特性的连接装置作为接收机有关的终接电阻，将设在用于传输信息传递信号的系统中，所述信号是采用数字电压脉冲和高的频率传输的，并且采用所选择的晶体管，最好是NMOS晶体管。

当连接至两个导体之间的此电路用作基本呈电阻特性的终接阻抗，连接在信号传输导体与基准电位(VT)之间或者导体之间时，能够认识采用上述类型的连接装置获得的有益性也是一个技术问题。

此外，一个技术问题是能够认识采用门阵列和从门阵列的基极条至终接电路的边缘有关的宏电路获得的有益性。

再一个技术问题是能够认识到将两个导体中的第二导体设为呈基准电压的导体，例如连接至地电位的导体获得的有益性。

还必须考虑的另一个技术问题是，从涂敷有金属层的基极条上形成一个电路，此电路可作为具有电阻特性的接收机有关的终接阻抗连接在信号接收单元内，它可用于“单边”信号传输，并可在信号接收单元中形成有源并联终接阻抗，以适于“差分”信号传输。

还应考虑的一个技术问题是能够认识通过特定的连接设备使控制信号受到控制的重要性。

此外，应考虑的一个技术问题是能够建立这样的条件，即，连接设备可以受控制而产生数字信号，用于形成一系列电阻值和/或一模拟信号，以便在可能的电阻范围内选择任意的电阻值。

还应考虑的一个技术问题是能够认识以下技术措施的重要性：使连接设备为多个模拟传输门，每一个可控制为工作或非工作状态。

还有一个技术问题是要能够认识以下技术措施的重要性：模拟传输门应能通过一个信号倒相电路导通或关断。

再一个技术问题是能够认识以下技术措施的重要性和必要性：模拟传输门应协调一组晶体管例如NMOS晶体管的控制连线。

另一个技术问题是要能够认识，通过相应的模拟传输门给控制电压赋予数字电压值或模拟电压值而获得的有益性和有效电阻值。

此外，一个技术问题是要能够认识以下技术措施的重要性：对于数字电压值选择一些组晶体管例如NMOS晶体管，对于模拟电压值选择其它组晶体管，以便形成要选取的阻抗或电阻值。

另一个技术问题是要能够认识以下技术措施的重要性：控制连线应被赋予与所选择的终接基准相应的电压值，并且由特定构造的调整电路调整。

另外，一个技术问题是要能够建立这样的条件，即，所选择的晶体管和/或晶体管连接可以提供大的具有电阻特性的范围，并由此提供大的调整范围。

因此一个技术问题是要能够建立这样的条件，即，漏极和源极之间的电压可选择为高达1.5V或稍低。

此外应考虑的一个技术问题是建立这样的条件，即，所选择的各种电阻值与根据数字顺序按一致的方式加权的电阻变化的联系可以借助于一组或多组所选择的晶体管的连接实现。

进一步的技术问题是要能够实现这样的可能性，即，可以选择模拟控制电压，以便连续地控制电阻变化至所选择的值。

技术解决方案

为了满足上述的一种或多种需要，本发明提供了一种连接装置，该装置包括多个晶体管，这些晶体管可以由用作控制信号的控制电压开启和关断，所述控制信号连接至晶体管的控制端子。按这种方式，在两个导体之间形成了一个电路，此电路呈现电阻特性和一定的电阻值，并适于用作终接阻抗，此终接阻抗具有电阻特性并且最好与信号接收机和/或信号发射机相关，以便在每一种情况下都可由模拟控制电压调整。

根据本发明的一个方面，采用这种连接装置，所使用的控制电压形式的模拟控制信号可连接至多个可能的控制连线中的一个或多个。每一控制连线连接至一组晶体管的控制端子，晶体管的其它端子连接至导体，并且控制电压的选择使得晶体管的工作点处于或至少靠近晶体管呈现电阻特性的范围。

在本发明的一个实施例中，控制端子为栅极，其它端子为CMOS晶体管的漏极和源极。

控制电压在晶体管的有源区中通常选择为高电平，而漏极和源极之间的电压在晶体管的有源区中选择为低电平。

第一控制连线与第一组晶体管配合，第二控制连线与第二组晶体管配合，其它依次类推。

第一组中晶体管的数量选择为不同于另一组中晶体管的数量。

在可能的组中晶体管(例如NMOS晶体管)的数量和规格在各组中的选择可使得一个或多个选择的组的连接将能提供各种电阻值，最好具有根据数字顺序(digital series)按一致的方法加权的电阻变化，它与模拟控制电压结合将能允许从连续的电阻变化中选择电阻值。

导体之一可以构成信号传输导体，用于传输数字信息传递电压脉冲，另一导体可以形成表现为电压基准，例如地电压基准的导体。

此电路可以作为适于“单边”信号传输的信号接收单元的终接阻抗连接，此阻抗具有电阻性或基本为电阻性的特性，或者作为适于“差分”信号传输的信号接收单元的终接阻抗。

在一个或多个控制连线上的控制信号可以通过预连至此电路的连接设备控制。

这种连接设备可以优选为多个模拟传输门，模拟传输门最好可以由一个控制电路开启和关断，例如信号倒相电路。

一个模拟传输门协调一组晶体管的相应控制连线。

可以将多个选择的模拟传输门的控制电压设为数字电压值或模拟电压值。

控制连线可以从一个调整电路提供一模拟电压值，此调整电路用于产生相应于终接基准的调整控制电压。

晶体管的规格是以呈现大的电阻特性范围的方式来选择的，以便漏极和源极间的电压达到或低于1.5V。

本发明的优点

根据本发明的连接装置和呈现电阻特性并具有一定的电阻值的电路主要具备这样的优点：可以根据最好为控制电压形式的模拟控制信号选择电路的瞬时电阻值，作为信号接收和/或信号发送电路的匹配阻抗。

还已发现，这种类型的电路可以有益地作为信号接收电路的具有电阻特性的终接阻抗连接，此电路可以集成在一个门阵列内，并且此电路可以通过基极条上设置的金属层的构造以及形成边缘宏表面而制成。

控制信号及其至一个或多个控制连线的连接是通过连接设备实现的，此连接设备包括多个模拟传输门，模拟传输门也是通过基极条上的金属层的构造形成的。

根据本发明的连接装置的主要特征在权利要求1的特征部分作了描述。

附图的简单说明

下面结合附图详细地描述连接装置的一个示范性实施例，该连接装置带有一个呈现电阻特性并具有一定的电阻值的电路，用于在信号接收电路中传输信息传递信号，附图中：

图1是一个平面图，它示出一个门阵列，本发明的连接装置可以在此门阵列上方便地形成；

图2是图1所示的门阵列的剖视图，它示出这种门阵列的主要构造，此门阵列带有基极条和涂敷的金属层；

图3为用于产生控制电压的电路的主要布线图；

图4为多个可能的信号接收电路之一的简化布线图，其中终接负载或匹配阻抗是根据本发明调整的；

图5为一个呈现电阻特性的电路的详细布线图，此电路可以代替图4中所示的固定终接负载或匹配阻抗；

图6示出连接设备的一个示范性实施例，此设备用于传输一个或多个模拟和数字控制信号；

图7示出NMOS晶体管的特性曲线；

图8为通过图5和6所示的晶体管连接结构获得的不同电阻值时的电压/时间关系图。

优选实施例的说明

参照图1，其中示出一个门阵列1或者一个集成电路的平面图。这个电路包括一个基极条20，基极条20上涂敷有金属层，以便在基极条内形成NMOS和PMOS晶体管之间需要的连接导体、电阻等。基极条20的形成使得在制造过程中，在中央位置形成一个门海(gate sea)10。

其它功能单元11、12、13、14，诸如存储单元、计算电路、处理器和类似单元也可设置在门海10内或其周围，但这里不对这些部分作进一步说明，因为它们不是本发明的主要部分。

根据图1中所示的此实施例，门阵列1设有多个边缘连接面或点(焊点)，其中位于左上边缘的一个焊点(bond-pad)由数字15表示。

焊点15是边缘电路16的一部分。

电路16是一个控制电压产生电路，它由NMOS晶体管和/或类似器件组成，如图3所示。

电路16仅具有一个用于外部连接的连接面，即焊点15，以便连接至选择的基准电阻器。基准电阻器的一个连接端连至焊点15，另一个连接端连至外部地电位电路或类似电路(未示出)。

紧靠电路16设有一个或多个I/O(输入/输出)电路，其中第一个I/O电路由数字17表示。

每一I/O电路17可具有一个或两个焊点17a、17b，它们用于连接外部导体(L1，L2)，以便连接信号接收电路和信号发送电路。

I/O电路17具有两个外焊点17a、17b，用于与导体(L1，L2)配合，以便发送信息传递信号和“差分”信号。

每一I/O电路17可设有用于输入信息传递信号所需的焊点(17a，17b)和用于输出信息传递信号所需的焊点。

这里将不对这些焊点进行详细说明，因为这些焊点的数量和位置以及其布局不是本发明的一个必要组成部分。

本发明的基础在于，输入电路，即信号接收电路设有多个可选择的电阻值作为终接(负载)阻抗。

属于电路17和输入电路的边缘表面区域在此需要相邻表面区域18的的接入，从而在此可以形成终接阻抗(根据图5)和电路60，这将在后面进行详细说明。

图2示出包括基极条20的门阵列1的剖视图，其中以公知的方式形成有“标准的”或用户设计的门阵列中需要的多个NMOS晶体管、PMOS晶体管和其它元件。

在基极条20的顶部，设有第一金属层21和第一绝缘层22、第二金属层23和第二绝缘层24以及第三金属层25。

金属层21主要用于在基极条20中采用的PMOS和/或NMOS晶体管之间形成所需的连接导体，以便在这些晶体管之间建立预定的连接。

绝缘层22用于将这些导体与第二金属层23分离开，金属层23主要用于向金属层21的选择点供电。

NMOS和PMOS晶体管以及由电路16采用的所需连接导体(要设置在所采用的差分运算放大器的其它组件之间)因此由门阵列1的基极条20供电，而机械和电连接主要通过金属层21并且还通过金属层23实现。

现在将在此背景技术的基础上描绘本发明。

根据图3，所示的电路16既用于提供由连接在焊点16与地电位之间的外部基准电阻器35和内部可调电阻器37并联连接构成的电路的电阻值作为基准电阻值，又用于提供可调控制电压或变化不大的控制电压，以控制属于I/O电路17的信号接收单元中的信号接收电路40的输入阻抗或输入电阻的瞬时电阻值。

控制电压可以如此调整，以使输入阻抗的电阻分量具有适合与信号匹配的值。因此，在短的时间周期内，控制电压可被以为不变的，而在较长的时间周期内，控制电压可被以为变化的，以便能补偿慢的变化因素，例如温度变化。

此电路的功能的根本点在于，控制电压的小的变化不明显地影响匹配的电路的电阻值的变化，这就呈现了电阻性特性并且属于信号接收电路所有。

根据图3，用于在导体30上产生控制电压的电路31包括一个差分运算放大器32，此运算放大器32具有两个输入端子32a、32b和一个输出端子32c。

电路31还包括两个用作电流发生器的电流电路33、34(它们可以是电阻器)，其中这两个电路中的一个电路33通过电阻器35导通电流，并且此电路最好外连至地电位36，以作为基准。

在电阻器35上形成的电压“U1”连接至运算放大器32的两个输入端子中的一个输入端子32a。

两个电流电路中的另一电路34通过NMOS晶体管37导通电流至地电位，此NMOS晶体管的漏极和源极上形成的电压“U2”连接至另一输入端子32b。

在运算放大器32的输出端子32c上形成控制电压，并通过导体37a连接至NMOS晶体管37的栅极37g。

图4用于显示属于I/O电路17的信号接收单元40，此单元具有信号接收电路(未示出)，导体L1、L2可连接至此信号接收电路，各导体具有一个焊点17a、17b。在导体上形成代表数字信息传递信号的电压变化，导体均连接至终接负载41，负载41在此是以NMOS晶体管42、43的形式示出的。

应当指出的是，在图4所示的实施例中，所接收的信息传递电压脉冲或电压变化可以是很低的频率，并且呈现高质量的接收和信号处理特性。

频率增加至千赫兹(kHz)范围对所要求的接收和信号处理特性不会产生任何问题。

但是，采用根据本发明的电路，在实际应用时在导体L1、L2上形成的电压脉冲具有从兆赫兹(MHz)至千兆赫兹(GHz)的频率范围，因为本发明是按照“差分”或“单边”信号传输系统应用的。

如果采用“单边”信号传输系统，导体之一例如L2连接至基准电压或者简单地断开，并且NMOS晶体管43可以省去。

图4示出不仅将控制电压30'连接至I/O电路17的终接负载41而且连接至相邻I/O电路的终接负载41a以及其它负载的可能性，图中未示出其它负载。

这些并联的终接负载因此可以属于所示的门阵列1的其余I/O电路。

在导体30上产生的经调整的控制电压也形成于导体30'上，NMOS晶体管37与基准电阻35并联的经调整的电阻值对应于由控制电压30控制的NMOS晶体管42、43的电阻值。

NMOS晶体管42、43的电阻值因此可视为是与电路16内经调整的电阻值相同。

如果采用所产生的控制电压和所选择的基准电阻器35的电阻值的NMOS晶体管42、43的电阻值，不能与传输介质(导体L1、L2)匹配，通过改变基准电阻器35的电阻值达到这种匹配是可能的。

地电位或零电位或所选择的电路31的终接电压36(VT)与电路41的相应电位是相同的。

于是，在图3中，根据本发明的连接装置可以替代所示的晶体管37，或者，如以下举例说明和在图4中示出的那样，替代所示的晶体管42和/或晶体管43。本发明的连接装置还可以利用图4中所示的电阻器“R1”。

根据图5的连接装置包括多个布置于“N”排中的NMOS晶体管，其中每一晶体管的栅极指向左，而这些晶体管的漏极和源极指向右。

根据图5中所示的布局图形，晶体管的漏极和源极连接至呈现基准电压(VT)(即地电位)的导体“0”，信号导体“L1”或信号导体“L2”。

基准电压(VT)或终接电压可以(如图中所示)为零电位和/或地电位，但也可以是另外的负或正电位。

为简化以下的说明，假设基准电位为零电位。

图5中的NMOS晶体管由符号NT50-NT74表示，这些符号靠近每一相应晶体管的栅极标注。

为使该连接装置工作，本发明采用至少一个模拟控制信号，此信号连接至一个或多个控制连线51、52、53、54。

每一控制连线连接至一组NMOS晶体管的栅极，晶体管的漏极和源极则分别连接至导体L1、L2和“0”。呈控制电压形式的控制信号和所采用的晶体管的其余参数被选择为处于晶体管的漏-源区的电阻范围内或者至少接近此范围。

图5示出，第一控制连线51与第一组晶体管互连，其中组NT54、NT55连接于基准电压导体“0”和导体L1之间，组NT51、NT58连接于导体“0”和导体L2之间。

第二控制连线52与第二组晶体管NT50、NT52互连。

第三控制连线53与第三组晶体管互连，这是晶体管NT56、NT57；NT60、NT61；NT64、NT65；和NT68、NT69的串联连接，其中成对布置的晶体管NT64、NT65和NT60、NT61(以及NT53)是不工作的，因为漏极和源极连接至导体“0”。

图5中所示的第五控制连线54与第四组晶体管NT62、NT63、NT66、NT67；和NT70、NT71、NT72、NT73互连。

晶体管NT74是按不连接的方式示出的。

第一组例如与连线51相关的组内的晶体管的数量，不同于第二组例如与连线52相关的组内的晶体管的数量。这同样适用于与连线53和54相关的晶体管。

图5所示的实施例表明，NMOS晶体管的数量可以在1/2和4晶体管之间选择。

1/2晶体管是指两个晶体管的串联连接，2、3或4晶体管是指两个、三个或四个晶体管的并联连接。

显然，根据所选择的连线51、52、53、54的电压值，所采用的成组晶体管的数量和配置提供了特定的电阻值。

导体构成信号传输导体，数字信息以电压脉冲的形式在导体中传输。

为了给信号接收电路创造能够以高速率测评电压脉冲的条件，例如以高于200Mb/s的速率，需要很好地匹配的阻抗，这取决于所谓的终接电阻器的的参数变化。

根据本发明和图5及图6的电路可以很好地作为信号接收单元的终接阻抗连接。

电路50可采用“单边”信号传输，即导体之一(L1或L2)连接至固定的基准电压或者简单地断开，或者根据图5所示的布线方式采用“差分”信号传输。

作为电压值呈现在连线51、52、53、54上的所需控制信号采用图6中所示的连接设备60调整。

连接设备60包括多个模拟传输门61、62、63、64，每一个模拟传输门由一个NMOS晶体管和一个PMOS晶体管相互并联组成。

这些模拟传输门61-64中的每一个可以由信号倒相电路65开启或关断，信号倒相电路65包括相互串联的一个NMOS晶体管和和一个PMOS晶体管。

连到倒相电路65的导体66上的高电平信号，会使全部模拟传输门61-64关断；而导体66上的低电平信号，连到模拟传输门61-64。

在传输门关断时，信号连线51-54的电位通过晶体管61a、62a、63a、64a连接至“0”导体的电位。

模拟传输门61与和第一组晶体管相关的第一控制连线51配合；第二模拟传输门62与和第二组晶体管相关的第二控制连线52配合；其它依次类推。

属于模拟传输门61并呈现于导体67上的控制电压可被赋予数字化的电压值，这将使晶体管NT54、NT55；NT51、NT58呈现预定的电阻值。

如果属于模拟传输门61的控制电压被赋予模拟电压值，晶体管NT54、NT55；NT51、NT58将呈现与导体67上的电压值相应的电阻值。

这些条件也适用于模拟传输门62和导体68、模拟传输门63和导体69、以及模拟传输门64和导体70。

此示范性实施例表明，导体30’上形成的电压值相应于所选择的由图3中的电路16产生的终接基准电压。

显然，根据设置要求和所提供的可能性，数字或模拟控制电压可连接至任一传输门。

因此，导体30’上的电压变化可以连接至导体67-70中的一个或多个。

根据所采用的电源电压或其它参数，可以有益地将导体30’上的电压变化连接至导体67-70中的一个或多个导体，以便由此形成可按照现有条件调整的终接电阻，所述条件例如温度、工作参数、电源电压等。

电路50需要其自己的宏区域，并且最好紧靠信号接收电路的宏区域或者电路16的宏区域。

晶体管的数量或门宽度可以这样选择，即，使控制电压可以尽可能地高，但仍处于电源电压和放大器的输出电压范围内。

如果电压VDS如此之高，以至于晶体管的漏-源区不再呈现电阻性特性，那么晶体管将作为电流发生器工作。

图8示出在由图5的晶体管连接方式提供的各种电阻值条件下的电压/时间关系示意图。

在时间间隔A-P中采用了以下电阻值。

4x 2x x x/2 “R”

(54) (51) (52) (53) [ohm]

A 0 0 0 0 0.0

B 0 0 0 1 0.5

C 0 0 1 0 1.0

D 0 0 1 1 1.5

E 0 1 0 0 2.0

F 0 1 0 1 2.5

G 0 1 1 0 3.0

H 0 1 1 1 3.5

I 1 0 0 0 4.0

J 1 0 0 1 4.5

K 1 0 1 0 5.0

L 1 0 1 1 5.5

M 1 1 0 0 6.0

N 1 1 0 1 6.5

O 1 1 1 0 7.0

P 1 1 1 1 7.5

这个数字连接序列(其中数字值“1”表示多种可能值之一)显示出如何在多组之间对在可能的组中的晶体管的数量和规格(dimensioning)进行选择，以使给定组的上述序列连接能够提供0.5ohm级差的一系列电阻值。

这是采用按一致的方式加权的电阻变化根据数字序列实现的。

通过选择模拟控制电压并将其加至连线51-54中的一根或多根连线上，从连续的电阻值变化选择电阻值是可能的。

如果需要的电压是0.25V，这可通过选择时间间隔E或F的电阻值实现，或者，通过选择在这两者之间经调整的电阻值实现。

显然，根据本发明的装置可以适合于用作终接阻抗，此终接阻抗与信号发送单元或者任何其它要求阻抗匹配的器件以及信号接收单元相关，尽管本说明书中的示范性实施例仅对与信号接收单元相关的装置作了描述。

将能理解的是，本发明并不局限于上面描绘的示范性实施例，在本发明的权利要求的范围内可以作出多种改变。

Claims

1.一种连接装置(50)，包括多个晶体管，这些晶体管形成一个电路，所述连接装置呈现电阻特性并具有一定电阻值，而且连接在两导体之间，其中所述晶体管可以响应于控制电压而开启和关断，此控制电压作为控制信号连接至多个控制端子，在多个晶体管的每一个上有一个端子，该装置的特征在于，所述电路可以由模拟控制电压(67)调整，所述控制电压(67)可以(通过61)连接至多个可能的控制连线(51)中的一个或多个，每一控制连线(51)连接至一组晶体管(NT54，NT55)的控制端子，而所述晶体管的其它端子连接至所述导体，并且所述控制电压是这样选择的，即，多个晶体管中的每一晶体管的工作点处于或至少靠近所述每一晶体管呈现电阻特性的范围。

2.根据权利要求1的连接装置，其特征在于，所述每一晶体管为具有漏极、源极和栅极的CMOS晶体管，所述每一晶体管的控制端子由所述栅极构成。

3.根据权利要求1或2的连接装置，其特征在于，控制电压(V_GS)在每一所述晶体管的有源区中选择为高电平。

4.根据权利要求2的连接装置，其特征在于，在漏极和源极之间形成的电压(V_GS)在每一所述晶体管的有源区中选择为低电平。

5.根据权利要求1的连接装置，其特征在于，第一控制连线与第一组晶体管配合，第二控制连线与第二组晶体管配合，其它依次类推。

6.根据权利要求1或5的连接装置，其特征在于，第一组晶体管的数量不同于其它组晶体管的数量。

7.根据权利要求1或2的连接装置，其特征在于，在可能的组内NMOS晶体管的数量是如此选择的，即，可以形成一系列电阻值变化。

8.根据权利要求1的连接装置，其特征在于，所述导体之一传输数字信息传递电压脉冲。

9.根据权利要求1的连接装置，其特征在于，所述的另一导体呈现基准电压。

10.根据权利要求1或8的连接装置，其特征在于，该连接装置是作为信号接收单元和/或信号发送单元的终接阻抗连接的。

11.根据权利要求1的连接装置，其特征在于，在一个或多个控制连线上呈现的所述控制信号是通过预连接至所述电路的连接设备控制的。

12.根据权利要求11的连接装置，其特征在于，所述连接设备包括多个模拟传输门。

13.根据权利要求12的连接装置，其特征在于，所述模拟传输门是由一个控制电路开启和关断的。

14.根据权利要求13的连接装置，其特征在于，所述控制电路包括一个信号倒相电路。

15.根据权利要求1或12的连接装置，其特征在于，一个模拟传输门连接至相应控制线路。

16.根据权利要求1或15的连接装置，其特征在于，多个选择的模拟传输门的控制电压可以具有数字化的电压值。

17.根据权利要求1或15的连接装置，其特征在于，多个选择的模拟传输门的控制电压可以具有模拟电压值。

18.根据权利要求1或15的连接装置，其特征在于，每一所述控制连线由一个调整电路供给电压值，此调整电路产生与选择的端接基准相应的经调整的控制电压。

19.根据权利要求1的连接装置，其特征在于，所述的每一晶体管的规格是如此选择的，即，所述每一晶体管呈现大的电阻特性范围。

20.根据权利要求1、7或19的连接装置，其特征在于，所述每一晶体管的漏极和源极之间的电压(V_DS)选择为低于1.5V。