KR100343345B1 - 종단회로의커플링장치 - Google Patents

종단회로의커플링장치 Download PDF

Info

Publication number
KR100343345B1
KR100343345B1 KR1019970703478A KR19970703478A KR100343345B1 KR 100343345 B1 KR100343345 B1 KR 100343345B1 KR 1019970703478 A KR1019970703478 A KR 1019970703478A KR 19970703478 A KR19970703478 A KR 19970703478A KR 100343345 B1 KR100343345 B1 KR 100343345B1
Authority
KR
South Korea
Prior art keywords
voltage
circuit
voltage value
transistor
switching
Prior art date
Application number
KR1019970703478A
Other languages
English (en)
Inventor
올로프 요아킴 헤드버그 마츠
Original Assignee
텔레폰아크티에볼라게트 엘엠 에릭슨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텔레폰아크티에볼라게트 엘엠 에릭슨 filed Critical 텔레폰아크티에볼라게트 엘엠 에릭슨
Application granted granted Critical
Publication of KR100343345B1 publication Critical patent/KR100343345B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/062Setting decision thresholds using feedforward techniques only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • H03H11/28Impedance matching networks
    • H03H11/30Automatic matching of source impedance to load impedance
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0298Arrangement for terminating transmission lines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0272Arrangements for coupling to multiple lines, e.g. for differential transmission
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0278Arrangements for impedance matching
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0292Arrangements specific to the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Networks Using Active Elements (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Amplifiers (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 전압 펄스 형태의 정보 운반 신호가 전송될 수 있는 두 개이상의 도체 또는 선(2, 3)형태의 신호 전송 매체 및 상기 도체 또는 도체들에 접속된 임피던스 정합 회로(4a)에 접속된 종단 회로 또는 네트워크(4)를 구비한다. 이 회로는 평균 전압 값을 발생하는 평균 전압 값 형성 유닛, 적응되는 기준 전압 값을 발생하는 제어 유닛 및 임피던스 정합 회로에 포함되는 임피던스 정합 트랜지스터를 구비하며, 상기 전압 값 및 상기 기준 전압 값은 함께 가산되어 임피던스 정합 트랜지스터의 게이트 접속부에 인가되는 합성 제어 전압을 형성한다.

Description

종단 회로의 커플링 장치{COUPLING ARRANGEMENT IN A TERMINATING CIRCUIT}
상기 응용을 위한 종단-회로 관계된 커플링 장치의 여러 상이한 설계가 여러 가지 회로 해석에 따라서 종래 기술에 공지되어 있다.
따라서, 할당된 저항 값이 도체 및 접지 전위 또는 어떤 다른 기준간에서 사용되는 도체 또는 전송 매체에 할당된 임피던스 값, 통상적으로 50ohm에 대응하는 저항 소자(저항)를 접속하는 것이 공지되어 있다.
본 발명이 관계되는 응용과 관계하여, NMOS 트랜지스터 및 PMOS 트랜지스터가 게이트 전압으로 제어될 수 있는 것이 공지되어 있는데, 이 게이트 전압 값은 트랜지스터의 드레인-소오스 경로가 현저한 저항 특성, 즉 본 발명의 종단-회로 관계된 커플링 장치에 의해 사용되는 특성을 나타내도록 한다.
사용되는 집적 회로용 I/O 회로 내에 구성되는 신호 전송 및/또는 신호 수신 유닛에 대한 필요한 회로 해석을 위하여 제공되는 NMOS 트랜지스터 및 PMOS 트랜지스터를 사용하는 것이 공지되어 있다.
비트 율이 GHz 범위에 도달할 수 있는 신호 구조를 갖는 정보 운반 신호 펄스를 신호 전송 유닛 및/또는 신호 수신 유닛이 전송하여 수신하는데 사용될 수 있도록 사용되는 신호 전송 유닛 및/또는 신호 수신 유닛을 위한 회로 해석을 선택하는 것이 공지되어 있다.
사용된 회로 커플링 또는 스위치가 NMOS 트랜지스터 및/또는 PMOS 트랜지스터 및 기본 칩 및/또는 이상적인 구성요소로 형성된 구성요소로 이루어질 때, 이들 회로 커플링의 특성은 순시 시스템 전압 레벨에 크게 의존하고 이들 특성은 전압 레벨의 변화에 의해 크게 영향을 받는다는 것이 공지되어 있다.
또한, 이들 회로 커플링의 특성은 온도에 의존한다.
본 발명은 종단 회로에 관한 것이며, 특히, 이에 국한되는 것은 아니지만, 본 발명은 해당 응용에 따라 제어되어 선택되는 임피던스 정합을 성취하기 위한 종단-회로 관계된 커플링 장치(terminating-circuit related coupling arrangement) 에 관한 것이다.
물리적 도체 또는 선과 같은 신호 전송 매체를 통해 정보 운반 신호를 전송 하는 시스템은 예를 들어 송신기-관계 및/또는 수신기-관계 임피던스 정합을 필요로 하는데, 이 임피던스 정합은 신호 전송 매체의 임피던스에 적응되는 하나 이상의 저항-종속 임피던스 값을 갖는 것이 바람직하다.
본 발명이 송신기-관계 및/또는 수신기-관계 임피던스 정합 종단-회로 관계된 커플링 장치에 주로 응용된다 할지라도, 신호 수신 및 신호 처리 유닛의 상류에 커플링 장치를 결합하는데 가장 빈번하게 사용된다.
결국, 설명을 간단화 하기 위하여 본 발명의 후자의 응용만을 포함하여 서술되고 당업자는 특히 이하에 개시되는 기술을 토대로 신호 전송 유닛에서 본 발명의 커플링 장치를 구현하는데 필요로 되는 조건 및 선결조건을 충분히 인지할 수 있을 것이다.
따라서, 본 발명은 신호 전송 매체와 관계되어 수신기 및 신호 처리 유닛의상류에 결합될 수 있는 종단-회로 관계된 커플링 장치를 제공하는 것이며, 상기 유넷은 "싱글-엔디드" 시그널링(single-ended signalling)의 경우에 단일 전송 매체 도체 및 기준 전위에 접속되고 "차동" 시그널링의 경우에 두 개의 전송 매체 컨덕터에 접속된다.
당업자는 싱글-엔디드 시그널링 및 차동 시그널링 간의 차이가, 전자의 경우에, 정보 운반 신호가 하나의 도체상에서 전압 펄스에서 발생하고, 후자의 경우에, 역방향의 두 개의 도체간에서 전압 펄스로서 발생하여, 고전압 펄스가 하나의 도체상에서 발생할 때, 저전압 펄스가 다른 도체상에서 발생하도록 하며 또한 이의 역도 마찬가지로 되도록 한다는 것을 인지할 수 있을 것이다.
본 발명은 신호 전송 시스템, 특히 디지털 정보-관계된 신호 구조를 전송하기 위한 시스템에 내장되도록 고안되어 왔다. 이와 같은 시스템에서, 신호 전송 매체의 임피던스 값에 대한 현저한 저항 특성을 나타내는 송신기 임피던스 및/또는 수신기 임피던스를 비정합하여 신호 전송 특성을 향상시키거나 그렇치 않으면 전송 매체의 끝에서 발생하는 신호 반사를 감소시키는 것이 바람직하다.
본 발명에 따라서 신호 수신 및 신호 처리 유닛에 적응되는 종단-회로 관계된 커플링 장치는 차동 시그널링 시스템에 적용하는데 적합한데, 이 차동 시그널링 시스템에서, 도체상에서 대향하여 지향되는 전압 값이 두 개의 선택된 신호 전압 레벨 즉, 저전압 레벨 및 고전압 레벨 사이에서 교호한다.
본 발명의 커플링 장치는 또한 집적회로에 포함되도록 될 수 있고, I/O매크로(집적회로용 입, 출력회로)와 같은 회로 매크로(circuit macro)를 형성하기 위하여 선택된 베이스 매트릭스(베이스 바)에 도포된 금속 층을 사용하기 위하여 선택된 도체 패턴을 통해서 선택된 회로 해석을 형성할 수 있다.
특히 PMOS 트랜지스터 및 NMOS 트랜지스터를 포함하는 커플링 장치에 속하는 입력과 출력을 지닌 중심 지향 게이트 오션(centrally orientated gate ocean)을 갖는 표준화된 기본 칩을 사용함으로써 구현될 수 있도록 본 발명의 커플링 장치를 구성하는 것이 바람직하다.
이와같은 기본 칩이 선택된 수의 금속 층을 구비하여 이 층을 통해서 필요로 되는 필요한 커플링 장치가 형성되는 경우, 기능적으로 완전한 I/O 회로 등의 에지-지향된 회로를 갖는 게이트 매트릭스가 구성된다.
또한, 직접적으로 또는 캡슐 매체를 통해서 게이트 매트릭스의 구성요소 또는 저항기, 도체와 같은 외부 구성요소에 접속, 예를 들어 본딩하기 위한 에지 지향 결합 패드가 제공된다.
통상적으로, 입력 회로(I-회로)에는 하나의 본딩 또는 접속 아일랜드 (island)가 할당되어 있고, 출력 회로(O-회로)에는 하나의 본딩 또는 접속 아일랜드가 할당된다. 하나의 본딩 아일랜드가 싱글-엔디드 시그널링에 충분할 지라도, 두 개의 본딩 아일랜드가 차동 시그널링의 경우에 각각의 회로에 필요로 된다.
도 1은 본 발명을 따른 신호-수신 및 신호-처리 유닛의 상류에 접속된 종단-회로 관계된 커플링 장치의 주요 구성 및 두 개의 전압 값의 가산, 즉 기준 신호를 나타내는 전압 값 및 신호 구조에 의해 발생된 평균값에 의해 형성된 전압 값을 도시한 개요도.
도 2는 평균값 형성 유닛 및 종단 회로가 집적화된 차이를 갖을 지라도 SC 기술에 의해 도 1을 따른 회로 장치를 형성하는 제2 실시예의 회로도.
도 3은 평균값 형성 유닛 및 종단 회로에 관한 도 1 및 도 2를 따른 회로 장치의 제3 실시예의 회로도.
도 4는 공급 전압이 변화할 때, 특히 일정하게 유지되는 전압 값(기준 전압) 및 온도 보상 제어 전압 값을 발생하도록 기능하는 제어 유닛의 실시 예를 원리적으로 도시한 도면.
도 5는 도 3에 따른 본 발명의 실시예의 커플링 회로 형성부를 보다 상세하게 도시한 도면.
도 6은 도1의 실시예와 유사하지만 특히 가능한 보디 이펙트를 보상하기 위해 신호 구조에 의해 형성된 평균 전압 값을 아날로그 증폭하는 종단-회로 관계된 커플링 장치의 주요 구성을 개요적으로 도시한 도면.
도 7은 보디 이펙트 및 기생 커패시턴스를 보상하기 위해 상승된 제어 전압을 갖는 제4 회로 장치를 제공하도록 도 2 또는 도 3의 실시예에 부가되는 회로 장치의 부분을 도시한 도면.
도 8은 도 3 및 도 7에 도시된 스위칭 회로에 제공되는 전기 접촉 장치의 순차적인 활성화를 도시한 타이밍도.
도 9는 플로우팅 및 비활성화된 종단을 지닌 싱글-엔디드 시그널링을 도시한 도면.
도 10은 고정 전압에 대한 고정된 종단을 지닌 싱글-엔디드 시그널링을 도시한 도면.
도 11은 플로우팅 종단을 지닌 차동 시그널링을 도시한 도면.
도 12는 비활성화된 플로우팅 종단을 지닌 차동 시그널링을 도시한 도면.
도 13은 고정 전압을 발생시키는 회로에 대해 고정 종단을 지닌 차동 시그널링을 도시한 도면.
도 14는 NMOS-트랜지스터 특성에 관한 그래프.
도 15는 공지된 조건에 따라서 전압 변화 및 일정한 게이트 전압에 대한 임피던스 변화의 함수를 도시한 도면.
도 16은 도 1의 실시예를 도시한 실선 곡선과 도 6의 실시예의 점선 곡선으로 본 발명을 따른 대응하는 함수를 도시한 도면.
도 17은 활성 신호에 의해 활성화될 수 있는 두 개의 종단 회로의 사용을 도시한 도면.
기술적인 문제점
상술된 바와 같은 기술적인 문제점을 고려할 때, 한가지 기술적인 문제점은 게이트 매트릭스로 형성되어 이용가능한 트랜지스터를 사용하고 시스템 전압 변화, 온도 변화 등에 의해 영향을 받는 커플링과 같은 잔여 회로 커플링의 변경된 특성과 반드시 무관하게 전송 매체의 임피던스 값과 양호하게 정합하는 종단-회로 관계된 커플링 장치를 제공하는 것이다.
이 종류의 종단-회로 관계된 커플링 장치의 경우의 또 다른 기술적인 문제점 중 하나는 실질적으로 유효한 변경된 특성의 영향에 대한 동적 및 정적 보상 모두를 제공하는 것이다.
집적 회로 내에서 이와 같은 커플링 장치 및 이와 같은 응용과 관계되는 또다른 기술적인 문제점 중 하나는 특성이 변경될 때 선택된 공칭 값에 대해 자동 보상하는 능동 및 플로우팅 종단 회로(floating terminating circuit)를 제공하는 것이다.
또다른 기술적인 문제점 중 하나는 커플링 장치에 사용되는 트랜지스터의 게이트 접속부에 대한 전압 정합을 통해서 자동 보상을 얻고 트랜지스터의 동작점을 동적 및 정적 둘 다로 변화시키는데 필요한 조건을 실현하는 것이다.
또 다른 기술적인 문제점 중 하나는 필요한 정보 전송을 위하여 펄스의 신호 구조에 의해 형성된 기준 전압 및 평균 전압 값으로 필요한 전압 정합을 액세스하는 것을 실현하는 것이다.
또 다른 기술적인 문제점 중 하나는 가산될 때 공칭 값과 임피던스 값을 정합시키고 종단 부하로서 기능하는 트랜지스터 게이트-접속부에 전달되어야 할 전압레벨에 손쉽게 액세스시키는 방법을 실현하는 것이다.
이외의 기술적인 문제점은 표준화된 게이트 매트릭스를 토대로 간단한 커플링 기술 수단을 사용하여 이 종류의 종단-회로 관계된 커플링 장치를 형성하는데 필요한 조건을 제공하는 것이다.
또 다른 기술적인 문제점은 제어 전압으로서 기능하고 회로의 외부에서 발생된 가변 기준 전압을 종단 부하로서 작용하는 트랜지스터의 게이트 전압으로서 가변 기준 전압을 사용하도록 하는 것인데, 이 기준 전압의 값은 현재의 온도에 의존하고 정적 공급 전압의 값의 변화에 의존하고 이 공급 전압의 순간적인 저속 변화등에 무관하고, 회로의 외부에서 발생된 평균 전압 간에 부가되는 기준 전압이 종단 회로에 포함된 트랜지스터(트랜지스터들)의 게이트 접속부에 대해 작용하도록 하여, 종단 임피던스의 저항-종속 값을 회로-관계된 공칭 값으로 제어되고 적응되도록 한다.
또 다른 기술적인 문제점중 하나는 넓은 작동 범위를 갖는 신호-수신 회로에 접속될 수 있는 임피던스 정합 네트 또는 회로를 제공하여, 정보-운반 신호의 평균 레벨이 광범위하게 변경될 때 종단-네트워크 관계된 커플링 장치가 공칭 임피던스 값에 정합하는 임피던스를 제공하도록 하고 정보-운반 신호를 수신하도록 하는 것이다.
또다른 기술적인 문제점 중 하나는 트랜지스터-관계된 보디-이펙트(body effect)를 보상하는데 필요한 조건을 실현하는 것이다.
이와 관계하는 기술적인 문제점은 게이트 접속간에 평균 전압 및 기준 전압의 합성 전압을 전달하기 앞서, 단지 상기 평균 전압 값만을 증폭하여 상기 전압을 기준 전압에 가산함으로써 이 보상을 성취하도록 하는 것이다.
또 다른 기술적인 문제점 중 하나는 SC-기술(스위치 커패시터 기술)을 통해서 특히 평균 전압 값을 게이트 접속부에 인가하기 위하여 I/O 매크로 회로 조건에서 이용가능한 구성요소 및/또는 트랜지스터를 생성하는 것이다.
또 다른 기술적인 문제점 중 하나는 SC 기술을 통해서 평균값으로 형성된 전압이 기생 커페시턴스에 의해 야기된 전압 강하 및 "보디-이펙트"를 보상하는데 필요로 되는 전압 증가를 보상하도록 적응되는 평균값에 대해서 증폭된 소정의 값으로 되도록 하는 조건을 생성하는 것이다.
또 다른 기술적인 문제점 중 하나는 능동 종단 임피던스를 생성하며, 트랜지스터가 용량 특성을 갖는지를 관찰하고 게이트-관계된 전압 간이 종단 임피던스를 나타내고 종단 회로에 속하는 하나이상의 트랜지스터에 직접 기억되도록 이들 특성을 이용할 수 있도록 하기 위하여, 종단 임피던스에 영향을 미치는 트랜지스터에 대하여 임피던스 네트워크와 관계되는 트랜지스터의 게이트 접속부의 제어가능한 전압 값에 의해 이와 같은 보상 및 동적 정합을 성취하는 것이다.
또 다른 기술적인 문제점 중 하나는 시스템 전압의 전압 변화에 안정하거나 적어도 반드시 무관하고 온도 변화에 의해 제어될 수 있는 종단 임피던스 값을 트랜지스터 제어를 통해서 생성시키고 또한 이와 관계하여 종단 회로의 폐쇄 위치에서 저역 필터를 통해 기준 신호를 필터링 함으로써 실현될 수 있는 다른 회로와의 왜란을 효율적으로 차단하는 것이다.
또 다른 기술적인 문제점 중 하나는 사용되는 IC회로의 I/O 표면에서 트랜지스터 커플링 및/또는 구성요소 커플링을 사용하면서 SC기술로 동작될 수 있는 간단하고 견고한 구성의 종단-회로 관계된 커플링 장치를 생성하는 것이다.
또 다른 기술적인 문제점 중 하나는 적용되는 SC기술이 인입하는 데이터 스트림에 의해 직접적으로 동작되도록 하는, I/O 매크로 회로가 각각 발생된 클럭 펄스에 의해 제어될 필요가 없다는 것을 나타내는 조건을 생성하는 것이다.
또 다른 기술적인 문제점 중 하나는 이용되는 트랜지스터-포함 종단 회로의 제어된 게이트 전압을 심지어 자신의 공급 전압에 이르도록 변화시키기 위하여, 이용되는 아날로그 증폭기 커플링 및/또는 SC-기술에 적응시키는 조건 및 필요성을 실현하는 것이다.
또 다른 기술적인 문제점 중 하나는 종단 전위 및/또는 신호 평균간의 변화로 인해 종단 임피던스의 정밀도에 대해 아주 미세하게 손상된 특성을 갖는 기존의 게이트 어레이 구조에 간단한 수단으로 SC-기술을 결합시키는 조건을 실현하는 것이다.
또 다른 기술적인 문제점 중 하나는 간단한 구성일 뿐만 아니라 전력이 약화되는 상술된 종류의 종단-회로 관계된 커플링 장치를 제공하는 것이다.
또 다른 기술적인 문제점 중 하나는 신호-수신 유닛에 사용될 수 있고 넓은 동작범위를 제공하는 종단 회로를 제공하는 것인데, 이 범위에서 이용되는 능동적으로 정합가능한 트랜지스터-할당된 종단 회로는 송신기 및/또는 수신기의 구성과 무관하게 동작하도록 하고 송신기 및/또는 수신기가 NMOS 트랜지스터의 도움으로 0레벨보다 약간 아래에서 공급 전압의 1/2보다 약간 높게될 때까지의 신호 변화에 응답하도록 한다.
또 다른 기술적인 문제점은 상술된 특성의 넓은 동작 범위에서 동일한 NMOS-트랜지스터가 장착된 종단 회로가 신호 수신 회로를 위한 상이한 CM-영역을 갖는 정보-운반 시그널링 시스템을 종단 접속시키도륵 사용되는 것을 실현하는 것이다.
또 다른 기술적인 문제점 중 하나는 정확한 트랜지스터-할당된 종단-회로를 얻는데 필요로 되는 조건을 실현하는 것인데, 여기서 실제 시험은 상대적으로 넓은 작업 범위 내에서 ±5%보다 양호한 허용한계가 이들 가능성 영역내에 놓인다는 것을 나타낸다.
또 다른 기술적인 문제점 중 하나는 필요한 능동 정합을 제공하면서 고정 전압에 대해 플로우팅하며, 이 전압으로부터 비활성화하거나 이 전압에 접속되도록 이루어질 수 있는 수신기-관계된 종단 회로를 제공하는 것이다.
또 다른 기술적인 문제점 중 하나는 신호-수신 유닛이 NMOS 소자로 구성될 때, 정합 기준 전압 발생회로가 또한 NMOS 소자로 구성되고, 종단 회로가 NMOS 소자를 사용할 때, 신호-수신 유닛이 공급 전압의 1/2 보다 약간 높은 것에서부터 O-레벨보다 약간 낮은 범위의 전압 관계된 "보다 낮은 윈도우"(voltage-wise related "lower window")를 커버할 수 있도록 하는 조건을 생성하는데 필요로 되는 방법을 실현하는 것이다.
또 다른 기술적인 문제는 신호 수신 유닛이 PMOS-소자로 구성될 때, 정합 기압 발생 회로가 또한 PMOS-소자로 구성되고, 종단 회로가 PMOS-소자를 사용할 때신호 수신 유닛이 공급 전압의 1/2보다 약간 아래에서 공급 전압보다 약간 높은 범위의 전압 관계된 "상부 윈도우"를 커버할 수 있도록 하는 조건을 생성하는데 필요로 되는 방법을 실현하는 것이다.
또 다른 기술적인 문제는 특히 NMOS-소자 및 PMOS-소자로부터 구성된 종단-회로 관계된 커플링 장치가 선 또는 도체에 접속될 수 있도록 하는 조건을 생성하고 외부에서 발생된 활성 신호의 도움으로 선택된 커플링 장치를 활성화시키고 다른 커플링 장치를 비활성화시켜 동일한 종단 송신기 장착된 또는 수신기 장착된 I/O 회로가 상기 활성 신호 매체를 통해서 공급 윈도우의 선택된 부분을 선택적으로 커버하도록 하는 것이다.
또 다른 기술적인 문제는 정합된 트랜지스터-장착된 종단 회로가 선택된 제어 전압 값(제로로 됨)에 의해 완전히 또는 부분적으로 비활성화되도록, 즉 고 임피던스 상태로 스위치되도록 하는 조건을 간단한 수단의 도움으로 생성하고, 버스 및 송수신기 장치에서 종단 회로를 비활성화시키거나 디스에이블시키는 조건을 생성 하는 것이다.
또 다른 기술적인 문제점은 종단이 저 신호 레벨로 되는 것이 가장 이상적이라는 점과 관계되는 장점을 실현하는 것이다.
해결책
상술된 한가지 이상의 기술적 문제점을 해결하는 본 발명은 전압 펄스의 형태로 정보-운반 신호를 전송하는 하나이상의 선 또는 도체와 같은 전송 매체에 접속된 신호-수신 및 신호-처리 유닛의 상류에 접속되도록 적응되는 종단-회로 관계된 커플링 장치를 시작점으로서 취하는 것이다.
본 발명을 따르면, 종단 회로의 임피던스를 갖고 커플링 장치에 포함된 트랜지스터가 자신의 게이트에 제어 유닛에 의해 발생한 제어된 기준 전압 값 및 정보-운반 신호의 진압평균간을 형성하는 유닛의 매체를 통하여 합성 전압 값을 인가하는데, 이들 전압 값은 합성 전압 값을 형성하도록 함께 가산된다.
본 발명의 영역 내에서 제안된 실시예를 따르면, 상기 게이트 접속부에 인가된 전압 값은 전압 평균값 형성 유닛으로부터의 전압 값 및 제어 유닛 또는 제어 회로에 의해 발생된 기준 전압 레벨의 가산으로 이루어진다.
게이트 접속부에 인가된 전압 값은 특히 트랜지스터-관계된 보디 이펙트를 보상하기 위해 약간 상승하는 것이 바람직하다.
본 발명을 따르면, 전압 평균값 형성 유닛은 상기 전송 매체 즉, 도체에 접속된 임피던스 정합된 구성요소로 구성되어 있고, 이것은 또한 발생한 전압 펄스에 의해 형성된 평균값을 나타내도록 접속되어 있다.
본 발명의 실시예를 따르면, 형성된 평균 전압 값은 스위칭 회로에 언급되는데, 이 스위칭 회로는 제1 상태에서 커패시터 및 상기 언급된 회로에 속하는 부가적인 스위칭 회로를 경유하여 상기 전압을 게이트 접속부에 인가하고 제2 상태에서 상기 전압과 상기 게이팅 접속을 해제하고 접지전위 접속 전위 관계된 기준 레벨을 상기 회로의 커패시턴스를 경유해 상기 제어 유닛에 의해 발생된 제어 전압과 접속시킨다.
기준 전압은 또한 선택된 시스템-관계된 공급 전압 아래로 선택되도록 제안된다.
또한, 평균값을 형성하는 유닛이 상기 두 개의 도체 또는 선간에 접속된 종단 회로에서 두 개의 직렬 접속된 트랜지스터로 구성되어 있고, 이들 트랜지스터의 공통 접합점이 평균 전압 값을 형성하도록 도체에 접속된다.
직렬 접속된 트랜지스터의 두 개의 게이트 접속부가 도체간에 접속된 부가적인 트랜지스터의 게이트 접속부와 상호 접속되어 있다.
본 발명의 실시예를 따르면, 트랜지스터의 동작점의 시프트 또는 접지 전위에 대한 종단점으로의 시프트를 보상하는 것은 종단 회로에 포함된 트랜지스터의 기판 게이트 또는 게이트 접속부상에서 발생하는 전압 레벨 적응시킴으로써 성취된다.
본 발명은 제어 회로 및 부가적 회로가 추종할 수 있는 변화보다 빠른 신호의 평균 레벨 변화의 경우조차도 임피던스 정합을 행할 수 있는 정도로 동적 보상을 할 수 있도록 하는 것이다.
본 발명을 따르면, SC-기술의 매체를 통하여 게이트 접속부상의 전압을 자신의 공급 전압 보다 높게 할 수 있다.
본 발명은 또한 종단-회로 관계된 커플링 장치가 고정 전압에 대해 완전히 플로우팅되며, 비활성화되거나 관계되도록 하는 것이다.
본 발명은 또한 상이한 종단 회로를 위한 NMOS-트랜지스터 및 PMOS-트랜지스터를 선택함으로써 송신기 및/또는 수신기에 할당된 상부 및 하부 윈도우를 선택적으로 커버하는 조건을 생성하는 것이다.
본 발명은 또한 외부에서 발생된 활성 신호에 응답하여 종단 회로에 속하는 트랜지스터를 고 임피던스 상태로 스위칭하는 가능성을 제공하는 것이다.
본 발명은 또한 게이트 접속부에 인가될 전압 값을 제어 신호의 전압 값 보다 상승시키기 위하여 상술된 커패시터에 접속되고 스위칭 회로에 의해 활성화되고 비활성화될 수 있는 부가적인 커패시터 또는 SC-기술의 사용을 제안하는 것이다.
이와 관련하여, 형성된 평균 전압 값은 부가적인 스위치에 인가되어 스위치의 한 상태에서 상기 전압 값이 부가적인 커패시터의 전위를 구성하도록 할 수 있다.
본 발명의 실시예를 따르면, 상기 부가적인 스위치가 제2 상태에 있을 때, 부가적인 커패시터는 접지 전위에 접속된다.
(장점)
본 발명에 따라서 특히 신호-수신 및 신호-처리 유닛에 적응되는 본 발명의 종단-회로 관계된 커플링 장치의 주요 장점은 평균-전압 형성 유닛 매체를 통해서 종단 트랜지스터 또는 트랜지스터들의 게이트 접속부 또는 접속들에 직접적으로 또는 제어 회로에 의해 발생된 기준 전압에 가산될 때 인가될 수 있는 전압 값을 생성함으로서 임피던스-결정하는 종단 트랜지스터의 동자점을 자동 보상하는 능동 트랜지스터-관계된 종단 회로를 구성하는 조건을 생성하고 상기 종단 전압과 반드시 무관하게 종단 트랜지스터의 저항-종속 임피던스 값을 선택된 공칭 종단 값으로 변경 시키는 것이다.
본 발명의 종단-회로 관계된 커플링 장치의 주요 특징은 이하의 청구범위 제1 항의 특징절에 설명되어 있다.
지금부터 본 발명의 바람직한 실시예 및 특징이 첨부한 도면을 참조하여 상세히 후술될 것이다.
도 1은 신호 수신 유닛(M) 및 신호 처리 유닛(1)의 상류에 접속된 종단 회로 관계된 커플링 장치를 도시한다.
예시된 차동 신호 전송 시스템에서, 종단 회로 또는 네트워크(4) 및 수신기 (1)는 신호 전송 매체에 포함되고 전압 펄스의 형태로 정보-운반 신호를 전송할 수 있는 두 개의 선 또는 도체(2, 3)에 접속된다.
도 1은 임피던스 정합 회로 또는 네트워크에 속하는 임피던스 정합 회로(4a)는 두 개의 도체(2, 3)에 직접 접속되고, 저항 종속 임피던스 값(50ohm)을 나타내도록 적응되는데, 이것은 정보 운반 신호를 전송하는 전송 매체(도체 2, 3)의 임피던스 값에 대응한다.
상세히 설명되지 않았지만, 도체(2, 3)는 공지된 방식으로 신호 전송 회로 (5)에 접속된다.
이하의 설명의 이상적인 조건하에서, 송신기(5)의 출력 임피던스는 전송 매체(2, 3)의 임퍼던스 값에 대응하는 값을 할당받고 수신기(M)에 할당된 입력 임피던스 값을 할당받는다.
송신기(5) 및 수신기(M)의 임피던스 값은 저항 종속값이고, 다음에서, 이하에서 특히 온도 변화 및 공정 파라미터에 무관하게 일정하게 유지되도록 제어될 수 있다라고 추정된다.
이하의 설명에서 선택된 공칭값은 50ohm이라고 추정된다.
신호 전류 회로와 신호 수신 회로 및 신호 처리 회로는 종래 기술에 공지되어 있어 여기서 상세히 설명하지 않았다.
그러나, 본 발명에 따른 하나의 응용에서, 이들 회로는IC회로의 I/O 매크로 범위내의 사용가능한 트랜지스터에 포함된 다수의 트랜지스터 커플링의 도움으로 통상적으로 형성된다.
예시된 본 발명의 종단-회로 관계된 커플링 잔치는 I/O 매크로 범위내에서 사용가능한 트랜지스터등을 또한 사용할 것이다.
도 1은 또한 도체(2, 3)에 걸쳐 발생한 정보 운반 신호에 의해 발생한 이들 전압 펄스의 평균값으로 표시되는 전압 값(Vm)을 선 또는 도체(20a)에서 얻도록 하는 평균 전압 형성 회로(5)를 도시한다. 전압 값(Vm)은 순수한 평균값 형성된 전압값이다.
차동적인 시그널링의 경우에, 신호 전압은 안정될 것이고 0 및 1사이를 교호하는 신호 구조로 인해 이 평균값은 회로 커플링(5)의 상이한 고 저항값에서 정확한 평균간이 될 것이다.
그러나, 본 발명은 신호 전압의 순간적인 변화로 제공되는 평균간의 평가 및 사용에 관한 것이며, 이하에서 이 평균값은 관계 전압 레벨로 전송된 펄스 시퀀스의 변화로 인한 신호 구조에 따라서 변경되지 않는다라고 추정된다. 싱글-엔디드 시그널링의 경우에, 전송된 펄스 시퀀스에 의해 야기된 신호 구조가 평균값 형성에 상당한 영향을 미칠 수 있다. 이 경우에 평균값 형성은 집적 회로 또는 저역통과 필터링에 의해 평가된다.
차동적인 시그널링에 대한 이하의 설명에서, 형성된 평균값은 0.5V라고 추정된다.
상술된 평균값 형성 전압간(Vm)은 전압 가산 치로(6)의 매체를 통하여 제어 전압 발생 제어 유닛(도 4 참조)에 의해 발생된 기준 전압(Vr)에 가산되고, 상기 전압을 가산함으로써 형성된 합성 전압 모두는 제어 전압으로서 기능하고, 예를들어 공칭값 50ohms으로 조절되는 종단 임피던스를 제공하기 위하여 종단 네트워크의 회로(4a)를 조절한다.
도 1에 명백한 바와같이, 회로(4a)는 평균값 형성 유닛(5)으로부터의 순간적인 전압 값(Vm) 및 도체(9)를 경유하여 제어 유닛으로부터의 순간적인 기준 전압 값(Vr)에 의해 영향을 받는다.
도 1에서 평균값 형성 유닛(5)은 두 개의 저항 소자(저항 R1, R2)를 구비하고 이들 저항 소자는 비교적 높고 서로 동일한 저항값을 갖고, 이 소자의 활성화는 종단 회로(4a)상의 임피던스 정합에 아주 작은 영향을 미친다.
본 발명의 범위 내에서, 평균값 형성 회로(5)와 종단 임피던스를 갖는 회로 (43)가 결합할 수 있다. 도 3의 실시예의 회로(4a)는 트랜지스터를 구성한다라고 가정된다.
임피던스 값 형성 도는 이를 나타내는 회로의 임피던스 값은 가능한 공칭값에 대해 일정하게 유지되므로 전압 변화, 공정 분산 또는 편차 등에 관계없이 온도 변화에 응답하여 이 값을 조정할 필요가 있다.
따라서, 본 발명은 함께 가산된 두 개의 전압 값을 토대로 하고 이들 전압값 각각은, 즉 특히 온도 증가에 따라서 증가하는 기준 전압 값 및 공지된 신호 구조및 전압 레벨에 의존하는 평균 전압 값은 가변한다.
이 기준 전압의 값은 시간에 따라 천천히 가변하는 반면, 평균값을 형성하는 전압 값은 시간에 따라 급속히 변한다.
상기 가산에 의해 형성된 합성 전압은 종단 임피던스를 결정하는 트랜지스터의 게이트 접속부에 인가되고 이의 특성 그래프가 도 14에 도시되어 있다.
게이트 전압(Vg) 및 다른 파라미터는 본질적으로 비례 또는 선형 영역(A)내에서 선택된다.
도 3은 게이트 전압(Vg)이 두 개의 가산된 전압 간의 직접적인 합(Vr + Vm)인 커플링 장치를 도시한다.
도 2에서 명백하게 알수 있는 바와같이, 평균값을 종단-회로 관계된 소자 (4a)의 매체를 통하여 도체(2, 3)상의 신호 전압 변화로부터 형성된다. 이 평균값은 전압으로 발생하고 이하에서 평균값 형성 전압 간 20(Vm)이라고 한다.
도 2는 또한 SC기술의 사용을 도시하고, 제1 스위칭 회로 또는 제1 스위칭 장치(21), 제2 스위칭 장치(22) 및 두 개의 스위칭 장치 사이에 접속된 커패시터 (23)와 같은 커패시턴스 종속 장치를 도시한다.
실용적인 응용에서, 회로 또는 스위칭 장치(21, 22) 및 또한 커패시터(23)는 제어가능한 트랜지스터 커플링을 구비할 수 있는데, 이에 대해선 종래 기술에 공지되어 있기 때문에 서술하지 않았다.
모든 예시된 스위칭 회로 또는 스위칭 장치(21, 22)는 도면에 도시된 바와같이 3개의 상태(a, b, c)중 하나에 선택적으로 스위치되고, 이 스위치 상태(c)는 개방 위치를 나타낸다.
스위칭 장치(21)의 전기 접점 위치(21a)는 전압 값 20(Vm)에 관한 것인 반면 전기 접점 위치(21b)는 접지(24)와 관계되어 있다.
스위칭 장치(21)의 전기 접점 위치(22b)는 기준 전압(Vr)에 관계하는 반면, 전기 접압 위치(21b)는 종단 임피던스를 나타내는 트랜지스터 또는 트랜지스터들의 게이트 접속부에 접속되는 도체(25)에 관계되거나 접속된다.
전기 접점(21, 22)은 커패시터(23)를 통해 서로 커플링되어 있다.
여러 실시예중 한가지 실시예로서, 도 1에 표시된 전압 가산 회로(6)는 스위칭 장치(21, 22)와 커패시터(23)를 구비할 수 있다.
기생 커패시터의 영향을 보상하기 위해 발생 진압을 증가시켜야 하지만, 도2의 좌측에 각각 도시된 커패시터(23a, 23b)는 기생 커패시터만을 나타내기 위한 것이고 이에 대해선 이하에 설명하지 않았다.
도2에 도시된 바와같이, 스위칭 장치(21)가 상태(21b)이고, 스위칭 장치(22)가 상태(22b)일 때, 커패시터(23)는 선 또는 도체(9)상의 기준 전압(Vr)으로 충전 된다.
스위칭 장치(21)가 상태(21a)에 있고, 스위칭 장치(22)가 상태(22a)에 있을 때, 도체 또는 선(25)상에서 평균값 형성된 기준 전압(20)으로 표시되는 전압(Vm)으로 커패시터(23)가 초기에 충전되어 부호-가산된(sign-added) 전압에 대응하는 전압을 발생시킨다.
회로(21, 22)는 도체(26)상의 신호에 의해 바람직한 위치 또는 상태로 설정될 수 있다.
활성 신호가 회로(도시되지 않음)에서 발생되고 도시되지 않은 제어 수단에 의해 제어된다.
도 3은 종단 회로 또는 네트워크(4)가 제1 트랜지스터(31), 제2 트랜지스터 (32) 및 제3 트랜지스터(33)를 포함하는 3개의 종단 임피던스로 구성된 실시예를 도시한다. 예시된 경우에서, 트랜지스터(31, 32)는 도체(2,3)에 걸쳐 직렬 접속되어 전압(20)을 발생하기 위한 평균값 형성 회로로소 기능한다고 추정된다.
임피던스 정합값은 부가적인 트랜지스터(23)에 의해 병렬로 접속된 두 개의 직렬 접속된 트랜지스터(31, 32)로 형성된다.
이것은 전체 매체-정합값, 예를들어 50ohm의 값을 얻을 지라도, 트랜지스터 (31, 32, 33)의 상이한 임피던스 값이 선택되도록 할 수 있다.
평균값을 형성시, 동일한 임피던스 값은 트랜지스터(31, 32)에 대하여 선택될 것이다.
트랜지스터(31, 32)에 대하여 선택된 임피던스 값은 트랜지스터(33)의 임피던스 값보다 훨씬 높을 수 있다.
하나 이상의 이들 트랜지스터는 고정된 저항값(저항)으로 대체될 수 있고, 나머지를 조절가능하게 한다.
특히, 트랜지스터(31, 32)는 순수 저항 소자, 바람직하게는 고 저항으로 대체 될 수 있고 임피던스 정합 조정이 트랜지스터(33)를 통해서만 발생하도록 한다.
트랜지스터와 병렬로 결합된 고정 저항, 트랜지스터와 직렬로 접속된 고장저항 및 이들의 조합과 같은 또 다른 회로 커플링이 또한 사용될 수 있다.
그러나, 도 3의 실시예는 트랜지스터(31, 32)의 게이트 접속부(31g, 32g)가 트랜지스터(33)의 게이트 접속부(33g)에 접속되어 있고 이 모두는 도체(25)상의 전압에 의해 제어되는 커플링 장치이다.
모든 트랜지스터(31, 32, 33)는 게이트 접속부를 통해서 저항 종속 특성을 나타내도록 적응되는 전압 값으로 구동된다.
기생 커패시턴스(23a, 23b)는 도 3에 도시되어 있지 않지만, 회로(6)는 도 2에 도시된 것과 같은 방식으로 구성될 수 있다.
도 4는 도체 또는 선(9)상의 조정된 기준-관계된 전압값을 형성할 수 있는 제어 회로(40)를 도시한 것이다.
이 회로(40)는 두개의 입력이 두 개의 병렬 전기 회로(I1, I2)에 접속된 연산 증폭기(43)로 구성되어 있다.
전기 회로(I1)는 외부 고정 기준 저항(41)을 갖고 전기 회로(I2)는 내부적으로 조정가능한 저항-종속 트랜지스터(42)를 갖는다.
회로(40)는 제어가능한 기준 전압, 즉 저속 가변하는 제어 전압을 전달하도록 되어 있는데, 이 제어 전압은 임피던스 정합 또는 입력 저항 정합에 대한 임피던스에 대한 순시 저항값을 제어하도록 되어 있고, 단일 전송 유닛, 신호-수신 유닛 또는 그 외 다른 회로 또는 접속에 포함되어 있다.
그러나, 제어가능한 전압이 온도의 증가에 따라 증가하거나 그 역도 마찬가지로 될 수 있지만, 이 회로는 특히 시스템 전압 변화와 관계없이 도체(9)상의 제어가능한 전압을 일정하게 유지할 수 있다.
따라서, 선택된 임피던스에 따라서 그리고 공전 분산 또는 편차에 의해 초래되는 파라미터 변화에 따라서 기준 전압은 이 값을 일정하게 유지하도록 제어된다.
일반적으로 제어 회로(40)는 제어된 임피던스 또는 종단 회로에 근접하여 위치됨으로써 실제로 동일한 온도가 이 영역 내에 확산된다라고 추정된다.
따라서, 도 2 및 도 3에 도시된 회로는 트랜지스터-관계된 동작점 시프트 및 접지 전위와 관계하는 종단-점 시프트를 제공한다.
도2 및 도3에 도시된 커플링 장치는 SC기술을 기반으로 하고, 이와 관련하여, 상기 트랜지스터가 커패시턴스 특성을 지니고 인가된 전압을 저장할 정도로 특히 게이트 접속부(33g)에 인가된 제어값이 종단 임피턴스로서 기능하는 트랜지스터의 매체를 통하여 직접 저장되도록 할 만큼 동적 보상을 제공한다.
도 5는 상세한 회로층을 도시한 것으로, 회로(21, 22) 및 커패시터(23)는 전기 접점 기능(21a, 22a ; 21b 및 22b)을 발생하는 회로와 유사하다.
도 6은 기준 전압에 가산되기 전에 평균값 형성 전압값(20)이 증폭기(7)에서 증폭되는 커플링 장치를 도시한다.
도체 또는 선(25)상에서 얻어진 전압 증가(Vr + kVm)는 기생 커패시턴스의 영향 및 트랜지스터-관계된 보디 이펙트를 보상하는데 사용될 수 있다.
적용된 SC-기술은 특히 제1 스위칭 회로(21), 커패시터(23) 및 제2 스위칭 회로(22)를 구비하고 부가적인 스위칭 수단의 매체(도7 참조)를 통해서 게이트 접속부(33g)에 인가되는 전압이 공급 전압보다 높게되도록 한다.
본 발명을 따르면, 게이트 접속부에 인가된 전압은 NMOS 트랜지스터를 경유하여 하부 윈도우로서 규정된 O-레벨보다 약간 아래에서 공급 전압의 1/2보다 약간 높게까지 변화하도록 허용될 수 있다.
PMOS-정합된 기준 발생기를 포함하는 PMOS-소자는 종단 기능하는 트랜지스터로서 사용될 수 있다.
PMOS-소자를 사용할 때, 게이트 접속부에 인가된 전압은 "상부 윈도우"를 형성하기 위하여 공급 전압의 1/2보다 약간 아래에서 공급 전압보다 약간 높게까지 변화하도록 허용될 수 있다.
도 16은 신호-수신 회로용 상기 상부 및 하부 윈도우의 방위를 보다 상세하게 도시한 것이다.
도 17은 동일한 도체(2, 3)에 접속된 종단 회로(41, 42)의 두 개의 어레이를 도시한 것이다. 종단 회로(41)는 NMOS-트랜지스터로 이루어진다라고 추정하고 종단 회로(42)는 PMOS-트랜지스터로 이루어진다라고 추정한다.
각각의 종단 회로가 도체(2, 3)와의 동일한 접속부에 접속되는 NMOS-트랜지스터 및 PMOS-트랜지스터를 포함할 때, 회로(41)와 같은 종단 회로중 하나를 선택 할 수 있고 도체(41a, 42a)을 통하여 외부 회로를 통해서 활성화됨으로써 다른 종단 회로(42)를 차단함으로써, 동일한 수신 유닛(1)이 하부 또는 상부 윈도우를 커버할 수 있도록 한다.
이들 윈도우는 도 16에 따라서 전압 범위(161, 162)의 적절한 선택에 의해 서로 중첩하도록 허용될 수 있다.
각각의 제어가능한 종단 트랜지스터는 또한 제어 신호에 의해 또는 도체(9) 상의 전압 레벨을 낮춤으로써 비활성화될 수 있다.
다수의 적용에 대해 서술된 서두에 서술한 바와 같이, 도체(20)상의 전압간 이외에 도체(9)상의 전압을 통해서 제공될 수 있는 것보다 도체(25)상에서 보다 높은 전압값이 필요로 될 수 있다. 이 보다 높은 전압값은 보디 이펙트 및 SC-기술에 의해 초래되는 전압 감소 및 스위치, 커패시터 및 도전 회로의 기생 커패시턴스를 보상하는데 필요로 된다.
대안적인 한가지 커플링 기술이 도7과 관련하여 서술되는데, 도7은 도2 또는 도 3의 실시예를 보충하는 회로를 도시하는데, 여기서 특히 게이트 접속부(339)상에 발생하는 전압값은 도체(24)를 통해서 약간 상승되어 트랜지스터-관계된 보다 이펙트 및 기생 커패시턴스를 보상한다.
도 7은 커패시터(23)에 접속되는 부가적인 커패시터(61)를 도시한 것으로 이 커패시터는 제3 스위칭 장치(62)의 매체를 통해서 활성화되고 비활성화되어 전압 평균값 형성 유닛(5)에 의해 발생된 전압을 선택된 팩터만큼 증가시킨다.
도 7의 실시예의 경우에, 전압값(20)이 부가적인 스위칭 장치(62)의 전기 접점 위치 (62a)에 인가되어 스위치의 이 상태에서 전압값(20)은 부가적인 커패시터 (61) 및 커패시터(23)에 인가되고 상기 스위치의 또 다른 상태(62b)에서 부가적인 커패시터(61)는 접지 전위(63)에 접속된다.
도체(25)상의 전압 레벨은 전압 간(20)의 레벨의 두 배 가산된 도체(9)상의 전압 레벨에 대응하는 이론적인 레벨을 얻을 수 있다.
도 8은 스위칭 회로 또는 제3 커플링 장치(62)와 쌍을 이루는 제1 커플링 장치(21) 및 커플링 장치(22)를 활성화시키는 타이밍도이다.
도 8A에 도시된 바와같이, 도체(9)상의 전압을 전압 "Vr"으로서 커패시터 (23)에 전송시에 스위치(21, 22)를 각각의 상태(21b, 22b)로의 활성 및 스위칭 장치(62)의 상태(62c)로 설정할 것이다.
도 8B에 도시된 바와같이, 다음에 스위치를 스위치 상태(21a, 22c, 62b)로 활성화하면은 도체(20)상의 전압이 전압값 "Vm"으로서 커패시터(61)에 전송되도록 한다.
도 8C에 도시된 바와같이, 다음에 스위치를 각각의 상태(21c, 22c, 62a)로 활성화하면은 도체(20)상의 전압(Vm)이 커패시터(61) 양단에서 전압 "Vm"과 직렬로 놓이고 커패시터(23) 양단에서 전압 "Vr"과 직렬로 놓이도록 한다.
도 8D에 도시된 바와같이, 다음에 스위치를 자각의 상태(62a, 22a, 21c)로 활성화하면은 전압 값(Vr + 2Vm)에 이론적으로 대응하는 전압값이 도체(25) 및 게이트 접속부(33g)상에서 발생하도록 한다.
그러나, 실제 적용하는 경우에, 게이트 접속부상의 전압값은 보디 이펙트 및 기생 커패시턴스를 바람직하게 보상하는데 충분하지만 다소 낮게 될 것이다.
도 9는 종단 회로가 플로우팅되고 커패시터(80)양단의 접지 전위에 접속된 싱글-엔디드 시그널링을 도시하는 간단한 회로도이다. 이 평균값은 접속점(20)에서 발생한다라고 말할 수 있다.
도 10은 도체(2), 고정된 전압 발생 회로(90)와 고정적으로 관계되는 종단회로(4)를 갖는 신호 수신기(1)를 포함하는 싱글-엔디드 시그널링을 도시한 것이다. 이 경우에, 전압은 임의의 소망 전압일 수 있고 심지어 0 전압으로 될 수 있다.
도 11은 도체(2, 3)상에서 직렬로 접속된 종단 회로(4)의 플로우팅 종단 및 임피던스(104, 105)를 지닌 차동 시그널링을 개략적으로 도시한다.
도 12는 플로우팅 및 비활성화된 종단을 지닌 차동 시그널링을 개요적으로 도시한 것이다. 이 경우에, 종단 회로(4)에 속하는 임피던스(114, 115)는 직렬로 접속되는데, 상기 공통 접속점(20)은 커패시터(116)와 접지 전위에 접속되어 있다.
도 13은 고정 전압 발생 회로(126)에 고정적으로 관계되는 종단 회로(4)의 임피던스(124, 125)를 지닌 차동 시그널링을 개요적으로 도시한 것이다. 이 전압은 임의의 소망 값, 심지어 0일 수 있다.
도 14는 저항 종속되는 임피던스를 형성하기 위하여, 전압값이 비례적으로 또는 선형 에리어 A내에서 선택되는 NMOS-트랜지스터의 곡선 특성을 도시한 것이다.
도 15는 본 발명에 중요한 전압 조절이 없는 경우, 트랜지스터(33)의 게이트 접속부(33g)에 대해 정전압에서 전압(Vm)에 의존하는 임피던스 값의 변화를 도시한 것이다.
도 15는 약 100mV의 정도의 작은 전압에 대한 드레인 및 소오스 접속 사이의 임피던스의 변화를 도시한 그래프이다.
또한, 도 15는 드레인 및 소오스 전압이 게이트 정전압과 병렬로 위쪽으로변위될 때 임피던스 (Zi)에 발생할 것이다.
평균값(Vm)은 (VD + VS)/2이다.
이것은 발생된 분산 또는 편차와 함께 전압 변화에 따라 임피던스 값의 변화를 도시한 것이다.
도 16은 본 발명에 따른 전압 보상에 대응하는 변화를 도시한 것이다.
도 1을 따른 게이트 전압(Vr + Vm)에서의 임피던스 변화는 실선으로 도시했다.
게이트 전압(Vr + kVm)에서의 임피던스 변화는 점선으로 도시하였다. 여기서 k는 1.2이다.
k=1.2보다 높은 증폭 인자를 지닌 게이트 전압(25)에서의 임피던스 변화는 점선으로 도시되어 있다.
범위(161)는 "하부 윈도우"에 대한 전압 범위의 방위를 나타내는 반면, 범위 (162)는 "상부 윈도우"의 전압값의 방위를 나타낸다.
첨부한 도면이 단지 하나의 단일 트랜지스터만을 도시하였지만, 실제로 이 트랜지스터는 상술한 바에 따라서 하나 이상의 직렬 접속 및/또는 병렬 접속 트랜지스터 및 이의 조합으로 이루어질 수 있다는 점에 유의하라.
본 발명은 서술되고 도시된 전형적인 실시예로 국한되는 것이 아니라 이하의 청구범위에 규정된 본 발명의 개념의 영역내에서 각종 수정 및 변경이 이루어질 수 있다는 것을 이해할 수 있을 것이다.

Claims (35)

  1. 정보 운반 신호가 전압 펄스 형태로 전송될 수 있는 두 개 이상의 도체 형태의 신호 전송 매체 및 상기 도체 또는 도체들에 접속된 임피던스 정합 회로에 접속된 종단 회로 또는 네트워크에 있어서,
    평균 전압 값을 발생시키는 평균 전압 값 형성 유닛과;
    적응되는 기준 전압 간을 발생시키는 제어 유닛 및;
    상기 임피던스 정합 회로에 포함된 임피던스 정합 트랜지스터를 구비하며,
    상기 평균 전압 값 및 상기 기준 전압 값은 함께 가산되어 상기 트랜지스터의 게이트 접속부에 인가되는 합성 제어 전압 값을 형성하는 것을 특징으로 하는 종단 회로.
  2. 제 1 항에 있어서,
    상기 게이트 접속부에 인가되는 제어 전압 값은 상기 평균 전압 값 형성 유닛으로부터 얻어지는 전압 값 및 상기 임피던스-정합 회로와 분리된 회로인 상기 제어 유닛으로부터 얻어지는 기준 전압 값을 인가받는 전압 가산 회로에 의해 발생되며, 것을 특징으로 하는 종단 회로.
  3. 제 1 항에 있어서,
    상기 평균 전압 값 형성 유닛은 상기 도체중 하나에 접속되고 신호 집적 회로를 포함하는 것을 특징으로 하는 종단 회로.
  4. 제 1 항에 있어서,
    상기 평균 전압 값 형성 유닛은 양 도체에 접속되고, 두 개의 상호 유사한 구성요소를 구비하는 것을 특징으로 하는 종단 회로.
  5. 제 1 항에 있어서,
    상기 평균 전압 간 형성 유닛에 의해 발생된 전압 값은 SC-기술의 도움으로 게이트 접속부에 인가되는 것을 특징으로 하는 종단 회로.
  6. 제 5 항에 있어서,
    상기 적용되는 SC-기술은 두 개의 스위칭 회로 및 상기 회로사이에 접속된 커패시턴스 또는 커패시터를 사용하는 것을 특징으로 하는 종단 회로.
  7. 제 1 항에 있어서,
    상기 평균 전압 값 형성 유닛은 발생한 전압 펄스에 의해 형성된 평균값을 나타내는 전압 값을 형성하도록 두 개의 도체에 접속되고 함께 결합된 임피던스 정합 장치를 구비하는 것을 특징으로 하는 종단 회로.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 평균값에 의해 형성된 전압 값은 제1 스위칭 상태에서 상기 전압 값을 상기 회로에 속하는 커패시터에 전송하는 제1 스위칭 회로에 인가되는 것을 특징으로 하는 종단 회로.
  9. 제 8 항에 있어서,
    상기 커패시터에 접속된 제2 스위칭 회로는 제1 상태에서 커패시터-관계된 전압을 상기 게이트 접속부에 인가하고, 제2 상태에서 상기 기준 전압을 상기 커패시터에 전송하는 것을 특징으로 하는 종단 회로.
  10. 제 8 항에 있어서,
    상기 제1 및 제2 스위칭 회로는 제1 상태 및 제2 상태를 동시에 취하도록 제어 신호에 의해 조정되는 것을 특징으로 하는 종단 회로.
  11. 제 1 항에 있어서,
    상기 임피던스 정합 회로는 3개의 트랜지스터를 구비하는데, 하나의 트랜지스터는 두 개의 도체 사이에 접속되고, 나머지 두 개의 트랜지스터는 평균 전압 값 형성 유닛을 형성하고, 모든 상기 트랜지스터의 게이트 접속부는 상기 합성 제어 전압 값에 의해 영향을 받는 것을 특징으로 하는 종단 회로.
  12. 제 11 항에 있어서,
    하나 이상의 상기 트랜지스터는 트렌지스터-관계된 저항 제어 회로 커플링에 포함되는 것을 특징으로 하는 종단 회로.
  13. 제 11 항에 있어서,
    하나 이상의 트랜지스터는 저항으로 대체되는 것을 특징으로 하는 종단 회로.
  14. 제 1 항에 있어서,
    상기 평균 전압 값 형성 유닛에 의해 발생된 상기 전압 값은 증폭기 커플링에서 증폭되는 것을 특징으로 하는 종단 회로.
  15. 제 1 항 또는 제 14 항에 있어서,
    상기 발생된 전압 값이 SC-기술의 도움으로 증가되는 것을 특징으로 하는 종단 회로.
  16. 제 1 항에 있어서,
    기준 전압으로서 사용하는 상기 전압 값은 선택된 시스템-관계된 공급 전압 이하로 선택되는 것을 특징으로 하는 종단 회로.
  17. 제 1 항에 있어서,
    게이트 전압이 전달되는 사이 트랜지스터는 상기 전압 펄스가 발생하는 전압 범위에 무관하게 상기 트랜지스터의 드레인 또는 소오스 접속부상에서 발생하는 전압에 대해 일정하게 유지되는 것을 특징으로 하는 종단 회로.
  18. 제 1 항 또는 제 7 항에 있어서,
    상기 평균 전압 값 형성 유닛은 두 개의 도체 사이에 접속된 두 개의 직렬 접속되고 상호 유사한 트랜지스터로 이루어지고, 상기 트랜지스터의 공통 접속점은 상기 평균값 형성된 전압 값에 접속되거나 이 값으로 이루어진 것을 특징으로 하는 종단 회로.
  19. 제 1 항, 제 11 항 또는 제 17 항중 어느 한항에 있어서,
    직렬로 접속된 트랜지스터의 양 게이트-접속부는 부가적인 트랜지스터의 게이트 접속부에 직접 접속되는 것을 특징으로 하는 종단 회로.
  20. 제 19 항에 있어서,
    상기 부가적인 트랜지스터는 상기 직렬로 접속된 트랜지스터와 병렬-결합되는 것을 특징으로 하는 종단 회로.
  21. 제 1 항 또는 제 14 항에 있어서,
    트랜지스터-관계된 동작점의 시프트 및/또는 접지 전위에 대한 종단점의 시프트는 상기 게이트 접속부 또는 기판 게이트상의 전압 정합 발생 전압 값에 의해 보상되는 것을 특징으로 하는 종단 회로.
  22. 제 15 항에 있어서,
    상기 보상은 상기 게이트 접속부상에 사용되는 제어값이 종단 임피던스로서 기능하는 트랜지스터의 매체를 통해서 직접적으로 저장되도록 동적으로 되는 것을 특징으로 하는 종단 회로.
  23. 제 1 항에 있어서,
    상기 게이트 접속부에 인가된 상기 합성 제어 전압 값은 NMOS-트랜지스터의 경우 0레벨 보다 약간 아래에서 공급 전압의 1/2보다 약간 높게되는 범위내에서 수용가능한 것을 특징으로 하는 종단 회로.
  24. 제 1 항에 있어서,
    상기 임피던스 정합 회로에 의해 제공된 종단은 고정 전압에 유동 또는 비활성 및 접속되는 것을 특징으로 하는 종단 회로.
  25. 제 1 항에 있어서,
    상기 임피던스-정합 트랜지스터는 PMOS-소자로 이루어진 것을 특징으로 하는 종단 회로.
  26. 제 25 항에 있어서,
    상기 게이트 접속부에 인가된 합성 전압 값은 공급 전압의 약간 아래에서 상기 공급 전압보다 약간 높게되는 범위내에서 수용가능한 것을 특징으로 하는 종단 회로.
  27. 제 23 항 또는 제 25 항에 있어서,
    NMOS-트랜지스터 및 PMOS-트랜지스터는 활성 신호에 응답하여 하부 또는 상부 윈도우를 선택적으로 커버할 수 있도록 상이한 종단 회로에 결합된 것을 특징으로 하는 종단 회로.
  28. 제 1 항에 있어서,
    선택된 종단은 제어 신호의 매체를 통하여 비활성화될 수 있는 것을 특징으로 하는 종단 회로.
  29. 제 1 항에 있어서,
    상기 평균값에 의해 형성된 상기 전압 값은 제1 스위칭 회로 및 제3 스위칭 회로에 인가되는 것을 특징으로 하는 종단 회로.
  30. 제 29 항에 있어서,
    상기 제1, 제2 및 제3 스위칭 회로는 제어 신호에 응답하여 3개의 스위칭 상태중 하나를 택하는 것을 특징으로 하는 종단 회로.
  31. 제 29 항에 있어서,
    상기 평균 전압 값에 의해 형성된 전압 값은 상기 제1 및 제3 스위칭 회로의 제1 스위칭 상태에 인가되는 것을 특징으로 하는 횡단 회로.
  32. 제 31 항에 있어서,
    평균 전압 값에 의해 형성된 전압 값은 제2 스위칭 상태로 설정된 제3 스위칭 회로에 의해 부가적인 커패시턴스 또는 부가적친 커패시터에 인가되는 것을 특징으로하는 종단 회로.
  33. 제 32 항에 있어서,
    상기 부가적인 커패시턴스는 상기 제1 스위칭 회로 및 상기 제3 스위칭 회로 및 상기 커패시턴스 또는 커패시터 사이에 접속되는 것을 특징으로 하는 종단 회로.
  34. 제 30 항에 있어서,
    상기 3개의 스위칭 회로는 제1 시간 섹션에서,
    a) 상기 제1 스위칭 회로가 제2 스위칭 상태를 택하며,
    b) 상기 제2 스위칭 회로가 제2 스위칭 상태를 택하고,
    c) 상기 제3 스위칭 회로가 제3 스위칭 상태를 택하며,
    다음 제2 시간 섹션에서,
    (가) 상기 제1 스위칭 회로가 제1 스위칭 상태를 택하며,
    (나) 상기 제2 스위칭 회로가 제3 스위칭 상태를 택하고,
    (다) 상기 제3 스위칭 회로가 제2 스위칭 상태를 택하며,
    다음 제3 시간 부분에서,
    (가) 상기 제1 스위칭 회로가 제3 스위칭 상태를 택하며,
    (나) 상기 제2 스위칭 회로가 제3 스위칭 상태를 택하고,
    (다) 상기 제3 스위칭 회로가 제1 스위칭 상태를 택하며,
    다음 제4 부분에서,
    (가) 상기 제1 스위칭 회로가 제3 스위칭 상태를 택하며,
    (나) 상기 제2 스위칭 회로가 제1 스위칭 상태를 택하고,
    (다) 상기 제3 스위칭 회로가 제1 스위칭 상태를 택하도록 영향을 받는 활성 신호인 것을 특징으로 하는 종단 회로.
  35. 제 29 항에 있어서,
    부가적인 커패서터가 상기 커패시터에 접속되고 시간에 따라서 활성화되거나 비활성화되어 상기 게이트 접속부에 인가될 수 있는 제어 전압 값을 증가시키는 것을 특징으로 하는 종단 회로.
KR1019970703478A 1994-11-23 1995-11-09 종단회로의커플링장치 KR100343345B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9404065A SE502835C2 (sv) 1994-11-23 1994-11-23 Termineringsnätsrelaterat kopplingsarrangemang
SE9404065-6 1994-11-23
PCT/SE1995/001332 WO1996016494A1 (en) 1994-11-23 1995-11-09 Coupling arrangement in a terminating circuit

Publications (1)

Publication Number Publication Date
KR100343345B1 true KR100343345B1 (ko) 2002-11-23

Family

ID=20396091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970703478A KR100343345B1 (ko) 1994-11-23 1995-11-09 종단회로의커플링장치

Country Status (12)

Country Link
US (1) US5939896A (ko)
EP (1) EP0795244B1 (ko)
JP (1) JPH10508989A (ko)
KR (1) KR100343345B1 (ko)
CN (1) CN1143490C (ko)
AU (1) AU691365B2 (ko)
CA (1) CA2205893C (ko)
DE (1) DE69533625T2 (ko)
FI (1) FI116652B (ko)
NO (1) NO321413B1 (ko)
SE (1) SE502835C2 (ko)
WO (1) WO1996016494A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19654221B4 (de) 1996-12-23 2005-11-24 Telefonaktiebolaget Lm Ericsson (Publ) Leitungsanschlußschaltkreis
FR2764424B1 (fr) * 1997-06-05 1999-07-09 Thomson Lcd Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels
DE19742430A1 (de) * 1997-09-25 1999-04-08 Siemens Ag Datenübertragungssystem
US6424169B1 (en) * 2000-01-24 2002-07-23 Broadcom Corporation Active termination network
US6816987B1 (en) 2000-03-25 2004-11-09 Broadcom Corporation Apparatus and method for built-in self-test of a data communications system
US6592081B2 (en) * 2001-02-28 2003-07-15 National Railroad Passenger Corporation Electronic code generating circuit for use in railroad signaling systems
US6603329B1 (en) * 2001-08-29 2003-08-05 Altera Corporation Systems and methods for on-chip impedance termination
US6798237B1 (en) 2001-08-29 2004-09-28 Altera Corporation On-chip impedance matching circuit
US6836144B1 (en) 2001-12-10 2004-12-28 Altera Corporation Programmable series on-chip termination impedance and impedance matching
US6812734B1 (en) 2001-12-11 2004-11-02 Altera Corporation Programmable termination with DC voltage level control
US7109744B1 (en) 2001-12-11 2006-09-19 Altera Corporation Programmable termination with DC voltage level control
US6888369B1 (en) 2003-07-17 2005-05-03 Altera Corporation Programmable on-chip differential termination impedance
US6888370B1 (en) 2003-08-20 2005-05-03 Altera Corporation Dynamically adjustable termination impedance control techniques
US6859064B1 (en) 2003-08-20 2005-02-22 Altera Corporation Techniques for reducing leakage current in on-chip impedance termination circuits
JP4605692B2 (ja) * 2004-03-19 2011-01-05 株式会社リコー 半導体レーザ変調駆動装置及び画像形成装置
CN1332329C (zh) * 2004-07-06 2007-08-15 威盛电子股份有限公司 控制存取外部存储模块的控制芯片及其控制方法
US7221193B1 (en) 2005-01-20 2007-05-22 Altera Corporation On-chip termination with calibrated driver strength
US7218155B1 (en) 2005-01-20 2007-05-15 Altera Corporation Techniques for controlling on-chip termination resistance using voltage range detection
JP2007036546A (ja) * 2005-07-26 2007-02-08 Nec Electronics Corp インピーダンス調整回路と方法
US7679397B1 (en) 2005-08-05 2010-03-16 Altera Corporation Techniques for precision biasing output driver for a calibrated on-chip termination circuit
US20110204189A1 (en) * 2010-02-19 2011-08-25 Lynch Steven P Electronic track relay, and railroad signaling system using the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3585399A (en) * 1968-10-28 1971-06-15 Honeywell Inc A two impedance branch termination network for interconnecting two systems for bidirectional transmission
US4228369A (en) * 1977-12-30 1980-10-14 International Business Machines Corporation Integrated circuit interconnection structure having precision terminating resistors
US4941153A (en) * 1987-08-25 1990-07-10 Hughes Aircraft Company High-speed digital data communication system
JPH02100507A (ja) * 1988-10-07 1990-04-12 Fujitsu Ltd インピーダンス整合回路
JP2902016B2 (ja) * 1989-11-21 1999-06-07 株式会社日立製作所 信号伝送方法および回路
JP2870288B2 (ja) * 1992-03-17 1999-03-17 株式会社日立製作所 双方向信号伝送回路
US5227677A (en) * 1992-06-10 1993-07-13 International Business Machines Corporation Zero power transmission line terminator
US5374861A (en) * 1993-09-10 1994-12-20 Unisys Corporation Differential termination network for differential transmitters and receivers
SE9400657D0 (sv) * 1994-02-25 1994-02-25 Ellemtel Utvecklings Ab En, en kontrollspänning alstrande, krets
JPH07287628A (ja) * 1994-04-18 1995-10-31 Fujitsu Ltd ドライブの活性挿抜装置
US5585741B1 (en) * 1994-04-22 2000-05-02 Unitrode Corp Impedance emulator
FR2730367A1 (fr) * 1995-02-08 1996-08-09 Bull Sa Coupleur d'entree sortie de circuit integre
DE19533274A1 (de) * 1995-09-08 1997-03-13 Thomson Brandt Gmbh Empfängerschaltung mit konstanten Eingangswiderstand
US5684411A (en) * 1995-10-13 1997-11-04 Seiko Communications Systems, Inc. Self-configuring bus
US5731711A (en) * 1996-06-26 1998-03-24 Lucent Technologies Inc. Integrated circuit chip with adaptive input-output port

Also Published As

Publication number Publication date
SE9404065L (sv) 1996-01-29
DE69533625T2 (de) 2006-03-02
SE502835C2 (sv) 1996-01-29
FI972187A0 (fi) 1997-05-22
US5939896A (en) 1999-08-17
CA2205893A1 (en) 1996-05-30
CN1143490C (zh) 2004-03-24
EP0795244B1 (en) 2004-10-06
WO1996016494A1 (en) 1996-05-30
NO972344D0 (no) 1997-05-22
EP0795244A1 (en) 1997-09-17
NO972344L (no) 1997-07-11
CA2205893C (en) 2001-06-26
NO321413B1 (no) 2006-05-08
DE69533625D1 (de) 2004-11-11
AU691365B2 (en) 1998-05-14
SE9404065D0 (sv) 1994-11-23
FI972187A (fi) 1997-07-17
FI116652B (fi) 2006-01-13
CN1172565A (zh) 1998-02-04
JPH10508989A (ja) 1998-09-02
AU3996695A (en) 1996-06-17

Similar Documents

Publication Publication Date Title
KR100343345B1 (ko) 종단회로의커플링장치
US6147520A (en) Integrated circuit having controlled impedance
KR100622322B1 (ko) 드라이버 회로, 수신기 회로, 및 신호 전송 버스 시스템
US7595661B2 (en) Low voltage differential signaling drivers including branches with series resistors
US5029284A (en) Precision switchable bus terminator circuit
EP2171844B1 (en) Dynamic impedance control for input/output buffers
KR100256384B1 (ko) 양방향 신호 전송 시스템
WO2002039685A2 (en) Low-voltage differential receiver/transmitter and calibration method thereof
US20040169525A1 (en) Termination circuit for a differential transmission line
US6320407B1 (en) Semiconductor circuit having output circuit whose slew rate can be adjusted, apparatus and method for automatically adjusting slew rate of output circuit in semiconductor circuit
US6175250B1 (en) Output buffer circuit for driving a transmission line
US5048055A (en) Multi-data rate selectable equalizer
JP7403238B2 (ja) 電子回路およびセンサシステム
KR102517713B1 (ko) 터미네이션 회로, 반도체 장치 및 그의 동작 방법
KR100276394B1 (ko) 신호수신 및 신호처리장치
US6812869B1 (en) Noise reduction techniques for programmable input/output circuits
WO1998039692A1 (en) Electric circuit and method for eliminating the influence of a voltage drop
KR100298853B1 (ko) 다수의트랜지스터를구비하는접속장치
EP0452776B1 (en) A delay line providing an adjustable delay
US7173489B1 (en) Programmable gain voltage buffer
US6181167B1 (en) Full duplex CMOS communication
US20220357757A1 (en) Circuitry for driving a load
US20210250024A1 (en) Electronic device including level shifter
JP2001007865A (ja) 信号送受信装置
WO2001047111A2 (en) Capacitively coupled re-referencing circuit with positive feedback

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080624

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee