CN1143490C - 一种终接电路中的耦合装置 - Google Patents

一种终接电路中的耦合装置 Download PDF

Info

Publication number
CN1143490C
CN1143490C CNB951972995A CN95197299A CN1143490C CN 1143490 C CN1143490 C CN 1143490C CN B951972995 A CNB951972995 A CN B951972995A CN 95197299 A CN95197299 A CN 95197299A CN 1143490 C CN1143490 C CN 1143490C
Authority
CN
China
Prior art keywords
circuit
voltage
change
transistor
magnitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB951972995A
Other languages
English (en)
Other versions
CN1172565A (zh
Inventor
M・O・J・海德贝里
M·O·J·海德贝里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1172565A publication Critical patent/CN1172565A/zh
Application granted granted Critical
Publication of CN1143490C publication Critical patent/CN1143490C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/062—Setting decision thresholds using feedforward techniques only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • H03H11/30—Automatic matching of source impedance to load impedance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Networks Using Active Elements (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Communication Control (AREA)
  • Amplifiers (AREA)

Abstract

本发明包括一种终接电路或者以单根或双根导线或传输线(2，3)的方式连接到一种信号传输媒介的网络(4)，在该传输线上能传输以脉冲方式携带信息的信号电压，以及一个阻抗匹配电路(4a)，连接到单根导线或多根导线。该电路包括一个平均电压值形成单元，产生一个平均电压值；一个控制单元，产生适宜的参考电压值；以及一个阻抗匹配电阻，它包括在所说阻抗匹配电路中，其中所说电压值和所说参考电压值相加在一起形成加到阻抗匹配晶体管控制极引线的一个合成控制电压。

Description

一种终接电路中的耦合装置
技术领域
本发明涉及一种终接电路，但又并不仅仅具体涉及与用于实现阻抗匹配的和终接电路相关的一种耦合装置，该装置按照上述应用进行控制和选择。
例如在实际导体或传输线这样的信号传输媒介上用作传输携带信息的信号的系统通常要求与发射器有关的和/或接收器有关的阻抗匹配，这种阻抗匹配将优选至少一个适合于信号传输媒介的阻抗的电阻起支配作用的阻抗值。
虽然本发明主要应用在与发射器有关的和/或接收器有关的阻抗匹配连接电路中，而后者与耦合装置有关，然而可以设想，应用最频繁的是在这样一种场合，其中该耦合装置连接信号接收和信号处理单元的上游。
因此，以下的说明被简化到只包括本发明的下面的应用，而且本专业技术人员特别在以下说明提供的技术基础上将意识到在信号传输单元中实施本发明的耦合装置所要求的条件和前提。
这样，本发明将涉及一种与终接电路相关的耦合装置，它与信号传输媒介有关，并连接信号接收器和信号处理单元的上游，在“单终端”信号系统情况下，所说单元连接到单根传输媒介导线和参考电位，而在“差分”信号系统情况下，所说单元连接到两根传输媒介导线。
如本专业技术人员将意识到的那样，单终端信号系统和差分信号系统之间的差别在于，对于前者情况，携带信息的信号是以电压脉冲方式在一根导线上出现的，而对于后者，携带信息的信号是以电压脉冲方式在两根导线上出现的，该两根导线相对面放置的，使得当在一导线上出现一个高电压脉冲时，在另一导线上将出现一个低电压脉冲，反之亦然。
已经设计出来的发明包括在一种传输系统中，具体包括在用于传输一种与数字信息相关的信号结构的系统中。在这种系统中，希望有能力平衡发射器阻抗和/或接收器阻抗，使其对信号传输媒介的阻抗值呈现出显著的阻尼的特性，由此改善信号传输的质量并降低在该传输媒介端上的信号的反射。
按本发明的与耦合装置有关的并适合用于一种信号接收和信号处理单元的终接电路特别适合用在差分信号系统的系统中，其中导线上的方向相反的电压值在两个选择的信号电平上交替变化，其中一个低电压电平，一个高电压电平。
本发明的耦合装置还适合于使它包括在一个集成电路中，并且它将可能通过所选择的一种导线型式构成选择的电路解决方式，这种导线型式是关于使用加到所选基矩阵(基条)的多层金属层，从而形成电路宏功能，例如形成I/O宏功能(用于该集成电路的输入和输出电路)。
要特别考虑对本发明的耦合装置有利的结构，以便能通过使用一种标准化的基本芯片进行实施，该芯片具有一个中心取向的门，该门具有大量属于包括PMOS晶体管和NMOS晶体管的耦合元件的输入端和输出端，并同其他电路在一起。
当这样的一种芯片备有大量可选择的金属层，通过它们构成必不可少的耦合装置时，将构成一种门矩阵，该门矩阵将具有功能完备的I/O电路或者边缘取向电路。
还备有边缘取向的焊接区，例如用焊接方法连接到该门矩阵的元件，或者连接到外部元件，例如电阻，导线等，可直接连接，也可通过媒介连接。
通常，一个输入电路(I-电路)配置在一个焊接或连接岛，而一个输出电路(O-电路)配置在另一个焊接或连接支柱。虽然对于单终端信号系统而言一个焊接支柱已足够，但对于差分信号系统而言要求两个焊接支柱。
背景技术的描述
人们知道若干打算用于以上应用的与终接电路相关的耦合装置的不同的设计，并且同样是不同的电路解决方式。
这样，将相应50Ω阻抗值的电阻元件(电阻)连接到一根使用的导线或在导线和地电位或某个其他参考电位之间的传输媒介，是人们已知的技术。
就与本发明相关的应用而言，人们了解NMOS晶体管和PMOS晶体管能用一个栅压控制，该栅压将使该晶体管的漏-源极通道呈现出明显的阻尼特性，这个特性由本发明的和终接电路相关的耦合装置加以应用。
人们还了解用NMOS晶体管和PMOS晶体管对信号传输和/或信号接收单元提供必要的电路解决方式，在那里它们都配置在集成电路的I/O电路中。
人们还了解选择用于信号传输和/或信号接收单元的电路解决方式，使所说单元能传输和接收携带信息的信号脉冲，该脉冲具有这样一种信号结构，其中比特率能达到Ghz范围。
当使用的电路耦合或转换包括NMOS晶体管和/或PMOS晶体管以及在基本芯片中形成的元件和/或分立元件时，人们还了解这些电路耦合的特性将明显依赖于瞬时系统电压电平，以及这些特性将明显地受到该电压电平变化的影响。
人们还了解这些电路耦合的特性是同温度有关的。
发明概要
                          技术问题
当考虑如上所述的更早的技术观点时，将看到，技术问题是提供在一门矩阵中形成的并与终接电路相关的耦合装置，该电路能使用各种晶体管，并对传输媒介的阻抗值提供良好的匹配作用，该传输媒介的阻抗值基本上与剩余的电路耦合的改变的特性无关，例如受到系统电压变化、温度变化等的影响。
在和终接电路相关的这类耦合装置情况中的另一技术问题是对将在实际中有作用的被改变的特性的反应既提供动态补偿，又提供静态补偿。
与这种在集成电路中的耦合装置和应用相关的另一问题是当特性改变时提供具有自动补偿到一个选择的标称值的有源的和浮置的终接电路。
另一技术问题是实现通过对在耦合装置中使用的晶体管栅极引线的电压匹配得到自动补偿以及动态地和静态地改变该晶体管工作点所要求的条件。
另一技术问题是利用一个参考电压以及由脉冲的信号结构形成的一个平均电压值实现必不可少的电压匹配要求，用于必要的信息传输。
再一个技术问题是利用该电压电平实现需要采取以及容易得到的措施，当加该电压电平时它能使必要的阻抗匹配值达到一个标称值，并必须加到起终接负载作用的晶体管栅极引线。
除此之外的一个技术问题是以标准化门矩阵为基础通过简单的耦合技术方法提供形成此类型的与终接电路相关的耦合装置所要求的条件。
另一技术问题是实现使用用作一个终接负载的晶体管的栅压的意义，一个可变参数电压在该电路外部产生并起控制电压的作用，在那里参考电压的值与目前的温度有关而与静态电源电压值的变化和该电源电压的瞬时慢变化等无关，从而允许加到在电路外部产生的一个平均电压值的参考电压在包括在终接电路中的晶体管(多个晶体管)的栅极引线上起作用，以便能控制并修改连接阻抗的起支配作用的电阻值达到与电路相关的标称值。
还将看到一个技术问题归属于提供一个可以连接到具有宽工作范围的信号接收电路的阻抗匹配网络或电路，使与终接网络相关的耦合装置即使当携带信息的信号的电平变化大时将阻抗匹配达到标称阻抗值，以便有能力接收携带信息的信号。
另外一个技术问题是实现为了对晶体管有关的“人体效应”提供补偿所要求的条件。
在这点上，一个技术问题归属于在把合成电压加到栅极引线之前实现通过单独放大所说平均值电压和附加所说电压到参考电压能达到补偿的能力。
另一个技术问题是能形成可在I/O宏功能电路条件中利用的晶体管和/或元件，以便特别通过SC技术(切换电容技术)将该平均电压加到栅极引线。
另一个技术问题是通过SC技术的媒体产生多个条件，该条件将使形成平均值的电压给出一个值，该电压值被放大且与平均值相关，并适合于补偿由寄生电容和补偿“人体效应”所要求的电压增加引起的电压降。
还将看到一个技术问题是就影响能形成有源终接阻抗的终接阻抗的晶体管而论，借助于与阻抗网络有关的晶体管的栅极引线的一个可控制的电压值，并注意到所说晶体管具有容性特性，于是应用这些特性，使与栅极有关的电压值直接储存在一个或多个呈现终接阻抗并属于该终接电路的晶体管中来达到这样的补偿和动态匹配。
另一个技术问题是通过晶体管控制形成稳定的，至少基本上与系统中电压变化无关的并能受到温度变化控制的终接阻抗值，以及实现与其他电路有效的干扰隔离要求，后者能通过接近终接电路位置的一个低通滤波器滤除参考信号来实施。
另一个技术问题是能形成与结构简单而耐用的耦合装置有关的终接电路，能按SC技术工作，然而在所应用的IC电路的I/O表面使用晶体管耦合和/或元件耦合。
还将看到一个技术问题是了解形成多个条件的重要性，使得所应用的SC技术将直接由一个输入的数据流操作，这意指该I/O宏电路不需要受分开产生的时钟脉冲控制。
还将看到的另一个技术问题是实现修改所使用的模拟放大器耦合和/或SC技术的条件和必要性，以便能改变用于所使用的包括终接电路的晶体管的控制栅极的电压，甚至扩展一个专用的电源电压。
另一个技术问题是在现存的门列阵结构(GA结构)中用简单的方法实现包括例如SC技术的条件和作用，就该终接阻抗的精度而论该结构随着终接电位和/或信号平均值变化仅具有轻微改善的性质。
另一个技术问题是提供上述类型的与终接电路相关的耦合装置，它不仅结构简单而且电源也低。
另一个技术问题是提供能够用在信号接收单元中并提供宽工作范围的一种终接电路，在那里，一种使用的有源的可匹配的配置晶体管的终接电路的工作与发射器和/或接收器的结构无关，借助NMOS晶体管，它使发射器和/或接收器能响应从略低于0电平到略大于电源电压一半的信号变化。
还将看到存在的一个技术问题是在于上述宽工作范围的性质使同一个NMOS晶体管加载的终接电路能用于终接对信号接收电路具有不同CM-范围的携带信息的信号系统。
另一个技术问题是在于实现得到准确的配置晶体管的终接电路的要求的条件，实际试验指出，在相对宽的工作范围内，优于±5％的容差处于这些可能性的范围内。
还将看到另一个技术问题是提供一种与接收器有关的终接电路，该电路在仍然提供有源匹配必要条件的同时能够做成浮置的，按一个固定电压去激活，或连接到一个固定电压。
另一个技术问题是实现产生多个条件要求的措施，使得当一个信号接收单元用NMOS器件构成时，匹配参考电压产生电路将也用NMOS器件构成，而当该终接电路使用NMOS器件时，该信号接收单元将能覆盖与一合理电压相关的“下限窗口”，其范围从略高于电源电压一半到略低于0电平。
还将看到存在的一个问题在于实现产生多个条件要求的措施，使得当该信号接收单元用PMOS元件构成时，匹配参考电压产生电路也将用PMOS器件构成，而当该终接电路使用PMOS器件时，该信号接收单元将能覆盖与一合理电压相关的“上限窗口”。其范围从略低于电源电压之半到略高于该电源电压。
再一个技术问题是在于产生多个条件的能力，使得借助于一个外部产生的激活信号，一个特别是由NMOS器件和PMOS器件构成的与终接电路相关的耦合装置将耦合到所说传输线或导线并激活所选择的耦合装置而去激活另外的耦合装置，结果同一个终接的发射器加载的或接收器加载的I/O电路能有选择地通过所说激活信号覆盖提供窗口的选择部分。
此外，还将看到存在的一技术问题在于借助于简单方式产生多个条件的能力，由此，通过选择的一个控制电压(达到0)能全部或部分地去激活匹配的晶体管加载的终接电路，即能够转换到高阻抗的状态，并产生用于去激活，或截止在总线和发射接收器应用中的终接电路的多个条件。
另外一个技术问题是实现与这样一个事实相关的优点，即终接在低信号电平状态下最理想。
                          解决方式
本发明采用与终接电路相关的耦合装置作为起步来解决上述一个或多个技术问题，该装置适合于连接连到例如单根或双根传输线或导线的信号接收和信号处理单元的上游，在该传输线或导线上能传输电压脉冲式的携带信息的信号。
按照本发明，具有终接电路阻抗并包括在耦合装置中的一个晶体管以形成携带信息信号的电压平均值的单元为媒介，由一控制单元产生的被控制的参考电压值向其栅极引线施加一个复合电压值，这些电压值加在一起形成所说复合电压值。
按照处于本发明概念范围之内推荐的实施例，加到所说栅极引线的电压值是来自电压平均值形成单元的电压值和由一个控制单元或控制电路产生的一参考电压电平单纯相加。
加到栅极引线的电压值最好将是略微上升的，以便连同其他电路一道补偿与晶体管相关的人体效应。
按照本发明，电压平均值形成单元包括连接到所说传输媒介即其导线的一个阻抗匹配的元件，该元件也被连接来表示由存在的电压脉冲形成的一个平均值。
按照本发明的一个实施例，形成的平均电压值被加到一个转换电路，该电路按第一状态通过一个电容器将所说电压加到所说栅极引线，还被加到属于该第一个提及的电路的另一个转换电路，该电路按第二状态释放所说的电压，以及所说的栅极引线并将与地电位相关的参考电平同通过所说电路中的电容器由所说控制单元产生的控制电压相连接。
还建议选择的参考电压低于与选择系统相关的电源电压。
还建议形成平均电压值的单元包括两个串联连接的晶体管，在终接电路中连接在两根导线或传输线之间，这些晶体管的公共接点连接到一根导线以形成一个平均值电压。
还建议串联连接的晶体管的两个栅极引线同连接在导线之间的另一个晶体管的栅极引线相互连接。
按照本发明的一个实施例，对于一个晶体管的工作点的偏移或相对于地电位的终接点的偏移的补偿是通过修改终接电路中包括的晶体管的栅极引线或基片栅极上出现的电压的电平来完成的。
本发明能使这种补偿动态地进行，可以补偿到这样一种程度，即甚至在信号平均电平的变化比控制和加法电路能跟随的变化更快的情况下也将发生阻抗匹配。
通过SC技术的媒介，按本发明对于栅极引线上的电压有可能高于自身的电压源。
此外，本发明能使与终接电路相关的耦合装置完全是浮置的，被去激活的或与一个固定的电压相关。
通过对不同的终接电路选择NMOS和PMOS晶体管，本发明还能使产生的条件用于有选择性地覆盖配置到发射器和/或接收器的下限和上限窗口。
本发明相应于一个外部产生的激活信号还提供将属于终接电路的晶体管转换到高阻抗状态的可能性。
本发明还建议按SC技术使用另外的一个电容器，该电容器能连接到上述的多个电容器，并能通过转换电路被激活和去激活，从而将加到栅极引线的电压值提升到高于控制信号的电压值。
关于这一点，形成的平均电压值被加到另一个转换器，使得在该转换器的一种状态下所说电压值能在该另一个电容器中建立起电位。
按照本发明的一个实施例，当所说另一个转换器处于第二状态时，另一个电容器连接到地电位。
                          优点
本发明的那些优点，首先是连同其他电路一道适合于信号接收和信号处理单元的与终接电路相关的耦合装置的特点在于以平均电压形成单元为媒介产生能够或直接地或当加入由控制电路产生的一个参考电压时加到终接晶体管或多个晶体管的栅极引线或多根引线)的一个电压值，并以此导致该终接晶体管的电阻起支配作用的阻抗值改变到选定的基本上与该终接电压无关的标称终接值，从而产生构成有源的与晶体管相关的终接电路的条件，该电路能自动补偿阻抗限定的终接晶体管的工作点。
本发明的与终接电路相关的耦合装置的主要特征在以下权利要求1的特征部分中加以阐述。
附图的简要说明
现在将参照实施例详细描述本发明，这些实施例目前是优选的并且具有本发明的显著的特征，同时参照以下附图，其中
图1是一种与终接电路相关的耦合装置的原理结构的示意说明，按本发明该装置连接一个信号接收和信号处理单元的上游，同时还指出附加两个电压，即一个代表参考信号的电压值和一个由信号结构产生的平均电压形成的电压值；
图2是一个电路图，说明第二实施例，用SC-技术形成按图1的电路装置，然而差别在于平均电压形成单元和终接电路是集成的；
图3是一个电路图，说明按图1和2的关于平均电压形成单元和终接电路的电路装置的第三实施例；
图4在原则上说明一个控制单元的实施例，该单元连同其他电路一道起的作用是产生一个温度补偿控制电压值和一个电压值(参考电压)，该电压值当电源电压变化时保持不变；
图5说明按图3的本发明的一个实施例的更详细的耦合电路形成部分；
图6示意说明一个与终接电路相关的耦合装置的原理结构，类似于图1的实施例，但具有由信号结构形成的平均电压值的模拟放大，以便有可能同其他电路一道对体效应进行补偿；
图7说明一电路装置部分，它对图2或3的实施例是辅助性的，例如提供具有提升的控制电压的第四电路装置，用于补偿体效应和寄生电容；
图8是时间图，说明在图3和7中所示的转换电路的电气接触器件的相继的激活；
图9说明具有浮置和去激活终接的单终端信号系统；
图10说明具有与一个固定电压相关的固定终接的单终端信号系统；
图11说明具有浮置终接的差分信号系统；
图12说明具有去激活的浮置终接的差分信号系统；
图13说明具有与产生一固定电压的电路相关的固定终接的差分信号系统；
图14表示与NMOS晶体管特性有关的曲线；
图15按照已知条件说明在栅极电压固定条件下阻抗变化相对于电压变化的函数；
图16说明按本发明的相应函数，实线说明图1实施例的，而两根虚线说明图6实施例的；以及
图17说明使用两个终接电路，它们能够由一个激活信号进行激活。
优选实施例说明
图1说明与终接电路相关的耦合装置，它连接到一个信号接收单元M和信号处理单元1的上游。
在被说明的差分信号传输系统中，终接电路或网络4和接收器1都连接到两根传输线或导线2，3，它们都包含在一种信号传输媒介中并能传输以脉冲电压方式携带信息的信号。
图1试图说明属于终接电路或网络的一个阻抗匹配电路4a被直接连接到该两根导线2，3并适合于呈现出电阻起支配作用的阻抗值(50Ω)，该值相应于传输媒介(导线2，3)的阻抗值，在此传输媒介上传输携带信息的信号。
虽然表示并不详细，但是导线2，3按已知方式连接到一个信号发送电路S。
在理想条件下，假定在以下说明经常发生这种情况，即发射器(S)的输出阻抗将配置在相应传输媒介(2，3)的阻抗值，而一个输入阻抗配置到接收器(M)。
发射器(S)和接收器(M)的阻抗值都是电阻起支配作用的值，并在下面将假定这些值都能加以控制，以便连同其他电路一道保持常数，而与温度变化，操作参数等无关。
在以下的说明中将假定，所选择的标称值为50Ω。
由于信号传输电路和信号接收电路以及信号处理电路对技术而言是已知的，因此在此不作详细描述。
然而可以说明按本发明的一种应用中，这些电路通常都是借助于许多晶体管耦合形成的，这些晶体管的耦合包括在一个IC电路的I/O宏范围中的可利用的晶体管中。
所说明的本发明的与终接电路相关的耦合装置将也使用在该I/O宏范围中可利用的晶体管。
图1还说明一个平均电压形成电路5，例如为了在单根传输线或导线20上得到电压值(Vm)，该电压值由那些电压脉冲的平均值表示，那么电压脉冲是由携带信息的信号在导线2，3上产生的。这样该电压值Vm是纯粹的平均值形成的电压值。
在差分信号系统的情况下，信号电压将是稳定的，而在信号结构在0和1之间交变情况下，在电路耦合5中不同的高电阻值情况下，该平均值将是一个准确的平均值。
然而，本发明与计算和使用由信号电压中瞬时变化给出的平均值有关系，由此以下假定在相关联的电压电平上由于由传送脉冲序列变化所引起的信号结构将不改变该平均值。
在单终端信号系统情况下，可以期待由发送脉冲序列引起的信号结构能更显著地影响一个平均值的形成。对于这种情况，一个平均值的形成是通过集成电路或通过低通滤波来估算的。
在以下对差分信号系统的说明中，假定形成的平均值为0.5V。
上述平均值形成的电压值(Vm)现在以电压相加电路6为媒介加到由控制电压产生控制单元(见图4)产生的一个参考电压(Vr)，而将所说电压加在一起形成的合成电压起控制电压的作用，将出现在导线25上并控制终接网格的电路4a使其呈现出一个终接阻抗，该阻抗将调整到例如50Ω的标称值。
从图1将清楚地看到电路4a受到来自平均电压形成电路5的瞬时电压值(Vm)的影响，还受到通过导体9来自控制单元的瞬时参考电压值(Vr)的影响。
假定在图1中该平均值形成电路5包括两个电阻元件(电阻R1，R2)，它们具有相对高的并相互等同的阻值，其中元件的激活对终接电路4a阻抗匹配作用影响不大。
在本发明的范围内有可能将平均值形成电路5同具有终接阻抗的电路4a结合起来，其中假定图3实施例的电路4a包括多个晶体管。
阻抗值形成或呈现电路的阻抗值将极力保持与标称值成比例的一个常数，因此有必要响应温度变化调整这个值，但与电压变化，处理偏差或漂移等无关。
这样本发明乃是基于将两个电压值加在一起，每个都可变，即一个参考电压，连同其他电路一道随温度增加而增加，以及一个平均电压值，它有赖于经常发生变化的信号结构和电压电平。
该参考电压值随时间变化慢，而形成该平均电压的电压值随时间变化快。
由所说相加形成的合成电压加到一个晶体管的栅极引线，该晶体管确定终接阻抗，其特性曲线表示在图14中。
栅极电压Vg和其他的参数将基本上选择在成正比的或线性区域A内。
图3说明一种耦合装置，在此栅极电压Vg是两个相加的电压值的直接和(Vr+Vm)。
从图2将更清楚地看到一个平均值可由导线2和3上的信号电压变化来形成，以终接电路相关的元件4a为媒介，以电压形式出现的该平均电压在以下被称为平均值形成的电压值20(Vm)。
图2还说明SC-技术的使用，还表示出一第一转换电路或第一转换器件21，一第二转换器件22，以及一个电容起支配作用的器件，例如一个电容器23，它连接在两个转换器件之间。
在举例说明的实际的应用中，电路或转换器件21和22，以及电容23可以包括可控制的晶体管耦合，这些都是已知技术，因此在此不必描述。
所有说明的转换电路或转换器件21和22都可以如图中所示那样选取三态a、b和c之一个状态，其中转换状态c试图说明开路位置。
转换器件21的电气接触位置21a是与电压值20(Vm)相关的，而电气接触位置21b是与地相关的24。
转换器件22的电气接触位置22b是与参考电压(Vr)相关的，而电气接触位置22a是与导线25相关的或连接到导线25，导线25连接到呈现终接阻抗的晶体管或多个晶体管的栅极引线。
电气接触点21和22通过电容23相互耦合。
如若干实施例之中的某一个实施例那样，在图1中所指示的电压相加电路6可包括所说转换器件21和22以及电容器23。
分开在图2左方所示电容器23a、23b只是为试图说明寄生电容之用，然而并不包括在以下的说明中，虽然必须说，出现的电压必须增加，以便补偿寄生电容的作用。
当如图2所示那样，转换器件21处在状态21b，而转换器件22处在状态22b，则将用传输线或导线9上的相应参考电压(Vr)的电压对电容器23充电。
当转换器件21处状态21a，而转换器件22处状态22a，则在导线或传输线25上将出现一个电压，该电压相应电容器23在先被充到的电压，并同由形成参考电压的平均值20表示的电压(Vm)相加。
通过在导线26上的一个信号可以将电路21和22设置到所要求的位置或状态。
激活信号在一个电路(未示出)中产生，并由一个控制装置(也未示)加以控制。
图3说明一个实施例，其中终接电路或网络4是由包括一第一晶体管31，一第二晶体管32和一第三晶体管33的三个终接阻抗组成。对于所说明的情况，晶体管31和32假定串接在导线2和3上，起产生电压20的平均电压形成电路的作用。
阻抗匹配值由通过另外一个晶体管23并联的两个串联的晶体管31和32形成。
这就使选择晶体管31、32和33的不同的阻抗值成为可能，结构总起来得到一个媒介匹配值，例如50Ω的匹配值。
为形成一个平均值，对于晶体管31和32，将选择相互一样的阻抗值。
对于所选择的晶体管31和32阻抗值可以比晶体管33的阻抗值大得多。
一个或多个这种晶体管可以用一个固定的电阻值(一个电阻)取代，但只允许不相同的那个是可调整的。
具体地，晶体管31和32可用纯阻元件代替，最好用高欧姆电阻取代，但只允许通过晶体管33进行阻抗匹配调整。
可以使用另外的电路耦合，例如一个固定电阻同一个晶体管并接，一个固定电阻同一个晶体管串接，以及其结合的耦合方式。
然而，图3实施例是一个耦合装置，其中晶体管31和32的栅极引线31g，32g连到晶体管33的栅极引线33g，并全部都由导线25上的电压控制。
假定所有晶体管31，32和33都用合适的电压通过栅极引线驱动，将致使呈现出电阻起支配作用的性质。
未在图3中表示寄生电容(23a，23b)，虽然可以按图2所示同样的方式形成电路6。
图4用图表说明一个控制电路40，它能够在导线或传输线9上形成一个可调整的与基准相关的电压值。
电路40由一个运算放大器43组成，它的两个输入端连接到两个并行的电路(I1，I2)。
电路I1有一个外部的固定参考电阻41，而电路I2有一个内部可调整的电阻起支配作用的晶体管42。
电路40试图产生一个可控制的参考电压，即一个可慢变化的控制电压，该控制电压试图控制包括在单个传送电路，信号接收电路，或其他电路或组合电路中的用于阻抗匹配或输入电阻匹配的瞬时电阻值或阻抗值。
然而将指出，电路40与其他的电路一道适合保持导线9上的可控电压不变，而不考虑系统电压的变化，虽然该可控制的电压也可随温度增加而增加，或者反过来也一样。
这样，由于按照一个选择的阻抗值以及按照由处理偏差或偏移引起的参数变化所选择的一个值而能够控制该参考电压使该值保持不变。
通常该控制电路40将配置在如此接近受控制的阻抗或终接电路，以便允许在实际中假定在这两个地区的温度经常是相同的。
这样图2和3说明的电路提供了一种与晶体管相关的，相对地电位工作点偏移的和终接点偏移的耦合装置。
图2和图3说明的耦合装置乃是基于SC技术，并就这一点提供了动态补偿，如此，特别是加到栅极引线33g的一个控制电压可以直接以起终接阻抗作用的晶体管为媒介加以储存，如此所说晶体管还具有电容性质，并能储存一个施加的电压。
图5更详细地说明电路的层次，其中电路21和22以及电容23都画成相似于将产生电气接触作用的电路21a、22a；21b和22b。
图6试图说明一种耦合装置，其中平均值形成电压值20在加到参考电压之前在一放大器7中加以放大。
这样在导线或传输线25上得到的电压增量(Vr+KVm)能用来补偿寄生电容效应以及与晶体管有关的体效应。
同其他的电路一道应用的SC技术包括第一转换电路21，电容器23和第二转换电路22，使通过另外的转换装置(见图7)的媒介加到栅极引线33g的电压大于其电源电压。
按本发明，加到栅极引线的电压可以允许从略低于0电平到略高于电源电压之半变化，而这被定义为通过NMOS晶体管的“下限窗口”。
包括PMOS匹配参考产生器(40)的PMOS器件可用作起终接作用的晶体管。
当使用PMOS器件时，加到栅极引线的电压可允许从略低于电源电压之半到略高于电源电压变化，以便形成“上限窗口”。
图16详细表示用于信号接收电路的所说上限和下限窗口的取向。
图17试图说明两个连接到相同导线2、3的终接电路41、42。假定终接电路41由NMOS晶体管组成，而终接电路42由PMOS晶体管组成。
当每个终接电路包括连接到同一导线2、3的NMOS晶体管和PMOS晶体管时，有可能借助通过导线41a、42a的外电路的激活选择终接电路之一个电路，例如电路41，而中断另外一个终接电路42，结果同一个接接单元1能或覆盖下限窗口，或上限窗口。
这些窗口，按图16，通过适当选择电压范围161，162允许彼此重叠。
每个可控的终接晶体管能通过一个控制信号，或通过降低导线9上的电压电平去激活。
如以前对大量应用所指出的那样，随着导线20上的电压值的增加，可以要求导线25上的电压值高于导线9上通过该电压所提供的电压值。该更高的电压值要求用于补偿体效应以及由SC-技术和在转换电路，电容器及导电电路中的寄生电容引起的电压下降。
参照图7描述一种耦合/技术可供选择的比较方案，是对图2或3实施例的补充，在那里特别在栅极引线33g上出现的电压值通过导线24略有提升，以便补偿与晶体管相关的体效应以及寄生电容。
图7说明存在着另外一个电容器61，连接到电容器23，并以第三转换器件62为媒介能激活和去激活，以便通过一个选择系数增加由电压平均值形成单元5产生的电压。
对于图7实施例的情况，电压值20加到另一个转换器件62的电接触位置62a，使得在该转换器的该状态下，电压值20将加到另一个电容器61和电容器23，而在所说转换器的另一状态62b情况下，该另一个电容器61将连接到地电位63。
在导线25上的电压电平能达到一个理论值，该理论值相应导线9上的电压值加上两倍电压值20的电平。
图8说明时间图，用于激活转换电路或第一耦合器件23和与第三耦合器件62成对的第二耦合器件22，以便产生用于得到所说高控制电压水平的条件。
从图8A看出，激活转换器21、22到它们各自的状态21b和22b，并设置转换器件62到其状态62c将导致导线9上的电压“Vr”传输到电容器23。
从图8B看出，依次激活转换器到转换状态21a、22c和62b将导致导线20上的电压“Vm”传输到电容器61。
从图8C看出，依次激活转换器到各自的状态21c、22c和62a将导致导线20上的电压(Vm)处于同电容器61两端的电压“Vm”“串联”的状态，以及同电容器23两端的电压“Vr”串联。
从图8D看出，依次激活转换器到各自的状态62a、22a和21c导致一个相应理论电压值(Vr+2Vm)的电压值出现在导线25和栅极引线33g上。
然而对实际应用情况，栅极引线上的电压值将略低，不过对体效应和寄生电容两者达到理想的补偿已经足够。
图9是一个简化了的电路图，说明具有终接电路的单终端信号系统，该终接电路是浮置的，并通过一个电容器80连接到地电位。平均值一般出现在连接点20处。
图10是一个简化了的电路，说明单终端信号系统，包括导线2，具有终接电路4的信号接收器1，该终接电路与固定电压产生电路90的关系是固定不变的。在此情况下，该电压可以是任意要求的电压并且甚至可以是0电压。
图11示意说明具有浮置终端和串联连接在导线2、3上的终接电路4的阻抗104和105的差分信号系统。
图12示意说明具有浮置和去激活终端的差分信号系统。在该情况中，属于终接电路4的阻抗114和115同连接到电容116然后连接到地电位的公共连接点20串联连接。
图13示意说明具有终端电路4的阻抗124、125的差分信号系统，该终接电路4与固定电压产生电路126的关系是固定不变的。该电压可以有任意要求的值，甚至可以为0。
图14说明一种NMOS晶体管的曲线特性，在那里电压值将选择在成正比的或线性的区域A中，以便形成电阻起主导作用的阻抗。
图15说明在晶体管33的栅极引线33g的电压不变的情况下其阻抗值的变化取决于电压(Vm)在不存在电压调整的场合对发明有意义。
图15是一条曲线，它表示对于100mv量级的小电压漏极和源极连接间阻抗的变化。
图15还试图说明当漏极和源极电压与固定的栅极电压同时向上移动时对阻抗Zi将发生什么。
平均值Vm将为(VD+VS)/2。
这表示根据电压变化，同显著的偏差或偏离一起使阻抗值有明显的改变。
图16说明按本发明随电压补偿相应的变化。
用实线表示按图1在栅极电压为(Vr+Vm)情况下阻抗的变化
用折线表示在栅极电压为(Vr+KVm)情况下阻抗的变化，这里K为1.2。
用虚线表示在栅极电压为25，放大系数高于K＝1.2的情况下阻抗的变化。
范围161试图说明对于“下限”窗口电压范围的取向，而区域162试图说明对于“上限”窗口电压范围的取向。
将指出，按以上所述，所有附图只表示单个晶体管，但在实际上，该晶体管可以由一个或多个串接和/或并接的晶体管组成，也同例如电阻元件相结合。
将理解本发明并不局限于作为例子所描述的和说明的实施例，在以下权利要求限定的发明概念的范围内能够做出多个改型。

Claims (35)

1、一种终接电路或网络，连接到单根或双根形式的信号传输媒介，在该媒介上能传输电压脉冲形式的携带信息的信号，以及一个阻抗匹配电路，其连接到所说单根导线或多根导线，其特征在于，一个平均电压值形成单元产生一个平均电压值，一个控制单元产生一个合适的参考电压值，以及一个阻抗匹配晶体管包括在所说阻抗匹配电路中，其中所说平均电压值和所说参考电压值相加在一起形成加到所说晶体管栅极引线的一个合成控制电压值。
2、按权利要求1的电路，其特征在于，该加到所说栅极引线的控制电压值是由一个电压相加电路产生的，从所说平均电压值形成单元得到的一个电压值和从所说控制单元得到的一个参考电压值加到该电压相加电路，所说控制单元是和所说阻抗匹配电路合理分开的电路。
3、按权利要求1的电路，其特征在于，所说平均电压形成单元连接到所说多根导线之一根导线并包括一个信号积分电路。
4、按权利要求1的电路，其特征在于，平均电压值形成单元连接到两根导线还包括两个相互类同的元件。
5、按权利要求1的电路，其特征在于，由平均电压值形成单元产生的电压值借助SC技术加到栅极引线。
6、按权利要求5的电路，其特征在于，所应用的SC技术使用两个转换电路和一个电容或连接在所说电路之间的电容。
7、按权利要求1的电路，其特征在于，平均电压值形成单元包括多个阻抗匹配器件，该阻抗匹配器件连接到两根导线，并连接在一起形成代表由出现的电压脉冲形成的一个平均值的电压值。
8、按权利要求6或7的电路，其特征在于，由所说平均值形成的电压值加到一第一转换电路，该第一转换电路在第一转换状态下向属于所说电路的电容输出所说电压值。
9、按权利要求8的电路，其特征在于，一第二转换电路连接到所说电容器，其中所说第二转换电路在第一状态下施加一个与电容器相关的电压到所说栅极引线，而在第二状态下输出所说参考电压到所说电容器。
10、按权利要求8或9的电路，其特征在于，所说第一和第二转换电路由多个控制信号协调，致使可同时采用第一状态以及同时采用第二状态。
11、按权利要求1的电路，其特征在于，该阻抗匹配电路包括三个晶体管，其中一个连接在两根导线之间，而剩余的形成一个平均电压值形成单元；以及所有所说晶体管的栅极引线能受到所说合成控制电压值的影响。
12、按权利要求11的电路，其特征在于，一个或多个所说晶体管包括在与晶体管相关的电阻起支配作用的耦合电路中。
13、按权利要求11的电路，其特征在于，可用一个电阻取代一个或多个晶体管。
14、按权利要求1的电路，其特征在于，所说由平均电压值形成单元产生的所说电压值在一个放大器中加以放大。
15、按权利要求1或14的电路，其特征在于，所产生的电压值借助于SC技术增加。
16按权利要求1的电路，其特征在于，作为一个参考电压的电压值被选择为低于与系统相关的被选择的电源电压。
17、按权利要求1的电路，其特征在于，被提供栅极电压的晶体管相对于在所说晶体管的漏极或源极上出现的电压保持不变，而不管所说电压脉冲产生的电压范围。
18、按权利要求1或7的电路，其特征在于，平均电压值形成单元包括连接在两根导线之间的两个串接的相互类同的晶体管，晶体管的公共连接点被连接到所说平均值形成的电压值。
19、按权利要求1、11或17的电路，其特征在于，串接晶体管的两栅极引线直接连接到另一个晶体管的栅极引线。
20、按权利要求19的电路，其特征在于，另一个晶体管同所说两个串接晶体管并接。
21、按权利要求1或14的电路，其特征在于，与晶体管相关的工作点偏移和/或一终接点相对地电位的偏移能通过匹配在栅极引线或基片栅极上出现的电压值的电压而得到补偿。
22、按权利要求15的电路，其特征在于，所说补偿是动态补偿，如此，一个用在栅极引线上的控制电压能够以起终接阻抗作用的晶体管为媒介而直接储存。
23、按权利要求1的电路，其特征在于，在NMOS晶体管的情况下，加到栅极引线的所说合成控制电压值在从略低于0电平到略高于电源电压一半的范围内是可接受的。
24、按权利要求1的电路，其特征在于，由阻抗匹配电路提供的终端可以是浮置的或去激活的或与一个固定的电压相关。
25、按权利要求1的电路，其特征在于，所说阻抗匹配晶体管由PMOS器件组成。
26、按权利要求25的电路，其特征在于，加到栅极引线的合成电压值在从略低于电源电压一半到略高于所说电源电压的范围内是可接受的。
27、按权利要求23或25的电路，其特征在于，NMOS晶体管和PMOS晶体管被结合在不同的终接电路中，致使能根据一个激活信号选择覆盖一个下限或上限窗口。
28、按权利要求1的电路，其特征在于，能以一个控制信号为媒介来去激活所选择的终端。
29、按权利要求1的电路，其特征在于，由所说平均电压形成的所说电压值加到一第一转换电路和一第三转换电路。
30、按权利要求29的电路，其特征在于，所说第一和所说第三转换电路，以及第二转换电路根据一个控制信号能导致选用三个转换状态中的一个状态。
31、按权利要求29的电路，其特征在于，由所说平均电压值形成的电压值被加到第一和第三转换电路的第一转换状态。
32、按权利要求31的电路，特征在其于，由平均电压值形成的电压值借助于设置到其第二转换状态的第三转换电路加到另一电容或另一电容器。
33、按权利要求32的电路，其特征在于，所说另一个电容器连接在第一转换电路和第三转换电路以及所说电容或电容器之间。
34、按权利要求30的电路，其特征在于，所说三个转换电路是激活信号，该信号是有影响的，结果在第一时间段中：
a)第一转换电路将采用其第二转换状态；
b)第二转换电路将采用其第二转换状态；以及
c)第三转换电路将采用其第三转换状态；
在以下第二时间段：
a)第一转换电路将采用其第一转换状态；
b)第二转换电路将采用其第三转换状态；
c)第三转换电路将采用其第二转换状态；
在以下第三时间段：
a)第一转换电路将采用其第三转换状态；
b)第二转换电路将采用其第三转换状态；
c)第三转换电路将采用其第一转换状态；以及
在以下第四时间段：
a)第一转换电路将采用其第三转换状态；
b)第二转换电路将采用其第一转换状态；
c)第三转换电路将采用其第一转换状态。
35、按权利要求29的电路，其特征在于，另一个连接到所说电容器的电容器在合理时间能被激活和去激活，以便增加能加到栅极引线的控制电压值。
CNB951972995A 1994-11-23 1995-11-09 一种终接电路中的耦合装置 Expired - Fee Related CN1143490C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9404065-6 1994-11-23
SE9404065A SE502835C2 (sv) 1994-11-23 1994-11-23 Termineringsnätsrelaterat kopplingsarrangemang
SE94040656 1994-11-23

Publications (2)

Publication Number Publication Date
CN1172565A CN1172565A (zh) 1998-02-04
CN1143490C true CN1143490C (zh) 2004-03-24

Family

ID=20396091

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB951972995A Expired - Fee Related CN1143490C (zh) 1994-11-23 1995-11-09 一种终接电路中的耦合装置

Country Status (12)

Country Link
US (1) US5939896A (zh)
EP (1) EP0795244B1 (zh)
JP (1) JPH10508989A (zh)
KR (1) KR100343345B1 (zh)
CN (1) CN1143490C (zh)
AU (1) AU691365B2 (zh)
CA (1) CA2205893C (zh)
DE (1) DE69533625T2 (zh)
FI (1) FI116652B (zh)
NO (1) NO321413B1 (zh)
SE (1) SE502835C2 (zh)
WO (1) WO1996016494A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1332329C (zh) * 2004-07-06 2007-08-15 威盛电子股份有限公司 控制存取外部存储模块的控制芯片及其控制方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19654221B4 (de) 1996-12-23 2005-11-24 Telefonaktiebolaget Lm Ericsson (Publ) Leitungsanschlußschaltkreis
FR2764424B1 (fr) * 1997-06-05 1999-07-09 Thomson Lcd Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels
DE19742430A1 (de) * 1997-09-25 1999-04-08 Siemens Ag Datenübertragungssystem
US6424169B1 (en) 2000-01-24 2002-07-23 Broadcom Corporation Active termination network
US6816987B1 (en) 2000-03-25 2004-11-09 Broadcom Corporation Apparatus and method for built-in self-test of a data communications system
US6592081B2 (en) * 2001-02-28 2003-07-15 National Railroad Passenger Corporation Electronic code generating circuit for use in railroad signaling systems
US6798237B1 (en) 2001-08-29 2004-09-28 Altera Corporation On-chip impedance matching circuit
US6603329B1 (en) * 2001-08-29 2003-08-05 Altera Corporation Systems and methods for on-chip impedance termination
US6836144B1 (en) 2001-12-10 2004-12-28 Altera Corporation Programmable series on-chip termination impedance and impedance matching
US6812734B1 (en) 2001-12-11 2004-11-02 Altera Corporation Programmable termination with DC voltage level control
US7109744B1 (en) 2001-12-11 2006-09-19 Altera Corporation Programmable termination with DC voltage level control
US6888369B1 (en) 2003-07-17 2005-05-03 Altera Corporation Programmable on-chip differential termination impedance
US6888370B1 (en) 2003-08-20 2005-05-03 Altera Corporation Dynamically adjustable termination impedance control techniques
US6859064B1 (en) 2003-08-20 2005-02-22 Altera Corporation Techniques for reducing leakage current in on-chip impedance termination circuits
JP4605692B2 (ja) * 2004-03-19 2011-01-05 株式会社リコー 半導体レーザ変調駆動装置及び画像形成装置
US7221193B1 (en) 2005-01-20 2007-05-22 Altera Corporation On-chip termination with calibrated driver strength
US7218155B1 (en) 2005-01-20 2007-05-15 Altera Corporation Techniques for controlling on-chip termination resistance using voltage range detection
JP2007036546A (ja) * 2005-07-26 2007-02-08 Nec Electronics Corp インピーダンス調整回路と方法
US7679397B1 (en) 2005-08-05 2010-03-16 Altera Corporation Techniques for precision biasing output driver for a calibrated on-chip termination circuit
US20110204189A1 (en) * 2010-02-19 2011-08-25 Lynch Steven P Electronic track relay, and railroad signaling system using the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3585399A (en) * 1968-10-28 1971-06-15 Honeywell Inc A two impedance branch termination network for interconnecting two systems for bidirectional transmission
US4228369A (en) * 1977-12-30 1980-10-14 International Business Machines Corporation Integrated circuit interconnection structure having precision terminating resistors
US4941153A (en) * 1987-08-25 1990-07-10 Hughes Aircraft Company High-speed digital data communication system
JPH02100507A (ja) * 1988-10-07 1990-04-12 Fujitsu Ltd インピーダンス整合回路
JP2902016B2 (ja) * 1989-11-21 1999-06-07 株式会社日立製作所 信号伝送方法および回路
JP2870288B2 (ja) * 1992-03-17 1999-03-17 株式会社日立製作所 双方向信号伝送回路
US5227677A (en) * 1992-06-10 1993-07-13 International Business Machines Corporation Zero power transmission line terminator
US5374861A (en) * 1993-09-10 1994-12-20 Unisys Corporation Differential termination network for differential transmitters and receivers
SE9400657D0 (sv) * 1994-02-25 1994-02-25 Ellemtel Utvecklings Ab En, en kontrollspänning alstrande, krets
JPH07287628A (ja) * 1994-04-18 1995-10-31 Fujitsu Ltd ドライブの活性挿抜装置
US5585741B1 (en) * 1994-04-22 2000-05-02 Unitrode Corp Impedance emulator
FR2730367A1 (fr) * 1995-02-08 1996-08-09 Bull Sa Coupleur d'entree sortie de circuit integre
DE19533274A1 (de) * 1995-09-08 1997-03-13 Thomson Brandt Gmbh Empfängerschaltung mit konstanten Eingangswiderstand
US5684411A (en) * 1995-10-13 1997-11-04 Seiko Communications Systems, Inc. Self-configuring bus
US5731711A (en) * 1996-06-26 1998-03-24 Lucent Technologies Inc. Integrated circuit chip with adaptive input-output port

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1332329C (zh) * 2004-07-06 2007-08-15 威盛电子股份有限公司 控制存取外部存储模块的控制芯片及其控制方法

Also Published As

Publication number Publication date
AU691365B2 (en) 1998-05-14
FI972187A (fi) 1997-07-17
CA2205893A1 (en) 1996-05-30
DE69533625T2 (de) 2006-03-02
SE9404065L (sv) 1996-01-29
NO972344D0 (no) 1997-05-22
CA2205893C (en) 2001-06-26
NO321413B1 (no) 2006-05-08
JPH10508989A (ja) 1998-09-02
KR100343345B1 (ko) 2002-11-23
FI972187A0 (fi) 1997-05-22
EP0795244B1 (en) 2004-10-06
AU3996695A (en) 1996-06-17
US5939896A (en) 1999-08-17
NO972344L (no) 1997-07-11
SE9404065D0 (sv) 1994-11-23
EP0795244A1 (en) 1997-09-17
DE69533625D1 (de) 2004-11-11
SE502835C2 (sv) 1996-01-29
FI116652B (fi) 2006-01-13
CN1172565A (zh) 1998-02-04
WO1996016494A1 (en) 1996-05-30

Similar Documents

Publication Publication Date Title
CN1143490C (zh) 一种终接电路中的耦合装置
CN1285961C (zh) 驱动电路、光电装置及其驱动方法
CN1244898C (zh) 显示驱动装置及使用它的显示装置
CN1273949C (zh) 显示装置的驱动器电路和移位寄存器以及显示装置
CN101036041A (zh) 压力测量的系统和方法
CN1305219C (zh) 电平转换电路
CN1112768C (zh) 输出电路
CN1467693A (zh) 驱动电路、光电装置及其驱动方法
CN1178390C (zh) 可变衰减器
CN101040177A (zh) 压力测量的系统和方法
CN1573425A (zh) 伽马校正电路、液晶驱动电路、显示装置、以及电源电路
CN1731675A (zh) 差动放大器和使用其的显示装置的数据驱动器
CN1144427A (zh) 高频放大器、发射装置和接收装置
CN1260639A (zh) 具有节能电路的模数转换器及其控制方法
CN1703033A (zh) 数据传输设备和用于其的数据接收设备
CN1073321C (zh) 具有多层印刷电路板的图像传感器及制造方法
CN1734945A (zh) 流水线a/d转换器
CN1523555A (zh) 等离子显示器件及用来控制它的方法
CN101075402A (zh) 等离子显示装置和驱动该装置的方法
CN1190742C (zh) 发送电路、数据传输控制装置及电子机器
CN1251096C (zh) 数据传送控制装置及电子机器
CN1667460A (zh) 驱动电压控制装置、显示装置和驱动电压控制方法
CN1420545A (zh) 半导体装置的设计方法和半导体装置
CN1591098A (zh) 半导体电路
CN1189857C (zh) 线驱动电路,电光装置,及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040324

Termination date: 20141109

EXPY Termination of patent right or utility model