DE19733111A1

DE19733111A1 - Halbleiterbauelement

Info

Publication number: DE19733111A1
Application number: DE19733111A
Authority: DE
Inventors: Tetsuya Heima; Norio Higashisaka; Akira Ohta
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1997-01-30
Filing date: 1997-07-31
Publication date: 1998-08-13
Also published as: US5834960A; JP3672061B2; JPH10215155A; KR19980069775A

Description

Die vorliegende Erfindung bezieht sich auf Halbleiter bauelemente und insbesondere auf eine variable Verzöge rungsschaltung, welche ein Eingangssignal in Übereinstim mung mit einem Steuersignal mit einer willkürlichen Aus gangsverzögerungszeit beaufschlagt.

Bei einer variablen Verzögerungsschaltung unter Verwen dung eines Selektors liegt wegen einer Differenz der Länge der Verdrahtung, welche parallel zueinander in der Wähler einheit verläuft, oder wegen Änderungen in der Gate- bzw. Gatterverzögerung keine gute Linearität der Verzögerungs zeit, d. h. der Proportionalität der Änderung der Verzöge rungszeit bezüglich der Anzahl von theoretischen Stufen vor. Ein herkömmliches Verfahren zum Verringern einer Dif ferenz der Verdrahtungslängen ist beispielsweise in der veröffentlichten japanischen Patentanmeldung Nr. Hei. 6- 13857 offenbart. Fig. 10(a) zeigt ein logisches Schaltungs diagramm, welches eine herkömmliche variable Verzögerungs schaltung unter Verwendung eines Selektors veranschaulicht, und die Verzögerungspfade in der variablen Verzögerungs schaltung sind schematisch in Fig. 10(b) dargestellt. Fig. 10(c) zeigt ein Diagramm, welches eine verbesserte variable Verzögerungsschaltung unter Verwendung von elementaren Gat tern veranschaulicht, welche in der oben erwähnten Veröf fentlichung offenbart ist, und in der variablen Verzöge rungsschaltung befindliche Verzögerungsleitungen sind sche matisch in Fig. 10(d) dargestellt. In den jeweiligen sche matischen Ansichten stellen Pfeile Verzögerungen infolge des Bauelements dar, und Kreise und Ellipsen stellen die Verdrahtung dar. Jedoch wird eine Verzögerung infolge der Verdrahtung in den schematischen Ansichten nicht berück sichtigt.

Bei der in Fig. 10(b) dargestellten variablen Verzöge rungsschaltung ist ein Pfad mit der kürzesten Verzögerungs zeit (P11) mit vier Pfeilen dargestellt, und ein Pfad mit der nächst kürzesten Verzögerungszeit (P21) ist mit 6 Pfei len dargestellt. In der in Fig. 10(d) dargestellten varia blen Verzögerungsschaltung ist ein Pfad mit der kürzesten Verzögerungszeit (P12) mit zwei Pfeilen dargestellt, und ein Pfad mit der nächst kürzesten Verzögerungszeit (P22) ist mit vier Pfeilen dargestellt.

Wenn die variable Verzögerungszeit wie in Fig. 10(c) dargestellt konstruiert ist, ist die Herabsetzung der Line arität der Verzögerungszeit infolge der Verdrahtung im Ver gleich mit der in Fig. 10(a) dargestellten Schaltung bis zu einem gewissen Grade reduziert.

In jeder der beiden variablen Verzögerungsschaltungen verlaufen jedoch die Pfade P11 und P12, welche die kürze sten Verzögerungszeiten aufweisen, vollständig parallel zu den Pfaden P21 bzw. P22, welche die nächstkürzesten Verzö gerungszeiten aufweisen, d. h. die Pfade P11 und P12 teilen sich nicht die Leitungen mit den Pfaden P21 bzw. P22. Wenn eine Änderung der Verzögerungszeit infolge jedes Elements Δ t beträgt, ist daher eine Änderung pro Auflösungseinheit (unit resolution) 6 mal so groß wie Δ (6×Δ), und diese Änderung ist ein Hindernis bei der Verbesserung der Auflö sung oder des Ertrags und bei der Verbesserung der Lineari tät einer Verzögerungscharakteristik einer Schaltung.

Da bei einer derart konstruierten herkömmlichen varia blen Verzögerungsschaltung Änderungen der Verzögerungsbe träge infolge von Verzögerungsstufen in vollständig ge trennten Pfaden gesteuert werden, ist die Änderung der Ver zögerungszeit pro Auflösungseinheit beträchtlich, und die Linearität einer Verzögerungscharakteristik einer Schaltung ist mit einem Ansteigen der Anzahl von Verzögerungsstufen herabgesetzt.

Aufgabe der vorliegenden Erfindung ist es, ein Halblei terbauelement wie eine Verzögerungsschaltung mit einer ver besserten Linearität zu schaffen.

Die Lösung der Aufgabe erfolgt durch die Merkmale der unabhängigen Ansprüche.

Ausführungsformen der vorliegenden Erfindung bilden den Gegenstand der abhängigen Ansprüche.

Entsprechend einem ersten Aspekt der vorliegenden Er findung enthält ein Halbleiterbauelement einen Eingangsan schluß und einen Ausgangsanschluß; eine Verzögerungsschal tung, welche N (ganze Zahl) Verzögerungsschaltungseinheiten aufweist, welche in Serie zwischen dem Eingangsanschluß und dem Ausgangsanschluß angeschlossen sind, wobei jede Verzö gerungsschaltungseinheit erste und zweite in Serie ange schlossene NICHTODER-Schaltungen mit zwei Eingängen auf weist und die zweite NICHTODER-Schaltung mit zwei Eingängen näher an dem Ausgangsanschluß angeordnet ist als die erste NICHTODER-Schaltung mit zwei Eingängen und einer der zwei Eingänge an den Eingangsanschluß der ersten NICHTODER- Schaltung mit zwei Eingängen angeschlossen ist; und eine Steuerschaltung, welche einzelne Steuersignale ausgibt, wo bei jedes Steuersignal an einen der zwei Eingänge der in jeder Verzögerungsschaltungseinheit enthaltenen zweiten NICHTODER-Schaltung mit zwei Eingängen angelegt wird; wobei eine Verzögerungszeit der Signalübertragung von dem Ein gangsanschluß zu dem Ausgangsanschluß durch die Steuersi gnale verändert wird. Daher ist die Anzahl von Elementen pro Auflösungseinheit reduziert, und die Änderungen der Verzögerungszeit werden durch die reduzierte Elementezahl reduziert, wodurch die Linearität einer Verzögerungsschal tung verbessert wird. Des weiteren ist das Layout im Ver gleich mit der herkömmlichen Schaltung vereinfacht.

Entsprechend einem zweiten Aspekt der vorliegenden Er findung enthält ein Halbleiterbauelement einen Eingangsan schluß und einen Ausgangsanschluß; eine Verzögerungsschal tung, welche N (ganze Zahl) Verzögerungsschaltungseinheiten aufweist, die in Serie zwischen dem Eingangsanschluß und dem Ausgangsanschluß angeschlossen sind, wobei jede Verzö gerungsschaltungseinheit erste und zweite in Serie ange schlossene NICHTUND-Schaltungen mit zwei Eingängen auf weist, die zweite NICHTUND-Schaltung mit zwei Eingängen nä her an dem Ausgangsanschluß als die erste NICHTUND-Schal tung mit zwei Eingängen angeordnet ist und einer der zwei Eingänge der ersten NICHTUND-Schaltung mit zwei Eingängen an dem Eingangsanschluß angeschlossen ist; und eine Steuer schaltung, welche einzelne Steuersignale ausgibt, wobei je des Steuersignal an einen der zwei Eingänge der in jeder Verzögerungsschaltungseinheit enthaltenen zweiten NICHTUND- Schaltung mit zwei Eingängen angelegt wird; und eine Verzö gerungszeit der Signalübertragung von dem Eingangsanschluß zu dem Ausgangsanschluß durch die Sternsignale geändert wird. Daher ist die Anzahl von Elementen pro Auflösungsein heit reduziert, und Änderungen der Verzögerungszeit werden durch die verringerte Elementeanzahl reduziert, wodurch die Linearität einer Verzögerungsschaltung verbessert wird. Des weiteren ist das Layout im Vergleich mit einer herkömmli chen Schaltung vereinfacht.

Entsprechend einem dritten Aspekt der vorliegenden Er findung wird bei dem oben beschriebenen Halbleiterbauele ment ein Verzögerungselement in einen Signalübertragungs- Pfad zwischen den Eingängen der ersten NICHTODER-Schaltun gen mit zwei Eingängen benachbarter Verzögerungsschaltungs einheiten eingesetzt, deren Eingänge an den Eingangsan schluß angeschlossen sind; und es wird ein Eingangssignal von dem Eingangsanschluß an die in Serie angeschlossenen Verzögerungsschaltungseinheiten von einer dem Ausgangsan schluß am nächsten Befindlichen auf eine von dem äußeren Anschluß am weitesten Entfernte angelegt, wodurch die Brei te der Verzögerungszeit infolge der Verzögerungsschaltungs einheiten erhöht ist. Daher wird unabhängig von der Auflö sung der Verzögerungsschaltungseinheit eine variable Ver zögerungsschaltung mit einer Auflösung realisiert, welche geringer als die Auflösung der Verzögerungsschaltungsein heit ist.

Entsprechend einem vierten Aspekt der vorliegenden Er findung wird bei dem oben beschriebenen Halbleiterbauele ment ein Verzögerungselement in einen Signalübertragungs pfad zwischen den Eingängen der ersten NICHTODER-Schaltun gen mit zwei Eingängen von benachbarten Verzögerungsschal tungseinheiten eingesetzt, deren Eingänge an den Eingangs anschluß angeschlossen sind; und ein Eingangssignal von dem Eingangsanschluß wird an die in Serie angeschlossenen Ver zögerungsschaltungseinheiten von einer am weitesten von dem Ausgangsanschluß Entfernten bis zu einer dem Ausgangsan schluß am nächsten Befindlichen angelegt, wodurch die Brei te der Verzögerungszeit infolge der Verzögerungsschaltungs einheiten verringert ist. Daher wird unabhängig von der Auflösung der Verzögerungsschaltungseinheit eine variable Verzögerungsschaltung realisiert, deren Auflösung geringer als die Auflösung der Verzögerungsschaltungseinheit ist.

Entsprechend einem fünften Aspekt der vorliegenden Er findung ist bei dem oben beschriebenen Halbleiterbauelement jede NOCHTODER-Schaltung mit zwei Eingängen unter Verwen dung einer direkt gekoppelten FET-Logik (DCFL) gebildet. Daher ist die Leistungsaufnahme reduziert.

Entsprechend einem sechsten Aspekt der vorliegenden Er findung ist bei dem oben beschriebenen Halbleiterbauelement jede NICHTODER-Schaltung mit zwei Eingängen oder jede NICHTUND-Schaltung mit zwei Eingängen durch eine MOS-Schal tung mit N-Kanal und eine komplementäre MOS-Schaltung ge bildet. Daher ist dieses Schaltungsprinzip auf ein normales Halbleiterbauelement anwendbar.

Entsprechend einem siebenten Aspekt der vorliegenden Erfindung sind bei dem oben beschriebenen Halbleiterbauele ment Zellen der NICHTODER-Schaltungen mit zwei Eingängen oder der in Serie angeschlossenen NICHTUND-Schaltungen mit zwei Eingängen benachbart zueinander in einer Leitung ange ordnet, um die Verzögerungsschaltung zu bilden. Daher ist der Bereich der Elemente, welche die logische Schaltung bilden, reduziert.

Entsprechend einem achten Aspekt der vorliegenden Er findung enthält ein Halbleiterbauelement einen Eingangsan schluß und einen Ausgangsanschluß; eine Verzögerungsschal tung, welche N (ganze Zahl) Verzögerungsschaltungseinheiten aufweist, welche in Serie zwischen dem Eingangsanschluß und dem Ausgangsanschluß angeschlossen sind, wobei jede Verzö gerungsschaltungseinheit eine NICHTODER-Schaltung mit zwei Eingängen, eine erste NICHTODER-Schaltung mit drei Eingän gen und eine zweite NICHTODER-Schaltung mit drei Eingängen aufweist, welche derart angeschlossen sind, so daß ein Ein gang der NICHTODER-Schaltung mit zwei Eingängen und Eingang der NICHTODER-Schaltung mit drei Eingängen an dem Eingangs anschluß angeschlossen sind, während die Ausgangsanschlüsse der NICHTODER-Schaltung mit zwei Eingängen und die erste NICHTODER-Schaltung mit drei Eingängen jeweils an den zwei Eingängen der zweiten NICHTODER-Schaltung mit drei Eingän gen angeschlossen sind, und wobei die Verzögerungsschal tungseinheiten derart angeschlossen sind, daß ein Ausgang der zweiten NICHTODER-Schaltung mit drei Eingängen der vor ausgehenden Schaltung an dem anderen Eingang der NICHTODER- Schaltung mit zwei Eingängen und einem der verbleibenden zwei Eingänge der ersten NICHTODER-Schaltung mit drei Ein gängen der darauffolgenden Schaltung angeschlossen ist; und eine Steuerschaltung, welche einzelne Steuersignale aus gibt, wobei jedes Steuersignal an den verbleibenden Eingang der zweiten NTCHTODER-Schaltung mit drei Eingängen jeder Verzögerungsschaltungseinheit angelegt wird; wobei eine Verzögerungszeit der Signalübertragung von dem Eingangsan schluß zu dem Ausgangsanschluß durch die Steuersignale ge ändert wird und eine Verzögerungszeit infolge jeder Verzö gerungsschaltungseinheit durch ein Einstellungssignal ge ändert wird, welches dem verbleibenden einen Eingang der ersten NICHTODER-Schaltung mit drei Eingängen jeder Verzö gerungsschaltungseinheit eingegeben wird, wodurch die Auf lösung jeder Verzögerungsschaltung geändert wird. Sogar dann, wenn sich die Elemente, welche die variable Verzöge rungsschaltung bilden, ändern, können daher diese Änderun gen durch das von außen zugeführte Einstellungssignal ein gestellt werden, wodurch der Produktionsertrag der varia blen Verzögerungsschaltung verbessert wird.

Entsprechend einem neunten Aspekt der vorliegenden Er findung enthält das oben beschriebene Halbleiterbauelement des weiteren eine Pulsbreitenbildungseinrichtung, welche an den Ausgangsanschluß angeschlossen ist und die Pulsbreite des Verzögerungsausgangs von dem Ausgangsanschluß gleich förmig macht. Daher wird unabhängig von der Anzahl von Ver zögerungsstufen die Pulsbreite des Ausgangssignals gleich förmig gemacht, was zu einem stabilen Ausgang führt.

Die vorliegende Erfindung wird in der nachfolgenden Be schreibung unter Bezugnahme auf die Zeichnung erläutert.

Fig. 1(a) zeigt ein logisches Schaltungsdiagramm, wel ches eine variable Verzögerungsschaltung als Halbleiterbau element entsprechend einer ersten Ausführungsform der Er findung veranschaulicht, Fig. 1(b) zeigt ein schematisches Diagramm, welches Verzögerungspfade in der variablen Verzö gerungsschaltung veranschaulicht, und Fig. 1(c) zeigt ein Diagramm, welches Wellenformen eines Eingangssignals und eines Verzögerungsausgangs dargestellt.

Fig. 2 zeigt ein logisches Schaltungsdiagramm, welches eine variable Verzögerungsschaltung als Halbleiterbauele ment entsprechend einer zweiten Ausführungsform der Erfin dung veranschaulicht.

Fig. 3(a) zeigt ein logisches Schaltungsdiagramm, wel ches eine variable Verzögerungsschaltung als Halbleiterbau element entsprechend einer dritten Ausführungsform der vor liegenden Erfindung veranschaulicht; Fig. 3(b) zeigt ein Diagramm, welches Wellenformen eines Eingangssignals und von Verzögerungsausgängen dargestellt, und Fig. 3(c) zeigt ein Diagramm, welches die Charakteristik der variablen Ver zögerungsschaltung dargestellt.

Fig. 4(a) zeigt ein logisches Schaltungsdiagramm, wel ches eine variable Verzögerungsschaltung als Halbleiterbau element entsprechend einer vierten Ausführungsform der Er findung veranschaulicht, Fig. 4(b) zeigt ein Diagramm, wel ches Wellenformen eines Eingangssignals und von Verzöge rungsausgängen dargestellt, und Fig. 4(c) zeigt ein Dia gramm, welches die Charakteristik der variablen Verzöge rungsschaltung dargestellt.

Fig. 5 zeigt ein Diagramm, welches eine Verzögerungs schaltungseinheit veranschaulicht, wenn eine Verzögerungs schaltungseinheit, die eine variable Verzögerungsschaltung entsprechend einer der ersten, dritten und vierten Ausfüh rungsformen darstellt, unter Verwendung einer DCFL (Direct Coupled FET Logic, direkt gekoppelte FET-Logik) ausgeführt wird.

Fig. 6 zeigt ein Schaltungsdiagramm, welches eine Ver zögerungsschaltungseinheit veranschaulicht, wenn eine Ver zögerungsschaltungseinheit, welche eine variable Verzöge rungsschaltung entsprechend einer der ersten bis vierten Ausführungsformen bildet, unter Verwendung einer CMOS- Schaltung (Complementary Metal Oxide Semiconductor, komple mentärer Metalloxidhalbleiter) ausgeführt wird.

Fig. 7 zeigt ein Diagramm, welches eine Layoutstruktur auf einem Substrat einer variablen Verzögerungsschaltung entsprechend einer der ersten bis vierten Ausführungsformen veranschaulicht.

Fig. 8(a) zeigt ein logisches Schaltungsdiagramm, wel ches eine variable Verzögerungsschaltung als Halbleiterbau element entsprechend einer fünften Ausführungsform der Er findung veranschaulicht, und Fig. 8(b) zeigt ein Diagramm, welches ein Teil des logischen Schaltkreises auf einer FET-Stufe veranschaulicht.

Fig. 9 zeigt ein logisches Schaltungsdiagramm, welches eine variable Verzögerungsschaltung als Halbleiterbauele ment entsprechend einer sechsten Ausführungsform der vor liegenden Erfindung veranschaulicht.

Fig. 10(a) bis 10(d) zeigen Diagramme, welche her kömmliche variable Verzögerungsschaltungen veranschauli chen.

Fig. 1(a) zeigt ein logisches Schaltungsdiagramm, wel ches eine variable Verzögerungsschaltung als Halbleiter schaltung entsprechend einer ersten Ausführungsform der vorliegenden Erfindung veranschaulicht, und Fig. 1(b) zeigt ein Diagramm, welches schematisch Verzögerungspfade in der variablen Verzögerungsschaltung veranschaulicht. Entspre chend dieser Figuren bezeichnet Bezugszeichen 1 eine varia ble Verzögerungsschaltung, und Bezugszeichen 11 bezeichnet eine Steuerschaltung, welche eine Mehrzahl von Steuersigna len PE, D0, D1 und D2 ausgibt. Bezugszeichen 12 bezeichnet eine einstufige Verzögerungsschaltungseinheit (unit delay circuit), welche zwei NTCHTODER-Schaltungen mit zwei Ein gängen, d. h. eine NICHTODER-Schaltung C mit zwei Eingängen und eine NICHTODER-Schaltung D mit zwei Eingängen aufweist. Vier Stufen von Verzögerungsschaltungseinheiten sind durch 8 NICHTODER-Schaltungen A, B, C, D, E, F, G und H mit zwei Eingängen derart gebildet, daß diese variable Verzögerungs schaltung die Verzögerungszeit in vier Stufen steuern kann.

Wie durch die Verzögerungsschaltungseinheit 12 darge stellt sind bei jeder Verzögerungsschaltungseinheit die NICHTODER-Schaltungen mit zwei Eingängen derart angeschlos sen, daß der Ausgang von der ersten NICHTODER-Schaltung mit zwei Eingängen (D in der Schaltung 12), an welche ein Ein gangssignal IN eingegeben wird, einem der zwei Eingangsan schlüsse der zweiten NICHTODER-Schaltung mit zwei Eingängen (C in der Schaltung 12) eingegeben wird, welche näher an dem Verzögerungsausgang DLY als die erste NICHTODER-Schal tung mit zwei Eingängen befindlich ist, und ein Steuersi gnal von der Steuerschaltung 11 wird dem anderen Eingangs anschluß der zweiten NICHTODER-Schaltung mit zwei Eingängen eingegeben.

Im folgenden wird eine Beschreibung des Operationsprin zips gegeben.

Tabelle 1 stellt Kombinationen von Steuersignalen dar, die von der Steuerschaltung 11 ausgegeben werden.

Wenn die von der Steuerschaltung 11 ausgegebenen Steu ersignale wie durch A in Tabelle 1 dargestellt beschaffen sind, gibt wie bekannt eine NICHTODER-Schaltung eine 1 (H) aus, wenn sich beide ihrer zwei Eingänge auf 0 (L) befin den, gibt die in Fig. 1 (a) dargestellte NICHTODER-Schal tung mit zwei Eingängen "L" ("Low") aus, und das Eingangs signal IN bewegt sich durch die zwei NICHTODER-Schaltungen A und B mit zwei Eingängen und wird als Verzögerungsausgang DLY ausgegeben. Wenn die Verzögerungszeit einer NICHTODER- Schaltung mit zwei Eingängen als 1_tdi dargestellt wird, wird daher die Verzögerungszeit infolge dieser zwei NICHTODER-Schaltungen A und B durch 2_tdi gegeben, und diese Verzögerungszeit entspricht dem durch zwei Pfeile in dem schematischen Diagramm 1(b) dargestellten Übertragungspfad P1 und ist die kürzeste Verzögerungszeit. Fig. 1(c) stellt Wellenformen des Eingangssignals IN und des Verzögerungs ausgangs DLY zu dieser Zeit dar.

Wenn die Kombination von Steuersignalen, welche von der Steuerschaltung 11 ausgegeben werden, wie durch B in Ta belle 1 dargestellt beschaffen ist, gibt des weiteren die in Fig. 1 (a) dargestellte NICHTODER-Schaltung E mit zwei Eingängen "L" aus, und die NICHTODER-Schaltung C mit zwei Eingängen gibt "H" ("High") aus. Als Ergebnis bewegt sich das Eingangssignal IN durch die vier NICHTODER-Schaltungen D, C, B und A mit zwei Eingängen und wird als der Verzöge rungsausgang DLY ausgegeben, und die Verzögerungszeit wird durch 4.t_di2 gegeben. Diese Verzögerungszeit entspricht dem durch vier Pfeile in dem schematischen Diagramm 1(b) dargestellten Übertragungspfad P2 und ist um die Verzöge rungszeit der NICHTODER-Schaltungen mit zwei Eingängen grö ßer als die Verzögerungszeit in dem Fall von A entsprechend der obigen Wahrheitstabelle.

Danach werden auf ähnliche Weise die Steuersignale von der Steuerschaltung 11 wie durch C und D in Tabelle 1 dar gestellt eingegeben, wodurch vier Stufen von Verzögerungs zeiten insgesamt unter Verwendung der variablen Verzöge rungsschaltung gebildet werden können. Die Übertragungs pfade P1 und P2 sind keine vollständig parallelen (getrennten) Pfade, sie treten jedoch durch dieselbe Lei tung in der in Fig. 1(a) dargestellten NICHTODER-Schaltung A hindurch. Wenn die Änderung der Verzögerungszeit in jedem Element Δt beträgt, wird daher die Änderung der Verzöge rungszeit pro Auflösung zu 4×Δt und macht damit 2/3 der Änderung (6×Δt) in der herkömmlichen variablen Verzöge rungsschaltung aus.

Wie oben beschrieben sind entsprechend der ersten Aus führungsform der vorliegenden Erfindung in einer Mehrzahl vorkommende Verzögerungsschaltungen 12, welche jeweils in Serie angeschlossene erste und zweite NICHTODER-Schalt kreise mit zwei Eingängen aufweisen, in Serie an den ersten Eingangsanschlüssen der NICHTODER-Schaltungen mit zwei Ein gängen angeschlossen, und das Eingangssignal IN wird an die zweiten Eingangsanschlüsse der ersten NICHTODER-Schal tungen B, D, F und H mit zwei Eingängen angeschlossen, wäh rend die Steuersignale von der Steuerschaltung 11 jeweils an die zweiten Eingangsanschlüsse der zweiten NICHTODER- Schaltungen A, C, E und G angelegt werden, wodurch die Ver zögerungszeit der Signalübertragung von dem Eingangssignal IN zu dem Verzögerungsausgang DLY mit den Steuersignalen verändert wird. Daher ist die Anzahl von Elementen pro Auf lösungseinheit reduziert, und Änderungen der Verzögerungs zeit sind durch die reduzierte Elementeanzahl reduziert, wodurch die Linearität einer Verzögerungsschaltung verbes sert ist. Des weiteren ist das Layout im Vergleich zu der herkömmlichen Vorrichtung vereinfacht.

Zweite Ausführungsform

Fig. 2 zeigt ein logisches Schaltungsdiagramm, welches eine variable Verzögerungsschaltung als Halbleiterbauele ment entsprechend einer zweiten Ausführungsform der Erfin dung veranschaulicht. Entsprechend Fig. 2 bezeichnen die selben Bezugszeichen wie die in Fig. 1(a) dargestellten Be zugszeichen dieselben oder entsprechende Teile. Bezugszei chen 2 bezeichnet eine variable Verzögerungsschaltung ent sprechend der zweiten Ausführungsform, und Bezugszeichen 22 bezeichnet eine einstufige Verzögerungsschaltungseinheit, welche zwei NICHTUND-Schaltungen mit zwei Eingängen auf weist, d. h. eine NICHTUND-Schaltung C mit zwei Eingängen und eine NICHTUND-Schaltung D mit zwei Eingängen. Vier Stu fen von Verzögerungsschaltungseinheiten sind durch 8 NICHTUND-Schaltungen A, B, C, D, E, F, G und H mit zwei Eingängen derart gebildet, daß diese variable Verzögerungs schaltung die Verzögerungszeit in vier Stufen steuern kann.

Wie durch die Verzögerungsschaltungseinheit 22 darge stellt sind in jeder Verzögerungsschaltungseinheit zwei NICHTUND-Schaltungen mit zwei Eingängen derart angeschlos sen, daß ein Ausgang von der ersten NICHTUND-Schaltung (D in der Schaltung 22) mit zwei Eingängen, an welche das Ein gangssignal IN angelegt wird, einem der zwei Eingangsan schlüsse der zweiten NICHTUND-Schaltung (C in der Schaltung 22) mit zwei Eingängen angelegt wird, welche näher an dem Verzögerungsausgang DLY als die erste NICHTUND-Schaltung mit zwei Eingängen befindlich ist, und das Steuersignal von der Steuerschaltung 11 wird dem anderen Eingangsanschluß der zweiten NICHTUND-Schaltung mit zwei Eingängen eingege ben. D. h. bei der zweiten Ausführungsform werden die NICHTODER-Schaltungen mit zwei Eingängen, welche jeweils die Verzögerungsschaltungseinheit 12 entsprechend der er sten Ausführungsform bilden, mit den NICHTUND-Schaltungen mit zwei Eingängen ersetzt. Bezüglich der Ausgangssignale von der Steuerschaltung 11 wird die negative Logik der Ta belle 11 wie in Tabelle 2 dargestellt verwendet.

Tabelle 2

Wenn die Kombination der von der Steuerschaltung 11 ausgegebenen Steuersignale wie durch A in Tabelle 2 darge stellt gegeben ist, gibt wie bekannt eine NICHTUND-Schal tung 0 (L) aus, wenn beide ihrer zwei Eingänge auf 1 (H) gelegt sind, gibt die in Fig. 2 dargestellte NICHTUND- Schaltung C mit zwei Eingängen "H" aus, und das Eingangssi gnal IN bewegt sich durch die zwei NICHTUND-Schaltungen A und B mit zwei Eingängen und wird als Verzögerungsausgang DLY ausgegeben. Wenn die Verzögerungszeit einer NICHTUND- Schaltung mit zwei Eingängen 1_tdi beträgt, ist daher die Verzögerungszeit infolge der zwei NICHTUND-Schaltungen A und B durch 2_tdi gegeben, und diese Verzögerungszeit entspricht dem durch zwei Pfeile in dem schematischen Diagramm 1(b) dargestellten Übertragungspfad P1 und ist die kürzeste Ver zögerungszeit.

Wenn die Kombination der Steuersignale von der Steuer schaltung 11 durch B in Tabelle 2 dargestellt wird, gibt des weiteren die in Fig. 2 dargestellte NICHTUND-Schaltung E mit zwei Eingängen "H" aus, und die NICHTUND-Schaltung C mit zwei Eingängen gibt "L" aus. Als Ergebnis bewegt sich das Eingangssignal IN durch die vier NICHTUND-Schaltungen D, C, B und A mit zwei Eingängen und wird als der Verzöge rungsausgang DLY ausgegeben, und die Verzögerungszeit wird durch 4.t_di2 gegeben. Diese Verzögerungszeit entspricht dem durch vier Pfeile in dem schematischen Diagramm 1(b) dargestellten Übertragungspfad P2 und ist um die Verzöge rungszeit von zwei NICHTUND-Schaltungen mit zwei Eingängen gegenüber der Verzögerungszeit in dem Fall von A in Tabelle 2 größer.

Wie oben beschrieben werden bei der zweiten Ausfüh rungsform der vorliegenden Erfindung anstelle der NICHTODER-Schaltungen mit zwei Eingängen, welche die für die erste Ausführungsform verwendeten Verzögerungsschal tungseinheiten 12 bilden, die NICHTUND-Schaltungen mit zwei Eingängen als Bestandteil der Verzögerungsschaltungseinhei ten 22 verwendet. Daher ist wie bei der ersten Ausführungs form die Anzahl von Elementen pro Auflösungseinheit bzw. Auflösungseinheit (unit resolution) reduziert, und Änderun gen der Verzögerungszeit sind mit der Reduzierung der Ele menteanzahl reduziert, wodurch die Linearität einer Verzö gerungsschaltung verbessert ist. Des weiteren ist das Layout im Vergleich mit dem herkömmlichen Layout verein facht.

Dritte Ausführungsform

Fig. 3(a) zeigt ein logisches Schaltungsdiagramm, wel ches eine variable Verzögerungsschaltung einer Halbleiter vorrichtung entsprechend einer dritten Ausführungsform der vorliegenden Erfindung veranschaulicht. Entsprechend Fig. 3(a) bezeichnen dieselben Bezugszeichen wie die in Fig. 1(a) dargestellten Bezugszeichen dieselben oder entspre chende Teile. Bezugszeichen 3 bezeichnet eine variable Ver zögerungsschaltung entsprechend der dritten Ausführungs form. Bei der variablen Verzögerungsschaltung 3 ist unter den Verzögerungsschaltungseinheiten 12 eine am nächsten zu dem Verzögerungsausgang DLY Befindliche, d. h. eine mit dem kürzesten Verzögerungspfad, an den stromaufwärts gerichte ten Eingang IN angeschlossen, und die Verzögerungselemente 13 sind zwischen IN-Eingangsknoten der jeweiligen Verzöge rungsschaltungseinheiten 12 eingesetzt.

Wie oben beschrieben sind entsprechend der dritten Aus führungsform der Erfindung bei der Schaltungsstruktur ent sprechend der ersten Ausführungsform die Verzögerungsele mente 30 wie in Fig. 3(a) dargestellt in dem Übertragungs pfad des Eingangssignals IN eingesetzt. Obwohl die Auflö sung durch das Leistungsvermögen der Verzögerungsschal tungseinheit 12 in der variablen Verzögerungsschaltung ent sprechend der ersten Ausführungsform bestimmt ist, wird, da die Verzögerungselemente 30 wie in Fig. 3(a) dargestellt in die variable Verzögerungsschaltung entsprechend der dritten Ausführungsform wie in Fig. 3(b) dargestellt eingesetzt sind, die ansteigende Flanke des Verzögerungsausgangs DLY₁ über eine einstufige Verzögerungsschaltung bezüglich des Eingangssignals IN im Vergleich mit derjenigen von Fig. 1(c) verzögert. Da die Verzögerungszeit infolge der Verzö gerung der einstufigen Verzögerungsschaltung erhöht ist, ist insbesondere die Auflösung einer Verzögerungsschaltung reduziert, und unter Anwendung dieser Tatsache wird eine gewünschte Auflösung erzielt, wodurch eine variable Verzö gerungsschaltung mit einer in Fig. 3(c) dargestellten Cha rakteristik realisiert wird. Diese variable Verzögerungs schaltung besitzt ein hohes Widerstandsvermögen gegenüber Änderungen der Elemente, eine hervorragende Linearität und eine Auflösung, die geringer als die Auflösung der Verzöge rungsschaltungseinheit 12 unabhängig der Auflösung der Ver zögerungsschaltungseinheit ist.

Vierte Ausführungsform

Fig. 4(a) zeigt ein logisches Schaltungsdiagramm, wel ches eine variable Verzögerungsschaltung als Halbleiterbau element entsprechend einer vierten Ausführungsform der vor liegenden Erfindung veranschaulicht. Entsprechend der Fig. 4(a) bezeichnen dieselben Bezugszeichen wie die in Fig. 1 dargestellten Bezugszeichen dieselben oder entsprechende Teile. Bezugszeichen 4 bezeichnet eine variable Verzöge rungsschaltung entsprechend der vierten Ausführungsform.

Bei der variablen Verzögerungsschaltung ist unter den Ver zögerungsschaltungseinheiten 12 die am weitesten von dem Verzögerungsausgang DLY entfernt Befindliche, d. h. eine mit dem längsten Verzögerungspfad, an dem stromaufwärts ge richteten Eingang IN angeschlossen, und Verzögerungsele mente 40 sind zwischen IN-Eingangsknoten der jeweiligen Verzögerungsschaltungseinheiten 12 eingesetzt. Bei der der art gebildeten variablen Verzögerungsschaltung ist bezüg lich einer benachbarten ersten (vorausgehenden) und einer zweiten (darauffolgenden) Verzögerungsschaltungseinheit 12 eine Differenz zwischen der Zeit, während der das Eingangs signal IN einem der zwei Eingangsanschlüsse der zweiten Verzögerungsschaltungseinheit eingegeben wird, und der Zeit, während welcher das von der ersten Verzögerungsschal tungseinheit 12 ausgegebene Signal dem anderen Eingangsan schluß der zweiten Verzögerungsschaltungseinheit eingegeben wird, reduziert. Als Folge ist die Verzögerungszeit infolge jeder Verzögerungsschaltungseinheit 12 reduziert, wodurch die Auflösung einer variablen Verzögerungsschaltung verbes sert ist.

Wie oben beschrieben wird entsprechend der vierten Aus führungsform der Erfindung bei der Schaltungsstruktur ent sprechend der ersten Ausführungsform das Eingangssignal IN von der Verzögerungsschaltungseinheit mit dem längsten Ver zögerungspfad eingegeben, und die Verzögerungselemente 40 sind wie in Fig. 4(a) dargestellt in dem Übertragungspfad des Eingangssignals IN eingesetzt. Daher ist wie in Fig. 4(b) dargestellt die Anstiegsflanke des Verzögerungsaus gangs DLY₁ über eine einstufige Verzögerungsschaltung be züglich des Eingangssignals IN im Vergleich zu dem in Fig. 1(c) dargestellten Zeitverlauf vorgerückt. Da die Verzöge rungszeit infolge der Verzögerung der einstufigen Verzöge rungsschaltung erhöht ist, ist insbesondere die Auflösung einer Verzögerungsschaltung reduziert, und unter Verwendung dieser Tatsache wird eine gewünschte Auflösung erzielt, wo durch eine variable Verzögerungsschaltung mit der in Fig. 4(c) dargestellten Charakteristik realisiert wird. Diese variable Verzögerungsschaltung besitzt ein hohes Wider standsvermögen gegenüber Änderungen der Elemente, eine her vorragende Linearität und eine Auflösung, welche geringer als die Auflösung der Verzögerungsschaltungseinheit 12 un abhängig von der Auflösung der Verzögerungsschaltungsein heit ist.

Fig. 5 zeigt ein Schaltungsdiagramm, welches detail liert eine Verzögerungsschaltungseinheit 12 dargestellt, welche unter Verwendung einer DCFL (Direct Coupled FET Lo gic) konstruiert ist und in der variablen Verzögerungs schaltung einer der ersten, dritten und vierten Ausfüh rungsformen der Erfindung enthalten ist. Wie in Fig. 5 dar gestellt weist eine einstufige Verzögerungsschaltungsein heit 12 zwei in Serie angeschlossene einstufige NICHTODER- Gatter auf, und jedes NICHTODER-Gatter weist einen Last transistor 50, welcher an eine Leistungszufuhr V_dd ange schlossen ist, und zwei Transistoren 51 und 52 auf, welche parallel zwischen einem Ausgangsknoten des Lasttransistors 50 und einer Leistungsversorgung V_ss angeschlossen sind. Eine Auflösung von etwa 100 Picosekunden kann bei einer praktischen Schaltung erwartet werden.

Da die variable Verzögerungsschaltung üblicherweise auf einem GaAs-Substrat gebildet wird, wenn wie in Fig. 5 dar gestellt eine DCFL verwendet wird, wird die Leistungsauf nahme reduziert.

Des weiteren zeigt Fig. 6 ein Schaltungsdiagramm, wel ches detailliert eine Verzögerungsschaltungseinheit 12 (22) veranschaulicht, welche unter Verwendung einer CMOS-Schal tung (Complementary Metal Oxide Semiconductor) konstruiert ist und in einer variablen Verzögerungsschaltung entspre chend einer der ersten bis vierten Ausführungsformen ent halten ist. Wie in Fig. 6 dargestellt weist eine einstufige Verzögerungsschaltungseinheit 12 (22) einen Inverter 60, welcher ein Paar aus einem p-MOS-Transitor 60a und einem n- MOS-Transistor 60b aufweist und in Serie zwischen einer Leistungszufuhr V_dd und einer Leistungszufuhr V_ss ange schlossen ist, und ein NICHTODER-Gatter 61 auf, welches an einen Ausgangsknoten des Inverters 60 angeschlossen ist.

Das NICHTODER-Gatter 61 weist einen p-MOS-Transistor 61c, einen n-MOS-Transistor 61b und einen n-MOS-Transistor 61a auf, welche in Serie zwischen der Leistungszufuhr V_dd und der Leistungszufuhr V_ss angeschlossen sind, einen p- MOS-Transistor 61d und einen p-MOS-Transistor 61e, welche parallel zu dem p-MOS-Transistor 61c angeschlossen sind, und einen n-MOS-Transistor 61f, welcher parallel zu dem n- MOS-Transistor 61b angeschlossen ist. Eine Auflösung von 1 bis 10 Nanosekunden kann bei einer praktischen Schaltung erwartet werden.

Fig. 7 zeigt ein Diagramm, welches eine Layoutstruktur darstellt, bei welcher eine variable Verzögerungsschaltung entsprechend einer der ersten bis vierten Ausführungsformen auf einem Substrat angeordnet ist. Entsprechend Fig. 7 be zeichnet Bezugszeichen 70 NICHTODER- (oder NICHTUND-) Gat ter mit zwei Eingängen, Bezugszeichen 71 bezeichnet eine erste Verdrahtungsschicht, welche als Eingangsanschluß IN dient, Bezugszeichen 72 bezeichnet eine zweite Verdrah tungsschicht, welche als Verdrahtung dient, die einen Ver zögerungsausgang DLY mit den NICHTODER-Gattern 70 mit zwei Eingängen verbindet, und als Verdrahtung, welche die erste Verdrahtungsschicht 71 mit dem NICHTODER-Gattern 70 mit zwei Eingängen verbindet. Des weiteren ist eine Isolie rungsschicht zwischen der ersten Verdrahtungsschicht 71 und der zweiten Verdrahtungsschicht 72 angeordnet, und diese Verdrahtungsschichten 71 und 72 sind miteinander unter Ver wendung von Kontaktlöchern 73 verbunden.

Wie in Fig. 7 dargestellt sind die jeweiligen Zellen der NICHTODER- (NICHTUND-) Gatter 70 mit zwei Eingängen be nachbart zueinander ohne dazwischen verbliebenen Raum ange ordnet, und ein Ausgangsanschluß jeder Zelle ist mit einem Eingangsanschluß der nächsten Zelle über die kürzeste Ver drahtung verbunden. Da die erste Verdrahtungsschicht 71, welche als Eingangsanschluß IN dient, mit den Eingangsan schlüssen der jeweiligen Zellen 70 in einem guten Zustand verbunden ist, gibt es keine Abweichung des Eingabezeit steuerung infolge der Verdrahtung. Da die erste Verdrah tungsschicht 71, welche als Eingangsanschluß IN dient, und die zweite Verdrahtungsschicht 72, welche mit dem Ausgangs anschluß jeder Zelle 70 verbunden ist, sich nicht über schneiden, wird kein Rauschen infolge eines Überkreuzens der Verdrahtung erzeugt. Dieses Layout realisiert eine va riable Verzögerungsschaltung mit einer kleinen Fläche, wel che hervorragend bezüglich der Auflösung, der Widerstands fähigkeit gegenüber Änderungen der Elemente und der Linea rität ist.

Fünfte Ausführungsform

Fig. 8(a) zeigt ein logisches Schaltungsdiagramm, wel ches eine variable Verzögerungsschaltung eines Halbleiter bauelements entsprechend einer fünften Ausführungsform der vorliegenden Erfindung dargestellt. Entsprechend Fig. 8(a) bezeichnen dieselben Bezugszeichen wie die in Fig. 1(a) dargestellten Bezugszeichen dieselben oder entsprechende Teile. Bezugszeichen 8 bezeichnet eine variable Verzöge rungsschaltung entsprechend der fünften Ausführungsform. Bei der fünften Ausführungsform ist bezüglich der Struktur der variablen Verzögerungsschaltung entsprechend der ersten Ausführungsform die zweite (darauffolgende) der NICHTODER- Schaltungen mit zwei Eingängen, welche die Verzögerungs schaltungseinheit bildet, durch eine NICHTODER-Schaltung 81 mit drei Eingängen ersetzt. Des weiteren ist eine NICHT- ODER-Schaltung 82 mit drei Eingängen, welcher ein Eingangs signal IN, ein Ausgang von der vorhergehenden Verzöge rungsschaltungseinheit und ein Steuersignal ADJ zum Ein stellen der Verzögerungszeit eingegeben werden, parallel zu der NICHTODER-Schaltung 83 mit zwei Gängen angeschlossen.

Durch Anlegen des Steuersignals ADJ zum Einstellen der Verzögerungszeit an die NICHTODER-Schaltung 82 mit drei Eingängen kann die Ansteuerungskraft der Transistoren, wel che die NICHTODER-Schaltung 81 mit drei Eingängen in der Ausgangsstufe jeder Verzögerungsschaltungseinheit 80 bil den, geändert werden, wodurch die Auflösung der variablen Verzögerungsschaltung von außen geändert werden kann.

Wenn beispielsweise "H" als das Steuersignal ADJ ange legt wird, wird bei dem in Fig. 8(b) dargestellten Schal tungsdiagramm der in der zweiten Stufe der NICHTODER-Schal tung 81 mit drei Eingängen enthaltene n-MOS-Transistor aus geschaltet, so daß die NICHTODER-Schaltung 81 mit drei Ein gängen im wesentlichen als NICHTODER-Schaltung mit zwei Eingängen arbeitet.

Wenn andererseits "L" als das Steuersignal ADJ angelegt wird, wird bei dem in Fig. 8(b) dargestellten Schaltungs diagramm der in der zweiten Stufe der NICHTODER-Schaltung 81 mit drei Eingängen enthaltene n-MOS-Transistor einge schaltet und arbeitet zusammen mit dem n-MOS-Transistor 830, welcher mit der NICHTODER-Schaltung 81 in Serie ver bunden ist, so daß das Vermögen, die Ansteuerungstransisto ren 832 und 833 der zweiten Stufe anzusteuern, erhöht ist, mit dem Ergebnis, daß die Auflösung wie in Fig. 4(c) darge stellt erhöht ist.

Wie oben beschrieben sind bei der fünften Ausführungs form der vorliegenden Erfindung N (ganze Zahl) Verzöge rungsschaltungseinheiten 80, welche jeweils eine NICHTODER- Schaltung 83 mit zwei Eingängen, eine erste NICHTODER- Schaltung 82 mit drei Eingängen und eine zweite NICHTODER- Schaltung 81 mit drei Eingängen aufweisen, in Serie verbun den. In jeder Verzögerungsschaltungseinheit sind Ausgangs anschlüsse der NICHTODER-Schaltung 83 und der ersten NICHTODER-Schaltung 82 mit drei Eingängen mit den Eingängen der zweiten NICHTODER-Schaltung 81 mit drei Eingängen je weils verbunden, ein Steuersignal ADJ zum Einstellen der Verzögerungszeit wird an den Eingangsanschluß der ersten NICHTODER-Schaltung 82 mit drei Eingängen angelegt, ein Eingangssignal IN wird an einen Eingangsanschluß der NICH- TODER-Schaltung 83 mit zwei Eingängen und an einen der ver bleibenden zwei Eingangsanschlüsse der NICHTODER-Schaltung 82 mit drei Eingängen angelegt, ein Steuersignal, welches von der Steuerschaltung 11 ausgegeben wird, wird an den verbleibenden Eingangsanschluß der NICHTODER-Schaltung 81 mit drei Eingängen angelegt, und die Verzögerungszeit der Signalübertragung von dem Eingang IN zu dem Ausgang DLY wird durch diese Steuersignale geändert. Sogar wenn diese Elemente, welche die variable Verzögerungsschaltung bilden, geändert werden, können daher diese Änderungen mit dem von außen zugeführten Signal ADJ eingestellt werden, wodurch der Produktionsertrag der variablen Verzögerungsschaltung verbessert wird.

Während bei der fünften Ausführungsform dasselbe Steu ersignal ADJ zum Einstellen der Verzögerungszeit an alle Verzögerungsschaltungseinheiten 80 angelegt wird, können unterschiedliche ADJ-Signale an die jeweiligen Verzöge rungsschaltungseinheiten 80 angelegt werden. In diesem Fall kann die Verzögerungszeit in jeder Verzögerungsschaltungs einheit zweckbestimmt geändert werden, wodurch eine varia ble Verzögerungsschaltung mit einer nicht linearen Verzöge rungscharakteristik realisiert wird.

Sechste Ausführungsform

Fig. 9 zeigt ein logisches Schaltungsdiagramm, welches eine variable Verzögerungsschaltung als Halbleiterbauele ment entsprechend einer sechsten Ausführungsform der vor liegenden Erfindung veranschaulicht. Entsprechend Fig. 9 bezeichnen dieselben Bezugszeichen wie die in Fig. 1(a) dargestellten Bezugszeichen dieselben oder entsprechende Teile. Bezugszeichen 90 bezeichnet eine Pulserzeugungs schaltung, welche in der variablen Verzögerungsschaltung enthalten ist.

Wenn in einer Mehrzahl vorkommende Verzögerungsschal tungseinheiten in Serie verbunden sind und die Verzöge rungszeit entsprechend der Anzahl von Stufen jeder Verzöge rungsschaltungseinheit wie bei der ersten bis fünften Aus führungsform der Erfindung beschrieben geändert wird, er höht sich die Pulsbreite mit einem Ansteigen der Anzahl der Verzögerungsstufen.

Bei der sechsten Ausführungsform ist die Pulserzeu gungsschaltung 90 mit der in Fig. 9 dargestellten Struktur mit der Ausgangsstufe der variablen Verzögerungsschaltung verbunden, und die Wellenform des Ausgangssignals von der Schaltung wird korrigiert, wodurch die Pulsbreite des Aus gangspulses gleichförmig gemacht wird, was zu einem stabi len Ausgang führt.

Obenstehend wurde ein Halbleiterbauelement offenbart. Das Halbleiterbauelement enthält einen Eingangsanschluß und einen Ausgangsanschluß; eine Verzögerungsschaltung, welche N (ganze Zahl) Verzögerungsschaltungseinheiten aufweist, die in Serie zwischen dem Eingangsanschluß und dem Aus gangsanschluß angeschlossen sind, wobei jede Verzögerungs schaltungseinheit eine erste und eine zweite NICHTODER- Schaltung mit zwei Eingängen aufweist, welche in Serie an geschlossen sind, wobei die zweite NICHTODER-Schaltung mit zwei Eingängen näher an dem Ausgangsanschluß als die erste NICHTODER-Schaltung befindlich ist und einer von zwei Ein gängen der NICHTODER-Schaltung mit zwei Eingängen mit dem Eingangsanschluß verbunden ist; und eine Steuerschaltung, welche einzelne Steuersignale ausgibt, wobei jedes Steuer signal an einen von zwei Eingängen der zweiten NICHTODER- Schaltung mit zwei Eingängen, welche in jeder Verzögerungs schaltungseinheit enthalten ist, angelegt wird wobei eine Verzögerungszeit der Signalübertragung von dem Eingangsan schluß zu dem Ausgangsanschluß durch die Steuersignale ge ändert wird. Daher wird die Anzahl von Elementen pro Auflö sungseinheit reduziert, und Änderungen der Verzögerungszeit werden durch die reduzierte Elementeanzahl reduziert, wo durch die Linearität einer Verzögerungsschaltung verbessert wird. Des weiteren wird das Layout im Vergleich zu einem herkömmlichen Layout vereinfacht.

Claims

1. Halbleiterbauelement (Fig. 1) mit:
einem Eingangsanschluß (IN) und einem Ausgangsan schluß (DLY);
einer Verzögerungsschaltung (1), welche N (ganze Zahl) Verzögerungsschaltungseinheiten (12) aufweist, die in Serie zwischen dem Eingangsanschluß und dem Ausgangsanschluß an geschlossen sind, wobei jede Verzögerungsschaltungseinheit (12) in Serie verbundene erste und zweite NICHTODER-Schal tungen (D (B, F, H), C (A, E, G)) aufweist, wobei die zwei te NICHTODER-Schaltung (C (A, E, G)) mit zwei Eingängen nä her zu dem Ausgangsanschluß als die erste NICHTODER-Schal tung (D (B, F, H)) mit zwei Eingängen befindlich ist und einer der zwei Eingänge der ersten NICHTODER-Schaltung (D (B, F, H)) mit dem Eingangsanschluß (IN) verbunden ist; und
einer Steuerschaltung (11), welche einzelne Steuersi gnale ausgibt, wobei jedes Steuersignal an einen von zwei Eingängen der zweiten NICHTODER-Schaltung (C (A, E, G)) mit zwei Eingängen, welche in jeder Verzögerungsschaltungsein heit (12) enthalten ist, angelegt wird;
wobei eine Verzögerungszeit der Signalübertragung von dem Eingangsanschluß (IN) zu dem Ausgangsanschluß (DLY) durch die Steuersignale geändert wird.

2. Halbleiterbauelement (Fig. 2) mit:
einem Eingangsanschluß (IN) und einem Ausgangsan schluß (DLY);
einer Verzögerungsschaltung (2), welche N (ganze Zahl) Verzögerungsschaltungseinheiten (22) aufweist, die in Serie zwischen dem Eingangsanschluß (IN) und dem Ausgangsan schluß (DLY) angeschlossen sind, wobei jede Verzögerungs schaltungseinheit in Serie angeschlossene erste und zweite NICHTUND-Schaltungen (D (B, F, H), C (A, E, G)) mit zwei Eingängen aufweist, wobei die zweite NICHTUND-Schaltung (C (A, E, G)) näher an dem Ausgangsanschluß (DLY) als die er ste NICHTUND-Schaltung (D (B, F, H)) befindlich ist und ei ner der zwei Eingänge der ersten NICHTUND-Schaltung (D (B, F, H)) mit zwei Eingängen mit dem Eingangsanschluß (IN) verbunden ist; und
einer Steuerschaltung (11), welche einzelne Steuersi gnale ausgibt, wobei jedes Steuersignal an einen der zwei Eingänge der zweiten NICHTUND-Schaltung (C (A, E, G)) mit zwei Eingängen, welche in jeder Verzögerungsschaltungsein heit (22) enthalten ist, angelegt wird;
wobei eine Verzögerungszeit der Signalübertragung von dem Eingangsanschluß (IN) zu dem Ausgangsanschluß (DLY) durch die Steuersignale geändert wird.

3. Halbleiterbauelement nach Anspruch 1 (Fig. 3), dadurch gekennzeichnet, daß
ein Verzögerungselement (30) in einem Signalübertra gungspfad zwischen den Eingängen der ersten NICHTODER- Schaltungen mit zwei Eingängen benachbarter Verzögerungs schaltungseinheiten eingesetzt ist, wobei die Eingänge mit dem Eingangsanschluß verbunden sind; und
ein Eingangssignal von dem Eingangsanschluß an die in Serie angeschlossenen Verzögerungsschaltungseinheiten von einer dem Ausgangsanschluß am nächsten Befindlichen zu ei ner von dem Ausgangsanschluß am weitesten Entfernten ange legt wird, wodurch die Breite der Verzögerungszeit infolge der Verzögerungsschaltungseinheiten erhöht wird.

4. Halbleiterbauelement nach Anspruch 1 (Fig. 4), dadurch gekennzeichnet, daß
ein Verzögerungselement (40) in einem Signalübertra gungspfad zwischen den Eingängen der ersten NICHTODER- Schaltungen mit zwei Eingängen benachbarter Verzögerungs schaltungseinheiten eingesetzt ist, deren Eingänge mit dem Eingangsanschluß verbunden sind; und
ein Eingangssignal von dem Eingangsanschluß an die in Serie angeschlossenen Verzögerungsschaltungseinheiten von einer von dem Ausgangsanschluß am weitesten Entfernten bis zu einer dem Ausgangsanschluß am nächsten Befindlichen an gelegt wird, wodurch die Breite der Verzögerungszeit infol ge der Verzögerungsschaltungseinheiten verringert wird.

5. Halbleiterbauelement nach Anspruch 1 (Fig. 5), dadurch gekennzeichnet, daß jede NICHTODER-Schaltung mit zwei Eingängen unter Ver wendung einer direkt gekoppelten FET-Logik (DCFL) gebildet ist.

6. Halbleiterbauelement nach Anspruch 1 (Fig. 6), dadurch gekennzeichnet, daß jede NICHTODER-Schaltung mit zwei Ein gängen durch eine N-Kanal MOS-Schaltung und eine komplemen täre MOS-Schaltung gebildet ist.

7. Halbleiterbauelement nach Anspruch 2 (Fig. 6), dadurch gekennzeichnet, daß jede NICHTUND-Schaltung mit zwei Ein gängen durch eine N-Kanal MOS-Schaltung und eine komplemen täre MOS-Schaltung gebildet ist.

8. Halbleiterbauelement nach Anspruch 1 (Fig. 7), dadurch gekennzeichnet, daß Zellen (70) der in Serie angeschlosse nen NICHTODER-Schaltungen mit zwei Eingängen benachbart zu einander in einer Linie angeordnet sind, um die Verzöge rungsschaltung zu bilden.

9. Halbleiterbauelement nach Anspruch 2 (Fig. 7), dadurch gekennzeichnet, daß Zellen (70) der in Serie angeschlosse nen NICHTUND-Schaltungen mit zwei Eingängen benachbart zu einander in einer Linie angeordnet sind, um die Verzöge rungsschaltung zu bilden.

10. Halbleiterbauelement (Fig. 8) mit:
einem Eingangsanschluß (IN) und einem Ausgangsanschluß (DLY);
einer Verzögerungsschaltung (8), welche N (ganze Zahl) Verzögerungsschaltungseinheiten (80) aufweist, die in Serie zwischen dem Eingangsanschluß (IN) und dem Ausgangsan schluß (DLY) angeschlossen sind, wobei jede Verzögerungs schaltungseinheit (80) eine NICHTODER-Schaltung (83), eine erste NICHTODER-Schaltung (82) mit drei Eingängen und eine zweite NICHTODER-Schaltung (81) mit drei Eingängen auf weist, die derart angeschlossen sind, daß ein Eingang der NICHTODER-Schaltung (83) mit zwei Eingängen und ein Eingang der ersten NICHTODER-Schaltung (82) mit drei Eingängen mit dem Eingangsanschluß (IN) verbunden sind, während Aus gangsanschlüsse der NICHTODER-Schaltung (83) mit zwei Ein gängen und der ersten NICHTODER-Schaltung (82) mit drei Eingängen jeweils mit zwei Eingängen der NICHTODER-Schal tung (81) mit drei Eingängen verbunden sind, und wobei die Verzögerungsschaltungseinheiten (80) derart angeschlossen sind, daß ein Ausgang der zweiten NICHTODER-Schaltung (81) mit drei Eingängen in der vorausgehenden Schaltung mit dem anderen Eingang der NICHTODER-Schaltung (83) mit zwei Ein gängen und einem der verbleibenden zwei Eingänge der ersten NICHTODER-Schaltung (82) mit drei Eingängen in der darauf folgenden Schaltung verbunden ist; und
einer Steuerschaltung (11), welche einzelne Steuersi gnale ausgibt, wobei jedes Steuersignal an einen verblei benden Eingang der zweiten NICHTODER-Schaltung mit drei Eingängen (81) jeder Verzögerungsschaltungseinheit (80) an gelegt wird;
wobei eine Verzögerungszeit der Signalübertragung von dem Eingangsanschluß (IN) zu dem Ausgangsanschluß (DLY) durch die Steuersignale geändert wird und eine Verzöge rungszeit infolge jeder Verzögerungsschaltungseinheit (80) durch ein Einstellungssignal (ADJ) geändert wird, welches einem verbleibenden Eingang der ersten NICHTODER-Schaltung (82) mit drei Eingängen jeder Verzögerungsschaltungseinheit (80) eingegeben wird, wodurch die Auflösung der Verzöge rungsschaltung geändert wird.

11. Halbleiterbauelement nach Anspruch 1 (Fig. 9), gekenn zeichnet durch eine Pulsbreitenbildungseinrichtung (90), welche mit dem Ausgangsanschluß (DLY) verbunden ist und die Pulsbreite der von dem Ausgangsanschluß ausgegebenen Verzögerung gleichförmig macht.