DE19730139C2 - Verfahren zur Herstellung eines hochintegrierten Halbleiterbauelements mit Trennstruktur - Google Patents
Verfahren zur Herstellung eines hochintegrierten Halbleiterbauelements mit TrennstrukturInfo
- Publication number
- DE19730139C2 DE19730139C2 DE19730139A DE19730139A DE19730139C2 DE 19730139 C2 DE19730139 C2 DE 19730139C2 DE 19730139 A DE19730139 A DE 19730139A DE 19730139 A DE19730139 A DE 19730139A DE 19730139 C2 DE19730139 C2 DE 19730139C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- oxide film
- forming
- antioxidant
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000926 separation method Methods 0.000 title description 12
- 239000007800 oxidant agent Substances 0.000 claims description 24
- 239000003963 antioxidant agent Substances 0.000 claims description 21
- 230000003078 antioxidant effect Effects 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 20
- 230000003647 oxidation Effects 0.000 claims description 16
- 238000007254 oxidation reaction Methods 0.000 claims description 16
- 230000001590 oxidative effect Effects 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 239000003112 inhibitor Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 description 23
- 235000006708 antioxidants Nutrition 0.000 description 14
- 150000004767 nitrides Chemical class 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007429 general method Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Description
Die vorliegende Erfindung bezieht sich auf ein Verfahren zum
Herstellen eines hochintegrierten Halbleiterbauelements
mit Trennstruktur,
bei dem eine Verkleinerung erforder
lich ist.
Um die Bauelementdichte auf einem Chip mit einer vorbestimm
ten Größe zu erhöhen, muß der Maßstab der Trennregion erheb
lich reduziert werden. Es ist jedoch bei hochintegrierten
Bauelementen, wie z. B. GIGA DRAM, der die höchste Reduzie
rung bezüglich des Trennregionsmaßstabs erfordert, schwie
rig, um eine Struktur einer Trennstruktur unter Verwendung
eines tiefultravioletten (DUV = Deep UltraViolet) Lichts,
das allgemein bei der Photolithographie verwendet wird, zu
bilden. Ein Verfahren, das die vorhandenen Probleme bei der
Verwendung des DUV-Lichts überwindet, ist offenbart worden.
Die Fig. 1A bis 1F sind Querschnittsansichten eines Ab
schnitts eines Halbleiterbauelements, die eine Prozeßfolge
zum Herstellen desselben durch ein Verfahren gemäß dem Stand
der Technik darstellen.
Entsprechend dem Verfahren gemäß dem Stand der Technik wer
den, wie es in der Fig. 1A dargestellt ist, ein Flächen
oxidfilm 12 und ein erster Nitridfilm 13 folgend auf einem
Siliziumsubstrat 11 aufgebracht. Anschließend wird eine Mas
ke aus Photolack 14, wie es in der Fig. 1B dargestellt ist,
auf dem ersten Nitridfilm 13 gebildet. Der Prozeß des Bil
dens der Photolackmaske 14 schreitet, wie es im folgenden
gezeigt ist, fort. Erstens wird die Photolackmaske 14 auf
dem ersten Nitridfilm 13 gebildet. Dann wird dieselbe mit
Licht einer DUV-Wellenlänge belichtet und entwickelt, um das
Flächenoxid 12 freizulegen. Danach wird der erste Nitridfilm
3', wie es in der Fig. 1C dargestellt ist, einem Ätzen, das
Trockenätztechniken verwendet, ausgesetzt, um dadurch einen
Abschnitt der Flächenoxidschicht 12 freizulegen.
Anschließend wird, wie es in der Fig. 1D dargestellt ist,
nachdem die Photolackmaske 14 entfernt ist, ein zweiter Ni
tridfilm 15 auf der gesamten Oberfläche mittels der chemi
schen Dampfabscheidung (CVD = Chemical Vapor Deposition)
aufgebracht. Dann wird, wie es in der Fig. 1E dargestellt
ist, der zweite Nitridfilm 15 geätzt, um dadurch Seitenwand
abstandhalter 15' zu bilden. Danach wird, wie es in der Fig.
1F dargestellt ist, der freigelegte Flächenoxidfilm 12 ent
fernt, um den vorbestimmten Abschnitt des Siliziumsubstrats
11 freizulegen, und ein Feldoxidfilm 16 wird auf dem Ab
schnitt des Siliziumsubstrats 11 gebildet. Die Seitenwand
abstandhalter 15', der erste Nitridfilm 13' und der Flächen
oxidfilm 12 werden entfernt.
Wie es oben beschrieben ist, verwendet der Stand der Technik
die Seitenwandabstandhalter des CVD-Nitridfilms, um eine
feine Struktur zu bilden, die mit Schwierigkeiten unter Ver
wendung des DUV-Lichts gebildet wird. Es ist jedoch schwie
rig, einen CVD-Nitridfilm und die Seitenwandabstandhalter
aus dem Nitridfilm zu bilden. Daher weist der Stand der
Technik das Problem auf, daß die Ausbeute reduziert wird, da
eine gleichmäßige Bildung des Seitenwandabstandhalters
innerhalb einer Scheibe oder eines Wafers schwierig ist.
Aus der US 4 256 514 A ist ein Verfahren zum Erzeugen einer
Region kleiner Abmessungen auf einem Substrat bekannt, bei
dem eine polykristalline Siliziumschicht auf eine Silizium
nitridschicht aufgebracht und mit einer Öffnung versehen
wird. Nachfolgend wird die polykristalline Siliziumschicht
einer Oxidation unterzogen, um einen Oxidfilm zu erzeugen,
woraufhin ein reaktives Ionenätzen durchgeführt wird. Nach
dem reaktiven Ionenätzen sind die Abmessungen der Region
durch die vertikalen Bereiche des Oxidfilms festgelegt.
In JP 4-26142 A ist ein Verfahren zum Erzeugen eines Feld
oxids beschrieben, bei dem ein Polysilizium auf eine auf ei
nem Substrat befindliche Siliziumnitridschicht aufgebracht
und mit einer Ausnehmung versehen wird. Ein Oxidfilm wird
durch Oxidation des Polysiliziums erzeugt, woraufhin Borio
nen in das Substrat implantiert werden. Nachfolgend werden
der Oxidfilm und die Siliziumnitridschicht im Bereich der
Ausnehmung entfernt, woraufhin ein Feldoxid im Bereich der
Ausnehmung erzeugt wird.
Dementsprechend ist die vorliegende Erfindung auf ein Ver
fahren zum Herstellen eines Halbleiterbauelements gerichtet,
das im wesentlichen eines oder mehrere der Probleme aufgrund
der Einschränkungen und Nachteile der verwandten Technik
vermeidet.
Die Aufgabe der vorliegenden Erfindung besteht darin, ein
Verfahren zum Herstellen eines Halbleiterbauelements zu
schaffen, mit dem es möglich ist, Trennregionen mit jeweils
einer feinen Größe durch das Durchführen eines Oxidations
prozesses bezüglich einer Maske zum Bilden einer Struktur
der Trennregion zu bilden.
Diese Aufgabe wird durch ein Verfahren zum Herstellen eines
Halbleiterbauelements gemäß Anspruch 1 gelöst.
Das Halbleiterbauelementherstellungsverfahren gemäß der vor
liegenden Erfindung umfaßt die Schritte des Bildens einer
Oxidationshemmerschicht oder Anti-Oxidansschicht auf dem
Halbleitersubstrat, das Bilden einer Oxidationsmittelschicht
oder Oxidansschicht auf der Oxidationshemmerschicht, das
Freilegen eines Teils der Oxidationshemmerschicht durch se
lektives Entfernen eines Teils der Oxidationsmittelschicht,
das Reduzieren des freigelegten Abschnitts der Oxidations
hemmerschicht durch Bilden eines Oxidfilms durch Oxidieren
der Oxidationsmittelschicht, und das Freilegen eines ersten
Abschnitts des Halbleitersubstrats, was einen zweiten Ab
schnitt definiert, der eine aktive Region des Bauelements
ist, durch Entfernen des freigelegten Abschnitts der Oxida
tionshemmerschicht unter der Verwendung der Oxidationsmit
telschicht als Maske. Hier wird die Oxidationsmittelschicht
durch Aufbringen eines Polysiliziums gebildet. Anschließend
wird in dem ersten Abschnitt ein Graben erzeugt.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung
werden nachfolgend unter Bezugnahme auf die beiliegenden
Zeichnungen näher erläutert. Es zeigen:
Fig. 1A bis 1F Querschnittsansichten eines Abschnitts eines Halb
leiterbauelements, die eine Prozeßfolge zum Her
stellen desselben durch ein Verfahren gemäß dem
Stand der Technik darstellen; und
Fig. 2A bis 2H Querschnittsansichten eines Abschnitts eines Halb
leiterbauelements, die eine Prozeßfolge zum Her
stellen desselben gemäß einem bevorzugten Ausfüh
rungsbeispiel der vorliegenden Erfindung darstel
len.
Es wird nun detailliert auf die bevorzugten Ausführungsbei
spiele der vorliegenden Erfindung Bezug genommen, von der
Beispiele in den beigefügten Zeichnungen dargestellt sind.
Die Fig. 2A bis 2H sind Querschnittsansichten eines Ab
schnitts eines Halbleiterbauelements, die eine Prozeßfolge
zum Herstellen desselben gemäß einem bevorzugten Ausfüh
rungsbeispiel der vorliegenden Erfindung darstellen.
Zunächst wird eine Oxidationshemmerschicht 23, wie es in der
Fig. 2A dargestellt ist, auf dem Siliziumsubstrat 21 gebil
det. Ein Siliziumnitridfilm wird auf dem Siliziumsubstrat 21
durch Aufbringen desselben als eine Oxidationshemmerschicht
23 angebracht. Außerdem wird der Siliziumnitridfilm an dem
Siliziumsubstrat 21 angebracht, während ein Flächenoxidfilm,
der durch einen Oxidationsprozeß gebildet wird, dazwischen
eingebracht wird (nicht gezeigt).
Anschließend wird, wie es in der Fig. 2B gezeigt ist, eine
Oxidationsmittelschicht 26 auf der Oxidationshemmerschicht
23 gebildet. Es wird ein CVD-Polysilizium, das ein sich wäh
rend der Oxidation aufblähendes Material ist, als Oxida
tionsmittelschicht 26 verwendet. Ferner können Germanium
oder dergleichen als Oxidationsmittelschicht 26 verwendet
werden.
Dann wird, wie es in der Fig. 2C dargestellt ist, eine Pho
tolackmaske 24, die hauptsächlich die Trennregion definiert,
auf der Oxidationsmittelschicht 26 gebildet. Der Photolack
bildungsprozeß besteht darin, daß ein Photolack auf die Oxi
dationsmittelschicht 26 gestrichen wird, und dann wird der
aufgestrichene Photolack mit DUV-Licht belichtet, und in ei
nen Film entwickelt.
Danach wird, wie es in der Fig. 2D gezeigt ist, die Oxidati
onsmittelschicht 26 geätzt, und dann wird eine Oxidations
mittelschicht 26' strukturiert, um die Oxidationshemmer
schicht 23 freizulegen. Die Oxidationsmittelschicht 26 wird
vorteilhaft durch anisotropes Ätzen unter Verwendung eines
Plasmaätzgases entfernt.
Dann wird die Photolackmaske 24 unter Verwendung des allge
meinen Verfahrens des Entfernens des Photolacks entfernt.
Danach wird, wie es in der Fig. 2E gezeigt ist, der freige
legte Abschnitt der Oxidationshemmerschicht 23 durch Aufblä
hen der Oxidationsmittelschicht 26' durch Oxidation redu
ziert. Zu diesem Zeitpunkt wird der Oxidfilm 27 gebildet.
Das heißt, wenn das Polysilizium an der Oxidationsmittel
schicht angebracht wird, wird ein Siliziumoxidfilm (SiO2) an
der Oberfläche des Polysiliziums durch Oxidation gebildet,
derart, daß das Volumen desselben aufgebläht wird. In den
Zeichnungen zeigt die Bezugsziffer 26" eine Restoxidations
mittelschicht nach der Oxidation, während die gestrichelte
Linie die Form der ursprünglichen Oxidationsmittelschicht
vor der Oxidation darstellt. Der Oxidationsprozeß definiert
zweitens die Trennregion. Das heißt, derselbe schreitet
fort, bis der freigelegte Abschnitt der Oxidationshemmer
schicht 23 den gewünschten Maßstab der Trennregion erreicht.
Dies kann ohne weiteres und korrekt unter Verwendung des
allgemeinen Verfahrens der Steuerung der Dicke des Oxid
films, der durch den Oxidationsprozeß gebildet wird, er
reicht werden.
Anschließend wird, wie es in der Fig. 2F gezeigt ist, ein
erster Abschnitt 28 des Halbleitersubstrats 21 durch Ätzen
des freigelegten Abschnitts der Oxidationshemmerschicht un
ter Verwendung des Oxidfilms als Maske freigelegt. Der erste
freigelegte Abschnitt 28 des Halbleitersubstrats definiert
einen zweiten Abschnitt 29, der eine aktive Region des Bau
elements ist. In den Zeichnungen zeigt die Bezugsziffer 23'
die Oxidationshemmerschicht nach dem Ätzen.
Danach wird, wie es in der Fig. 2G gezeigt ist, ein Graben
30 durch Ätzen des ersten Abschnitts des Halbleitersubstrats
21 gebildet. Ein anisotropes Ätzen unter Verwendung eines
Plasmaätzgases wird angewendet, um den Graben 30 zu bilden.
Anschließend wird, wie es in der Fig. 2H gezeigt ist, ein
Feldoxidfilm 31 durch thermische Oxidation einer Oberfläche
des Grabens 30, der auf dem Halbleitersubstrat 21 gebildet
ist, gebildet. Und der Oxidfilm 27, die Oxidationsmittel
schicht 26" und die Oxidationshemmerschicht 23' werden ent
fernt. Wie bei einem anderen Ausführungsbeispiel der vorlie
genden Erfindung kann ein Feldoxidfilm aus LOCOS auf dem
ersten Abschnitt des Halbleitersubstrats gebildet werden.
Wenn der Feldoxidfilm darauf gebildet wird, wird ein ge
schichteter Film, der aus dem Flächenoxidfilm und dem Sili
ziumnitridfilm besteht, vorteilhaft auf den Oxidationshem
merfilm 23 aufgebracht.
Als Maske zum Bilden des Grabens oder des Feldoxidfilms kann
ein Nitridfilm als Oxidationshemmerfilm 23' nach dem Entfer
nen des Oxidfilms 27 oder sowohl des Oxidfilms als auch der
Oxidationsmittelschicht 26" verwendet werden.
Dann schreitet der übliche Prozeß zum Herstellen des Halb
leiterbauelements fort.
Wie es oben beschrieben wurde, definiert das Halbleiterbau
elementherstellungsverfahren gemäß der vorliegenden Erfin
dung den Maßstab der Trennregion unter Verwendung des Ver
fahrens des Steuerns der Dicke des Oxidfilms, der durch den
Oxidationsprozeß gebildet wird. Bei dem erfundenen Verfahren
kann der Maßstab der Trennregion leichter und korrekter ge
steuert werden als bei dem Verfahren gemäß dem Stand der
Technik, das den Seitenwandabstandhalter, der aus dem Ni
tridfilm hergestellt wird, verwendet. Daher kann die Maß
stabsgleichmäßigkeit in der Trennregion des Wafers und die
Produktionsausbeute erheblich erhöht werden.
Claims (6)
1. Verfahren zum Herstellen eines Halbleiterbauelements,
mit folgenden Schritten:
Bilden einer Oxidationshemmerschicht (23) auf einem Halbleitersubstrat (21);
Bilden einer Oxidationsmittelschicht (26) auf der Oxi dationshemmerschicht (23);
Freilegen eines Teils der Oxidationshemmerschicht (23) durch selektives Entfernen eines Teils der Oxidations mittelschicht (26);
Reduzieren des freigelegten Abschnitts der Oxidations hemmerschicht (23) durch Bilden eines Oxidfilms (27) durch Oxidieren der Oxidationsmittelschicht (26'); und
Freilegen eines ersten Abschnitts (28) des Halbleiter substrats (21) durch Entfernen des freigelegten Ab schnitts der Oxidationshemmerschicht (23, 23') unter Verwendung der Oxidationsmittelschicht (26") als Mas ke, um dadurch einen zweiten Abschnitt (29), der eine aktive Region des Bauelements ist, zu definieren; und
Bilden eines Grabens (30) auf dem ersten Abschnitt (28) des Halbleitersubstrats (21).
Bilden einer Oxidationshemmerschicht (23) auf einem Halbleitersubstrat (21);
Bilden einer Oxidationsmittelschicht (26) auf der Oxi dationshemmerschicht (23);
Freilegen eines Teils der Oxidationshemmerschicht (23) durch selektives Entfernen eines Teils der Oxidations mittelschicht (26);
Reduzieren des freigelegten Abschnitts der Oxidations hemmerschicht (23) durch Bilden eines Oxidfilms (27) durch Oxidieren der Oxidationsmittelschicht (26'); und
Freilegen eines ersten Abschnitts (28) des Halbleiter substrats (21) durch Entfernen des freigelegten Ab schnitts der Oxidationshemmerschicht (23, 23') unter Verwendung der Oxidationsmittelschicht (26") als Mas ke, um dadurch einen zweiten Abschnitt (29), der eine aktive Region des Bauelements ist, zu definieren; und
Bilden eines Grabens (30) auf dem ersten Abschnitt (28) des Halbleitersubstrats (21).
2. Halbleiterbauelementherstellungsverfahren gemäß An
spruch 1, bei dem die Oxidationsmittelschicht (26)
durch Aufbringen eines Polysiliziums gebildet wird.
3. Halbleiterbauelementherstellungsverfahren gemäß An
spruch 1 oder 2, bei dem die Oxidationsmittelschicht
(26) selektiv unter Verwendung eines anisotropen Ät
zens entfernt wird.
4. Halbleiterbauelementherstellungsverfahren gemäß einem
der Ansprüche 1 bis 3, das ferner den Schritt des Bil
dens eines Feldoxidfilms (31) durch thermische Oxida
tion einer Oberfläche des Grabens (30) aufweist.
5. Halbleiterbauelementherstellungsverfahren gemäß einem
der vorhergehenden Ansprüche, bei dem die Oxidations
hemmerschicht (23) durch Aufbringen eines Siliziumni
tridfilms gebildet wird.
6. Halbleiterbauelementherstellungsverfahren gemäß einem
der vorhergehenden Ansprüche, bei dem ein Flächenoxid
film (12) und der Siliziumnitridfilm nacheinander auf
dem Halbleitersubstrat (21) als die Oxidationshemmer
schicht (23) gebildet werden.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960072492A KR100216266B1 (ko) | 1996-12-26 | 1996-12-26 | 반도체 장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19730139A1 DE19730139A1 (de) | 1998-07-02 |
| DE19730139C2 true DE19730139C2 (de) | 2001-03-15 |
Family
ID=19491102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19730139A Expired - Fee Related DE19730139C2 (de) | 1996-12-26 | 1997-07-14 | Verfahren zur Herstellung eines hochintegrierten Halbleiterbauelements mit Trennstruktur |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6100164A (de) |
| JP (1) | JPH10189573A (de) |
| KR (1) | KR100216266B1 (de) |
| DE (1) | DE19730139C2 (de) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6245643B1 (en) * | 1999-04-30 | 2001-06-12 | Mosel Vitelic, Inc. | Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution |
| US6342733B1 (en) * | 1999-07-27 | 2002-01-29 | International Business Machines Corporation | Reduced electromigration and stressed induced migration of Cu wires by surface coating |
| JP5685107B2 (ja) * | 2010-02-26 | 2015-03-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR102581765B1 (ko) | 2021-03-23 | 2023-09-25 | 주식회사 파워에프에이 | 문틀용 자동 타카 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4256514A (en) * | 1978-11-03 | 1981-03-17 | International Business Machines Corporation | Method for forming a narrow dimensioned region on a body |
| JPH0426142A (ja) * | 1990-05-22 | 1992-01-29 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3961999A (en) * | 1975-06-30 | 1976-06-08 | Ibm Corporation | Method for forming recessed dielectric isolation with a minimized "bird's beak" problem |
| US5208181A (en) * | 1992-08-17 | 1993-05-04 | Chartered Semiconductor Manufacturing Pte Ltd. | Locos isolation scheme for small geometry or high voltage circuit |
| KR960011859B1 (ko) * | 1993-04-22 | 1996-09-03 | 현대전자산업 주식회사 | 반도체 소자의 필드 산화막 형성방법 |
| US5393692A (en) * | 1993-07-28 | 1995-02-28 | Taiwan Semiconductor Manufacturing Company | Recessed side-wall poly plugged local oxidation |
| KR100204796B1 (ko) * | 1996-05-03 | 1999-06-15 | 문정환 | 소자 격리 산화막 제조 방법 |
| US5834358A (en) * | 1996-11-12 | 1998-11-10 | Micron Technology, Inc. | Isolation regions and methods of forming isolation regions |
-
1996
- 1996-12-26 KR KR1019960072492A patent/KR100216266B1/ko not_active IP Right Cessation
-
1997
- 1997-07-14 DE DE19730139A patent/DE19730139C2/de not_active Expired - Fee Related
- 1997-12-11 JP JP9340910A patent/JPH10189573A/ja active Pending
- 1997-12-15 US US08/990,720 patent/US6100164A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4256514A (en) * | 1978-11-03 | 1981-03-17 | International Business Machines Corporation | Method for forming a narrow dimensioned region on a body |
| JPH0426142A (ja) * | 1990-05-22 | 1992-01-29 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100216266B1 (ko) | 1999-08-16 |
| JPH10189573A (ja) | 1998-07-21 |
| DE19730139A1 (de) | 1998-07-02 |
| KR19980053393A (ko) | 1998-09-25 |
| US6100164A (en) | 2000-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4109184C2 (de) | Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils | |
| DE4001372A1 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
| DE69634675T2 (de) | Verfahren zur Isolierung einer Halbleiteranordnung | |
| DE102008007671A1 (de) | Verfahren zur Bildung feiner Strukturen eines Halbleiterbauelements | |
| DE3135815A1 (de) | "verfahren zur herstellung integrierter schaltungen" | |
| DE19929239A1 (de) | Verfahren zur Herstellung von Halbleitern | |
| DE4102422A1 (de) | Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung | |
| DE4320033A1 (de) | Verfahren zur Bildung eines Metallmusters bei der Herstellung einer Halbleitereinrichtung | |
| DE10228807A1 (de) | Verfahren zum Definieren der Abmessung von Schaltungselementen unter Verwendung von Abscheidetechniken für Abstandselemente | |
| DE19938072A1 (de) | Verfahren zum selbstjustierenden Herstellen von zusätzlichen Strukturen auf Substraten mit vorhandenen ersten Strukturen | |
| DE3402825A1 (de) | Halbleiteranordnung mit isolationsnut und herstellungsverfahren | |
| DE10220395A1 (de) | Verfahren zum Herstellen einer Halbleitereinrichtung | |
| EP1540712B1 (de) | Herstellungsverfahren für eine halbleiterstruktur | |
| DE19730139C2 (de) | Verfahren zur Herstellung eines hochintegrierten Halbleiterbauelements mit Trennstruktur | |
| DE10229346B4 (de) | Verfahren zur Herstellung eines Halbleiterelementes | |
| DE1589920B2 (de) | Verfahren zum herstellen einer integrierten halbleiter schaltung | |
| DE60215513T2 (de) | Zweischichthartmaske zum ätzverfahren eines edram-gates | |
| DE4408564C2 (de) | Verfahren zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung | |
| DE19603794B4 (de) | Verfahren zum Ausbilden einer Doppelwanne für Halbleiteranordnungen | |
| DE102009046259B4 (de) | Stärkere Haftung eines PECVD-Kohlenstoffs auf dielektrischen Materialien durch Vorsehen einer Haftungsgrenzfläche | |
| DE19719909A1 (de) | Zweifaches Damaszierverfahren | |
| DE10339988A1 (de) | Verfahren zur Herstellung einer TEOS-Deckschicht bei geringer Temperatur und reduzierter Abscheiderate | |
| DE19608883C2 (de) | Herstellungsverfahren für eine Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung | |
| DE69721376T2 (de) | Verbesserungen in oder in Bezug auf Halbleiteranordnungen | |
| DE4447148C2 (de) | Verfahren zur Bildung eines Elementisolationsfilms einer Halbleitervorrichtung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |