DE19726590A1 - Feldeffekttransistor und Verfahren zur Herstellung des Feldeffekttransistors - Google Patents

Feldeffekttransistor und Verfahren zur Herstellung des Feldeffekttransistors

Info

Publication number
DE19726590A1
DE19726590A1 DE19726590A DE19726590A DE19726590A1 DE 19726590 A1 DE19726590 A1 DE 19726590A1 DE 19726590 A DE19726590 A DE 19726590A DE 19726590 A DE19726590 A DE 19726590A DE 19726590 A1 DE19726590 A1 DE 19726590A1
Authority
DE
Germany
Prior art keywords
layer
doped
alinas
gainas
high concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19726590A
Other languages
English (en)
Inventor
Norio Hayafuji
Yoshitsugu Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19726590A1 publication Critical patent/DE19726590A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0891—Source or drain regions of field-effect devices of field-effect transistors with Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Die vorliegende Erfindung betrifft ein Halbleiterbaue­ lement und ein Verfahren zur Herstellung des Halbleiterele­ ments und insbesondere eine Halbleiterbauelementestruktur und ein entsprechendes Herstellungsverfahren zur Verbesse­ rung der Zuverlässigkeit des Halbleiterbauelements.
Die erweiterte Zusammenfassung WC2 offenbart auf Seiten 497 bis 500 der Fifth International Conference on Indium Phosphide and Related Materials, welche in Paris, Frank­ reich, vom 19. bis 22. April 1993 abgehalten wurde, einen in Fig. 12(a) dargestellten HEMT (high electron mobility transistor, Transistor mit hoher Elektronenbeweglichkeit) wobei im Querschnitt die HEMT-Struktur nach dem Stand der Technik mit einer n-Typ InAlAs-Ladungsträgerzufuhrschicht auf einem InP-Substrat und mit einer Schottky-Bildungs­ schicht auf der n-Typ InAlAs-Ladungsträgerzufuhrschicht dargestellt ist. Fig. 12(b) zeigt ein Diagramm zum Erklären der thermischen Verschlechterung der elektrischen Charakte­ ristik des HEMT's.
Entsprechend Fig. 12(a) bezeichnet Bezugszeichen 101 ein quasiisolierendes (hiernach als S.I. bezeichnet) InP- Substrat, Bezugszeichen 102 bezeichnet eine nicht dotierte InP-Schicht, die eine Dicke von etwa 10 nm aufweist, Bezugs­ zeichen 103 bezeichnet eine nicht dotierte InGaAs-Kanal­ schicht, die eine Dicke von etwa 20 nm aufweist, Bezugszei­ chen 104 bezeichnet eine nicht dotierte InAlAs-Abstands­ schicht, die eine Dicke von etwa 3 nm aufweist, Bezugszei­ chen 105 bezeichnet eine n⁺-Typ InAlAs-Elektronenzufuhr­ schicht, die eine Dicke von etwa 15 nm und eine Dotierungs­ konzentration von 3 × 1018 cm-3 aufweist, Bezugszeichen 106 bezeichnet eine Schottky-Bildungsschicht, die aus nicht do­ tiertem In0,75Ga0,25P besteht und eine Dicke von etwa 10 nm aufweist, Bezugszeichen 107 bezeichnet eine Ohmsche n⁺-Typ InGaAs-Schicht, die eine Dicke von etwa 20 nm und eine Do­ tierungskonzentration von 5 × 1018 cm-3 aufweist, Bezugs­ zeichen 108 bezeichnet eine Sourceelektrode, Bezugszeichen 109 bezeichnet eine Drainelektrode, und Bezugszeichen 110 bezeichnet eine Gateelektrode.
In Fig. 12(b) stellt die Abszisse eine Ausheiztempera­ tur (Einheit: °C) dar, und die Ordinate stellt eine Schichtladungsträgerkonzentration (Einheit: 1012 cm-2 ) ei­ nes zweidimensionalen Elektronengases dar, das an der Schnittstelle der nicht dotierten InGaAs-Kanalschicht 103 an der Seite der nicht dotierten InAlAs-Abstandsschicht 104 gebildet worden ist. In der Figur dargestellte Kreise, Dreiecke und Quadrate stellen die Fälle dar, bei welchen die Materialien der Schottky-Bildungsschicht 106 In0,75Ga0,25P bzw. InAlAs sind.
Im folgenden wird eine Beschreibung der thermischen Verschlechterung der elektrischen Charakteristik des HEMT's gegeben. Um bei der oben beschriebenen Literaturstelle die thermische Stabilität des in Fig. 12(a) dargestellten HEMT's zu untersuchen, haben Fujita et al., welche die Au­ toren der Literaturstelle sind, dieselben Strukturen als die Hauptstruktur des in Fig. 12(a) dargestellten HEMT's aufbereitet, d. h. drei Arten von aufgeschichteten Halblei­ terstrukturen, die durch aufeinanderfolgendes Aufschichten der nicht dotierten InP-Schicht 102, der nicht dotierten InGaAs-Kanalschicht 103, der nicht dotierten InAlAs-Ab­ standsschicht 104 und der n⁺-Typ InAlAs-Elektronenzufuhr­ schicht 105 auf dem S.I.-InP-Substrat 101 und darauffolgen­ des Aufschichten der Schottky-Bildungsschichten 106 erlangt wurden, die jeweils In0,75Ga0,25P, InP und InAlAs enthalten bzw. daraus bestehen. Diese aufgeschichteten Strukturen wurden bei 300°C oder 350°C über 5 Minuten in einer Umge­ bung ausgeheizt, welcher Stickstoffgas zugeführt wurde, und es wurden Messungen der Schichtladungsträgerkonzentration des zweidimensionalen Elektronengases, welches an der Schnittstelle der nicht dotierten InGaAs-Kanalschicht 103 an der Seite der nicht dotierten InAlAs-Abstandsschicht 104 erzeugt wurde, für die jeweiligen aufgeschichteten Struktu­ ren durchgeführt. Die Ergebnisse sind in Fig. 12(b) veran­ schaulicht. Wie aus der Figur zu entnehmen sind unabhängig von den Materialien der Elektrodenschichten 106, In0,75Ga0,25P, InP und InAlAs die Schichtladungsträgerkon­ zentrationen durch Ausheizen bei 300°C oder darüber verrin­ gert.
Diese Ergebnisse zeigen an, daß, wenn ein HEMT bei 300°C oder darüber ausgeheizt wird, die elektrische Charak­ teristik des HEMT's thermisch herabgesetzt ist und eine ge­ wünschte Schichtladungsträgerkonzentration des zweidimen­ sionalen Elektronengases nicht erzielt wird, so daß Schwie­ rigkeiten wie ein Ansteigen des Widerstandswerts in einem Gebiet auftreten, an welchem das zweidimensionale Elektro­ nengas erzeugt wird, wobei die erwartete Charakteristik des HEMT's nicht erzielt wird. Bezüglich dieses Phänomens haben Fujita und andere berichtet, daß die Abnahme der Oberflä­ chenschichtladungsträgerkonzentration einem durch die Ober­ flächenverschlechterung der InAlAs-Schicht hervorgerufenen Anstieg der Oberflächenverarmungsschicht zugeschrieben wer­ den könnte.
In der Zwischenzeit haben die Erfinder der vorliegenden Erfindung die thermische Herabsetzung der elektrischen Cha­ rakteristik des HEMT's wie in Applied Physics Letters, Band 66, Nr. 7, Seiten 863-865 beschrieben studiert. Fig. 13 zeigt eine Querschnittsansicht, welche eine zu Studien­ zwecken verwendete aufgeschichtete Halbleiterstruktur ver­ anschaulicht, und Fig. 14 zeigte einen Graphen, welcher die aus den Studien erlangten Ergebnisse darstellt. Entspre­ chend Fig. 13 bezeichnet Bezugszeichen 111 ein S.I.-InP- Substrat, Bezugszeichen 112 bezeichnet eine eigenleitende (hiernach als i- bezeichnet) AlInAs-Pufferschicht einer Dicke von 250 nm (2500 Angström), Bezugszeichen 113 bezeich­ net eine i-GaInAs-Kanalschicht, die eine Dicke von 50 nm (500 Angström) aufweist, und Bezugszeichen 114 bezeichnet eine AlInAs-Elektronenzufuhrschicht, welche eine Dicke von 34 nm (340 Angström) aufweist. Die i-GaInAs-Kanalschicht 113 enthält eine zweidimensionale Elektronengasschicht 116 in der Nähe der Schnittstelle an der Seite der AlInAs-Elektro­ nenzufuhrschicht 114, und die AlInAs-Elektronenzufuhr­ schicht 114 enthält eine Abstandsschicht 115, d. h. ein Schichtteil, bei welchem ein planares Dotieren von Si auf eine Höhe von 2 nm (20 Angström) von der Schnittstelle mit der i-GaInAs-Kanalschicht 113 durchgeführt wird.
Entsprechend Fig. 14 zeigt die Abszisse eine Ausheiz­ temperatur (Einheit: °C), und die Ordinate zeigt eine Be­ ziehung zwischen der Schichtladungsträgerkonzentration Ns0 einer zweidimensionalen Elektronengasschicht vor dem Aus­ heizen und die Schichtladungsträgerkonzentration Ns davon nach dem Ausheizen, d. h. Ns/Ns0.
Die Studien wurden wie folgt durchgeführt. Die aufge­ schichtete Halbleiterstruktur ähnlich wie die in Fig. 13 dargestellte HEMT-Struktur mit der AlInAs-Elektronenzufuhr­ schicht 114, welche mit Si auf der i-GaInAs-Kanalschicht 113 planar dotiert wurde, wurde bei unterschiedlichen Tem­ peraturen über 15 Minuten in einer Stickstoffumgebung aus­ geheizt. Danach wurden die Schichtladungsträgerkonzentra­ tionen der zweidimensionalen Elektronengasschicht 116, wel­ che in der Nähe der Schnittstelle der i-GaInAs-Kanalschicht 113 an der Seite der AlInAs-Elektronenzufuhrschicht 114 ge­ bildet wurde, durch Hall-Messung gemessen. Ebenfalls ver­ ringert sich wie in Fig. 14 dargestellt bei der oben be­ schriebenen aufgeschichteten Halbleiterstruktur die Schichtladungsträgerkonzentration durch Ausheizen, was be­ inhaltet, daß ein HEMT mit seiner herabgesetzten elektri­ schen Charakteristik einschließlich eines Ausheizverfahrens hergestellt wird.
Fig. 15 zeigt eine Querschnittsansicht, welche eine aufgeschichtete Halbleiterstruktur veranschaulicht, die bei Studien zum Klären der Gründe der thermischen Verschlechte­ rung der elektrischen Charakteristik des Halbleiterbauele­ ments nach dem Stand der Technik verwendet wurde. Entspre­ chend der Figur bezeichnet Bezugszeichen 21 ein S.I.-InP- Substrat, Bezugszeichen 22 bezeichnet eine i-AlInAs- Schicht, die eine Dicke von etwa 400 nm (4000 Angström) auf­ weist, und Bezugszeichen 23 bezeichnet eine AlInAs-Schicht, die mit Si als Dotierungsverunreinigung dotiert wurde und eine Dicke von etwa 130 nm (1300 Angström) aufweist.
Die in Fig. 15 dargestellten aufgeschichteten Halblei­ terstrukturen wurden jeweils in einer MBE-Kammer (MBE: mo­ lecular beam epitaxy) durch aufeinanderfolgendes Aufschich­ ten der i-AlInAs-Schichten 22 und der mit Si planar dotier­ ten AlInAs-Schichten 23 auf den S.I.-InP-Substraten 21 ge­ bildet. Nach Entnahme der aufgeschichteten Halbleiterstruk­ turen aus der Aufwachskammer wurde ein Ausheizen bezüglich der aufgeschichteten Strukturen bei Temperaturen von 300°C, 400°C und 450°C über 15 Minuten in einer Stickstoffumgebung jeweils durchgeführt. Danach wurden Verunreinigungsbestim­ mungen der aufgeschichteten Halbleiterstrukturen durch eine sekundäre Ionenmassenspektroskopiemessung (SIMS) durchge­ führt. Die Ergebnisse der Verunreinigungsbestimmungen sind in Fig. 16 dargestellt.
Entsprechend Fig. 16 zeigt die Abszisse eine Tiefe der aufgeschichteten Halbleiterstruktur von ihrer Oberfläche (Einheit: µm), und die Ordinate zeigt eine Fluorkonzentra­ tion (Einheit: cm-3). In der Figur dargestellte weiße Krei­ se stellen ein Fluorprofil bezüglich der aufgeschichteten Halbleiterstruktur wie gewachsen dar, weiße Quadrate stel­ len ein Fluorprofil bezüglich der aufgeschichteten Struktur dar, die bei 300°C ausgeheizt wurde, weiße Dreiecke stellen ein Fluorprofil bezüglich der aufgeschichteten Struktur dar, die bei 400°C ausgeheizt wurde, und schwarze Quadrate stellen ein Fluorprofil bezüglich der aufgeschichteten Struktur dar, welche bei 450°C ausgeheizt wurde.
Bei den oben beschriebenen Studien wurden die folgenden Fakten herausgefunden. 19F (Fluor) wurde durch Ausheizen in die aufgeschichtete Halbleiterstruktur auf der Grundlage der Ergebnisse eindiffundiert, welche durch Überprüfen der Gesamtmasse von Verunreinigungen und durch Erfassen der Massenzahl 19 durch SIMS-Messung erzielt wurden; der Betrag von 19F erhöht sich bei der Verwendung einer höheren Aus­ heiztemperatur; 19F war dominant bei der mit Si dotierten Schicht beteiligt; und 19F wurde ebenfalls an der Schnitt­ stelle zwischen den epitaxialen Schichten und dem Substrat aufgehäuft.
Entsprechend dieser Fakten wurde herausgefunden, daß Fluor (19F) durch Ausheizen in die aufgeschichtete Halblei­ terstruktur diffundiert, was nicht vorher bekannt gewesen ist. Da bezüglich anderer Materialien außer der mit Si do­ tierten AlInAs-Schicht 23 kein Fluor erfaßt wurde, ent­ spricht es nachvollziehbaren Überlegungen, daß die Fluor­ diffusion ein Phänomen darstellt, welches für die mit einer Dotierungsverunreinigung wie Si dotierte AlInAs-Schicht 23 eigentümlich ist. Als der Ursprung des Fluors untersucht wurde, wurde darüber hinaus herausgefunden, daß in der Auf­ wachskammer bezüglich MBE oder MOCVD, welche zum Aufwachsen der aufgeschichteten Halbleiterstruktur verwendet wurde, kein Fluor gefunden wurde und daß kein Fluor aktiv in einem Laboratorium zugeführt wurde. Jedoch wurde Fluor von etwa 0,3 Atom- bzw. Molprozent durch Analysieren der Oberfläche der mit Si dotierten AlInAs-Schicht 23 direkt nach dem Auf­ wachsen durch Elektronenspektroskopie für eine chemische Analyse (ESCA) erfaßt. Aus diesen Ergebnissen wurde ge­ schlossen, daß ein kleiner Betrag Fluor, welches aus Was­ serstofffluorid (HF) gebildet wird, das für die Halbleiter­ erzeugungsverfahren verwendet wird, in der Luft in dem La­ boratorium verbleibt und daß das in der Luft enthaltene Fluor zur Adsorption an der Oberfläche der mit Si dotierten AlInAs-Schicht 23 angezogen wird, wenn deren Oberfläche der Luft ausgesetzt wird, was zur Diffusion in die AlInAs- Schicht 23 führt.
Des weiteren wurden Änderungen des Stehens bzw. Haltens bei den jeweiligen (nicht dargestellten) Profilen vor und nach dem Ausheizen für Elemente wie Si und Stickstoff außer für Fluor untersucht, so daß die jeweiligen Profile vor und nach dem Ausheizen nahezu dieselben waren.
Wie oben beschrieben diffundiert in der Luft enthalte­ nes Fluor in die mit Si dotierte AlInAs-Schicht 23 durch Ausheizen, und die Profile der anderen Elemente ändern sich nicht durch Ausheizen. Folglich wird angenommen, daß dieses Phänomen, d. h. die Fluoradsorption und -diffusion durch Ausheizen, die thermische Herabsetzung der elektrischen Charakteristik des Halbleiterbauelements hervorruft.
Um die Verschlechterung infolge der Fluordiffusion zu vermeiden, kann das in der Luft verbliebene Fluor vollstän­ dig entfernt werden. Üblicherweise jedoch verbleibt in ei­ ner Fabrik, in welcher die Halbleiterherstellung durchge­ führt wird, das Fluor ohne vollständige Entfernung in der Luft, und eine vollständige Entfernung des Fluors ist sehr schwierig. Daher ist es schwierig, die Fluordiffusion zu vermeiden.
Solange wie das Fluor durch Ausheizen von der Oberflä­ che der mit einer Verunreinigungsdotierung wie Si dotierten AlInAs-Schicht diffundiert, deren Oberfläche der Luft aus­ gesetzt ist, ist es folglich unmöglich, die thermische Her­ absetzung des Halbleiterbauelements einschließlich der mit einer Dotierungsverunreinigung dotierten AlInAs-Schicht zu vermeiden.
Darüber hinaus wurde festgestellt, daß die thermische Verschlechterung durch Halten einer geringeren Temperatur als den Ausheiztemperaturen, welche bei den oben beschrie­ benen Studien verwendet wurden, über eine lange Zeitperiode auftritt. Fig. 17 zeigt einen Graphen, welcher eine Bezie­ hung zwischen der Ladungsträgerkonzentration der mit Si do­ tierten AlInAs-Schicht 23 und der Zeit zum Halten der Tem­ peratur darstellt, bei welcher die in Fig. 15 dargestellte aufgeschichtete Halbleiterstruktur bei 200°C ausgeheizt wurde. Entsprechend der Figur stellt die Ordinate eine La­ dungsträgerkonzentration dar (Einheit: cm-3), und die Abs­ zisse stellt die Zeit zum Halten einer Temperatur dar (Stunden). Wie aus Fig. 17 bekannt verringert sich die La­ dungsträgerkonzentration, wenn die Haltezeit 100 Stunden beim Ausheizen bei einer niedrigen Temperatur von 200°C überschreitet. Dadurch wird gezeigt, daß die thermische Verschlechterung des Halbleiterbauelements sogar bei einer niedrigen Temperatur auftritt und daß das Halbleiterbauele­ ment sich über eine lange Zeitdauer sogar bei einer noch niedrigeren Temperatur verschlechtern kann, so daß die Zu­ verlässigkeit des Halbleiterbauelements sehr gering ist.
Wie oben beschrieben tritt bei einem Halbleiterbauele­ ment nach dem Stand der Technik, welches eine mit einer Do­ tierungsverunreinigung dotierte AlInAs-Schicht enthält, wie bei einem HIMT, dann, wenn eine thermische Behandlung in einer Umgebung einschließlich eines Ladungsträgergases wie Stickstoffgas und Wasserstoffgas durchgeführt wird, eine Verschlechterung der elektrischen Charakteristik wie ein Abnehmen der Schichtladungsträgerkonzentration auf. Um die Zuverlässigkeit eines Halbleiterbauelements sicherzustellen wird üblicherweise das Halbleiterbauelement bei einer hohen Temperatur betrieben, welche wahrscheinlich die Charakteri­ stik des Halbleiters herabsetzt, wodurch Änderungen des Haltens der Charakteristik bewirkt werden. Da jedoch bei dem Halbleiterbauelement nach dem Stand der Technik sich die Schichtladungsträgerkonzentration bei einem Zuverläs­ sigkeitstest einschließlich der thermischen Behandlung ver­ schlechtert, sind die erzielten Ergebnisse nicht befriedi­ gend, und es wurde kein Halbleiterbauelement mit hoher Zu­ verlässigkeit erlangt.
Da darüber hinaus die Charakteristik wie oben beschrie­ ben thermisch herabgesetzt wurde, ist es sehr schwierig, das Halbleiterbauelement nach dem Stand der Technik bei ei­ ner hohen Temperatur über eine lange Zeitdauer unter Beibe­ halten der gewünschten Charakteristik zu betreiben, wodurch es schwierig gemacht wird, ein Halbleiterbauelement mit ho­ her Zuverlässigkeit bei einem Betrieb mit hoher Temperatur bereitzustellen.
Wenn des weiteren bei einem Verfahren nach dem Stand der Technik zur Herstellung eines Halbleiterbauelements das Herstellungsverfahren ein thermisches Behandlungsverfahren bei einer hohen Temperatur nach Bildung einer mit einer Do­ tierungsverunreinigung dotierten AlInAs-Schicht erfordert, wird die elektrische Charakteristik der mit einer Dotie­ rungsverunreinigung dotierten AlInAs-Schicht thermisch her­ abgesetzt, so daß ein Halbleiterbauelement mit der ge­ wünschten Charakteristik nicht hergestellt wird. Beispiels­ weise verringert sich bei einem HEMT, welcher die AlInAs- Schicht, die mit einer Dotierungsverunreinigung dotiert ist, als Ladungsträgerzufuhrschicht enthält, eine Schicht­ ladungsträgerkonzentration eines zweidimensionalen Elektro­ nengases infolge der thermischen Verschlechterung, so daß die gewünschte Betriebscharakteristik nicht erzielt wird.
Aufgabe der vorliegenden Erfindung ist es, einen Feld­ effekttransistor mit einer gewünschten elektrischen Charak­ teristik und hoher Zuverlässigkeit bereitzustellen.
Des weiteren ist es Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung des oben beschriebenen Feld­ effekttransistors vorzusehen.
Vorteile und Weiterbildungen der vorliegenden Erfindung ergeben sich aus der folgenden detaillierten Beschreibung.
Entsprechend einem ersten Aspekt der vorliegenden Er­ findung ist in einem Feldeffekttransistor, in welchem die aktiven Schichten eine Heteroübergangsstruktur aufweisen, welche Halbleitermateralien zweier Arten und mehr enthält, ist eine Schicht zum Zuführen von Elektronen direkt unter einer Drainelektrode in Kontakt mit einem Gebiet angeord­ net, welches eine n-Typ Dotierungsverunreinigung der akti­ ven Schichten enthält. Daher wird eine Verschlechterung der elektrischen Charakteristik, die dadurch hervorgerufen wird, daß Elektronen in einer Ohmschen Drainkontaktschicht durch Fluor gefangen werden, welches in die Halbleiter­ schichten diffundiert, durch Zuführen von Elektronen von der Schicht unterdrückt, die direkt unter der Drainelektro­ de angeordnet ist, wodurch die Zuverlässigkeit des Feldef­ fekttransistors verbessert wird, der die Heteroübergangs­ struktur enthält.
Entsprechend einem zweiten Aspekt der vorliegenden Er­ findung besitzt der Feldeffekttransistor des ersten Aspekt der Erfindung die Struktur eines Transistors hoher Elektro­ nenbeweglichkeit (HEMT: high electron mobility transistor). Daher wird die Verschlechterung der elektrischen Charakte­ ristik, die dadurch hervorgerufen wird, daß Elektronen in der Ohmschen Drainkontaktschicht durch Fluor gefangen wer­ den, welches in die Halbleiterschichten diffundiert, durch Zuführen von Elektronen aus der Schicht unterdrückt, die direkt unter der Drainelektrode angeordnet ist, wodurch ein HEMT mit einer verbesserten Zuverlässigkeit realisiert wird.
Entsprechend einem dritten Aspekt der vorliegenden Erfindung weisen bei dem Feldeffekttransistor des zweiten Aspekts der Erfindung die aktiven Schichten AlInAs und GaInAs auf bzw. bestehen daraus. Daher wird eine Ver­ schlechterung der elektrischen Charakteristik, die dadurch hervorgerufen wird, daß Elektronen in der Ohmschen Drain­ kontaktschicht durch Fluor gefangen werden, welches in die Halbleiterschichten diffundiert, durch Zuführen von Elek­ tronen aus der Schicht unterdrückt, die direkt unter der Drainelektrode angeordnet ist, wodurch ein AlInAs/GaInAs- HEMT mit einer verbesserten Zuverlässigkeit realisiert wird.
Entsprechend einem vierten Aspekt der vorliegenden Er­ findung ist bei dem Feldeffekttransistor des dritten Aspekts der Erfindung die Schicht zum Zuführen von Elektro­ nen als AlInAs-Schicht ausgebildet, die eine hohe Konzen­ tration einer n-Typ Dotierungsverunreinigung enthält, und ist die Drainelektrode auf einer Ohmschen n-Typ GaInAs-Kon­ taktschicht angeordnet, welche auf der AlInAs-Schicht ange­ ordnet ist. Daher wird die Verschlechterung der elektri­ schen Charakteristik, die dadurch hervorgerufen wird, daß Elektronen in der Ohmschen Drainkontaktschicht durch Fluor gefangen werden, welches in die Halbleiterschichten diffun­ diert, durch Zuführen von Elektronen aus der AlInAs-Schicht unterdrückt, welche die hohe Konzentration der n-Typ Dotie­ rungsverunreinigung enthält, wodurch ein AlInAs/GaInAs-HEMT mit verbesserter Zuverlässigkeit realisiert wird.
Entsprechend einem fünften Aspekt der vorliegenden Er­ findung ist bei dem Feldeffekttransistor des dritten Aspekt der Erfindung die Schicht zum Zuführen von Elektronen als GaInAs-Schicht ausgebildet, welche eine hohe Konzentration einer n-Typ Dotierungsverunreinigung enthält, und ist die Drainelektrode direkt auf der GaInAs-Schicht angeordnet. Daher ist es möglich, eine Verschlechterung der elektri­ schen Charakteristik zu unterdrücken, welche dadurch her­ vorgerufen wird, daß Elektronen in der Ohmschen Drainkon­ taktschicht durch Fluor gefangen werden, welches in die Halbleiterschichten diffundiert, um die Herstellung zu er­ leichtern und die gewünschte elektrische Charakteristik zu stabilisieren, wodurch ein AlInAs/GaInAs-HEMT mit verbes­ serter Zuverlässigkeit realisiert wird.
Entsprechend einem sechsten Aspekt der vorliegenden Er­ findung ist des weiteren bei dem Feldeffekttransistor des ersten Aspekts der Erfindung eine Schicht zum Zuführen von Elektronen direkt unter einer Sourceelektrode in Kontakt mit dem Gebiet angeordnet, welches eine n-Typ Dotierungs­ verunreinigung der aktiven Schichten enthält. Daher wird die Verschlechterung der elektrischen Charakteristik, die dadurch hervorgerufen wird, daß Elektronen in der Ohmschen Drainkontaktschicht und einer Ohmschen Sourcekontaktschicht durch Fluor gefangen werden, welches in die Halbleiter­ schichten diffundiert, durch Zuführen von Elektronen aus den jeweiligen Schichten unterdrückt, die direkt unter den Drain- und Sourceelektroden angeordnet sind, wodurch die Zuverlässigkeit des Feldeffekttransistors verbessert wird, welcher die Heteroübergangsstruktur enthält.
Entsprechend einem siebenten Aspekt der vorliegenden Erfindung besitzt der Feldeffekttransistor des sechsten Aspekts der Erfindung die Struktur eines Transistors mit hoher Elektronenbeweglichkeit (HEMT). Daher wird die Ver­ schlechterung der elektrischen Charakteristik, die dadurch hervorgerufen wird, daß Elektronen in der Ohmschen Drainkon­ taktschicht und in der Ohmschen Sourcekontaktschicht durch Fluor gefangen werden, welches in die Halbleiterschichten diffundiert, durch Zuführen von Elektronen aus den jeweili­ gen Schichten unterdrückt, welche direkt unter den Drain- und Sourceelektroden angeordnet sind, wodurch ein HEMT mit verbesserter Zuverlässigkeit realisiert wird.
Entsprechend einem achten Aspekt der vorliegenden Er­ findung weisen bei dem Feldeffekttransistor des siebenten Aspekts der Erfindung die aktiven Schichten AlInAs und GaInAs auf bzw. bestehen daraus. Daher wird eine Ver­ schlechterung der elektrischen Charakteristik, welche da­ durch hervorgerufen wird, daß Elektronen in der Ohmschen Drainkontaktschicht und der Ohmschen Sourcekontaktschicht durch Fluor gefangen werden, welches in die Halbleiter­ schichten diffundiert, durch Zuführen von Elektronen aus den jeweiligen Schichten unterdrückt, die direkt unter den Drain- und Sourceelektroden angeordnet sind, wodurch ein AlInAs/GaInAs-HEMT mit verbesserter Zuverlässigkeit reali­ siert wird.
Entsprechend einem neunten Aspekt der vorliegenden Er­ findung sind bei dem Feldeffekttransistor des achten Aspekts der Erfindung die jeweiligen Schichten zum Zuführen von Elektronen, welche direkt unter den Drain- und Source­ elektroden angeordnet sind, als AlInAs-Schichten ausgebil­ det, welche eine hohe Konzentration von n-Typ Dotierungs­ verunreinigungen enthalten, und es sind die Drain- und Sourceelektroden jeweils auf Ohmschen n-Typ GaInAs-Kontakt­ schichten angeordnet, welche auf den AlInAs-Schichten ange­ ordnet sind. Daher wird eine Verschlechterung der elektri­ schen Charakteristik, die dadurch hervorgerufen wird, daß Elektronen in der Ohmschen Drainkontaktschicht und der Ohm­ schen Sourcekontaktschicht durch Fluor gefangen werden, welches in die Halbleiterschichten diffundieren, durch Zu­ führen von Elektronen aus den jeweiligen AlInAs-Schichten unterdrückt, welche die hohe Konzentration von n-Typ Dotie­ rungsverunreinigungen enthalten, wodurch ein AlInAs/GaInAs- HEMT mit verbesserter Zuverlässigkeit realisiert wird.
Entsprechend einem zehnten Aspekt der vorliegenden Er­ findung sind bei dem Feldeffekttransistor des achten Aspekts der Erfindung die jeweiligen Schichten zum Zuführen von Elektronen, welche direkt unter den Drain- und Source­ elektroden angeordnet sind, als GaInAs-Schichten ausgebil­ det, welche eine hohe Konzentration von n-Typ Dotierungs­ verunreinigungen enthalten, und es sind die Drain- und Sourceelektroden jeweils direkt auf den GaInAs-Schichten angeordnet. Daher ist es möglich, eine Verschlechterung der elektrischen Charakteristik zu unterdrücken, die dadurch hervorgerufen wird, daß Elektronen in der Ohmschen Drain­ kontaktschicht und der Ohmschen Sourcekontaktschicht durch Fluor gefangen werden, welches in die Halbleiterschichten diffundiert, um die Herstellung zu vereinfachen und die ge­ wünschte elektrische Charakteristik zu stabilisieren, wo­ durch ein AlInAs/GaInAs-HEMT mit verbesserter Zuverlässig­ keit realisiert wird.
Entsprechend einem elften Aspekt der vorliegenden Er­ findung enthält ein Verfahren zum Herstellen eines Feldef­ fekttransistors die Schritte Bilden einer aufgeschichteten Halbleiterstruktur einschließlich aktiver Schichten mit ei­ ner Heteroübergangsstruktur, welche Halbleitermateralien zweier Arten und mehr aufweist, auf einem quasiisolierenden Substrat, selektives Ätzen und Entfernen eines Gebiets der aufgeschichteten Halbleiterstruktur, an welchem eine Drain­ elektrode zu bilden ist, bis das Ätzen wenigstens ein Ge­ biet der aktiven Schichten erreicht, welches mit einer n- Typ Dotierungsverunreinigung dotiert ist, von der vorderen Seite der aufgeschichteten Halbleiterstruktur, Vergraben einer Halbleiterschicht, welche eine hohe Konzentration ei­ ner n-Typ Dotierungsverunreinigung in dem geätzten und ent­ fernten Gebiet enthält, und Bilden einer Drainelektrode auf der Halbleiterschicht, welche die hohe Konzentration der n- Typ Dotierungsverunreinigung enthält. Daher wird eine Ver­ schlechterung der elektrischen Charakteristik, welche da­ durch hervorgerufen wird, daß die Elektronen in einer Ohm­ schen Drainkontaktschicht durch Fluor gefangen werden, wel­ ches in die Halbleiterschichten diffundiert, durch Zuführen von Elektronen aus der Halbleiterschicht unterdrückt, wel­ che die hohe Konzentration der n-Typ Dotierungsverunreini­ gung enthält, wodurch ein Feldeffekttransistor, welcher die Heteroübergangsstruktur enthält, mit hoher Zuverlässigkeit leicht hergestellt werden kann.
Entsprechend einem zwölften Aspekt der vorliegenden Er­ findung beinhaltet ein Verfahren zum Herstellen eines Fel­ deffekttransistors die Schritte Bilden einer aufgeschichte­ ten Halbleiterstruktur einschließlich aktiver Schichten mit einer Heteroübergangsstruktur, die Halbleitermateralien zweier Arten und mehr aufweist, auf einem quasiisolierenden Substrat, selektives Ätzen und Entfernen jeweiliger Gebiete der aufgeschichteten Halbleiterstruktur, an welchen Drain- und Sourceelektroden zu bilden sind, bis das Ätzen wenig­ stens ein Gebiet der aktiven Schichten erreicht, welches mit einer n-Typ Dotierungsverunreinigung dotiert ist, von der vorderen Seite der aufgeschichteten Halbleiterstruktur, Vergraben von Halbleiterschichten, welche eine hohe Konzen­ tration von n-Typ Dotierungsverunreinigungen in den jewei­ ligen geätzten und entfernten Gebieten enthalten, und Bil­ den einer Drainelektrode auf der Halbleiterschicht, welche die hohe Konzentration der n-Typ Dotierungsverunreinigung enthält, und Bilden einer Sourceelektrode auf der anderen Halbleiterschicht, welche die hohe Konzentration der n-Typ Dotierungsverunreinigung enthält. Daher wird eine Ver­ schlechterung der elektrischen Charakteristik, die dadurch hervorgerufen wird, daß Elektronen in einer Ohmschen Drain­ kontaktschicht und einer Ohmschen Sourcekontaktschicht durch Fluor gefangen werden, welches in die Halbleiter­ schichten diffundiert, durch Zuführen von Elektronen aus den jeweiligen Halbleiterschichten unterdrückt, welche die hohe Konzentration von n-Typ Dotierungsverunreinigungen enthalten, die direkt unter den Drain- und Sourceelektroden gebildet sind, wodurch ein Feldeffekttransistor, welcher die Heteroübergangsstruktur aufweist, mit hoher Zuverläs­ sigkeit leicht hergestellt werden kann.
Entsprechend einem dreizehnten Aspekt der vorliegenden Erfindung enthält ein Feldeffekttransistor ein quasiisolie­ rendes InP-Substrat, eine nicht dotierte AlInAs-Puffer­ schicht, die auf dem Substrat angeordnet ist, eine nicht dotierte GaInAs-Elektronendurchgangsschicht, die auf einem Teil der Pufferschicht angeordnet ist, eine nicht dotierte AlInAs-Abstandsschicht, die auf der Elektronendurchgangs­ schicht angeordnet ist, eine mit Si planar dotierte Schicht, die auf der Abstandsschicht angeordnet ist, eine nicht dotierte AlInAs-Schottkykontaktschicht, die auf der mit Si planar dotierten Schicht angeordnet ist, eine mit Si hoher Konzentration dotierte AlInAs-Schicht, die auf dem anderen Teil der Pufferschicht angeordnet ist und sich in Kontakt mit den jeweiligen Seitenoberflächen der Elektro­ nendurchgangsschicht, der Abstandsschicht, der mit Si planar dotierten Schicht und der Schottkykontaktschicht be­ findet, eine erste mit Si dotierte Ohmsche GaInAs-Kontakt­ schicht, welche auf der mit Si hoher Konzentration dotier­ ten AlInAs-Schicht angeordnet ist, eine Drainelektrode, die auf der ersten mit Si dotierten Ohmschen GaInAs-Kontakt­ schicht angeordnet ist, eine Gateelektrode, die auf einem Gebiet der Schottkykontaktschicht benachbart zu der mit Si hoher Konzentration dotierten AlInAs-Schicht angeordnet ist, eine zweite mit Si dotierte Ohmsche GaInAs-Kontakt­ schicht, die auf einem Gebiet der Schottkykontaktschicht über der Gateelektrode von der ersten mit Si dotierten Ohm­ schen GaInAs-Kontaktschicht angeordnet ist, und eine zweite Sourceelektrode, die auf der zweiten mit Si dotierten Ohm­ schen GaInAs-Kontaktschicht angeordnet ist. Daher wird eine Verschlechterung der elektrischen Charakteristik, die da­ durch hervorgerufen wird, daß Elektronen in der Ohmschen Drainkontaktschicht durch Fluor gefangen werden, welches in die Halbleiterschichten diffundiert, durch Zuführen von Elektronen aus der mit Si hoher Konzentration dotierten AlInAs-Schicht unterdrückt, wodurch ein AlInAs/GaInAs-HEMT mit verbesserter Zuverlässigkeit realisiert wird.
Entsprechend einem vierzehnten Aspekt der vorliegenden Erfindung enthält ein Feldeffekttransistor ein quasiisolie­ rendes InP-Substrat, eine nicht dotierte AlInAs-Puffer­ schicht, die auf dem Substrat angeordnet ist, eine nicht dotierte GaInAs-Elektronendurchgangsschicht, die auf einem Teil der Pufferschicht angeordnet ist, eine nicht dotierte AlInAs-Abstandsschicht, die auf der Elektronendurchgangs­ schicht angeordnet ist, eine mit Si planar dotierte Schicht, die auf der Abstandsschicht angeordnet ist, eine nicht dotierte AIInAs-Schottkykontaktschicht, die auf der mit Si planar dotierten Schicht angeordnet ist, erste und zweite mit Si hoher Konzentration dotierte AlInAs-Schich­ ten, die an beiden Seiten des Teils der Pufferschicht ange­ ordnet sind, an welchem die Elektronendurchgangsschicht an­ geordnet ist, und sich in Kontakt mit den jeweiligen Sei­ tenoberflächen der Elektronendurchgangsschicht, der Ab­ standsschicht, der mit Si planar dotierten Schicht und der Schottkykontaktschicht befinden, eine erste mit Si dotierte Ohmsche GaInAs-Kontaktschicht, die auf der ersten mit Si hoher Konzentration dotierten AlInAs-Schicht angeordnet ist, eine Drainelektrode, die auf der ersten mit Si dotier­ ten Ohmschen GaInAs-Kontaktschicht angeordnet ist, eine zweite mit Si dotierte Ohmsche GaInAs-Kontaktschicht, die auf der zweiten mit Si hoher Konzentration dotierten AlInAs-Schicht angeordnet ist, eine Sourceelektrode, die auf der zweiten mit Si dotierten Ohmschen GaInAs-Kontaktschicht angeordnet ist, und eine Gateelektrode, die auf der Schott­ kykontaktschicht angeordnet ist. Daher wird eine Ver­ schlechterung der elektrischen Charakteristik, die dadurch hervorgerufen wird, daß Elektronen in der Ohmschen Drain­ kontaktschicht und der Ohmschen Sourcekontaktschicht durch Fluor gefangen werden, welches in die Halbleiterschichten diffundiert, durch Zuführen von Elektronen aus den ersten und zweiten mit Si hoher Konzentration dotierten AlInAs- Schichten unterdrückt, wodurch ein AlInAs/GaInAs-HEMT mit verbesserter Zuverlässigkeit realisiert wird.
Die vorliegende Erfindung wird in der nachfolgenden Beschreibung unter Bezugnahme auf die Zeichnung erläutert.
Fig. 1 zeigt eine perspektivische Ansicht, welche eine Halbleiterprobe veranschaulicht, die bei einer Studie zur Untersuchung des Verschlechterungsmechanismus der elektri­ schen Charakteristik eines Halbleiterbauelements beim tat­ sächlichen Betrieb, verwendet wurde, welches eine Halblei­ terschicht enthält, in die Fluor diffundiert.
Fig. 2 zeigt einen Graphen, welcher Spannungsänderungen an den positiven und negativen Seiten bei Experimenten un­ ter Verwendung der in Fig. 1 dargestellten Probe darstellt.
Fig. 3 zeigt eine Querschnittsansicht, welche ein Halb­ leiterbauelement entsprechend einer ersten Ausführungsform der vorliegenden Erfindung veranschaulicht.
Fig. 4(a) bis 4(g) zeigen Querschnittsansichten, welche Verfahrensschritte eines Verfahrens zur Herstellung eines Halbleiterbauelements entsprechend der ersten Ausfüh­ rungsform der Erfindung darstellen.
Fig. 5 zeigt einen Graphen zur Erklärung der Effekte entsprechend der vorliegenden Erfindung.
Fig. 6 zeigt eine Querschnittsansicht, welche ein Halb­ leiterbauelement entsprechend einer zweiten Ausführungsform der vorliegenden Erfindung veranschaulicht.
Fig. 7 zeigt eine Querschnittsansicht, welche ein Halb­ leiterbauelement entsprechend einer dritten Ausführungsform der vorliegenden Erfindung veranschaulicht.
Fig. 8(a) bis 8(g) zeigen Querschnittsansichten, welche Verfahrensschritte eines Verfahrens zur Herstellung eines Halbleiterbauelements entsprechend der dritten Aus­ führungsform der Erfindung veranschaulichen.
Fig. 9 zeigt eine Querschnittsansicht, welche ein Halb­ leiterbauelement entsprechend einer vierten Ausführungsform der vorliegenden Erfindung veranschaulicht.
Fig. 10 zeigt eine Querschnittsansicht, welche ein Halbleiterbauelement entsprechend einer Modifizierung der vierten Ausführungsform der Erfindung veranschaulicht.
Fig. 11 zeigt eine Querschnittsansicht, welche ein Halbleiterbauelement entsprechend einer anderen Modifizie­ rung der vierten Ausführungsform der Erfindung veranschau­ licht.
Fig. 12(a) zeigt eine Querschnittsansicht, welche eine AlInAs/GaInAs-HEMT-Struktur als Beispiel eines Halbleiter­ bauelements nach dem Stand der Technik veranschaulicht, und Fig. 12(b) zeigt ein Diagramm, welches die Verschlechterung der elektrischen Charakteristik des HEMT's darstellt, wel­ che durch thermische Behandlung auftritt.
Fig. 13 zeigt eine Querschnittsansicht, welche eine aufgeschichtete Halbleiterstruktur veranschaulicht, die für Studien der thermischen Verschlechterung der elektrischen Charakteristik des HEMT's nach dem Stand der Technik ver­ wendet wurde.
Fig. 14 zeigt einen Graphen, welcher die Beziehung zwi­ schen der Schichtladungsträgerkonzentration und der Aus­ heiztemperatur zum Erklären der thermischen Verschlechte­ rung der elektrischen Charakteristik des HEMT's nach dem Stand der Technik darstellt.
Fig. 15 zeigt ein Diagramm, welches eine aufgeschichte­ te Halbleiterstruktur veranschaulicht, die zum Untersuchen der Verschlechterung der elektrischen Charakteristik in­ folge der Fluordiffusion in das AlInAs/GaInAs-Material nach dem Stand der Technik verwendet wurde.
Fig. 16 zeigt einen Graphen, welcher die Diffusion von Fluor in das AlInAs/GaInAs-Material nach dem Stand der Technik durch thermischen Behandlung darstellt.
Fig. 17 zeigt einen Graphen, welcher eine Langzeitver­ schiebung der elektrischen Charakteristik des AlInAs/GaInAs-Materials nach dem Stand der Technik durch thermische Behandlung darstellt.
Erste Ausführungsform
Fig. 1 zeigt eine perspektivische Ansicht, welche eine Halbleiterprobe veranschaulicht, die bei einem Studium zur Untersuchung des Verschlechterungsmechanismus der elektri­ schen Charakteristik eines Halbleiterbauelements, das eine Halbleiterschicht enthält, in welche Fluor diffundiert, im tatsächlichen Betrieb verwendet wurde. Entsprechend der Fi­ gur bezeichnet Bezugszeichen 151 ein quasiisolierendes (hiernach als S.I. bezeichnet) InP-Substrat, Bezugszeichen 152 bezeichnet eine mit Si dotierte AlInAs-Schicht, und Be­ zugszeichen 153, 154 und 155 bezeichnen erste, zweite bzw. dritte Ohmsche Elektroden. Diese Struktur wird durch Auf­ wachsen der mit Si dotierten AlInAs-Schicht 152 auf dem S.I.-InP-Substrat 151 durch MBE, selektives Ätzen der AlInAs-Schicht 152 mit einer Mischung aus Weinsäure und Wasserstoffperoxid und Bilden jeweiliger Ohmscher Elektro­ den 153, 154 und 155 auf der AlInAs-Schicht 152 erzielt.
Um die Verschlechterung der elektrischen Charakteristik infolge einer Diffusion von Fluor zu begünstigen, wird die in Fig. 1 dargestellte Probe vorher Wasserstofffluorid-Dampf (HF) ausgesetzt, wird die Probe in einer Stickstoffumgebung von etwa 250°C gehalten, und es wird eine Spannung von 20 V an die erste Ohmsche Elektrode 153 und die zweite Ohmsche Elektrode 154 derart angelegt, daß die zweite Ohmsche Elek­ trode 154 eine positive Spannung aufweist. Danach werden Änderungen des Haltens der Spannungen zwischen der ersten Ohmschen Elektrode 153 und der dritten Ohmschen Elektrode 155 und zwischen der zweiten Ohmschen Elektrode 154 und der dritten Ohmschen Elektrode 155 untersucht.
Fig. 2 zeigt einen Graphen, welcher die Ergebnisse der Untersuchung darstellt. Es wurde aus der Figur herausgefun­ den, daß sich die Spannung an der positiven Seite im Ver­ lauf der Zeit erhöht und nach etwa 20 Stunden gesättigt ist. Das zeigt an, daß eine Abnahme von Ladungsträgern her­ vorgerufen durch Fluor, welches thermisch in die mit Si do­ tierte AlInAs-Schicht diffundiert, durch Anlegen des elek­ trischen Felds beschleunigt wird und daß die Abnahme insbe­ sondere in der Nähe der positiven Elektrode begünstigt wird.
Aus dieser Tatsache und den allgemein bekannten Tatsa­ chen wird angenommen, daß die Verschlechterung der Charak­ teristik des AlInAs/GaInAs-HEMT's infolge von Hitze und des elektrischen Felds, d. h. eines Zuverlässigkeitsdefekts bei der Leitung einer hohen Temperatur, wie folgt fortschrei­ tet:
  • 1) In der Luft befindliches Fluor adsorbiert an einer Oberfläche der AlInAs-Schottkyschicht, welche der Luft aus­ gesetzt ist;
  • 2) das Fluor diffundiert thermisch in die epitaxialen Schichten;
  • 3) das Fluor konzentriert sich in der Nähe der positi­ ven Elektrode, d. h. der Drainelektrode, infolge des elek­ trischen Felds;
  • 4) F und Si reagieren in der n-Typ AlInAs-Elektronenzu­ fuhrschicht;
    Si → Si⁺ + e
    F + e → F⁻
    F⁻ + Si → F-Si (Streufaktor)
  • 5) Ladungsträger verringern sich hauptsächlich in der Nähe der Drainelektrode, was zu der Verschlechterung der Charakteristik führt.
Um die Zuverlässigkeit des AlInAs/GaInAs-HEMT's bei der Leitung einer hohen Temperatur zu verbessern, wird es er­ fordert, die Abnahme von Ladungsträgern insbesondere in der Nähe der Drainelektrode zu vermeiden.
Fig. 3 zeigt eine Querschnittsansicht, welche ein Halb­ leiterbauelement entsprechend einer ersten Ausführungsform der vorliegenden Erfindung veranschaulicht.
Entsprechend der Figur bezeichnet Bezugszeichen 201 ein quasiisolierendes InP-Substrat, Bezugszeichen 202 bezeich­ net eine nicht dotierte AlInAs-Pufferschicht, die eine Dicke von 250 nm aufweist, Bezugszeichen 203 bezeichnet eine nicht dotierte GaInAs-Elektrodendurchgangsschicht, die eine Dicke von 50 nm aufweist, Bezugszeichen 204 bezeichnet eine nicht dotierte AlInAs-Abstandsschicht, die eine Dicke von 2 nm aufweist, Bezugszeichen 205 bezeichnet eine mit Si planar dotierte Schicht, die eine Schichtladungsträgerkon­ zentration von 3 × 1012 cm-2 aufweist, Bezugszeichen 206 bezeichnet eine nicht dotierte AlInAs-Schottkykontakt­ schicht, die eine Dicke von 32 nm aufweist, Bezugszeichen 207 bezeichnet eine mit Si dotierte Ohmsche GaInAs-Kontakt­ schicht, die eine Dicke von 50 nm und eine Ladungsträgerkon­ zentration von 4 × 1018 cm-3 aufweist, Bezugszeichen 208 bezeichnet eine mit Si hoher Konzentration dotierte AlInAs- Schicht, und Bezugszeichen 209 bezeichnet eine mit Si do­ tierte Ohmsche GaInAs-Kontaktschicht. Um dafür zu sorgen, daß das AlInAs und das GaInAs mit dem InP-Substrat gitter­ angepaßt ist, werden die Zusammensetzungen des AlInAs und des GaInAs bezüglich der Ausbildung von Al0,52In0,48As bzw. Ga0,53In0,47As genau gesteuert. Bezugszeichen 212 bezeichnet eine AuGe/Ni/Au-Sourceelektrode, Bezugszeichen 213 bezeich­ net eine AuGe/Ni/Au-Drainelektrode, und Bezugszeichen 214 bezeichnet eine Mo/Al/Mo-Gateelektrode.
Darüber hinaus beträgt der Abstand zwischen der mit Si hoher Konzentration dotierten AlInAs-Schicht 208 und der Gateelektrode 214 0,1 µm.
Fig. 4(a) bis 4(g) zeigen Querschnittsansichten, welche Verfahrensschritte eines Verfahrens zur Herstellung eines Halbleiterbauelements entsprechend der ersten Ausfüh­ rungsform der Erfindung veranschaulichen. Bei diesen Figu­ ren bezeichnen dieselben Bezugszeichen wie die in Fig. 3 dargestellten Bezugszeichen dieselben oder entsprechende Teile.
Im folgenden wird eine Beschreibung des Herstellungs­ verfahrens gegeben.
Zu Anfang läßt man wie in Fig. 4 (a) dargestellt die nicht dotierte AlInAs-Pufferschicht 202, die nicht dotierte GaInAs-Elektronendurchgangsschicht 203, die nicht dotierte AlInAs-Abstandsschicht 204, die mit Si planar dotierte Schicht 205, die nicht dotierte AlInAs-Schottkykontakt­ schicht 206 und die mit Si dotierte Ohmsche GaInAs-Kontakt­ schicht 207 aufeinanderfolgend epitaxial auf dem quasiiso­ lierenden InP-Substrat 201 vorzugsweise durch MBE (molecular beam epitaxy), Gasquellen-MBE, CBE (chemical beam epitaxy) oder MOCVD (metal organic chemical vapor depo­ sition) zur Bildung einer elementaren epitaxialen Struktur eines AlInAs/GaInAs-HEMT's aufwachsen.
Als nächstes wird eine Isolierungsschicht 215 wie SiNx auf der gesamten vorderen Oberfläche der elementaren epita­ xialen Struktur beispielsweise durch Plasma-CVD gebildet, und es wird eine Öffnung in der Isolierungsschicht 215 durch eine fotolithographische Technik oder dergleichen ge­ bildet. Danach werden unter Verwendung der Isolierungs­ schicht 215 als Maske die Halbleiterschichten, welche der Öffnung ausgesetzt sind, durch Trockenätzen auf der Basis von Chlor, durch Naßätzen oder dergleichen selektiv geätzt, um eine Rinne bzw. einen Graben zu bilden. Dieses Ätzen wird erfordert, um die mit Si planar dotierte Schicht 205 zu erreichen, und es kann ein tieferes Ätzen durchgeführt werden. Entsprechend Fig. 4(b) reicht das Ätzen auf die nicht dotierte AlInAs-Pufferschicht 202.
Wie in Fig. 4(c) dargestellt läßt man die mit Si hoher Konzentration dotierte AlInAs-Schicht 208 und die mit Si dotierte GaInAs-Schicht 209 aufeinanderfolgend in dem durch Ätzen gebildeten Graben beispielsweise durch CBE oder MOCVD aufwachsen. Bei diesem Aufwachsen ist es wichtig, daß so­ viele Elektronen wie möglich gespeichert werden. Daher ist es wichtig, daß die mit Si hoher Konzentration dotierte AlInAs-Schicht 208 mit Si soviel wie möglich bis zu einem Grad dotiert werden sollte, bei welchem die Qualität nicht herabgesetzt ist. Bei der ersten Ausführungsform der Erfin­ dung wird die mit Si hoher Konzentration dotierte AlInAs- Schicht 208 mit Si auf eine Konzentration von 5 × 1018 cm-3 dotiert.
Danach wird eine endgültige Struktur mit nahezu densel­ ben Verfahrensschritten wie denen gebildet, welche bezüg­ lich des AlInAs/GaInAs-HEMT's nach dem Stand der Technik verwendet werden.
Nach dem Entfernen der Isolierungsschicht 215 wird die Isolierung der jeweiligen Elemente durch Trockenätzen, Naßätzen oder isolierter Implantierung von etwa H durchge­ führt. In dem in Fig. 4(d) dargestellten Fall werden die jeweiligen Elemente durch Bilden eines Mesagrabens iso­ liert, welcher das quasiisolierende InP-Substrat 201 er­ reicht.
In dem Schritt entsprechend Fig. 4(e) werden die Sourceelektrode 212 und die Drainelektrode 213 aus etwa Au- Ge/Mi/Au durch Aufdampfung, Abheben oder dergleichen gebil­ det.
Danach wird die mit Si dotierte Ohmsche GaInAs-Kontakt­ schicht 207, welche zwischen den Source- und Drainelektro­ den bloßgelegt ist, selektiv geätzt, beispielsweise mit ei­ ner Mischung aus Zitronensäure und Wasserstoffperoxid, um die nicht dotierte AlInAs-Schottkykontaktschicht 206 bloß­ zulegen. Danach wird die Gateelektrode 214 etwa aus Mo/Al/Mo oder Ti/Al/Mo wie in Fig. 4(f) dargestellt gebil­ det.
Schließlich wird wie in Fig. 4(g) dargestellt eine Iso­ lierungsschicht 216 aus beispielsweise SiNx oder SiOxNy auf der Elementeoberfläche beispielsweise durch Plasma-CVD ge­ bildet, um einen Oberflächenschutz durchzuführen, worauf das gesamte Verfahren beendet ist.
Im folgenden wird eine Beschreibung des Betriebs gege­ ben.
Fig. 5 zeigt einen Graphen, welcher die Ergebnisse von Leitungstests bei 200°C für den in Fig. 3 dargestellten AlInAs/GaInAs-HEMT als Halbleiterbauelement entsprechend der ersten Ausführungsform darstellt. Entsprechend der Fi­ gur stellt die Abszisse eine kumulative Testzeit bezüglich der Leitung dar, und die Ordinate stellt einen Erhaltungs­ koeffizienten von Idss dar, d. h. den Drainstrom, wenn die Gatespannung 0 beträgt, bis Idss(0), d. h. Idss vor der Lei­ tung. Die Ergebnisse des Tests bezüglich des HEMT's nach dem Stand der Technik, bei welchem keine mit Si hoher Kon­ zentration dotierte AlInAs-Schicht direkt unter der Draine­ lektrode angeordnet ist, sind durch eine gestrichelte Linie dargestellt, und die Ergebnisse des Tests bezüglich des HEMT's entsprechend der ersten Ausführungsform sind durch eine durchgezogene Linie dargestellt. Fig. 5 ist zu entneh­ men, daß bei dem Halbleiterbauelement der ersten Ausfüh­ rungsform, welches die mit Si hoher Konzentration dotierte AlInAs-Schicht 208 enthält, der Grad der Idss-Verschlechte­ rung während der Leitung sehr klein wird, d. h. daß die Zu­ verlässigkeit im Vergleich zu dem HEMT nach dem Stand der Technik stark verbessert wird. Unter der Annahme, daß das Halbleiterbauelement eine Störung bzw. einen Durchschlag erfährt, wenn Idss/Idss(0), d. h. der Erhaltungskoeffizient von Idss bis Idss vor der Leitung, kleiner oder gleich 0,8 ist, wird die Zeit bis zur Störung von 200 Stunden auf über 500 Stunden erweitert.
Es wird angenommen, daß das oben erwähnte Ergebnis da­ von herrührt, daß die mit Si hoher Konzentration dotierte AlInAs-Schicht 208, welche direkt unter der Drainelektrode 213 angeordnet ist, Ladungsträger (Elektronen) zuführt, welche durch Kopplung mit dem Fluor verringert sind, wel­ ches infolge von Hitze diffundiert, d. h. daß sie zur Anhäu­ fung von Elektronen dient, so daß die herkömmlich gefange­ nen und durch das Fluor inaktivierten Elektronen kompen­ siert werden.
Wie oben beschrieben besitzt das Halbleiterbauelement entsprechend der ersten Ausführungsform, d. h. der AlInAs/GaInAs-HEMT, eine Struktur, bei welcher die mit Si hoher Konzentration dotierte AlInAs-Schicht 208, welche die Ladungsträger (Elektronen) zuführt, die durch Kopplung mit dem Fluor, welches infolge von Hitze diffundiert, verrin­ gert sind, d. h. welche der Anhäufung von Elektronen dient, an dem Gebiet direkt unter der Drainelektrode 213 vorgese­ hen ist. Daher kann ein Halbleiterbauelement mit hoher Zu­ verlässigkeit realisiert werden, bei welchem die Ver­ schlechterung der elektrischen Charakteristik unterdrückt ist.
Darüber hinaus ist bei dem in Fig. 3 dargestellten HEMT die mit Si hoher Konzentration dotierte AlInAs-Schicht 208 direkt auf der nicht dotierten AlInAs-Pufferschicht 202 an­ geordnet. Da jedoch die mit Si hoher Konzentration dotierte AlInAs-Schicht 208 dieselben oben beschriebenen Effekte zeigt, wenn ein Kontakt zu der mit Si planar dotierten Schicht 205 hergestellt wird, kann die Schicht beispiels­ weise direkt auf der GaInAs-Elektronendurchgangsschicht 203 oder direkt auf dem quasiisolierenden InP-Substrat 201 an­ geordnet werden.
Obwohl Si als Donator verwendet wird, kann ein anderer Donator wie Sn, Te oder Se mit denselben Effekten verwendet werden.
Die Zusammensetzung, Ladungsträgerkonzentration und Dicke jeder Schicht können auch anders als bei der ersten Ausführungsform gestaltet sein. Sogar wenn die Größen in Abhängigkeit der gewünschten Charakteristik willkürlich ge­ ändert werden, können dieselben Effekte wie bei der ersten Ausführungsform erzielt werden.
Zweite Ausführungsform
Fig. 6 zeigt eine Querschnittsansicht, welche ein Halb­ leiterbauelement entsprechend einer zweiten Ausführungsform der vorliegenden Erfindung veranschaulicht. Entsprechend der Figur bezeichnen dieselben Bezugszeichen wie die in Fig. 3 verwendeten Bezugszeichen dieselben oder entspre­ chende Teile. Entsprechend der ersten Ausführungsform der Erfindung ist die mit Si hoher Konzentration dotierte AlInAs-Schicht 208 lediglich direkt unter der Drainelektro­ de 213 angeordnet. Es ist jedoch bekannt, daß Fluor in das mit Si planar dotierte Schichtgebiet außer dem Gebiet in der Nähe der Drainelektrode und der Sourceelektrodenseite diffundiert und Elektronen fängt. Bei dem Halbleiterbauele­ ment entsprechend der zweiten Ausführungsform, welche die in Fig. 3 dargestellte Struktur des Halbleiterbauelements entsprechend der ersten Ausführungsform enthält, ist die mit Si hoher Konzentration dotierte AlInAs-Schicht eben­ falls direkt unter der Sourceelektrode angeordnet, wodurch die Verschlechterung infolge der Diffusion von Fluor in die Sourceelektrodenseite unterdrückt wird.
Bei der zweiten Ausführungsform der Erfindung sind die Verfahrensschritte zur Herstellung eines Halbleiterbauele­ ments nahezu dieselben wie die bei der ersten Ausführungs­ form entsprechend Fig. 4(a) bis 4(g) dargestellten Ver­ fahrensschritte. Insbesondere läßt man die nicht dotierte AlInAs-Pufferschicht 202, die nicht dotierte GaInAs-Elek­ tronendurchgangsschicht 203, die nicht dotierte AlInAs-Ab­ standsschicht 204, die mit Si planar dotierte Schicht 205, die nicht dotierte AlInAs-Schottkykontaktschicht 206 und die mit Si dotierte Ohmsche GaInAs-Kontaktschicht 207 auf­ einanderfolgend epitaxial auf dem quasiisolierenden InP- Substrat 201 vorzugsweise durch MBE (moleclular beam epita­ xy), Gasquellen-MBE, CBE (chemical beam epitaxy) oder MOCVD (metal organic chemical vapor deposition) aufwachsen, um eine elementare epitaxiale Struktur eines AlInAs/GaInAs- HEMT's zu bilden.
Danach wird die Isolierungsschicht, beispielsweise SiNx, auf der gesamten vorderen Oberfläche der elementaren epitaxialen Struktur beispielsweise durch Plasma-CVD gebil­ det, und es werden Öffnungen in der Isolierungsschicht durch eine Fotolithographietechnik oder dergleichen gebil­ det. In der Zeit, während die Öffnung lediglich auf einem Teil der epitaxialen Struktur dort gebildet wird, wo die Drainelektrode zu bilden ist, wenn das Halbleiterbauelement der ersten Ausführungsform hergestellt wird, werden die Öffnungen auf jeweiligen Teilen der epitaxialen Struktur dort gebildet, wo die Drain- und Sourceelektroden zu bilden sind. Danach werden unter Verwendung der Isolierungs­ schicht, welche die Öffnungen als Maske aufweist, die Halb­ leiterschichten, welche den Öffnungen ausgesetzt sind, durch Trockenätzen auf der Grundlage von Chlor, Naßätzen oder dergleichen zur Bildung von Gräben selektiv geätzt. Dieses Ätzen wird erfordert, um die mit Si planar dotierte Schicht 205 zu erreichen, und es kann ein tieferes Ätzen durchgeführt werden. Darauffolgend läßt man die mit Si ho­ her Konzentration dotierte AlInAs-Schicht 208 und die mit Si dotierte GaInAs-Schicht 209 aufeinanderfolgend in den durch das Ätzen an den Teilen gebildeten Gräben, an welchen die Drain- und Sourceelektroden zu bilden sind, beispiels­ weise durch CBE oder MOCVD aufwachsen. Danach werden die­ selben Verfahrensschritte wie die in Fig. 4(d) bis 4(g) dargestellten Verfahrensschritte durchgeführt.
In einem Leitungstest bei 200°C bezüglich des AlInAs/GaInAs-HEMT's, der in Fig. 6 dargestellt ist, ist die Zeit, die zum Durchschlag bzw. zur Störung führt, wei­ ter um etwa 20% im Vergleich mit dem Fall des in Fig. 3 dargestellten Halbleiterbauelements entsprechend der ersten Ausführungsform verbessert. Es wird angenommen, daß dies daran liegt, daß die Ladungsträgerabnahme infolge des Fluors an der Seite der Sourceelektrode durch Zuführen von Elektronen aus der mit Si hoher Konzentration dotierten AlInAs-Schicht 208 unterdrückt wird, welche direkt unter der Sourceelektrode angeordnet ist.
Wie oben beschrieben besitzt das Halbleiterbauelement entsprechend der zweiten Ausführungsform, d. h. der AlInAs/GaInAs-HEMT, eine Struktur, bei welcher die mit Si hoher Konzentration dotierte AlInAs-Schicht 208, welche die Ladungsträger (Elektronen) zuführt, die durch Kopplung mit dem Fluor, welches infolge von Hitze diffundiert, abnehmen, d. h. welche der Anhäufung von Elektronen dient, an dem Ge­ biet direkt unter der Drainelektrode 213 und dem Gebiet di­ rekt unter der Sourceelektrode 212 vorgesehen ist. Daher kann ein Halbleiterbauelement hoher Zuverlässigkeit, bei welchem eine Verschlechterung der elektrischen Charakteri­ stik unterdrückt wird, realisiert werden.
Darüber hinaus ist bei dem in Fig. 6 dargestellten HEMT die mit Si hoher Konzentration dotierte AlInAs-Schicht 208 direkt auf der nicht dotierten AIInAs-Pufferschicht 202 an­ geordnet. Da die mit Si hoher Konzentration dotierte AlInAs-Schicht 208 dieselben Effekte wie die oben beschrie­ benen Effekte zeigt, wenn ein Kontakt zu der mit Si planar dotierten Schicht hergestellt wird, kann sie jedoch bei­ spielsweise direkt auf der GaInAs-Elektronendurchgangs­ schicht 203 oder direkt auf dem quasiisolierenden InP- Substrat 201 angeordnet werden.
Obwohl Si als Donator verwendet wird, kann ein anderer Donator wie Sn, Te oder Se mit denselben Effekten verwendet werden.
Dritte Ausführungsform
Fig. 7 zeigt eine Querschnittsansicht, welche ein Halb­ leiterbauelement entsprechend einer dritten Ausführungsform der vorliegenden Erfindung veranschaulicht. Entsprechend der Figur bezeichnen dieselben Bezugszeichen wie die in Fig. 3 verwendeten Bezugszeichen dieselben oder entspre­ chende Teile. Bezugszeichen 210 bezeichnet eine mit Si ho­ her Konzentration dotierte GaInAs-Schicht. Entsprechend der ersten und zweiten Ausführungsform der Erfindung ist die mit Si dotierte Ohmsche GaInAs-Kontaktschicht 209 auf der mit Si hoher Konzentration dotierten AlInAs-Schicht 208, welche zur Anhäufung von Elektronen dient, angeordnet. Je­ doch ist bei dem Halbleiterbauelement entsprechend der dritten Ausführungsform die Schicht, welche der Anhäufung von Elektronen dient, die mit Si hoher Konzentration do­ tierte GaInAs-Schicht, und die Drainelektrode bildet direkt einen Ohmschen Kontakt zu der mit Si hoher Konzentration dotierten GaInAs-Schicht.
Fig. 8(a) bis 8(g) zeigen Querschnittsansichten, welche Verfahrensschritte eines Verfahrens zur Herstellung eines Halbleiterbauelements entsprechend der dritten Aus­ führungsform der Erfindung veranschaulichen. Entsprechend dieser Figuren bezeichnen dieselben Bezugszeichen wie die in Fig. 7 verwendeten Bezugszeichen dieselben oder entspre­ chende Teile.
Im folgenden wird eine Beschreibung des Herstellungs­ verfahrens gegeben.
Zu Anfang läßt man wie in Fig. 8(a) dargestellt die nicht dotierte AlInAs-Pufferschicht 202, die nicht dotierte GaInAs-Elektronendurchgangsschicht 203, die nicht dotierte AlInAs-Abstandsschicht 204, die mit Si planar dotierte Schicht 205, die nicht dotierte AlInAs-Schottkykontakt­ schicht 206 und die mit Si dotierte Ohmsche GaInAs-Kontakt­ schicht 207 aufeinanderfolgend epitaxial auf dem quasiiso­ lierenden InP-Substrat 201 vorzugsweise durch MBE (molecular beam epitaxy), Gasquellen-MBE, CBE (chemical beam epitaxy) oder MOCVD (metal organic chemical vapor depo­ sition) aufwachsen, um eine im wesentlichen epitaxiale Struktur eines AlInAs/GaInAs-HEMT's zu bilden.
Als nächstes wird die Isolierungsschicht, welche bei­ spielsweise SiNx aufweist bzw. daraus besteht, auf der ge­ samten vorderen Oberfläche der elementaren epitaxialen Struktur beispielsweise durch Plasma-CVD gebildet, und es wird die Isolierungsschicht auf einem Teil der epitaxialen Struktur dort, wo die Drainelektrode zu bilden ist, ent­ fernt, um eine Öffnung durch eine Fotolithographietechnik oder dergleichen zu bilden. Danach werden wie in Fig. 8(b) dargestellt unter Verwendung der Isolierungsschicht als Maske die der Öffnung ausgesetzten Halbleiterschichten zur Bildung eines Grabens durch ein Trockenätzen auf der Grund­ lage von Chlor, Naßätzen oder dergleichen selektiv geätzt. Dieses Ätzen wird erfordert, um die mit Si planar dotierte Schicht 205 zu erreichen, und es kann ein tieferes Ätzen durchgeführt werden. Entsprechend Fig. 8(b) erreicht das Ätzen das quasiisolierende InP-Substrat 201.
Wie in Fig. 8(c) dargestellt ist die mit Si hoher Kon­ zentration dotierte GaInAs-Schicht 210 in dem durch Ätzen gebildeten Graben beispielsweise durch CBE oder MOCVD auf­ gewachsen. Bei diesem Aufwachsen ist das Speichern von mög­ lichst vielen Elektronen wie möglich wichtig. Es ist daher wichtig, daß die mit Si hoher Konzentration dotierte GaInAs-Schicht 210 mit Si soviel wie möglich bis zu dem Grad dotiert werden sollte, bei welchem noch keine Ver­ schlechterung der Qualität auftritt.
Danach wird eine endgültige Struktur mit nahezu densel­ ben Verfahrensschritten wie den Verfahrensschritten gebil­ det, welche für den AlInAs/GaInAs-HEMT nach dem Stand der Technik verwendet werden.
Nach dem Entfernen der Isolierungsschicht wird die Iso­ lierung der jeweiligen Elemente durch Trockenätzen, Naßät­ zen oder Isolierungsimplantierung von beispielsweise H durchgeführt. In dem in Fig. 8(d) dargestellten Fall werden die jeweiligen Elemente durch Bildung eines mesaförmigen Grabens durch Ätzen gebildet, welcher das quasiisolierende InP-Substrat 201 erreicht.
In dem Schritt entsprechend Fig. 8(e) werden die Sourceelektrode 212 und die Drainelektrode 213, welche bei­ spielsweise AuGe/Ni/Au aufweisen bzw. daraus bestehen, durch Aufdampfung, Abheben oder dergleichen gebildet.
Danach wird die mit Si dotierte Ohmsche GaInAs-Kontakt­ schicht 207, welche zwischen den Source- und Drainelektro­ den bloßliegt, selektiv geätzt, beispielsweise mit einer Mischung aus Zitronensäure und Wasserstoffperoxid, um die nicht dotierte AlInAs-Schottkykontaktschicht 206 bloßzule­ gen. Danach wird wie in Fig. 8(f) dargestellt die Gateelek­ trode 214 beispielsweise aus Mo/Al/Mo oder Ti/Al/Mo gebil­ det.
Schließlich wird wie in Fig. 8(g) dargestellt die Iso­ lierungsschicht 216 beispielsweise aus SiNx oder SiOxNy auf der Elementeoberfläche beispielsweise durch Plasma-CVD zur Bildung eines Oberflächenschutzes gebildet, womit das ge­ samte Verfahren beendet ist.
Bei dem in Fig. 7 dargestellten Halbleiterbauelement entsprechend der dritten Ausführungsform wird ähnlich wie bei dem Halbleiterbauelement entsprechend der ersten Aus­ führungsform die Zuverlässigkeit während der Leitung bei 200°C verbessert, d. h. die Zeit bis zu einem Durchschlag bzw. einer Störung wird von 200 Stunden entsprechend der Struktur nach dem Stand der Technik auf über 500 Stunden erweitert. Es wird angenommen, daß das oben erwähnte Ergeb­ nis dadurch herbeigeführt wird, daß die Ladungsträgerabnah­ me an der Drainseite der mit Si planar dotierten Schicht 205 direkt unter dem Gate kompensiert wird von der mit Si hoher Konzentration dotierten GaInAs-Schicht 210.
Wie oben beschrieben besitzt das Halbleiterbauelement entsprechend der dritten Ausführungsform, d. h. der AlInAs/GaInAs-HEMT eine Struktur, bei welcher die mit Si hoher Konzentration dotierte GaInAs-Schicht 210, welche die Ladungsträger (Elektronen) zuführt, welche durch Kopplung mit dem Fluor, welches infolge von Hitze diffundiert, ver­ ringert werden, d. h. welche der Aufhäufung von Elektronen dient, an dem Gebiet direkt unter der Drainelektrode 213 vorgesehen ist. Daher kann ein Halbleiterbauelement mit ei­ ner hohen Zuverlässigkeit realisiert werden, wobei eine Verschlechterung der elektrischen Charakteristik unter­ drückt wird. Des weiteren ist bei dem Halbleiterbauelement der dritten Ausführungsform die Schicht, welche der Anhäu­ fung von Elektronen dient, die mit Si hoher Konzentration dotierte GaInAs-Schicht, und die Drainelektrode bildet di­ rekt den Ohmschen Kontakt zu der mit Si hoher Konzentration dotierten GaInAs-Schicht. Dementsprechend ist es möglich, im Vergleich mit dem Fall des Halbleiterbauelements ent­ sprechend der ersten oder zweiten Ausführungsform die Zahl der nachgewachsenen Halbleiterschichten zu reduzieren und deren Herstellung zu erleichtern, und da kein Heteroüber­ gang an dem Kontaktteil gebildet wird, kann insbesondere die Stabilität der Charakteristik des Bauelements verbes­ sert werden.
Bei dem in Fig. 7 dargestellten HEMT ist die mit Si ho­ her Konzentration dotierte GaInAs-Schicht 210 direkt auf dem quasiisolierenden InP-Substrat 201 angeordnet. Da die mit Si hoher Konzentration dotierte GaInAs-Schicht 210 die­ selben Effekte wie die oben beschriebenen zeigt, wenn sie einen Kontakt zu der mit Si planar dotierten Schicht 205 bildet, kann sie beispielsweise direkt auf der nicht do­ tierten AlInAs-Pufferschicht 202 oder direkt auf der GaInAs-Elektronendurchgangsschicht 203 angeordnet sein.
Obwohl Si als Donator verwendet wird, kann ein anderer Donator, beispielsweise Sn, Te oder Se mit denselben Effek­ ten verwendet werden.
Darüber hinaus ist bei der dritten Ausführungsform der Erfindung die mit Si hoher Konzentration dotierte GaInAs- Schicht 210 lediglich direkt unter der Drainelektrode 213 angeordnet. Jedoch kann die mit Si hoher Konzentration do­ tierte GaInAs-Schicht 210 ebenfalls direkt unter der Sourceelektrode angeordnet sein, wodurch die Verschlechte­ rung infolge der Fluordiffusion in die Sourceelektrodensei­ te unterdrückt werden kann. Bei einer derartigen Modifizie­ rung des Halbleiterbauelements entsprechend der dritten Ausführungsform sind die Verfahrensschritte zur Herstellung eines Halbleiterbauelements nahezu dieselben wie die in Fig. 8(a) bis 8(b) dargestellten Verfahrensschritte, wel­ che für das Halbleiterbauelement der dritten Ausführungs­ form verwendet werden. Insbesondere läßt man die nicht do­ tierte AlInAs-Pufferschicht 202, die nicht dotierte GaInAs- Elektronendurchgangsschicht 203, die nicht dotierte AlInAs- Abstandsschicht 204, die mit Si planar dotierte Schicht 205, die nicht dotierte AlInAs-Schottkykontaktschicht 206 und die mit Si dotierte Ohmsche GaInAs-Kontaktschicht 207 aufeinanderfolgend epitaxial auf dem quasiisolierenden InP- Substrat 201 vorzugsweise durch MBE (molecular beam epita­ xy), Gasquellen-MBE, CBE (chemical beam epitaxy) oder MOCVD (metal organic chemical vapor deposition) aufwachsen, um eine elementare epitaxiale Struktur eines AlInAs/GaInAs- HEMT's zu bilden.
Danach wird die Isolierungsschicht beispielsweise aus SiNx auf der gesamten vorderen Oberfläche der elementaren epitaxialen Struktur beispielsweise durch CVD gebildet, und es werden die Öffnungen in der Isolierungsschicht durch Fo­ tolithographietechnik oder dergleichen gebildet. Während die Öffnung lediglich auf einem Teil der epitaxialen Struk­ tur dort gebildet wird, wo die Drainelektrode zu bilden ist, wenn das Halbleiterbauelement der dritten Ausführungs­ form hergestellt wird, werden zu dieser Zeit die Öffnungen auf den jeweiligen Teilen der epitaxialen Struktur dort ge­ bildet, wo die Drain- und Sourceelektroden bei dem Halblei­ terbauelement als Modifizierungen der dritten Ausführungs­ form zu bilden ist. Danach werden unter Verwendung der Iso­ lierungsschicht mit den Öffnungen als Maske die den Öffnun­ gen bloßgelegten Halbleiterschichten selektiv durch Trockenätzen auf der Grundlage von Chlor, Naßätzen oder dergleichen zur Bildung von Gräben geätzt. Dieses Ätzen wird erfordert, um die mit Si planar dotierte Schicht 205 zu erreichen, und es kann ein tieferes Ätzen durchgeführt werden. Darauffolgend läßt man die mit Si hoher Konzentra­ tion dotierte GaInAs-Schicht 210 in den durch das Ätzen ge­ bildeten Gräben in den Teilen, an welchen die Drain- und Sourceelektroden zu bilden sind, beispielsweise durch CBE oder MOCVD aufwachsen. Danach werden dieselben Verfahrens­ schritte wie die in Fig. 8(d) bis 8(g) dargestellten Verfahrensschritte durchgeführt.
Bei einem Leitungstest bei 200°C bezüglich des Halblei­ terbauelements als Modifizierung der dritten Ausführungs­ form ist die Zeit bis zum Durchschlag bzw. zur Störung wei­ ter um etwa 10% im Vergleich mit dem Fall des in Fig. 7 dargestellten Halbleiterbauelements entsprechend der drit­ ten Ausführungsform verbessert. Es wird angenommen, daß dies dadurch hervorgerufen wird, daß die Ladungsträgerab­ nahme infolge des Fluors an der Seite der Sourceelektrode durch Zuführen von Elektronen aus der mit Si hoher Konzen­ tration dotierten GaInAs-Schicht 210, welche direkt unter der Sourceelektrode angeordnet ist, unterdrückt wird.
Obwohl bei dieser Modifizierung Si als Donator verwen­ det wird, kann ein anderer Donator wie Sn, Te oder Se mit denselben Effekten verwendet werden.
Vierte Ausführungsform
Bei der ersten bis dritten Ausführungsform der Erfin­ dung wurde das Halbleiterbauelement mit der HEMT-Struktur beschrieben, bei welcher die Kanalschicht (Elektronendurchgangsschicht) nicht dotiert worden ist. Die vorliegende Erfindung kann ebenfalls auf einen Heterostruk­ tur-Feldeffekttransistor (HFET) mit dotiertem Kanal mit denselben Effekten wie denen angewandt werden, welche bei der ersten bis dritten Ausführungsform der Erfindung er­ zielt werden.
Fig. 9 zeigt eine Querschnittsansicht, welche ein Halbleiterbauelement entsprechend einer vierten Ausfüh­ rungsform der vorliegenden Erfindung veranschaulicht. Ent­ sprechend der Figur bezeichnet Bezugszeichen 301 ein quasi­ isolierendes InP-Substrat, Bezugszeichen 302 bezeichnet ei­ ne mit Fe dotierte InP-Pufferschicht, Bezugszeichen 303 be­ zeichnet eine mit Si dotierte n-Typ InP-Elektronendurch­ gangsschicht, Bezugszeichen 304 bezeichnet eine mit Si do­ tierte n-Typ AlInAs-Schottkykontaktschicht, Bezugszeichen 305 bezeichnet eine mit Si dotierte n⁻-Typ AlInAs-Feldrela­ xationsschicht, Bezugszeichen 306 bezeichnet eine mit Si dotierte Ohmsche n-Typ GaInAs-Kontaktschicht, Bezugszeichen 307 bezeichnet eine mit Si hoher Konzentration dotierte AlInAs-Schicht, und Bezugszeichen 308 bezeichnet eine mit Si dotierte Ohmsche GaInAs-Kontaktschicht. Bezugszeichen 312 bezeichnet eine Sourceelektrode, Bezugszeichen 313 be­ zeichnet eine Drainelektrode, und Bezugszeichen 314 be­ zeichnet eine Gateelektrode. Die Ladungsträgerkonzentration der mit Si hoher Konzentration dotierten AlInAs-Schicht 307 ist um eine Stelle größer als diejenige der mit Si dotier­ ten n-Typ InP-Elektronendurchgangsschicht 303 und der mit Si dotierten n-Typ AlInAs-Schottkykontaktschicht 304.
Bei dem in Fig. 9 dargestellten Halbleiterbauelement ist ähnlich wie bei dem Halbleiterbauelement entsprechend der ersten Ausführungsform die mit Si hoher Konzentration dotierte AlInAs-Schicht 307 direkt unter der Drainelektrode 313 angeordnet, wodurch Elektronen dem Gebiet zugeführt werden, an welchem die Elektronen üblicherweise gefangen werden, und von dem Fluor inaktiviert werden, so daß der Grad der Idss-Verschlechterung während der Leitung sehr klein wird, d. h. die Zuverlässigkeit wird äußerst verbes­ sert.
Wie oben beschrieben besitzt das Halbleiterbauelement entsprechend der vierten Ausführungsform, d. h. der HFET mit dotiertem Kanal, eine Struktur, bei welcher die mit Si ho­ her Konzentration dotierte AlInAs-Schicht 307, welche die Ladungsträger (Elektronen) zuführt, welche durch Kopplung mit dem Fluor, welches infolge von Hitze diffundiert, ver­ ringert sind, d. h. welche der Anhäufung von Elektronen dient, an dem Gebiet direkt unter der Drainelektrode 313 bereitgestellt wird. Daher kann ein Halbleiterbauelement mit hoher Zuverlässigkeit realisiert werden, bei welchem die Verschlechterung der elektrischen Charakteristik unter­ drückt wird.
Darüber hinaus ist bei der vierten Ausführungsform der Erfindung die mit Si hoher Konzentration dotierte AlInAs- Schicht 307 lediglich direkt unter der Drainelektrode ange­ ordnet. Jedoch kann die mit Si hoher Konzentration dotierte AlInAs-Schicht 307 ebenfalls direkt unter der Sourceelek­ trode angeordnet werden, wodurch die Verschlechterung in­ folge der Fluordiffusion in die Sourceelektrodenseite un­ terdrückt werden kann. Fig. 10 zeigt eine Querschnittsan­ sicht, welche ein Halbleiterbauelement als derartige Modi­ fizierung des Halbleiterbauelements entsprechend der vier­ ten Ausführungsform veranschaulicht. Entsprechend der Figur bezeichnen dieselben Bezugszeichen wie die in Fig. 9 darge­ stellten Bezugszeichen dieselben oder entsprechende Teile. Bei dem in Fig. 10 dargestellten Halbleiterbauelement als Modifizierung der vierten Ausführungsform werden Elektronen von der mit Si hoher Konzentration dotierten AlInAs-Schicht 307 direkt unter der Drainelektrode und von der mit Si ho­ her Konzentration dotieren AlInAs-Schicht 307 direkt unter der Sourceelektrode zugeführt, so daß im Vergleich mit dem Fall des in Fig. 9 dargestellten Halbleiterbauelements ent­ sprechend der vierten Ausführungsform die Zuverlässigkeit des HFET's mit dotiertem Kanal weiter verbessert werden kann.
Während bei der vierten Ausführungsform die mit Si do­ tierte Ohmsche GaInAs-Kontaktschicht 308 auf der mit Si ho­ her Konzentration dotierten AlInAs-Schicht 307 angeordnet ist, welche der Anhäufung von Elektronen dient, kann des weiteren die Schicht, welche der Anhäufung von Elektronen dient, die mit Si hoher Konzentration dotierte GaInAs- Schicht sein, und die Drainelektrode kann direkt einen Ohm­ schen Kontakt zu der mit Si hoher Konzentration dotierten GaInAs-Schicht bilden.
Fig. 11 zeigt eine Querschnittsansicht, welche ein Halbleiterbauelement einer weiteren Modifizierung des Halb­ leiterbauelements entsprechend der vierten Ausführungsform veranschaulicht. Entsprechend der Figur bezeichnen diesel­ ben Bezugszeichen wie die in Fig. 9 dargestellten Bezugs­ zeichen dieselben oder entsprechende Teile. Bezugszeichen 309 bezeichnet eine mit Si hoher Konzentration dotierte GaInAs-Schicht. Bei dem in Fig. 11 dargestellten Halblei­ terbauelement als weitere Modifizierung der vierten Ausfüh­ rungsform werden Elektronen aus der mit Si hoher Konzentra­ tion dotierten GaInAs-Schicht 309 direkt unter der Draine­ lektrode zugeführt, so daß die Zuverlässigkeit des HFET's mit dotiertem Kanal ähnlich wie bei dem Halbleiterbauele­ ment entsprechend der vierten Ausführungsform verbessert werden kann. Des weiteren ist die Schicht, welche der An­ häufung von Elektronen dient, die mit Si hoher Konzentration dotierte GaInAs-Schicht, und die Drainelektrode bildet di­ rekt einen Ohmschen Kontakt zu der mit Si hoher Konzentra­ tion dotierten GaInAs-Schicht. Dementsprechend ist es im Vergleich mit dem Fall des Halbleiterbauelements entspre­ chend der vierten Ausführungsform möglich, die Anzahl von nachgewachsenen Halbleiterschichten zu reduzieren und deren Herstellung zu erleichtern, und des weiteren kann, da kein Heteroübergang an dem Kontaktteil gebildet wird, die Stabi­ lität der Charakteristik des Bauelements verbessert werden.
Obenstehend wurde ein Feldeffekttransistor und ein Ver­ fahren zur Herstellung des Feldeffekttransistors offenbart. Bei dem Feldeffekttransistor, welcher aktive Schichten ent­ hält, die eine Heteroübergangsstruktur bilden, welche Halb­ leitermateralien zweier Arten und mehr aufweist, ist eine Schicht zum Zuführen von Elektronen direkt unter einer Drainelektrode angeordnet und befindet sich in Kontakt mit einem Gebiet, welches eine n-Typ Dotierungsverunreinigung der aktiven Schichten enthält. Daher wird eine Verschlech­ terung der elektrischen Charakteristik, die dadurch hervor­ gerufen wird, daß Elektronen in einer Ohmschen Drainkon­ taktschicht durch Fluor gefangen werden, welches in die Halbleiterschichten diffundiert, durch Zuführen von Elek­ tronen aus der Schicht unterdrückt, welche direkt unter der Drainelektrode angeordnet ist, wodurch die Zuverlässigkeit des Feldeffekttransistors verbessert wird, welcher die He­ teroübergangsstruktur enthält.

Claims (14)

1. Feldeffekttransistor (Fig. 3, 7, 9, 11), der aktive Schichten (203 bis 206, 303 bis 305) enthält, die eine He­ teroübergangsstruktur bilden, die Halbleitermateralien zweier Arten und mehr aufweist, wobei eine Schicht zum Zu­ führen von Elektronen (208, 210, 307, 309) direkt unter ei­ ner Drainelektrode (213, 313) in Kontakt mit einem Gebiet angeordnet ist, welches eine n-Typ Dotierungsverunreinigung der aktiven Schichten enthält.
2. Feldeffekttransistor (Fig. 3, 7) nach Anspruch 1, gekennzeichnet durch eine Struktur eines Transistors mit mit hoher Elektronenbeweglichkeit (HEMT).
3. Feldeffekttransistor (Fig. 3, 7) nach Anspruch 2, dadurch gekennzeichnet, daß die aktiven Schichten (203 bis 206) aus AlInAs und GaInAs bestehen.
4. Feldeffekttransistor (Fig. 3) nach Anspruch 3, dadurch gekennzeichnet, daß
die Schicht zum Zuführen von Elektronen (208) als AlInAs-Schicht ausgebildet ist, die eine n-Typ Dotierungs­ verunreinigung hoher Konzentration enthält; und
die Drainelektrode (213) auf einer Ohmschen n-Typ GaInAs-Kontaktschicht (209) angeordnet ist, welche auf der AlInAs-Schicht (208) angeordnet ist.
5. Feldeffekttransistor (Fig. 7) nach Anspruch 3, dadurch gekennzeichnet, daß
die Schicht zum Zuführen von Elektronen (210) als GaInAs-Schicht ausgebildet ist, welche eine n-Typ Dotie­ rungsverunreinigung hoher Konzentration enthält; und
die Drainelektrode (213) direkt auf der GaInAs-Schicht (210) angeordnet ist.
6. Feldeffekttransistor (Fig. 6, 10) nach Anspruch 1, dadurch gekennzeichnet, daß eine Schicht zum Zuführen von Elektronen (208, 307) direkt unter einer Sourceelektrode (212, 312) angeordnet ist und sich in Kontakt mit dem Ge­ biet befindet, welches eine n-Typ Dotierungsverunreinigung der aktiven Schichten enthält.
7. Feldeffekttransistor (Fig. 6) nach Anspruch 6, gekenn­ zeichnet durch eine Struktur eines Transistors mit hoher Elektronenbeweglichkeit (HEMT).
8. Feldeffekttransistor (Fig. 6) nach Anspruch 7, dadurch gekennzeichnet, daß die aktiven Schichten (203 bis 206) aus AlInAs und GaInAs bestehen.
9. Feldeffekttransistor (Fig. 6) nach Anspruch 8, dadurch gekennzeichnet, daß
die jeweiligen Schichten zum Zuführen von Elektronen (208), welche direkt unter den Drain- und Sourceelektroden (213, 212) angeordnet sind, als AlInAs-Schichten ausgebil­ det sind, welche n-Typ Dotierungsverunreinigungen hoher Konzentration enthalten; und
die Drain- und Sourceelektroden (213, 212) jeweils auf den Ohmschen n-Typ GaInAs-Kontaktschichten (209) angeordnet sind, welche auf den AlInAs-Schichten 208 angeordnet sind.
10. Feldeffekttransistor nach Anspruch 8, dadurch gekenn­ zeichnet, daß
die jeweiligen Schichten zum Zuführen von Elektronen (210), welche direkt unter den Drain- und Sourceelektroden (213, 212) angeordnet sind, als GaInAs-Schichten ausgebil­ det sind, welche n-Typ Dotierungsverunreinigungen hoher Konzentration enthalten; und
die Drain- und Sourceelektroden (213, 212) jeweils di­ rekt auf den GaInAs-Schichten (210) angeordnet sind.
11. Verfahren zur Herstellung eines Feldeffekttransistors (Fig. 4(a) bis 4(g), Fig. 8(a) bis 8(g)), mit den Schritten:
Bereitstellen eines quasiisolierenden Substrats (201);
Bilden einer aufgeschichteten Halbleiterstruktur, wel­ che aktive Schichten (203 bis 206) enthält, die eine He­ teroübergangsstruktur bilden, welche Halbleitermateralien zweier Arten und mehr aufweist, auf dem quasiisolierenden Substrat (201);
selektives Ätzen und Entfernen eines Gebiets der aufge­ schichteten Halbleiterstruktur dort, wo eine Drainelektrode (213) zu bilden ist, bis das Ätzen wenigstens ein Gebiet (205) der mit einer n-Typ Dotierungsverunreinigung dotier­ ten aktiven Schichten (203 bis 206) von der vorderen Ober­ fläche der aufgeschichteten Halbleiterstruktur erreicht;
Vergraben einer Halbleiterschicht (208, 210), welche eine n-Typ Dotierungsverunreinigung hoher Konzentration in dem geätzten und entfernten Gebiet enthält; und
Bilden einer Drainelektrode (213) auf der Halbleiter­ schicht (208, 210), welche die n-Typ Dotierungsverunreini­ gung hoher Konzentration enthält.
12. Verfahren zur Herstellung eines Feldeffekttransistors nach Anspruch 11, gekennzeichnet durch die Schritte:
Bereitstellen eines quasiisolierenden Substrats (201);
Bilden einer aufgeschichteten Halbleiterstruktur, wel­ che aktive Schichten (203 bis 206) enthält, welche eine He­ teroübergangsstruktur bilden, die Halbleitermaterialien zweier Arten und mehr aufweist, auf dem quasiisolierenden Substrat (201);
selektives Ätzen und Entfernen jeweiliger Gebiete der aufgeschichteten Halbleiterstruktur dort, wo die Drain- und Sourceelektroden (213, 212) zu bilden sind, bis das Ätzen wenigstens ein Gebiet (205) der mit einer n-Typ Dotierungs­ verunreinigung dotierten aktiven Schichten von der vorderen Oberfläche der aufgeschichteten Halbleiterstruktur er­ reicht;
Vergraben von Halbleiterschichten (208), welche n-Typ Dotierungsverunreinigungen hoher Konzentration in den je­ weiligen geätzten und entfernten Gebieten enthalten; und
Bilden einer Drainelektrode (213) auf der Halbleiter­ schicht (208), welche die n-Typ Dotierungsverunreinigung hoher Konzentration enthält, und Bilden einer Sourceelek­ trode (212) auf der anderen Halbleiterschicht (208), welche die n-Typ Dotierungsverunreinigung hoher Konzentration ent­ hält.
13. Feldeffekttransistor (Fig. 3) nach Anspruch 1, gekenn­ zeichnet durch
ein quasiisolierendes InP-Substrat (201);
eine nicht dotierte AlInAs-Pufferschicht (202), welche auf dem Substrat (201) angeordnet ist;
eine nicht dotierte GaInAs-Elektronendurchgangsschicht (203), welche eine Seitenoberfläche aufweist und auf einem Teil der Pufferschicht (202) angeordnet ist;
eine nicht dotierte AlInAs-Abstandsschicht (204), wel­ che eine Seitenoberfläche aufweist und auf der Elektronen­ durchgangsschicht (203) angeordnet ist;
eine mit Si planar dotierte Schicht (205), welche eine Seitenoberfläche aufweist und auf der Abstandsschicht (204) angeordnet ist;
eine nicht dotierte AlInAs-Schottkykontaktschicht (206), welche eine Seitenoberfläche aufweist und auf der mit Si planar dotierten Schicht (205) angeordnet ist;
eine mit Si hoher Konzentration dotierte AlInAs-Schicht (208), welche auf dem anderen Teil der Pufferschicht (202) angeordnet ist und sich in Kontakt mit den jeweiligen Sei­ tenoberflächen der Elektronendurchgangsschicht (203), der Abstandsschicht (204), der mit Si planar dotierten Schicht (205) und der Schottkykontaktschicht (206) befindet;
eine erste mit Si dotierte Ohmsche GaInAs-Kontakt­ schicht (209), die auf der mit Si hoher Konzentration do­ tierten AlInAs-Schicht (208) angeordnet ist;
eine Drainelektrode (213), welche auf der ersten mit Si dotierten Ohmschen GaInAs-Kontaktschicht (209) angeordnet ist;
eine Gateelektrode (214), welche auf einem Gebiet der Schottkykontaktschicht (208) benachbart zu der mit Si hoher Konzentration dotierten AlInAs-Schicht (208) angeordnet ist;
eine zweite mit Si dotierte Ohmsche GaInAs-Kontakt­ schicht (207), welche auf einem Gebiet der Schottkykontakt­ schicht (206) auf der anderen Seite der Gateelektrode (214) von der ersten mit Si dotierten Ohmschen GaInAs-Kontakt­ schicht (209) angeordnet ist; und
eine Sourceelektrode (212), welche auf der zweiten mit Si dotierten Ohmschen GaInAs-Kontaktschicht (207) angeord­ net ist.
14. Feldeffekttransistor (6) nach Anspruch 1, gekennzeich­ net durch
ein quasiisolierendes InP-Substrat (201);
eine nicht dotierte AlInAs-Pufferschicht (202), welche auf dem Substrat (201) angeordnet ist;
eine nicht dotierte GaInAs-Elektronendurchgangsschicht (263), welche Seitenoberflächen aufweist und auf einem Teil der Pufferschicht (202) angeordnet ist;
eine nicht dotierte AlInAs-Abstandsschicht (204), wel­ che Seitenoberflächen aufweist und auf der Elektronendurch­ gangsschicht (203) angeordnet ist;
eine mit Si planar dotierte Schicht (205), welche Sei­ tenoberflächen aufweist und auf der Abstandsschicht (204) angeordnet ist;
eine nicht dotierte AlInAs-Schottkykontaktschicht (206), welche Seitenoberflächen aufweist und auf der mit Si planar dotierten Schicht (205) angeordnet ist;
erste und zweite mit Si hoher Konzentration dotierte AlInAs-Schichten (208), welche an beiden Seiten des Teils der Pufferschicht (202) dort angeordnet sind, wo die Elek­ tronendurchgangsschicht (203) angeordnet ist und sich in Kontakt mit den jeweiligen Seitenoberflächen der Elektro­ nendurchgangsschicht (203), der Abstandsschicht (204), der mit Si planar dotierten Schicht (205) und der Schottkykon­ taktschicht (206) befindet;
eine erste mit Si dotierte Ohmsche GaInAs-Kontakt­ schicht (209), welche auf der ersten mit Si hoher Konzen­ tration dotierten AlInAs-Schicht (208) angeordnet ist;
eine Drainelektrode (213), welche auf der ersten mit Si dotierten Ohmschen GaInAs-Kontaktschicht (209) angeordnet ist;
eine zweite mit Si dotierte Ohmsche GaInAs-Kontakt­ schicht (209), welche auf der zweiten mit Si hoher Konzen­ tration dotierten AlInAs-Schicht (208) angeordnet ist;
eine Sourceelektrode (212), welche auf der zweiten mit Si dotierten Ohmschen GaInAs-Kontaktschicht (209) angeord­ net ist; und
eine Gateelektrode (214), welche auf der Schottkykon­ taktschicht (206) angeordnet ist.
DE19726590A 1996-11-12 1997-06-23 Feldeffekttransistor und Verfahren zur Herstellung des Feldeffekttransistors Ceased DE19726590A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8300383A JPH10144912A (ja) 1996-11-12 1996-11-12 電界効果トランジスタ，及びその製造方法

Publications (1)

Publication Number Publication Date
DE19726590A1 true DE19726590A1 (de) 1998-05-14

Family

ID=17884130

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19726590A Ceased DE19726590A1 (de) 1996-11-12 1997-06-23 Feldeffekttransistor und Verfahren zur Herstellung des Feldeffekttransistors

Country Status (4)

Country Link
US (1) US5874753A (de)
JP (1) JPH10144912A (de)
KR (1) KR19980041713A (de)
DE (1) DE19726590A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275209A (ja) * 1996-04-04 1997-10-21 Honda Motor Co Ltd 高電子移動度トランジスタ及びその製造方法
JP4897948B2 (ja) * 2005-09-02 2012-03-14 古河電気工業株式会社 半導体素子
US7911746B2 (en) * 2006-06-01 2011-03-22 Leviton Manufacturing Co., Inc. GFCI with self-test and remote annunciation capabilities
US8552471B2 (en) * 2009-01-16 2013-10-08 Nec Corporation Semiconductor apparatus having reverse blocking characteristics and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60218876A (ja) * 1984-04-16 1985-11-01 Toshiba Corp 電界効果トランジスタの製造方法
KR100254005B1 (ko) * 1991-08-02 2000-04-15 가나이 쓰도무 반도체 장치 및 그 제조 방법
JPH07183493A (ja) * 1993-12-24 1995-07-21 Mitsubishi Electric Corp 半導体装置
JPH0883902A (ja) * 1994-09-09 1996-03-26 Mitsubishi Electric Corp 半導体装置の製造方法、及び半導体装置

Also Published As

Publication number Publication date
JPH10144912A (ja) 1998-05-29
KR19980041713A (ko) 1998-08-17
US5874753A (en) 1999-02-23

Similar Documents

Publication Publication Date Title
DE112015003970B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE19857356B4 (de) Heteroübergangs-Bipolartransistor
DE19822763B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren einer Leistungshalbleitervorrichtung
DE2824133C2 (de) Feldgesteuerter Thyristor
DE19900171B4 (de) Siliziumkarbid-Halbleiteranordnung und Verfahren zu deren Herstellung
DE60031173T2 (de) Misfet
DE102016114896B4 (de) Halbleiterstruktur, HEMT-Struktur und Verfahren zu deren Herstellung
DE102012207370B4 (de) Selbstsperrender HEMT und Verfahren zu dessen Herstellung
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE19702110A1 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112011103695T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102005006766A1 (de) Niedrig dotierte Schicht für ein nitrid-basiertes Halbleiterbauelement
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE112011103588T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112017003660T5 (de) Siliciumcarbid-halbleitereinheit und verfahren zur herstellung einer siliciumcarbid-halbleitereinheit
DE112019007609T5 (de) Halbleitereinheit und herstellungsverfahren für dieselbe
DE112011105316T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE3736009C2 (de) Sperrschicht-FET
DE19726590A1 (de) Feldeffekttransistor und Verfahren zur Herstellung des Feldeffekttransistors
DE19608504A1 (de) Isolierschicht-Feldeffekttransistor und Herstellungsverfahren dafür
DE112018006715T5 (de) Nitrid-halbleiterbauteil
DE4034559C2 (de) Sperrschicht-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE112008002818B9 (de) Elektronisches Bauelement mit einem gesteuerten elektrischen Feld und Verfahren
DE10125368A1 (de) Bauelement mit differentiellem negativem Widerstand und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection