DE19701779A1

DE19701779A1 - Digitalfilter

Info

Publication number: DE19701779A1
Application number: DE19701779A
Authority: DE
Inventors: Kazuya Yamanaka; Shuji Murakami; Nobuhiro Miyoshi
Original assignee: Mitsubishi Electric Engineering Co Ltd; Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Engineering Co Ltd; Mitsubishi Electric Corp
Priority date: 1996-05-14
Filing date: 1997-01-20
Publication date: 1997-11-20
Anticipated expiration: 2017-01-21
Also published as: JPH09307403A; KR970077987A; US5790439A; KR100188819B1; DE19701779C2

Description

Die Erfindung betrifft ein Digitalfilter, speziell eine nichtrekursive Filterschaltung, die in Kaskade geschaltete Operationseinheiten hat, um unter Verwendung von Multiplika toren und Addern eine Vielfach-Akkumulationsoperation durch zuführen.

Typische integrierte Halbleiterschaltungen, die einen Mul tiplikations-Akkumulations-Operationskreis haben, der unter Verwendung von Multiplikatoren und Addern aufgebaut ist, weisen Digitalfilter auf. Mit der Entwicklung der Digital signal-Verarbeitungstechnik werden auf den Gebieten der Nachrichtenübertragung und im Privatbereich Analogfilter zunehmend durch Digitalfilter ersetzt.

Fig. 12 ist ein Blockbild, daß den allgemeinen Aufbau eines Digitalfilters 100 in Form eines nichtrekursiven bzw. FIR-Filters zeigt, das in Kaskade geschaltete Multiplikations- Akkumulations-Operationseinheiten (Stufen [Taps]) hat, um eine Multiplikations-Akkumulations-Operation durchzuführen. Das Digitalfilter 100 umfaßt n Multiplikations-Akkumula tions-Operationseinheiten 15₀ bis 15 _n-1, die in Kaskade zwischen erste und zweiten Dateneingänge DATA1, DATA2 und einen Datenausgang DOUT und ein Register (in der Figur als Flipflop gezeigt) geschaltet sind. Jede Multiplikations- Akkumulations-Operationseinheit 15 _i (i=0 bis (n-1)) umfaßt ein Register 23 _i, um einen Koeffizienten C_i zu halten, ein Register 8 _i (in der Figur als Flipflop dargestellt), um kontinuierlich eingegebene Daten sequentiell zu verzögern, einen Multiplikator 2 _i, um den Koeffizienten C_i und Daten miteinander zu multiplizieren, und einen Adder 3 _i, um eine Summe des Resultats des Multiplikators in der vorhergehenden Stufe und des Resultats des Multiplikators in der eigenen Stufe an das Register 8 _i+1 in der nächsten Stufe zu liefern. Das Filter führt eine Filterverarbeitung durch unter Bildung von ΣC_i · DATA1+DATA2.

Da das Digitalfilter wie oben erläutert ausgebildet ist, ist seine Schaltungsgröße durch die Anzahl Bits des Koeffizien ten und der Daten sowie die Anzahl von Multiplikations- Akkumulations-Operationseinheiten bestimmt.

Durch den heutigen Trend zur Digitalisierung der Nachrich tenübertragung, der Bildsignalverarbeitung, der Tonsignal verarbeitung usw. steigt die Anzahl der Bits von Koeffizien ten und Daten für Digitalfilter, und auch die Anzahl von erforderlichen Stufen nimmt ständig zu. Ein solches Digital filter wird zwar allgemein unter Anwendung der integrierten Halbleiterschaltungstechnik hergestellt, aber die Prüfvek toren und die Prüfzeit, die zur Durchführung einer Prüfung daraufhin notwendig sind, ob das Filter gut oder schlecht ist, nehmen mit zunehmendem Schaltungsumfang zu.

Wenn man nur Multiplikatoren berücksichtigt, verlangt bei spielsweise die Prüfung eines 10-Bit × 10-Bit-Multiplikators ohne Prüfvektor-Kompression Prüfvektoren mit bis zu 1024×1024=1048576 Mustern. Da eine einzige Multiplikations- Akkumulations-Operationseinheit in einem Digitalfilter nicht nur einen Multiplikator, sondern auch einen Adder aufweist, der mit dem Multiplikator in Kaskade geschaltet ist, wird eine noch größere Anzahl Prüfvektoren benötigt. Wenn man ferner die Anzahl von Multiplikations-Akkumulations-Opera tionseinheiten des Filters betrachtet, wird eine astronomi sche Zahl von Prüfvektoren zum Prüfen eines Digitalfilters benötigt.

Die vorliegende Erfindung soll die oben beschriebenen Pro bleme lösen. Aufgabe der Erfindung ist daher die Bereitstel lung einer Technik, die die Prüfung eines Digitalfilters mit einer kleineren Anzahl von Prüfvektoren ermöglicht.

Ein erster Aspekt der Erfindung richtet sich auf ein Digi talfilter, das eine Kaskadenschaltung von einer 0-ten bis (n-1)-ten Multiplikations-Akkumulations-Operationseinheit (n: eine natürliche Zahl von 2 oder größer) aufweist. Gemäß der Erfindung weist in dem Digitalfilter die 0-te Multipli kations-Akkumulations-Operationseinheit einen Multiplikator zur Durchführung einer Multiplikation von Daten, die von dem Digitalfilter zu verarbeiten sind, mit einem 0-ten Koeffi zienten auf, und jede s-te (1s(n-1)) Multiplikations-Akku mulations-Operationseinheit weist folgendes auf: einen Mul tiplikator, der eine Multiplikation der Daten mit einem i-ten Koeffizienten durchführt, ein Abtastregister, das se lektiv eine Eingangsinformation, die ein Ausgangswert der (s-1)-ten Multiplikations-Akkumulations-Operationseinheit ist, und einen Abtasteingabewert in Abhängigkeit von einem Steuersignal auf der Basis eines ersten Taktsignals abgibt, und einen Adder, der eine Addition eines Ausgangswerts des Multiplikators und eines Ausgangswerts des Abtastregisters ausführt und das Ergebnis an eine nächste Stufe abgibt. Die Abtastregister der ersten bis (n-1)-ten Multiplikations- Akkumulations-Operationseinheiten bilden eine Abtastbahn, und ein Ergebnis der Filterverarbeitung der Eingabedaten wird am Ausgang der (n-1)-ten Multiplikations-Akkumulations- Operationseinheit erhalten.

Bevorzugt umfaßt gemäß einem zweiten Aspekt in dem Digital filter jede i-te (0i(n-1)) Multiplikations-Akkumulations- Operationseinheit außerdem ein Schieberegister, das dem Mul tiplikator den i-ten Koeffizienten liefert. Die Schieberegi ster der 0-ten bis (n-1)-ten Multiplikations-Akkumulations- Operationseinheiten sind miteinander in Reihe geschaltet.

Bevorzugt können in dem Digitalfilter gemäß einem dritten Aspekt die Schieberegister der 0-ten bis (n-1)-ten Multipli kations-Akkumulations-Operationseinheiten eine Eingabe/Aus gabe mit der Anzahl von Bits, die für den i-ten Koeffizien ten erforderlich ist, ausführen.

Bevorzugt können gemäß einem vierten Aspekt in dem Digital filter die Schieberegister der 0-ten bis (n-1)-ten Multi plikations-Akkumulations-Operationseinheiten die Eingaben Ausgabe mit einem Bit durchführen und sind miteinander in Reihe geschaltet und mit dem Abtastweg verbunden.

Gemäß einem fünften Aspekt umfaßt in dem Digitalfilter bevorzugt jede i-te (0µi(n-1)) Multiplikations-Akkumula tions-Operationseinheit außerdem ein Register, das den i-ten Koeffizienten an den Multiplikator liefert. Die Register der 0-ten bis (n-1)-ten Multiplikations-Akkumulations-Opera tionseinheiten sind miteinander in Reihe geschaltet und mit der Abtastbahn verbunden.

Bevorzugt ist in dem Digitalfilter gemäß einem sechsten Aspekt das Register der i-ten Multiplikations-Akkumulations- Operationseinheit ein Schieberegister, das die Eingaben Ausgabe mit 1 Bit durchführen kann.

Bevorzugt ist gemäß einem siebten Aspekt in dem Digital filter das Register der i-ten Multiplikations-Akkumulations- Operationseinheit ein Abtastregister, das auf der Basis eines zweiten Taktsignals arbeitet und als eine Komponente der Abtastbahn dient und das selektiv eine Dateneingabe und eine Abtasteingabe in Abhängigkeit von dem Steuersignal ab gibt, und wenigstens der i-te Koeffizient wird dem Abtast register als die Dateneingabe zugeführt.

Ein achter Aspekt der Erfindung richtet sich auf ein Digitalfilter, das eine Kaskadenschaltung von 0-ter bis (n-1)-ter Multiplikations-Akkumulations-Operationseinheit (n: eine natürliche Zahl von 2 oder größer) aufweist, wobei die 0-te Multiplikations-Akkumulations-Operationseinheit einen Multiplikator aufweist, der eine Multiplikation von Daten, die von dem Digitalfilter zu verarbeiten sind, und eines 0-ten Koeffizienten ausführt. Jede s-te (1s(n-1)) Multiplikations-Akkumulations-Operationseinheit umfaßt folgendes: einen Multiplikator, der eine Multiplikation der Daten und eines i-ten Koeffizienten ausführt, einen ersten Selektor, der ein erstes Eingabeende, das einen Ausgangswert der (s-1)-ten Multiplikations-Akkumulations-Operationsein heit empfängt, und ein zweites Eingabeende hat, um selektiv Signale, die an das erste Eingabeende und das zweite Ein gabeende angelegt sind, in Abhängigkeit von einem Steuersi gnal abzugeben, ein erstes Schieberegister, das ein Aus gangssignal des ersten Selektors auf der Basis eines ersten Taktsignals überträgt, und einen Adder, der eine Addition eines Ausgangssignals des Multiplikators und eines Aus gangssignals seines ersten Schieberegisters ausführt und sein Resultat an eine nächste Stufe abgibt. Die zweiten Eingabeenden der ersten Selektoren der ersten (n-1)-ten Multiplikations-Akkumulations-Operationseinheiten sind zusammengeschaltet und werden mit ersten Prüfdaten versorgt, und ein Resultat der Filterverarbeitung der eingegebenen Daten wird am Ausgang der (n-1)-ten Multiplikations-Akku mulations-Operationseinheit erhalten.

Gemäß einem neunten Aspekt umfaßt in dem Digitalfilter be vorzugt jede i-te (0i(n-1)) Multiplikations-Akkumulations- Operationseinheit ferner ein zweites Schieberegister, das den i-ten Koeffizienten an den Multiplikator führt und auf der Basis eines zweiten Taktsignals wirksam ist. Jede s-te Multiplikations-Akkumulations-Operationseinheit weist ferner einen zweiten Selektor auf, der ein erstes Eingabeende zum Empfang eines Ausgangssignals des zweiten Schieberegisters der (s-1)-ten Multiplikations-Akkumulations-Operationsein heit und ein zweites Eingabeende hat, um selektiv Signale, die an das erste Eingabeende und das zweite Eingabeende an gelegt werden, in Abhängigkeit von dem Steuersignal abzu geben, wobei die zweiten Eingabeenden der zweiten Selektoren der ersten (n-1)-ten Multiplikations-Akkumulations-Opera tionseinheiten zusammengeschaltet sind und zweite Prüfdaten zugeführt erhalten.

Gemäß einem zehnten Aspekt nimmt das Digitalfilter den Aus gangswert der (n-1)-ten Multiplikations-Akkumulations- Operationseinheit kollektiv für jeweilige bestimmte Bits als Ausgangsgruppen auf, wobei je nach der Übereinstimmung/ Nichtübereinstimmung der daran angrenzend abgegebenen Aus gangsgruppen bestimmt wird, ob das Digitalfilter gut oder schlecht ist.

Da es bei dem Digitalfilter des ersten, zweiten, fünften und siebten Aspekts der Erfindung möglich ist, die Prüfung mit denselben Inhalten gleichzeitig bei jeder Multiplikations- Akkumulations-Operationseinheit separat anzuwenden, kann die Prüfung mit verringerter Prüfvektorenzahl und verkürzter Prüfzeit durchgeführt werden.

Gemäß dem dritten Aspekt des Digitalfilters kann eine Prü fung in bezug auf die Register, die Koeffizienten halten, die mit Daten multipliziert werden, die einer Filterver arbeitung durch das Digitalfilter unterzogen werden, separat von der Prüfung der Multiplikatoren und Adder durchgeführt werden. Außerdem wird keine lange Zeit benötigt, um die Koeffizienten für die Multiplikation in den Schieberegistern zu speichern.

Bei dem Digitalfilter nach dem vierten und dem sechsten Aspekt der Erfindung kann eine Prüfung mit unterdrückten Prüfvektoren mit einer einfachen Konstruktion realisiert werden. Dies kann auch in dem Fall angewandt werden, wenn Daten, die von einer externen Schnittstelle als Koeffizient zugeführt werden, vom seriellen Typ sind.

Gemäß dem Digitalfilter nach dem achten Aspekt der Erfindung können die ersten Prüfdaten für die Prüfung der Multipli kations/Akkumulations-Operation den ersten Registern sämt lich auf einmal in jeweiligen Multiplikations-Akkumulations- Operationseinheiten durch die ersten Selektoren zugeführt werden. Daher kann die zum Speichern der ersten Prüfdaten notwendige Zeit verkürzt werden, und Prüfungen gleichen Inhalts können gleichzeitig separat für jede Multiplika tions-Akkumulations-Operationseinheit mit weniger Prüf vektoren in einer verkürzten Prüfzeit durchgeführt werden.

Gemäß dem Digitalfilter nach dem neunten Aspekt können die zweiten Prüfdaten zum Prüfen der Register, die zur Multipli kation genutzte Koeffizienten enthalten, den zweiten Schie beregistern alle auf einmal in jeweiligen Multiplikations- Akkumulations-Operationseinheiten durch die zweiten Selek toren zugeführt werden. Daher wird die zum Speichern der zweiten Prüfdaten erforderliche Zeit verkürzt, und die Prüfung der Register, die die Koeffizienten halten, kann separat von und parallel mit der Prüfung für die Multipli kations-Akkumulations-Operation durchgeführt werden.

Bei dem Digitalfilter nach dem zehnten Aspekt der Erfindung kann die Bestimmung, ob das Digitalfilter gut oder schlecht ist, erfolgen, ohne daß große Prüfgeräte und Prüfvektoren benötigt werden.

Die Erfindung wird nachstehend auch hinsichtlich weiterer Merkmale und Vorteile anhand der Beschreibung von Ausfüh rungsbeispielen und unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Die Zeichnungen zeigen in:

Fig. 1 ein Blockbild, das die Struktur eines Digitalfil ters 101 gemäß einer ersten bevorzugten Ausfüh rungsform zeigt;

Fig. 2 einem Impulsplan, der den Betrieb der ersten be vorzugten Ausführungsform zeigt;

Fig. 3 ein Blockbild, das die Struktur eines Digitalfil ters 102 gemäß einer zweiten bevorzugten Ausfüh rungsform zeigt;

Fig. 4 einen Impulsplan, der den Betrieb der zweiten bevorzugten Ausführungsform zeigt;

Fig. 5 ein Blockbild, das die Struktur eines Digitalfil ters 103 gemäß einer dritten bevorzugten Ausfüh rungsform zeigt;

Fig. 6 einen Impulsplan, der den Betrieb der dritten bevorzugten Ausführungsform zeigt;

Fig. 7 ein Blockbild, das die Struktur eines Digitalfil ters 104 gemäß einer vierten bevorzugten Ausfüh rungsform zeigt;

Fig. 8 einen Impulsplan, der den Betrieb der vierten bevorzugten Ausführungsform zeigt;

Fig. 9 ein Blockbild, das die Struktur eines Digitalfil ters 105 gemäß einer fünften bevorzugten Ausfüh rungsform zeigt;

Fig. 10 ein Schaltbild, das die Struktur eines Demulti plexers 19 zeigt;

Fig. 11 einen Impulsplan, der den Betrieb der fünften bevorzugten Ausführungsform zeigt;

Fig. 12 ein Blockbild, das die Struktur eines herkömm lichen Digitalfilters zeigt;

Fig. 13 ein Blockbild, das eine Abtastbahn zeigt; und

Fig. 14 ein Blockbild, das die Struktur des Abtastregi sters zeigt.

A. Erste Anwendungsmöglichkeit

Vor der Beschreibung der ersten Anwendungsmöglichkeit wird als Hintergrundtechnologie eine Abtastbahn erläutert.

Herkömmlich erfolgt die Einführung einer Abtastbahn als eine Methode zum Prüfen von LSIs. Das Blockbild von Fig. 13 zeigt ein Beispiel für das Einfügen einer Abtastbahn. Die in Strichlinien in der Figur gezeigte Route ist die Abtastbahn. Dabei ist zu beachten, daß die in Strichlinien gezeigten Querverbindungen ebenfalls tatsächlich vorgesehene Quer verbindungen sind. Die Strichlinien dienen nur dazu zu zeigen, daß es sich um Abtastbahnen handelt, die im übrigen daßelbe wie Querverbindungen sind, die in Vollinien gezeigt sind.

Die (p+1) Daten DATA₀-DATA_p werden einer Logikschaltung 14 als Eingangsdaten zugeführt, und die Daten DOUT₀-DOUT_p werden von der Logikschaltung 14 als Ausgangsdaten abgege ben. Abtastregister (die in der Figur als Abtastflipflops gezeigt sind) sind zwischen den Eingängen und Ausgängen der Daten (in den Datenwegen) vorgesehen.

Fig. 14 ist ein Blockbild, das die Struktur des Abtastre gisters zeigt. Das Abtastregister hat zwei Eingänge, und zwar einen Dateneingang und einen Abtasteingang, die von einem Selektor 11 einem Flipflop 8 auf alternative Weise auf der Basis eines Steuersignals SELECT zugeführt werden. Das Flipflop 8 gibt seinen Speicherinhalt synchron mit einem Taktsignal CLK ab.

Ein Ausgangswert eines Abtastregisters wird zu einem Abtasteingabewert zu einem benachbarten Abtastregister, wobei die Abtastregister in Reihe geschaltet sind, um die Abtastbahn von einem Abtast-Eingabe-Signal SIN zu einem Abtast-Abgabe-Signal SOUT zu bilden. Es ist möglich, obwohl in Fig. 13 nicht gezeigt, daß durch Umschalten des Steuer signals die Abtastregister als normale Register im Normal betrieb der Schaltung genutzt werden und die Abtastbahn im Test gebildet wird. Die Abtastbahn erlaubt, daß ein Register in einer beliebigen Position beim Prüfen auf einen be liebigen Wert gesetzt wird, und erlaubt auch, daß Werte der Register nach der Operation direkt beobachtet werden, so daß Prüfvektoren und erwartete Werte leicht erzeugt werden können.

Gemäß der ersten Anwendungsmöglichkeit ist für jede Multi plikations-Akkumulations-Operationseinheit ein Abtastre gister vorgesehen, wobei eine Abtastbahn durch sämtliche Multiplikations-Akkumulations-Operationseinheiten geht, so daß eine Prüfung mit einer kleinen Zahl von Prüfvektoren durchführbar ist. Das wird nachstehend für jede Ausführungs form im einzelnen erläutert.

Erste Ausführungsform

Das Blockbild von Fig. 1 zeigt die Struktur eines Digital filters 101 gemäß dieser Ausführungsform. Das Digitalfilter 101 hat n Multiplikations-Akkumulations-Operationseinheiten 4₀ bis 4 _n-1, die in Kaskade geschaltet sind, und ein Ab tastregister (das hier als ein Abtastflipflop gezeigt ist) 22 _n, wobei jede Multiplikations-Akkumulations-Operations einheit 4 _i (i=0 bis (n-1)) einen Multiplikator 2 _i, einen Adder 3 _i, Abtastregister (hier als Abtastflipflops gezeigt) 21 _i, 22 _i hat.

Dieses Digitalfilter 101 erhält ΣC_i·DATA1+DATA2 (mit i=0 bis (n-1)) unter Nutzung eines ersten m-Bit Dateneingangs DATA1 und eines k-Bit-Koeffizienten C_i, um eine Filterverarbeitung zu erreichen. Der Multiplikator 2 _i führt die Multiplikation der ersten m-Bit Dateneingabe DATA1 und des k-Bit-Koeffi zienten C_i aus und führt sein Resultat dem Adder 3 _i zu. Der Adder 3 _i führt die Addition von j Bits aus, wodurch der Ausgangswert des Multiplikators 2 _i und der Ausgangswert des Abtastflipflops 22 _i addiert werden, und überträgt dies zu der nächsten Stufe.

Die Abtastflipflops 21 _i, 22 _i verarbeiten k-Bit-Daten bzw. j-Bit-Daten, und beide führen die Eingabe/Ausgabe eines Ab tastsignals mit 1 Bit aus. Ein solches Abtastflipflop kann realisiert werden, indem beispielsweise die Struktur 200 in Fig. 13 mit p=k-1 oder p=j-1 angewandt wird. Die Abtast flipflops 21 _i, 22 _i arbeiten synchron mit Taktsignalen CLK2 bzw. CLK1. Ein Steuersignal SELECT wird allen Abtastflip flops 21 _i, 22 _i gemeinsam zugeführt, und die Selektionsopera tion des in Fig. 14 gezeigten Selektors 11 wird auf einmal geändert.

Der k-Bit-Dateneingang und der 1-Bit-Abtasteingang des Ab tastflipflops 21 _i der Multiplikations-Akkumulations-Opera tionseinheit 4 _i empfängt den k-Bit-Datenausgang bzw. den 1-Bit-Abtastausgang des Abtastflipflops 21 _i-1 der Multiplika tions-Akkumulations-Operationseinheit 4 _i-1 der vorher gehenden Stufe. Der j-Bit-Dateneingang bzw. der 1-Bit- Abtasteingang des Abtastflipflops 22 _i empfängt den j-Bit- Datenausgang des Adders 3 _i-1 der Multiplikations-Akkumu lations-Operationseinheit 4 _i-1 der vorhergehenden Stufe bzw. den 1-Bit-Abtastausgang des Abtastflipflops 22 _i+1 der näch sten Stufe.

Der k-Bit-Dateneingang und der 1-Bit-Abtasteingang des Ab tastflipflops 21₀ der Multiplikations-Akkumulations-Opera tionseinheit 4₀ der ersten Stufe empfangen einen k-Bit- Koeffizienteneingang COEF bzw. ein Abtast-Eingabe-Signal SIN. Der zweite Dateneingang DATA2 wird als der j-Bit- Dateneingang an das Abtastflipflop 22₀ gegeben, und sein 1-Bit-Abtastausgang wird als ein Abtast-Abgabe-Signal SOUT des Digitalfilters 101 verfügbar gemacht.

Da Digitalfilter gewöhnlich unter der Bedingung ausgelegt sind, daß sie in Kaskade geschaltet sind, ist das Abtast flipflop 22₀ in der Multiplikations-Akkumulations-Opera tionseinheit 4₀ der ersten Stufe vorgesehen. Das Abtast flipflop 22₀ kann entfallen, wenn das Digitalfilter 101 entweder allein verwendet wird oder, wenn eine Vielzahl in einer Kaskade geschaltet ist, wenn es am Anfang bzw. Kopf liegen soll, weil dann keine Notwendigkeit besteht, einen Ausgangswert eines Adders von der vorhergehenden Stufe zu empfangen. In diesem Fall ist der zweite Dateneingang DATA2 nicht notwendig, und der Abtastausgangswert des Abtastflip flops 22₁ der Multiplikations-Akkumulations-Operationsein heit 4₁ wird als das Abtast-Abgabe-Signal SOUT von dem Digitalfilter 101 abgegeben.

Das 1-Bit-Abtastausgangssignal des Abtastflipflops 21 _n-1 der Endstufen-Multiplikations-Akkumulations-Operationseinheit 4 _n-1 wird als das Abtasteingangssignal dem Abtastflipflop 22 _n zugeführt, und der 1-Bit-Abtasteingang des Abtastflip flops 22 _n-1 empfängt das Abtastausgangssignal des Abtast flipflops 22 _n. Das Abtastflipflop 22 _n überträgt sein j-Bit- Ausgangssignal als ein Ausgangssignal DOUT des Digitalfil ters 101.

Bei dem wie oben erläutert ausgebildeten Digitalfilter 101 werden der Normalbetrieb und der Prüf- bzw. Testbetrieb wie folgt durchgeführt.

(i) Im Normalbetrieb führt das Steuersignal SELECT die Steuerung so durch, daß die Abtastflipflops 21₀, 21₁, . . ., 21 _n-1, 22₀, 22₁, . . ., 22 _n selektiv die Dateneingabewerte empfangen.

Synchron mit dem Taktsignal CLK2 werden Koeffizienten C_n-1, . . ., C₁, C₀ sequentiell von dem Koeffizienteneingang COEF an das Abtastflipflop 21₀ gegeben. Diese Koeffizienten werden sequentiell synchron mit dem Taktsignal CLK2 zu den Abtast flipflops 21₀, 21₁, . . ., 21 _n-1 übertragen, und dann werden die Koeffizienten C₀, C₁, . . ., C_n-1 in den jeweiligen Ab tastflipflops 21₀, 21₁, . . ., 21 _n-1 gespeichert.

In jeder Multiplikations-Akkumulations-Operationseinheit 4 _i wird die Multiplikation des Koeffizienten C_i mit der ersten Dateneingabe DATA1 in den Multiplikator 2 _i durchgeführt, und das Ergebnis wird als ein Eingangswert dem Adder 3 _i zuge führt.

Als nächstes wird das Taktsignal CLK2 abgebrochen, und der Übergang des Taktsignals CLK1 wird gestartet, und dann wird ein Ausgangswert des Adders 3 _i-1 der Multiplikations-Akku mulations-Operationseinheit 4 _i-1 der vorhergehenden Stufe als der andere Eingang dem Adder 3 _i durch das Flipflop 22 _i in jeder Multiplikations-Akkumulations-Operationseinheit 4 _i zugeführt. Es ist zu beachten, daß der zweite Dateneingang DATA2 als der andere Eingang dem Adder 3₀ der Multiplika tions-Akkumulations-Operationseinheit 4₀ der ersten Stufe zugeführt wird.

Im einzelnen gibt das Abtastflipflop 22 _i seinen Haltewert zum Zeitpunkt des Übergangs des Taktsignals CLK1 von "L" zu "H" (Anstieg) ab und hält einen neuen Eingangswert. Daher steigt das Taktsignal CLK1 (n+1)-mal entsprechend der Anzahl der Abtastflipflops 22₀-22 _n an, und dann wird das filterver arbeitete Ausgangssignal DOUT des Digitalfilters 101 von dem Abtastflipflop 22 _n erhalten.

Diese Operation auf der Basis des Taktsignals CLK1 ist die gleiche wie die normale Operation des herkömmlichen Digital filters 100, das in Fig. 12 gezeigt und im Vergleich damit nicht schlechter ist.

(ii) Fig. 2 ist ein Impulsplan, der Wellenformen der Takt signale CLK1, CLK2, des Steuersignals SELECT und des Abtast- Abgabe-Signals SOUT im Prüfbetrieb des Digitalfilters 101 zeigt.

Im Prüfbetrieb führt das Steuersignal SELECT die Steuerung so durch, daß die Abtastflipflops 21₀, 21₁, . . ., 21 _n-1, 22₀, 22₁, . . ., 22 _n selektiv die Abtasteingangswerte empfangen. Dabei wird davon ausgegangen, daß der Wert, der die Abtast eingabe bewirkt, "H" ist, und daß der Wert, der die Daten eingabe bewirkt, "L" ist.

Die Taktsignale CLK1, CLK2 zeigen Wellenformen, die diesel ben Übergänge aufweisen. Prüfdaten werden sequentiell bit weise an das Abtast-Eingabe-Signal SIN geführt und durch die Abtastbahn synchron mit Übergängen der Taktsignale CLK1, CLK2 sequentiell zu den Abtastflipflops 21₀, 21₁, . . ., 21 _n-1, 22 _n, . . ., 21₁, 22₀ übertragen. Um eine Prüfung durchzu führen, ist es erforderlich, die Abtastflipflops 21₀ bis 21 _n-1 zu veranlassen, k-Bit-Daten zu speichern, und die Abtastflipflops 22₀ bis 22 _n zu veranlassen, j-Bit-Daten zu speichern. Daher sind {j·(n+1)+k·n} Anstiege der Taktsignale CLK1 und CLK2 notwendig, um die Prüfaten zu speichern.

Ein Wert D1 wird als erste Daten DATA1 für eine Periode der Taktsignale CLK1, CLK2 nach dem {j·(n+1)+k·n}-ten Anstieg gegeben Dann wird der Wert D1 der ersten Daten DATA1 mit den k-Bit-Prüfdaten multipliziert, die in jedem der Abtast flipflops 21₀, 21₁, . . ., 21 _n-1 gespeichert sind, und die Resultate werden zu den j-Bit-Prüfdaten, die in den Abtast flipflops 22₀ bis 22 _n-1 gespeichert sind, in den Addern 3₀ bis 3 _n-1 addiert.

Das Steuersignal SELECT wird zu einem Übergang veranlaßt, so daß es den Wert "L" bei dem {j·(n+1)+k·n+1}-ten Anstieg der Taktsignale CLK1, CLK2 annimmt. Daher werden Ausgangswerte der Adder 3₀ bis 3 _n-1 in den jeweiligen Abtastflipflops 22₁ bis 22 _n gespeichert.

Als nächstes wird das Steuersignal SELECT zu einem Übergang veranlaßt, so daß es wiederum-den Wert "H" annimmt, und zwar bei und nach dem {j·(n+1)+k·n+2}-ten Anstieg der Taktsignale CLK1, CLK2. Danach werden also Daten als das Abtast-Abgabe- Signal SOUT durch die Abtastbahn erhalten. Die ersten j Bits des Abtast-Abgabe-Signals SOUT werden in dem Abtastflipflop 22₀ als Daten gespeichert, und die Prüfung dieser Werte erlaubt die Feststellung, ob die Prüfdaten auf der Abtast bahn korrekt übertragen worden sind. Die j·n Bits des danach erhaltenen Abtast-Abgabe-Signals SOUT sind Werte, die in den Abtastflipflops 22₁ bis 22 _n gespeichert sind, die jeweils Operationsresultate der Multiplikations-Akkumulations- Operationseinheiten 4₀ bis 4 _n-1 zeigen. Daher können die Zustände aller Multiplikations-Akkumulations-Operationsein heiten festgestellt werden, indem sie geprüft werden. Die folgenden k·n Bits sind Werte, die in den Abtastflipflops 21 _n-1 bis 21₁ gespeichert sind, und ihre Prüfung erlaubt die Feststellung, ob die Prüfdaten durch die Abtastbahn korrekt übertragen worden sind.

Wenn beispielsweise als die Prüfdaten die ersten j·(n+1) Bits für alle j Bits mit denselben Werten vorgegeben sind und wenn die nächsten k·n Bits für alle k Bits mit denselben Werten vorgegeben sind, dann können die Operationsresultate aller Multiplikations-Akkumulations-Operationseinheiten gleich sein, wenn das Digitalfilter 101 normal ist. Wenn die Prüfdaten auf diese Weise vorgegeben sind, ergeben im Fall des Normalbetriebs des Digitalfilters 101 Daten für j·n Bits nach dem j-ten Bit in dem Abtast-Abgabe-Signal SOUT diesel ben Werte für alle j Bits, und die k·n Bits danach ergeben dieselben Werte für alle k Bits. Ob also das Digitalfilter 101 gut oder schlecht ist, kann durch Vergleichen des Abtast-Abgabe-Signals SOUT mit erwarteten Werten festge stellt werden.

Der auf diese Weise erfolgende Prüfvorgang erlaubt die Durchführung von Prüfungen gleichzeitig und separat für jede Multiplikations-Akkumulations-Operationseinheit, was eine Verringerung der Prüfvektoren und eine Verkürzung der Prüf zeit erlaubt.

Wie oben gesagt wird, kann das Abtastflipflop 22₀ in der Multiplikations-Akkumulations-Operationseinheit 4₀ der ersten Stufe entfallen. In diesem Fall kann die Anzahl Taktsignale, die zum Speichern von Prüfdaten erforderlich sind, nur (j+k)·n sein. Bei der Bewertung des Abtast-Abgabe- Signals SOUT kann bewertet werden, ob Operationsresultate der Multiplikations-Akkumulations-Operationseinheiten 4₀ bis 4 _n-1 korrekt sind, indem die j·n Bits geprüft werden, und es kann bewertet werden, ob die Prüfdaten richtig durch die Abtastbahn übertragen worden sind, indem die folgenden k·n Bits geprüft werden. In diesem Fall wird die in Fig. 2 ge zeigte Anzahl Taktsignale durch (j+k)·n ersetzt.

Zweite Ausführungsform

Das Blockbild von Fig. 3 zeigt die Struktur eines Digital filters 102 gemäß dieser zweiten Ausführungsform. Das Digi talfilter 102 hat Multiplikations-Akkumulations-Operations einheiten 5 _i (i=0 bis n-1), die anstelle der Multiplika tions-Akkumulations-Operationseinheiten 4 _i des Digitalfil ters 101 der ersten Ausführungsform vorgesehen sind, wobei jede Multiplikations-Akkumulations-Operationseinheit 5 _i ein Schieberegister 6 _i hat, das die Eingabe/Ausgabe mit 1 Bit durchführt und Daten mit k Bits hält und das anstelle des Abtastregisters 21 _i der Multiplikations-Akkumulations- Operationseinheit 4 _i vorgesehen ist.

Ein Ausgangswert des Schieberegisters 6 _i-1 der Multiplika tions-Akkumulations-Operationseinheit 5 _i-1 der vorhergehen den Stufe wird dem Eingang des Schieberegisters 6 _i der Multiplikations-Akkumulations-Operationseinheit 5 _i zugeführt und synchron mit dem Taktsignal CLK2 zu der nächsten Stufe übertragen. Das Schieberegister 6 _i gibt seinen Haltewert an den Adder 2 _i ab. Es ist zu beachten, daß der Eingang des Schieberegisters 6₀ der Multiplikations-Akkumulations- Operationseinheit 5₀ in der ersten Stufe die Daten bitweise von dem Koeffizienteneingang COEF empfängt.

Das Abtastflipflop 22 _i empfängt die gleichen Signale wie diejenigen in dem Digitalfilter 101 als seinen j-Bit-Daten eingang und 1-Bit-Abtasteingang, aber das Abtastflipflop 22 _n empfängt das Ausgangssignal des Schieberegisters 6 _n-1 als seinen 1-Bit-Abtasteingang.

Das wie oben erläutert aufgebaute Digitalfilter 102 arbeitet wie folgt im Normalbetrieb und im Prüfbetrieb.

(i) Im Normalbetrieb führt das Steuersignal SELECT die Steuerung so durch, daß die Abtastflipflops 22₀, 22₁, . . ., 22 _n den Dateneingang selektiv empfangen. Die Koeffizienten C_n-1, . . ., C₁, C₀ werden dem Schieberegister 6₀ bitweise von dem Koeffizienteneingang COEF synchron mit dem Taktsignal CLK2 sequentiell zugeführt. Diese Koeffizienten werden synchron mit dem Taktsignal CLK2 sequentiell durch die Schieberegister 6₀, 6₁, . . ., 6 _n-1 übertragen, und dann werden die Koeffizienten C₀, C₁, . . ., C_n-1 in den jeweiligen Schieberegistern 6₀, 6₁, . . ., 6 _n-1 gespeichert. In jeder Multiplikations-Akkumulations-Operationseinheit 5 _i wird die gleiche Multiplikations-Akkumulations-Operation wie bei der ersten Ausführungsform durchgeführt.

Als nächstes wird das Taktsignal CLK2 unterbrochen, und der Übergang des Taktsignals CLK1 wird gestartet, und das Ausgangssignal DOUT des Digitalfilters 102 wird daher auf die gleiche Weise wie bei der ersten Ausführungsform erhalten.

(ii) Fig. 4 ist ein Impulsplan, der Wellenformen der Takt signale CLK1, CLK2, des Steuersignals SELECT und des Abtast- Abgabe-Signals SOUT im Prüfbetrieb des Digitalfilters 102 zeigt.

Im Prüfbetrieb nimmt das Steuersignal SELECT den Wert "H" an, um die Abtastflipflops 22₀, 22₁, . . ., 22 _n anzusteuern, so daß sie den Abtasteingang selektiv empfangen. Zuerst führen die Taktsignale CLK1, CLK2 eine bestimmte Anzahl von Übergängen synchron miteinander aus.

Prüfdaten werden von dem Koeffizienteneingang COEF bitweise sequentiell geliefert und werden synchron mit Übergängen der Taktsignale CLK1, CLK2 sequentiell durch die Abtastbahn zu den Schieberegistern 6₀, 6₁, . . ., 6 _n-1, 22 _n, . . ., 22₁, 22₀ übertragen. Die Pfeile, die sequentiell von dem Koeffizien teneingang COEF zu den Schieberegistern 6₀, 6₁, . . ., 6 _n-1 weisen, werden nicht nur im Normalbetrieb, sondern auch im Prüfbetrieb verwendet und bilden eine Route, die in Reihe mit der Abtastbahn verbunden ist.

Da es für die Prüfung erforderlich ist, daß k-Bit-Daten in den Schieberegistern 6₀ bis 6 _n-1 und j-Bit-Daten in den Abtastflipflops 22₀ bis 22 _n gespeichert werden, sind {j·(n+1)+k·n} Anstiege der Taktsignale CLK1, CLK2 wie bei der ersten Ausführungsform erforderlich, um die Prüfdaten zu speichern.

Ein Wert D1 wird als die ersten Daten DATA1 für eine Periode der Taktsignale CLK1, CLK2 nach dem {j·(n+1)+k·n}-ten An stieg gegeben. Dann wird der Wert D1 der ersten Daten DATA1 mit den k-Bit-Prüfdaten, die in jedem Schieberegister 6₀, 6₁, . . ., 6 _n-1 gespeichert sind, multipliziert, und die Re sultate werden zu den j-Bit-Prüfdaten, die in den Abtast flipflops 22₀ bis 22 _n-1 gespeichert sind, in den jeweiligen Addern 3₀ bis 3 _n-1 addiert.

Dann führt nur das Taktsignal CLK1 den {j·(n+1)+k·n+1}-ten Anstieg aus. Das Steuersignal SELECT wird zu einem Übergang veranlaßt, so daß es zu diesem Zeitpunkt den Wert "L" an nimmt. Zu diesem Zeitpunkt erfolgt kein Anstieg des Taktsi gnals CLK2. Ausgangswerte der Adder 3₀ bis 3 _n-1 werden in den jeweiligen Abtastflipflops 22₁ bis 22 _n gespeichert.

Danach führt ebenso wie bei der ersten Ausführungsform das Taktsignal CLK1 den {j·(n+1)+k·n+2}-ten Anstieg aus, usw. Von diesem Zeitpunkt an führt das Taktsignal CLK2 Übergänge wiederum synchron mit dem Taktsignal CLK1 aus. Bei dem {j·(n+1)+k·n+2}-ten und späteren Anstiegen des Taktsignals CLK1 wird das Steuersignal SELECT zu einem Übergang veran laßt, um erneut den Wert "H" anzunehmen. Die Prüfung des Abtast-Abgabe-Signals SOUT, das auf diese Weise erhalten wird, erlaubt ebenso wie bei der ersten Ausführungsform die Feststellung, ob das Digitalfilter 102 gut oder schlecht ist.

Zusätzlich zu derselben Auswirkung wie bei der ersten Aus führungsform erzeugt also die zweite Ausführungsform den Effekt der Realisierung der obigen Prüfung mit einer ein facheren Struktur mit kleinerem Schaltungsmaßstab, weil ein Teil der Abtastflipflops durch die Schieberegister ersetzt wird. Sie ist außerdem insofern vorteilhaft, als sie in einem Fall anwendbar ist, in dem Daten vom seriellen Typ als der Koeffizient COEF von einer externen Schnittstelle ge liefert werden.

Es erübrigt sich zu sagen, daß das Abtastflipflop 22₀ in der Multiplikations-Akkumulations-Operationseinheit 5₀ der er sten Stufe entfallen kann, wie in Verbindung mit der ersten Ausführungsform erläutert wurde. In diesem Fall ist die An zahl Taktsignale, die in Fig. 4 gezeigt ist, durch (j+k)·n ersetzt.

Es ist ersichtlich, daß der Betrieb der ersten Ausführungs form auch unter Nutzung der in Fig. 4 gezeigten Taktsignale CLK1, CLK2 realisierbar ist.

Dritte Ausführungsform

Das Blockbild von Fig. 5 zeigt die Struktur eines Digital filters 103 gemäß der dritten Ausführungsform. Das Digital filter 103 hat Multiplikations-Akkumulations-Operations einheiten 7 _i (i=0 bis n-1), die die Multiplikations-Akku mulations-Operationseinheiten 5 _i des Digitalfilters 102 der zweiten Ausführungsform ersetzen, wobei jede Multiplika tions-Akkumulations-Operationseinheit 7 _i ein Schieberegister (als ein Flipflop in Fig. 5 gezeigt) 8 _i hat, das die Ein gabe/Ausgabe mit k Bits durchführt und Daten mit k Bits hält und das Schieberegister 6 _i in der Multiplikations-Akkumu lations-Operationseinheit 5 _i ersetzt.

Ein Ausgangswert des Schieberegisters 8 _i-1 in der Multipli kations-Akkumulations-Operationseinheit 7 _i-1 der vorherge henden Stufe wird einem Eingang des Schieberegisters 8 _i der Multiplikations-Akkumulations-Operationseinheit 7 _i zuge führt, der synchron mit dem Taktsignal CLK2 zu der nächsten Stufe übertragen wird. Das Schieberegister 8 _i führt seinen Haltewert dem Adder 2 _i zu. Es ist zu beachten, daß der Eingang des ersten Schieberegisters 8₀ der Multiplikations- Akkumulations-Operationseinheit 7₀ in der ersten Stufe jeweils zu einer Zeit die Daten mit k Bits (k-Bit-Daten) von dem Koeffizienteneingang COEF empfängt. Das Ausgangssignal des Schieberegisters 8 _n-1 der Multiplikations-Akkumulations- Operationseinheit 7 _n-1 der Endstufe unterliegt einer Prüfung als ein Koeffizienten-Ausgangssignal COEFOUT, wie noch be schrieben wird.

Die Dateneingabe von j Bits des Abtastflipflops 22 _i ist die gleiche wie bei der ersten und der zweiten Ausführungsform, aber die Abtastbahn besteht nur aus den Abtastflipflops 22₀, 22₁, . . ., 22 _n. In Fig. 5 ist der Fluß des Abtastsignals entgegengesetzt zu dem bei der ersten-und der zweiten Ausführungsform. Das heißt, das 1-Bit-Abtast-Eingabe-Signal SIN wird zuerst als ein Abtasteingang dem Abtastflipflop 22₀ der Multiplikations-Akkumulations-Operationseinheit 7₀ der ersten Stufe zugeführt und dann sequentiell zu den Abtast flipflops 22₁, . . ., 22 _n-1, 22 _n synchron mit dem Taktsignal CLK1 übertragen. Das Ausgangssignal des Abtastflipflops 22 _n wird der Prüfung als das Abtast-Abgabe-Signal SOUT unter zogen, wie noch beschrieben wird.

Bei dem wie beschrieben aufgebauten Digitalfilter 103 werden der Normalbetrieb und der Prüfbetrieb wie folgt durchge führt.

(i) Der Normalbetrieb, in dem nur die Schieberegister 6 _i durch die Schieberegister 8 _i beim Normalbetrieb der zweiten Ausführungsform ersetzt sind, entspricht dem Normalbetrieb der zweiten Ausführungsform mit der Ausnahme, daß der Ko effizient C_i, der sequentiell von dem Koeffizienteneingang COEF bereitgestellt wird, durch k Bits übertragen wird. Da bei wird die gleiche Multiplikations-Akkumulations-Operation wie bei der ersten Ausführungsform in jeder Multiplikations- Akkumulations-Operationseinheit 7 _i ausgeführt, und ein Aus gangssignal DOUT des Digitalfilters 103 wird erhalten, indem das Taktsignal CLK2 unterbrochen und der Übergang des Takt signals CLK1 gestartet wird.
(ii) Der Impulsplan von Fig. 6 zeigt Wellenformen der Takt signale CLK1, CLK2, des Steuersignals SELECT und des Abtast- Abgabe-Signals SOUT beim Prüfbetrieb des Digitalfilters 103.

Im Prüfbetrieb führt das Steuersignal SELECT die Steuerung so aus, daß die Abtastflipflops 22₀ bis 22 _n den Abtastein gang selektiv empfangen. Während das Abtast-Eingabe-Signal SIN bitweise auf die Abtastbahn gegeben wird, die von den Abtastflipflops 22₀ bis 22 _n-1 gebildet ist, ist es notwen dig, diese Abtastflipflops 22₀ bis 22 _n-1 zu veranlassen, j-Bit-Daten zu speichern. Um sie zum Speichern der Prüfdaten zu veranlassen, muß das Taktsignal CLK1 j·n-mal ansteigen.

Prüfdaten erhalten sequentiell k Bits zu jeweils einem Zeitpunkt (k-Bit-Daten) von dem Koeffizienteneingang COEF, und zwar unabhängig von der Speicherung der Prüfdaten in den Abtastflipflops 22₀ bis 22 _n, die sequentiell zu den Schie beregistern 8₀, 8₁, . . ., 8 _n-1 synchron mit Übergängen des Taktsignals CLK2 übertragen werden. Da es notwendig ist, jedes der Schieberegister 8₀ bis 8 _n-1 zu veranlassen, Daten von k Bits zu speichern, muß das Taktsignal CLK2 n-mal ansteigen. Während Fig. 6 den Fall zeigt, in dem die ersten Anstiege der Taktsignale CLK1, CLK2 synchronisiert sind, wird die zum Speichern der Prüfdaten notwendige Periode nur durch Übergänge des Taktsignals CLK1 und nicht durch Über gänge des Taktsignals CLK2 bestimmt, solange das Taktsignal CLK2 n-mal ansteigt, während das Taktsignal CLK1 jΦn-mal ansteigt.

Nach dem (j·n)-ten Anstieg des Taktsignals CLK1 wird der Wert D1 als die ersten Daten DATA1 für nur eine Periode des Taktsignals CLK1 bereitgestellt. Der Wert D1 der ersten Daten DATA1 wird daher mit den k-Bit-Prüfdaten, die in jedem Schieberegister 8₀, 8₁, . . ., 8 _n-1 gespeichert sind, multi pliziert, und die Resultate werden in den Addern 3₀ bis 3 _n-1 mit den j-Bit-Prüfdaten addiert, die in den jeweiligen Ab tastflipflops 22₀ bis 22 _n-1 gespeichert sind.

Dann führt nur das Taktsignal CLK1 den (j·n+1)-ten Anstieg aus. Das Steuersignal SELECT wird zu diesem Zeitpunkt zu einem Übergang veranlaßt, um den Wert "L" anzunehmen. Das Taktsignal CLK2 steigt zu diesem Zeitpunkt nicht an. Aus gangswerte der Adder 3₀ bis 3 _n-1 werden in den jeweiligen Abtastflipflops 22₁ bis 22 _n gespeichert. Das Steuersignal SELECT wird gesteuert, um danach bei Anstiegen des Taktsi gnals CLK1 den Wert "H" anzunehmen.

Die in den Abtastflipflops 22₁ bis 22 _n gespeicherten Daten können sequentiell als das Abtast-Abgabe-Signal SOUT ausge lesen werden, während das Taktsignal CLK1 weiter j·n-mal ansteigt. Unabhängig davon können die durch die Schiebere gister 8₀ bis 8 _n-1 übertragenen Daten als der Koeffizienten- Abgabewert COEFOUT gelesen werden, während das Taktsignal CLK2 weiter n-mal ansteigt. Ebenso wie bei der Speicherung der Prüfdaten kann der Koeffizienten-Abgabewert COEFOUT gelesen werden, während gleichzeitig das Abtast-Abgabe- Signal SOUT gelesen wird.

Ein Vergleich des Abtast-Abgabe-Signals SOUT und des Koeffi zienten-Abgabewerts COEFOUT mit bestimmten erwarteten Werten ermöglicht die Feststellung, ob die Operationsergebnisse der Multiplikations-Akkumulations-Operationseinheiten 7 _i und der Schieberegister 8 _i gut oder schlecht sind. Ebenso wie z. B. bei der ersten Ausführungsform werden Daten, die dieselben Werte bei jeweils j Bits annehmen, als das Abtast-Eingabe- Signal SIN bereitgestellt, und Daten, die die gleichen Werte für jeweils k Bits annehmen, werden als die Prüfdaten und als Koeffizient bereitgestellt. Wenn mit solchen Daten das Abtast-Abgabe-Signal SOUT für alle j Bits dieselben Werte zeigt, und der Koeffizienten-Abgabewert COEFOUT für jedes Taktsignal dieselben Werte von k Bit zeigt, kann das Digi talfilter 103 als normal festgestellt werden.

Zusätzlich zu den gleichen Auswirkungen wie bei der ersten Ausführungsform ergibt die dritte Ausführungsform die Aus wirkung, daß die Prüfung mit einer einfacheren Struktur mit verkleinertem Schaltungsumfang realisierbar ist, weil ein Teil der Abtastflipflops durch die Schieberegister ersetzt ist. Außerdem ist die Abtastbahn verkürzt, und die Zustände der Schieberegister 8 _i zum Halten des Koeffizienten C_i kön nen unabhängig von der Bestimmung von Zuständen der Abtast flipflops 22 _i unter Nutzung des Koeffizienten-Abgabewerts COEFOUT bestimmt werden, und außerdem können die Zeitdauern verkürzt werden, die zum Speichern der Prüfdaten und zum Lesen der zu prüfenden Daten benötigt werden.

Selbstverständlich kann, wie das bei der ersten Ausführungs form gesagt wurde, das Abtastflipflop 22₀ in der Multipli kations-Akkumulations-Operationseinheit 7₀ der ersten Stufe entfallen. Der Verlauf der Abtastbahn kann entgegengesetzt zu der in Fig. 5 gezeigten Richtung sein.

B. Zweite Anwendungsmöglichkeit

Eine zweite Anwendungsmöglichkeit betrifft eine Technik, die eine Prüfung mit verminderter Anzahl von Prüfvektoren ohne die Verwendung von Abtastregistern erlaubt.

Vierte Ausführungsform

Das Blockbild von Fig. 7 zeigt die Struktur eines Digital filters 104 gemäß dieser Ausführungsform. In der Struktur des Digitalfilters 104 sind die Multiplikations-Akkumula tions-Operationseinheiten 4 _i (i=0 bis n-1) und die Ab tastflipflops 22 _n des Digitalfilters 101 gemäß der ersten Ausführungsform durch Multiplikations-Akkumulations-Opera tionseinheiten 10 _i und ein Schieberegister 9 _n ersetzt.

In der Struktur der Multiplikations-Akkumulations-Opera tionseinheit 100 sind die Abtastregister 21₀, 22₀ in der Multiplikations-Akkumulations-Operationseinheit 4₀ durch ein Schieberegister 8₀, das die Eingabe/Ausgabe mit k Bits ausführt und Daten mit k Bits hält, und ein Schieberegister 9₀ ersetzt, das die Eingabe/Ausgabe mit j Bits ausführt und Daten mit j Bits hält.

In der Struktur der Multiplikations-Akkumulations-Opera tionseinheit 10 _s (s=1 bis n-1) ist das Abtastregister 21 _s in der Multiplikations-Akkumulations-Operationseinheit 4 _s durch einen 2-Eingang/1-Ausgang-Selektor 11 _s und ein Schiebe register 8 _s, das die Eingabe/Ausgabe mit k Bits durchführt und Daten mit k Bits hält, ersetzt, und das Abtastregister 22 _s ist durch einen 2-Eingang/1-Ausgang-Selektor 12 _s und ein Schieberegister 9 _s, das die Eingabe/Ausgabe mit k Bits durchführt und Daten mit k Bits hält, ersetzt.

Dem ersten Eingangsende des Selektors 11 _s der Multiplika tions-Akkumulations-Operationseinheit 10 _s wird ein Aus gangswert des Schieberegisters 8 _s-1 der Multiplikations- Akkumulations-Operationseinheit 10 _s-1 in der vorhergehenden Stufe zugeführt. Der Eingang des Schieberegisters 8₀ der Multiplikations-Akkumulations-Operationseinheit 10₀ der ersten Stufe empfängt jeweils zu einem Zeitpunkt Daten von k Bits von dem Koeffizienteneingang COEF. Die k-Bit-Daten von dem Koeffizienteneingang COEF werden an den zweiten Einga beenden des Selektors 11 _s gemeinsam empfangen. Der Selektor 11 _s gibt selektiv die seinem ersten Eingabeende und seinem zweiten Eingabeende zugeführten Daten an das Schieberegister 8 _s in Abhängigkeit von "L", "H" des Steuersignals SELECT ab. Das Schieberegister 8 _i überträgt seinen Haltewert zu dem Multiplikator 2 _i und zu der nächsten Stufe synchron mit dem Taktsignal CLK2. Der Ausgangswert des Schieberegisters 8 _n-1 der Multiplikations-Akkumulations-Operationseinheit 10 _n-1 in der Endstufe wird einer Prüfung als ein Koeffizienten-Aus gangssignal COEFOUT unterzogen, wie noch beschrieben wird.

Dem ersten Eingabeende des Selektors 12 _s der Multiplika tions-Akkumulations-Operationseinheit 10 _s wird ein Ausgangs wert des Adders 3 _s-1 der Multiplikations-Akkumulations- Operationseinheit 10 _s-1 der vorhergehenden Stufe zugeführt.

Der Eingang des Schieberegisters 9₀ der Multiplikations- Akkumulations-Operationseinheit 10₀ der ersten Stufe empfängt Daten von j Bits von dem zweiten Dateneingang DATA2. Die Selektoren 12 _s empfangen die j-Bit-Daten ge meinsam an ihren jeweiligen zweiten Eingabeenden von dem zweiten Dateneingang DATA2. Der Selektor 12 _s gibt die seinem ersten Eingabeende und seinem zweiten Eingabeende zugeführ ten Daten selektiv an das Schieberegister 9 _s entsprechend dem Steuersignal SELECT ab, das "L" oder "H" annimmt. Das Schieberegister 9 _i überträgt seinen Haltewert an den Adder 3 _i synchron mit dem Taktsignal CLK1. Der Ausgangswert des Adders 3 _n-1 der Multiplikations-Akkumulations-Operations einheit 10 _n-1 der Endstufe wirkt über das Schieberegister 9 _n, das synchron mit dem Taktsignal CLK1 betätigt wird, als ein Ausgangssignal DOUT, das sowohl als ein Normalbetrieb- Filterverarbeitungsergebnis und als ein Prüfobjekt dient, wie noch beschrieben wird.

Das wie oben ausgeführt ausgelegte Digitalfilter 104 führt den Normalbetrieb und den Prüfbetrieb wie folgt aus.

(i) Im Normalbetrieb ist das Steuersignal SELECT auf "L" gesetzt, und die Selektoren 11 _s und 12 _s haben die Funktion, die ihren jeweiligen ersten Eingabeenden zugeführten Daten abzugeben. Synchron mit dem Taktsignal CLK2 werden Koeffi zienten C_n-1, . . ., C₁, C₀ sequentiell k-bitweise dem Schie beregister 8₀ von dem Koeffizienteneingang COEF zugeführt. Diese Koeffizienten werden sequentiell durch die Schiebe register 8₀, 8₁, . . ., 8 _n-1 synchron mit dem Taktsignal CLK2 übertragen, so daß die Schieberegister 8₀, 8₁, . . ., 8 _n-1 die Koeffizienten C₀, C₁, . . ., C_n-1 speichern können.

In jeder Multiplikations-Akkumulations-Operationseinheit 10 _i erfolgt die Multiplikation des Koeffizienten C_i und der ersten Dateneingabe DATA1 in dem Multiplikator 2 _i, und das Resultat wird als ein Eingang dem Adder 3 _i zugeführt.

Als nächstes wird das Taktsignal CLK2 angehalten, und der Übergang des Taktsignals CLK1 wird gestartet, und dann wird in jeder Multiplikations-Akkumulations-Operationseinheit 10 _s der Ausgangswert des Adders 3 _s-1 der Multiplikations-Akkumu lations-Operationseinheit 10 _s-1 der vorhergehenden Stufe als der andere Eingang des Adders 3 _s durch den Selektor 12 _s und das Schieberegister 9 _s zugeführt. Es ist zu beachten, daß die zweite Dateneingabe DATA2 als der andere Eingang zum Addierer 3₀ der Multiplikations-Akkumulations-Operations einheit 10₀ der ersten Stufe durch das Schieberegister 9₀ zugeführt wird.

Das Taktsignal CLK1 durchläuft kontinuierlich Übergänge, und das Ausgangssignal DOUT des Digitalfilters 104 wird daher schließlich ähnlich wie bei der ersten Ausführungsform erhalten.

(ii) Der Impulsplan von Fig. 8 zeigt Wellenformen der Taktsignale CLK1, CLK2, des Steuersignals SELECT und des Ausgangssignals DOUT im Prüfbetrieb des Digitalfilters 104.

Während die Taktsignale CLK1, CLK2 synchron ansteigen, nimmt das Steuersignal SELECT vorher den "L"-Pegel an, um die Se lektoren 11 _s, 12 _s so zu steuern, daß sie die ihren jeweili gen ersten Eingabeenden zugeführten Daten abgeben. Prüfdaten C1 mit k Bit werden von dem Koeffizienteneingang COEF zuge führt, und Prüfdaten D2 von j Bit werden als der zweite Dateneingang DATA2 zugeführt. Das erlaubt das Anlegen der Prüfdaten C1 an das Schieberegister 8 _i und der Prüfdaten D2 an das Schieberegister 9 _i vor den ersten Anstiegen der Taktsignale CLK1 und CLK2.

Die ersten Anstiege der Taktsignale CLK1, CLK2 veranlassen die Übertragung der dem Schieberegister 8 _i zugeführten Prüfdaten C1 zu dem Multiplikator 2 _i und der dem Schiebere gister 9 _i zugeführten Prüfdaten D2 an den Adder 3 _i. Wenn daher der Effektivwert D1 danach an den ersten Dateneingang DATA1 angelegt wird, wird ein Operationsergebnis der Multi plikations-Akkumulations-Operationseinheit 10 _i als ein Aus gangswert des Adders 3 _i mit j Bits von (C1×D1+D2) erhalten.

Danach erfährt das Steuersignal SELECT einen Übergang zu "H", bevor nur das Taktsignal CLK1 ansteigt (zu diesem Zeit punkt ist der erste Dateneingang DATA1 auf "0"), und die Selektoren 12₁ bis 12 _n-1 geben die an ihre jeweiligen zwei ten Eingabeenden geführten Daten an die Schieberegister 9₁ bis 9 _n-1 ab. Wenn das Taktsignal CLK1 unter dieser Bedingung allein ansteigt, werden die Operationsergebnisse der Multi plikations-Akkumulations-Operationseinheiten 10 _i von den Schieberegistern 9₁ bis 9 _n abgegeben. Dabei wird eine von j-Bit-Daten als das Ausgangssignal DOUT von dem Schieberegi ster 9 _n erhalten.

Zu diesem Zeitpunkt ist es nicht notwendig, das Taktsignal CLK2 ansteigen zu lassen. Das geht darauf zurück, daß die Anzahl von Schieberegistern 8₀ bis 8 _n-1, durch die die Prüfdaten C1 übertragen werden, n ist und daß der erste Anstieg des Taktsignals CLK2 es bereits ermöglicht hat, einen Wert als den Koeffizienten-Ausgangswert COEFOUT zu erhalten.

Danach werden beide Taktsignale CLK1, CLK2 veranlaßt, Über gänge (n-1)-mal zu durchlaufen, und so werden n Daten C1 von k-Bit und n Daten von j-Bit als der Koeffizienten-Ausgangs wert COEFOUT bzw. das Ausgangssignal DOUT erhalten. Es ist vorteilhaft, den ersten Dateneingang DATA1 auf "0" zu set zen, so daß Informationen des Ausgangssignals DOUT nicht beeinträchtigt werden.

Das Koeffizienten-Ausgangssignal COEFOUT und das Ausgangs signal DOUT, die so erhalten werden, wiederholen dieselben k-Bit-Daten und j-Bit-Daten für jeden Takt, wenn das Digi talfilter 104 normal arbeitet. Es ist also möglich festzu stellen, ob das Digitalfilter 104 gut oder schlecht ist, indem die Daten untersucht werden.

Gemäß dieser Ausführungsform werden die gleichen Auswirkun gen wie bei der ersten Ausführungsform erhalten. Außerdem ist es möglich festzustellen, ob das Schieberegister 8 _i zum Halten des Koeffizienten C_i gut oder schlecht ist, indem der Koeffizienten-Ausgangswert COEFOUT genutzt wird, und zwar unabhängig von der Feststellung, ob das Schieberegister 9 _i gut oder schlecht ist. Ferner können die Zeitdauern verkürzt werden, die zum Speichern der Prüfdaten und zum Lesen der zu prüfenden Daten benötigt werden. Die Prüfdaten können mit 1 Takt gespeichert werden, und das Ausgangssignal DOUT kann mit n Taktsignalen sowie dem Koeffizienten-Ausgangswert COEFOUT gelesen werden.

Fünfte Ausführungsform

Bei dem Digitalfilter 104 der vierten Ausführungsform erfolgt die Feststellung von Bedingungen unter Nutzung des Ausgangssignals DOUT auch im Prüfbetrieb, was davon abhängig ist, ob der Wert für jedes j-Bit derselbe ist oder nicht. Ob für jedes j-Bit derselbe Wert erhalten wird, kann durch Vergleichen des Ausgangssignals DOUT, das für jedes j-Bit abgegeben wird, mit davor oder danach abgegebenen Werten beobachtet werden.

Das Blockbild von Fig. 9 zeigt die Struktur eines Digital filters 105 gemäß dieser Ausführungsform. Das Digitalfilter 105 umfaßt das Digitalfilter 104, einen Demultiplexer 19, der das Ausgangssignal DOUT des Digitalfilters 104 empfängt und j-Bit-Daten mit 1 Eingang und 2 Ausgängen verarbeitet, Flipflops 20a bzw. 20b, die jeweils zwei j-Bit-Ausgänge des Demultiplexers 19 empfangen, und ein EXOR-Glied 13 zum Er halt einer Exklusiv-ODER-Verknüpfung der beiden Ausgangssi gnale der Flipflops 20a, 20b.

Fig. 10 ist ein Schaltbild, das ein Beispiel der Struktur des Demultiplexers 19 zeigt, der folgendes aufweist: ein Nichtglied INV3, das das Ausgangssignal DOUT empfängt, zwei Transfergatter T1, T2, die den Ausgangswert des Nichtglieds INV3 empfangen, und Nichtglieder INV1, INV2, die jeweilige Ausgangswerte von den Transfergattern T1, T2 empfangen, um jeweilige Daten MUXa, MUXb abzugeben. Die Transfergatter T1, T2 öffnen und schließen komplementär mit komplementären Taktsignalen Φ, . Fig. 10 zeigt zwar die Struktur für nur ein Bit, aber eine Vielzahl davon ist für j Bits zur Ver wendung in Fig. 9 vorgesehen.

Der Impulsplan von Fig. 11 zeigt die Beziehungen zwischen den Taktsignalen CLK1, Φ, den Daten MUXa, MUXb und Ausgangs signalen der Flipflops 20a, 20b. Das Taktsignal Φ hat eine Periode, die das Zweifache der Periode des Taktsignals CLK1 ohne Phasenverschiebung ist. Ein solches Taktsignal Φ kann ohne weiteres durch Teilen des Taktsignals CLK1 erhalten werden.

Durch den Übergang des Taktsignals Φ zu "H" wird das Trans fergate T1 leitend, und das Transfergate T2 wird nichtlei tend, und der Wert d1 des Ausgangssignals DOUT, das synchron mit dem "H" des Taktsignals CLK1 abgegeben wird, wie durch gezeigt ist, wird als die Daten MUXa abgegeben. Danach bewirkt der Übergang des Taktsignals Φ zu "L", daß das Transfergate T2 leitend und das Transfergate T1 nichtleitend wird, und der Wert d2 des Ausgangssignals DOUT, das synchron mit dem "H" des Taktsignals CLK1 abgegeben wird, wie durch gezeigt ist, wird als Daten MUXb abgegeben. Dadurch, daß die Flipflops 20a, 20b jeweils synchron mit dem Abfall des Taktsignals Φ (den Anstiegen des Taktsignals ) und synchron mit den Anstiegen des Taktsignals Φ aktiviert werden, können die Werte d1, d2, d3, . . . für eine Periode des Taktsignals Φ, d. h. für zwei Perioden des Taktsignals CLK1, gehalten werden.

Da der Wert des Ausgangssignals DOUT einen Übergang für jede Periode synchron mit dem Taktsignal CLK1 ausführt, erlaubt die aneinandergrenzende Abgabe von Bewertungspaaren von j-Bit-Werten (d1, d2), (d2, d3), . . . synchron mit dem Taktsi gnal CLK1 die Bestimmung in dem EXOR 13, ob die beiden Werte, die die Paare bilden, gleich sind oder nicht. Unter Bezugnahme auf Fig. 11 kann beim Abfall von dem Zustand des Taktsignals CLK1 geprüft werden, ob die Werte d1 und d2 gleich sind oder nicht, beim Abfall von dem Zustand des Taktsignals CLK1 kann geprüft werden, ob die Werte d2, d3 gleich sind oder nicht, und beim Abfall von dem Zustand des Taktsignals CLK1 kann geprüft werden, ob die Werte d3 und d4 gleich sind oder nicht.

Die Bewertung des Ausgangssignals DOUT auf diese Weise ermöglicht es festzustellen, ob das Digitalfilter 104 gut oder schlecht ist, ohne daß eine große Prüfeinrichtung und Prüfvektoren erforderlich sind.

Es erübrigt sich zu sagen, daß anstelle des Digitalfilters 104 bei dieser Ausführungsform ein Digitalfilter angewandt werden kann, das für jedes j-Bit in Prüfergebnissen densel ben Wert abgibt, wenn das Ergebnis normal ist. Ferner ist es nicht unbedingt notwendig, den Demultiplexer 19, die Flip- flops 20a, 20b und das EXOR-Glied 13 als einen Teil des Di gitalfilters wie bei dem Digitalfilter 105 vorzusehen, son dern diese Komponenten können separat von dem Digitalfilter 104 vorgesehen sein.

Claims

1. Digitalfilter, das eine Kaskadenschaltung von 0-ten bis (n-1)-ten Multiplikations-Akkumulations-Operationseinheiten (n: eine natürliche Zahl von 2 oder größer) (4₀ bis 4 _n-1, 5₀ bis 5 _n-1, 7₀ bis 7 _n-1) aufweist,
dadurch gekennzeichnet,
daß die 0-te Multiplikations-Akkumulations-Operations einheit einen Multiplikator (20) aufweist, der eine Multi plikation von Daten (DATA1), die von dem Digitalfilter zu verarbeiten sind, mit einem 0-ten Koeffizienten ausführt, und
daß jede s-te (1s(n-1)) Multiplikations-Akkumulations- Operationseinheit folgendes aufweist:
einen Multiplikator (2₁ bis 2_n-1), der eine Multiplikation der genannten Daten mit einem i-ten Koeffizienten ausführt,
ein Abtastregister (22₁ bis 22 _n-1), das selektiv eine Dateneingabe, die ein Ausgangswert der (s-1)-ten Multipli kations-Akkumulations-Operationseinheit ist, und eine Ab tasteingabe in Abhängigkeit von einem Steuersignal (SELECT) auf der Basis eines ersten Taktsignals (CLK1) abgibt, und
einen Adder (3₁ bis 3 _n-1), der eine Addition eines Aus gangswerts des Multiplikators und eines Ausgangswerts des Abtastregisters ausführt und das Resultat an eine nächste Stufe abgibt,
wobei die Abtastregister der ersten bis (n-1)-ten Multi plikations-Akkumulations-Operationseinheiten eine Abtastbahn bilden und
ein Resultat der Filterverarbeitung der Dateneingabe am Ausgang der (n-1)-ten Multiplikations-Akkumulations-Opera tionseinheit erhalten wird.

2. Digitalfilter nach Anspruch 1, gekennzeichnet durch ein Endstufen-Abtastregister (22 _n), das selektiv eine Dateneingabe, die der Ausgangswert der (n-1)-ten Multipli kations-Akkumulations-Operationseinheit ist, und eine Ab tasteingabe in Abhängigkeit von einem Steuersignal abgibt, wobei das Endstufen-Abtastregister außerdem die Abtastbahn bildet.

3. Digitalfilter nach Anspruch 2, dadurch gekennzeichnet, daß die 0-te Multiplikations-Akkumulations-Operations einheit ferner aufweist: ein Abtastregister (22₀) der ersten Stufe, das selektiv eine Dateneingabe, die ein Ausgangswert der (s-1)-ten Multiplikations-Akkumulations-Operationsein heit ist, und eine Abtasteingabe in Abhängigkeit von dem Steuersignal abgibt, und einen Adder (3₀), der eine Addition eines Ausgangswerts des Multiplikators und eines Ausgangs werts des Abtastregisters ausführt und sein Resultat an eine nächste Stufe abgibt, wobei das Abtastregister der ersten Stufe außerdem die Abtastbahn bildet.

4. Digitalfilter nach Anspruch 1, dadurch gekennzeichnet, daß jede i-te (0µi(n-1)) Multiplikations-Akkumulations- Operationseinheit ferner ein Schieberegister (6₀ bis 6 _n-1), 8₀ bis 8 _n-1) aufweist, das dem Multiplikator den i-ten Koeffizienten liefert, wobei die Schieberegister der 0-ten bis (n-1)-ten Multiplikations-Akkumulations-Operationsein heiten miteinander in Reihe geschaltet sind.

5. Digitalfilter nach Anspruch 4, dadurch gekennzeichnet, daß die Schieberegister (8₀ bis 8 _n-1) der 0-ten bis (n-1)-ten Multiplikations-Akkumulations-Operationseinheiten die Eingabe/Ausgabe mit der Anzahl Bits, die für den i-ten Koeffizienten erforderlich ist, durchführen können.

6. Digitalfilter nach Anspruch 4, dadurch gekennzeichnet, daß die Schieberegister (6₀ bis 6 _n-1) der 0-ten bis (n-1)-ten Multiplikations-Akkumulations-Operationseinheiten die Eingabe/Ausgabe mit 1 Bit durchführen können und miteinander in Reihe geschaltet und mit der Abtastbahn verbunden sind.

7. Digitalfilter nach Anspruch 1, dadurch gekennzeichnet, daß jede i-te (0µi(n-1)) Multiplikations-Akkumulations- Operationseinheit ferner ein Register (21₀ bis 21 _n-1, 6₀ bis 6 _n-1) aufweist, das dem Multiplikator den i-ten Koeffizien ten liefert, wobei die Register der 0-ten bis (n-1)-ten Multiplikations-Akkumulations-Operationseinheiten mitein ander in Reihe geschaltet und mit der Abtastbahn verbunden sind.

8. Digitalfilter nach Anspruch 7, dadurch gekennzeichnet, daß das Register (6₀ bis 6 _n-1) der i-ten Multiplikations- Akkumulations-Operationseinheit ein Schieberegister ist, das die Eingabe/Ausgabe mit 1 Bit ausführen kann.

9. Digitalfilter nach Anspruch 7, dadurch gekennzeichnet, daß das Register (21₀ bis 21 _n-1) der i-ten Multiplika tions-Akkumulations-Operationseinheit ein Abtastregister ist, das auf der Basis eines zweiten Taktsignals (CLK2) arbeitet und als eine Komponente der Abtastbahn dient, wobei das Abtastregister selektiv eine Dateneingabe und eine Ab tasteingabe nach Maßgabe des Steuersignals abgibt und wobei wenigstens der i-te Koeffizient als die Dateneingabe des Abtastregisters zugeführt wird.

10. Digitalfilter, das eine Kaskadenschaltung von 0-ten bis (n-1)-ten Multiplikations-Akkumulations-Operationseinheiten (n: eine natürliche Zahl von 2 oder größer) (10₀ bis 10 _n-1) aufweist, dadurch gekennzeichnet,
daß die 0-te Multiplikations-Akkumulations-Operations einheit einen Multiplikator (20) aufweist, der eine Multi plikation von in dem Digitalfilter zu verarbeitenden Daten (DATA1) mit einem 0-ten Koeffizienten ausführt, und
daß jede s-te (1s(n-1)) Multiplikations-Akkumulations- Operationseinheit folgendes aufweist:
einen Multiplikator (2₁ bis 2 _n-1), der eine Multiplikation dieser Daten mit einem i-ten Koeffizienten durchführt,
einen ersten Selektor (12₁ bis 12 _n-1), der ein erstes Eingabeende zum Empfang eines Ausgangswerts der (s-1)-ten Multiplikations-Akkumulations-Operationseinheit und ein zweites Eingabeende zum selektiven Abgeben von Signalen, die an das erste Eingabeende und das zweite Eingabeende geführt sind, in Abhängigkeit von einem Steuersignal (SELECT) hat,
ein erstes Schieberegister (9₁ bis 9 _n-1), das einen Aus gangswert des ersten Selektors auf der Basis eines ersten Taktsignals (CLK1) überträgt, und
einen Adder (3₁ bis 3 _n-1), der eine Addition eines Aus gangswerts des Multiplikators und eines Ausgangswerts des ersten Schieberegisters ausführt und sein Resultat an eine nächste Stufe abgibt,
wobei die zweiten Eingabeenden der ersten Selektoren der ersten bis (n-1)-ten Multiplikations-Akkumulations-Opera tionseinheiten zusammengeschaltet sind und mit ersten Prüf daten versorgt werden, und
ein Resultat der Filterverarbeitung dieser Dateneingabe am Ausgang der (n-1)-ten Multiplikations-Akkumulations- Operationseinheit erhalten wird.

11. Digitalfilter nach Anspruch 10, dadurch gekennzeichnet,
daß jede i-te (0i(n-1)) Multiplikations-Akkumulations- Operationseinheit außerdem ein zweites Schieberegister (8₀ bis 8 _n-1) aufweist, das den i-ten Koeffizienten an den Mul tiplikator führt und auf der Basis eines zweiten Taktsignals (CLK2) wirksam ist, und
daß jede s-te Multiplikations-Akkumulations-Operationsein heit außerdem einen zweiten Selektor (11₁ bis 11 _n-1) auf weist, der ein erstes Eingabeende zum Empfang eines Aus gangswerts des zweiten Schieberegisters der (s-1)-ten Multiplikations-Akkumulations-Operationseinheit und ein zweites Eingabeende hat, um selektiv Signale, die an das erste Eingabeende und das zweite Eingabeende geführt werden, in Abhängigkeit von dem Steuersignal abzugeben,
wobei die zweiten Eingabeenden der zweiten Selektoren der ersten bis (n-1)-ten Multiplikations-Akkumulations-Opera tionseinheiten zusammengeschaltet sind und mit zweiten Prüfdaten versorgt werden.

12. Digitalfilter nach Anspruch 11, dadurch gekennzeichnet, daß es Ausgangswerte der (n-1)-ten Multiplikations- Akkumulations-Operationseinheit kollektiv für jeweils bestimmte Bits als Ausgangsgruppen annimmt, wobei die Bestimmung, ob das Digitalfilter gut oder schlecht ist, in Abhängigkeit von der Übereinstimmung/Nichtübereinstimmung der aneinandergrenzend abgegebenen Ausgangsgruppen festge stellt wird.