DE19700018B4 - Verfahren und Vorrichtung zur Verarbeitung von Übertragungsdaten - Google Patents
Verfahren und Vorrichtung zur Verarbeitung von Übertragungsdaten Download PDFInfo
- Publication number
- DE19700018B4 DE19700018B4 DE19700018A DE19700018A DE19700018B4 DE 19700018 B4 DE19700018 B4 DE 19700018B4 DE 19700018 A DE19700018 A DE 19700018A DE 19700018 A DE19700018 A DE 19700018A DE 19700018 B4 DE19700018 B4 DE 19700018B4
- Authority
- DE
- Germany
- Prior art keywords
- data
- isochronous
- transmission data
- transmission
- asynchronous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title claims abstract description 9
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
- H04N21/4363—Adapting the video stream to a specific local network, e.g. a Bluetooth® network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40058—Isochronous transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40071—Packet processing; Packet format
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40117—Interconnection of audio or video/imaging devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40123—Interconnection of computers and peripherals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
- H04N21/2381—Adapting the multiplex stream to a specific network, e.g. an Internet Protocol [IP] network
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network
- H04N21/4381—Recovering the multiplex stream from a specific network, e.g. recovering MPEG packets from ATM cells
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
Empfangen und Speichern von isochronen Übertragungsdaten, die von der externen Vorrichtung zugeführt werden, in einem ersten Speicher (38a) in einem isochronen Übertragungsmodus zum Übertragen von Daten in einem vorbestimmten Zeitrahmen;
Empfangen und Speichern von asynchronen Übertragungsdaten, die von der externen Vorrichtung zugeführt werden, in einem zweiten Speicher (38b) in einem asynchronen Übertragungsmodus, wobei der asynchrone Übertragungsmodus die asynchronen Übertragungsdaten in jedem vorbestimmten Zeitrahmen in einer freien Zeit außerhalb der Zeit, die zur Übertragung von isochronen Daten durch den isochronen Übertragungsmodus benötigt wird, überträgt;
Lesen der isochronen Übertragungsdaten aus dem ersten Speicher (38a) unter Verwendung eines ersten Interfaces (39a), und Übertragen der isochronen Übertragungsdaten zu einer ersten Steuereinheit (13) der internen Vorrichtung; und
Lesen der asynchronen Übertragungsdaten aus dem zweiten Speicher (38b) unter Verwendung eines zweiten...
Description
- Die vorliegende Erfindung betrifft allgemein eine Datenverarbeitungsvorrichtung, welche die IEEE-(Institute for Electrical and Electronics Engineers)-1394-Serienschnittstellen-Standards erfüllt. Spezieller betrifft die Erfindung eine Datenverarbeitungsvorrichtung, die für eine schnelle Verarbeitung einer sehr großen Menge von Empfangs- und Sendedaten geeignet ist.
- In der heutigen Multimedia-Umgebung müssen Interfaces (Schnittstellen) die Fähigkeit haben, eine erhöhte Menge an Daten zwischen einem Personal-Computer und peripheren Vorrichtungen zu übertragen und müssen eine hohe Übertragungsgeschwindigkeit besitzen. Periphere Vorrichtungen in der Multimedia-Umgebung schließen beispielsweise eine digitale Videokamera und einen digitalen VCR (Videokassettenrecorder) oder einen Farb-Seitendrucker ein. Diese peripheren Vorrichtungen sind dafür ausgelegt, eine große Menge von Audiodaten und/oder Bewegungsbilddaten zu handhaben. Der IEEE-1394-Standard wird beispielsweise bei einer seriellen Schnittstelle angewandt, welche periphere Vorrichtungen an einen Personal-Computer koppelt. Das IEEE-1394-Protokoll erlaubt es, dass eine große Menge von aufeinanderfolgenden Bewegungsbilddaten in Realzeit übertragen werden. Das IEEE-1394-Protokoll enthält einen isochronen Übertragungsmodus und einen asynchronen Übertragungsmodus. Bei dem isochronen Übertragungsmodus werden Daten Paket (Isoc-Paket) für Paket jede vorbestimmte Periode (Zeitrahmen, 125 μs) übertragen. Bei dem asynchronen Übertragungsmodus wird eine freie Zeit in jeder vorbestimmten Periode, außerhalb der Zeit, in welcher ein Isoc-Paket übertragen werden sollte, für die Datenübertragung verwendet. Die Übertragung von Bewegungsbilddaten zu einem Computer bei jeder gegebenen Zeit in dem isochronen Übertragungsmodus erlaubt es dem Computer, fortlaufend Bewegungsbilder zu reproduzieren. Demzufolge vereinfacht das IEEE-1394-Protokoll die Reproduktion von qualitativen Bewegungsbildern.
- Wie in
1 gezeigt ist, ist eine herkömmliche IEEE-1394-Protokoll-Steuereinheit (IPC)80 , die in einen Personal-Computer100 integriert ist, mit einer peripheren Vorrichtung90 über ein IEEE-1394-Buskabel92 verbunden und ist über ein MPU-Buskabel94 mit einer Mikroprozessoreinheit (MPU) verbunden. Die IPC80 enthält eine Protokoll-Steuerschaltung81 , einen Datenspeicher82 , der aus einem FIFO-Register, einem IEEE-1394-Interface83 und einem MPU-Interface84 besteht. - Bei dem isochronen Übertragungsmodus empfängt das IEEE-1394-Interface
83 isochrone (Isoc) Pakete86 und88 von der peripheren Vorrichtung90 , und zwar bei jeder Periode von 125 μs oder bei jedem Isoc-Zyklus, wie in2 gezeigt ist, und schickt diese Isoc-Pakete zu der Protokoll-Steuerschaltung81 . Jedes Isoc-Paket86 oder88 enthält Übertragungsdaten86b oder88b und einen Kopfabschnitt86a oder88a , der an den Kopf der zugeordneten Übertragungsdaten86b oder88b angeheftet ist. Beispielsweise werden Bewegungsbilddaten, die aufgrund ihrer großen Menge in einem Isoc-Zyklus nicht übertragen werden können, in eine Vielzahl von Pakete aufgeteilt, die dann über mehrere Zyklen hinweg übertragen werden. Zum Zeitpunkt der Übertragung werden die Kopfabschnitte86a und88a an die jeweiligen Isoc-Pakete86 und88 angeheftet. Die Protokoll-Steuerschaltung81 empfängt das Isoc-Paket86 oder88 und prüft, ob das Isoc-Paket in einem Speicher abgespeichert werden soll, und zwar basierend auf dem Kopfabschnitt86a oder88a des empfangenen Isoc-Pakets. Daten, die auf dem IEEE-1394-Buskabel92 übertragen werden sollen, bestehen aus seriellen Daten. Die seriellen Daten in einem Isoc-Paket, die in einem Speicher abzuspeichern sind, werden durch die Protokoll-Steuerschaltung81 in parallele Daten umgesetzt, die ihrerseits in dem Speicher82 gespeichert werden. Das MPU-Interface84 liest ein Isoc-Paket aus dem Speicher82 und überträgt dieses Isoc-Paket zur MPU85 über den MPU-Bus94 . Die MPU85 führt eine Datenverarbeitung im Einklang mit den Informationen durch, die in dem Kopfabschnitt des Isoc-Pakets enthalten sind. - Bei einem asynchronen Übertragungsmodus empfängt, wie in
2 gezeigt ist, das IEEE-1394-Interface83 ein asynchrones (Asyn) Paket87 von der peripheren Vorrichtung90 in einer freien Zeit in einem Isoc-Zyklus (Zeitrahmen), außerhalb der Übertragungszeit für das Isoc-Paket86 . Das Asyn-Paket87 enthält Übertragungsdaten87b und einen Kopfabschnitt87a , der an den Kopf der Übertragungsdaten87b angeheftet ist. Die Protokoll-Steurschaltung81 empfängt das Asyn-Paket87 von dem IEEE-1394-Interface83 und prüft, ob dieses Asyn-Paket87 in dem Speicher gespeichert werden soll, und zwar auf der Grundlage des Kopfabschnitts87a des Asyn-Pakets87 . - Die seriellen Daten in dem Asyn-Paket, die in dem Speicher zu speichern sind, werden in parallele Daten umgesetzt, die ihrerseits dann indem Speicher
82 abgespeichert werden. Das MPU-Interface84 liest ein Asyn-Paket aus dem Speicher82 und überträgt dieses Asyn-Paket über den MPU-Bus94 zu der MPU85 . Die MPU85 führt eine Datenverarbeitung im Einklang mit Informationen durch, die in dem Kopfabschnitt des Asyn-Pakets enthalten sind. - Die IPC
80 empfängt das Isoc-Paket86 und das Asyn-Paket87 , welches in dem ersten Isoc-Zyklus übertragen wurde, und das Isoc-Paket88 , welches in dem nächsten Isoc-Zyklus übertragen wurde, und schickt das Isoc-Paket86 , das Asyn-Paket87 , die Daten89 für die Steuerverarbeitung durch die Steuereinheit und das Isoc-Paket88 in der Reihenfolge zu der MPU85 . Die Daten89 für die Steuerverarbeitung durch die Steuereinheit, die durch die IPC80 oder die MPU85 erzeugt wurden, enthalten Befehlsdaten für die Datenverarbeitung durch die MPU85 und die IPC80 . Jedoch ist die IPC80 mit einem Nachteil behaftet dahingehend, dass die Zufuhr des Isoc-Pakets88 in dem nächsten Isoc-Zyklus verzögert wird, und zwar um die Zufuhr des Asyn-Pakets87 und der Daten89 für die Steuerverarbeitung durch die Steuereinheit, die in dem früheren Isoc-Zyklus übertragen worden sind. Mit anderen Worten kann die IPC80 das nächste Isoc-Paket während der Übertragung eines Asyn-Pakets oder während der Steueroperation der Steuereinheit nicht übertragen. Dieses Problem macht es schwierig, eine fortlaufende und Realzeit-Reproduktion von bewegten Bildern in der Realität zu erreichen. - Die herkömmliche IPC
80 schickt die individuellen Pakete86 ,87 und88 mit den Kopfabschnitten86a ,87a und88a , die an die jeweiligen Übertragungsdaten86b ,87b und88b angeheftet sind, zu der MPU85 . Die MPU85 analysiert die einzelnen Kopfabschnitte86a ,87a und88a und handhabt die Bewegungsbilddaten86b und88b , die in jeweilige Pakete86 und88 getrennt wurden, als fortlaufende Daten. Die MPU85 entfernt aufeinanderfolgend die Kopfabschnitte86a ,87a und88a von dem Isoc-Paket86 , dem Asyn-Paket87 und dem Isoc-Paket88 nach der Analyse, um fortlaufende Daten zu bilden. Diese Formation von fortlaufenden Daten erhöht eine Belastung hinsichtlich der MPU85 und vermindert die Datenverarbeitungsgeschwindigkeit der MPU85 . Als Ergebnis ist es bei der herkömmlichen IPC80 schwierig, die fortlaufende und Realzeit-Reproduktion von bewegten Bildern in der Realität zu erreichen. Ferner hängt die MPU85 einen Kopfabschnitt an alle Übertragungsdaten an, um ein Paket zum Zeitpunkt der Datenübertragung zu bilden. Diese Kopfabschnitt-Formationsverarbeitung während der Datenübertragung erhöht auch die Belastung der MPU85 . - Die
EP 0 276 349 A1 offenbart ein Verfahren und ein Gerät zum Vermitteln von Informationen, bei denen innerhalb eines Zeitrahmens ein CS-Modus (isochroner Übertragungsmodus) und ein daran anschließender PS-Modus (asynchroner Übertragungsmodus) außerhalb der Zeit, die für den isochronen Übertragungsmodus benötigt wird, vorhanden sind. Synchrone und asynchrone Übertragungsdaten und Steuerdaten (Tags), die zur Paketübertragung verwendet werden, werden zeitlich parallel über eigene FIFO-Speicher und Demultiplexer/Paketdisassembler zu einem Ausgangsdatenbus übertragen. - Demgegenüber ist es die Aufgabe der vorliegenden Erfindung, eine derartige zeitliche Parallelität mit geringem Schaltungsaufwand zu realisieren.
- Die der Erfindung zu Grunde liegende Aufgabe wird mit den Merkmalen der unabhängigen Ansprüche gelöst. Bevorzugte Ausführungsformen der Erfindung sind in den abhängigen Patentansprüchen angegeben.
- Allgemein gesagt, betrifft die vorliegende Erfindung ein Verfahren und elf Datenverarbeitungsgerät zum seriellen Übertragen von Daten nach dem IEEE-1934-Protokoll, das dafür geeignet ist, um große Mengen an Daten schnell zu verarbeiten, um eine fortlaufende und Realzeit-Reproduktion von bewegten Bildern zu erreichen, die einen Realitätsbezug zu den Daten haben.
- Die vorliegende Erfindung kann zusammen mit Zielen und Vorteilen derselben am besten unter Hinweis auf die folgende detaillierte Beschreibung verschiedener Ausführungsformen zusammen mit den beigefügten Zeichnungen verstanden werden, in denen:
-
1 ein Blockschaltbild ist, welches eine herkömmliche IEEE-1394-Protokoll-Steuereinheit veranschaulicht; -
2 ein Diagramm ist, welches Pakete zeigt, die durch die herkömmliche IEEE-1394-Protokoll-Steuereinheit übertragen werden sollen; -
3 ein strukturelles Diagramm eines Systems zeigt, das einen IEEE-1394-Bus verwendet; -
4 ein Blockschaltbild ist, welches die interne Struktur eines Personal-Computers in dem System in3 herausgreift; -
5 ein Blockschaltbild ist, welches ein Datenverarbeitungsgerät für die serielle Datenübertragung nach IEEE-1394-Protokoll gemäß einer bevorzugten Ausführungsform der Erfindung veranschaulicht; -
6 ein Diagramm ist, welches Pakete zeigt, die durch das Datenverarbeitungsgerät gemäß der bevorzugten Ausführungsform der Erfindung zu übertragen sind. - Wie in
3 gezeigt ist, umfasst ein System, welches im Einklang mit dem IEEE-1394-Seriell-Interface-Standard steht, einen Personal-Computer1 , einen digitalen VCR2 , einen Farb-Seitendrucker3 und eine digitale Videokamera4 . Der digitale VCR2 , der Farb-Seitendrucker und die digitale Videokamera4 sind periphere Vorrichtungen und sind an den Personal-Computer1 durch IEEE-1394-Buskabel5 angeschlossen. Der Farb-Seitendrucker3 ist über einen IEEE-1394-Bus5 mit der digitalen Videokamera4 verbunden. Die digitale Videokamera4 ist daher über zwei IEEE-1394-Busse5 mit dem Personal-Computer1 verbunden. Jede der Einrichtungen gemäß dem Personal-Computer1 , dem digitalen VCR2 , dem Farb-Seitendrucker3 und der digitalen Videokamera4 ist mit einer IEEE-1394-Protokoll-Steuereinheit ausgerüstet. - Wie in
4 gezeigt ist, besitzt der Personal-Computer1 eine IEEE-1394-Protokoll-Steuereinheit (IPC)11 als Datenverarbeitungsgerät für die serielle Datenübertragung nach IEEE-1394-Protokoll, eine Mikroprozessoreinheit (MPU)12 und erste und zweite Steuereinheiten (Direktspeicherzugriffscontroller, DMACs)13 und14 mit direktem Speicherzugriff. Die IPC11 , die MPU12 und die ersten und zweiten DMACs13 und14 sind durch integrierte Halbleiterschaltungs-(LSI)-Chips gebildet. Die MPU12 und der erste und der zweite DMAC13 und14 bilden eine interne Vorrichtung. Die IPC11 tauscht Daten mit der MPU12 , der ersten DMAC13 und der zweiten DMAC14 aus. Die IPC11 ist mit den IEEE-1394-Protokoll-Steuereinheiten (nicht gezeigt), die in dem digitalen VCR2 , dem Farb-Seitendrucker3 und der digitalen Videokamera4 integriert sind, durch den IEEE-1394-Bus5 verbunden. - Es wird nun eine bevorzugte Ausführungsform unter Hinweis auf die beigefügten Zeichnungen beschrieben. Wie in
5 gezeigt ist, enthält die IPC11 den physikalischen Schicht-Prozessor20 , das erste und zweite 1394 I/F26a und26b , den Sicherungsschicht-Prozessor (link layer processor)36 , den Isoc-Paket-Prozessor37a , den Asyn-Paket-Prozessor37b , den Isoc-Übertragungs-FIFO38a , den Asyn-Übertragungs-FIFO38b , das erste DMA I/F39a , das interne Steuerregister25 und ein MPU- und DMA-Interface (I/F)40 . - Das MPU- und DMA-I/F
40 ist mit der zweiten DMAC14 und der MPU12 verbunden und dient hier sowohl als DMA I/F wie auch als MPU I/F. Das MPU- und DMA-I/F40 empfängt ein Übertragungs-Asyn-Paket, welches von der zweiten DMAC14 zugeführt wurde, und schickt das Übertragungs-Asyn-Paket zu dem Asyn-Übertragungs-FIFO38b . Das MPU- und DMA-I/F40 empfängt ein Empfangs-Asyn-Paket, welches von dem Asyn-Übertragungs-FIFO38b zugeführt wurde, und schickt dieses zu der zweiten DMAC14 . Das MPU- und DMA-I/F40 empfängt ferner Steuerdaten, die von der MPU12 zugeführt werden, und schickt die Steuerdaten zu dem internen Steuerregister25 . Das MPU- und DMA-I/F40 empfängt Empfangs-Steuerdaten, die von dem internen Steuerregister25 zugeführt werden, und schickt diese zu der MPU12 . - Es soll nun im folgenden die Betriebsweise der IPC
11 in der bevorzugten Ausführungsform beschrieben werden. Zur Vereinfachung der Darstellung ist angenommen, dass die Übertragungs- und Empfangs-Isoc- und -Asyn-Pakete31 und32 in der in6 veranschaulichten Reihenfolge übertragen werden. In dem ersten Isoc-Zyklus wird das erste Empfangs-Isoc-Paket31 der ersten DMAC13 über das erste 1394 I/F26a , den physikalischen Schicht-Prozessor20 , den Sicherungsschicht-Prozessor36 , den Isoc-Paket-Prozessor37a , den Isoc-Übertragungs-FIFO38a und das erste DMA I/F39a zugeführt. - In dem ersten Isoc-Zyklus wird das Empfangs-Asyn-Paket
32 , welches auf das Empfangs-Isoc-Paket31 folgt, dem MPU- und DMA-I/F40 über das erste 1394 I/F26a , den physikalischen Schicht-Prozessor20 , den Sicherungsschicht-Prozessor36 , den Asyn-Paket-Prozessor37b und den Asyn-Übertragungs-FIFO38b zugeführt. Das MPU- und DMA-I/F40 bestimmt, dass das Empfangs-Asyn-Paket32 das Asyn-Paket ist, welches in dem Asyn-Übertragungsmodus zugeführt worden ist, und schickt dieses Empfangs-Asyn-Paket32 zu der zweiten DMAC14 . - In dem zweiten Isoc-Zyklus, der auf den ersten Isoc-Zyklus folgt, wird das erste Empfangs-Isoc-Paket
31 der ersten DMAC13 über das erste 1394 I/F26a , den physikalischen Schicht-Prozessor20 , den Sicherungsschicht-Prozessor36 , den Isoc-Paket-Prozessor37a , den Isoc-Übertragungs-FIFO38a und das erste DMA I/F39a zugeführt. - Wie aus dem vorangegangenen hervorgeht, erlaubt es der Aufbau der beschriebenen Ausführungsform, dass die Isoc- und Asyn-Übertragungs-FIFOs
38a und39b die Isoc- und Asyn-Pakete getrennt speichern, und erlaubt es, dass das erste DMA I/F39a und das MPU- und DMA-I/F40 die Isoc- und Asyn-Pakete getrennt übertragen. Daher wird die Übertragung des Empfangs-Isoc-Pakets31 in dem Isoc-Übertragungsmodus nicht unterbrochen, während das Empfangs-Asyn-Paket32 in dem Asyn-Übertragungsmodus übertragen wird. Es ist daher möglich, bewegte Bilddaten fortlaufend und mit einer hohen Geschwindigkeit übertragen, um bewegte Bilder mit einem hohen Grad an Realität zu erreichen. - Das MPU- und DMA-I/F
40 sichert den Austausch der Steuerdaten zwischen der MPU12 und dem Sicherungsschicht-Prozessor36 . Der Betrieb des MPU- und DMA-I/F40 erlaubt es der IPC11 , das Isoc-Paket31 während des Austausches der Steuerdaten zu übertragen, während die Steuerdaten33 ausgetauscht werden (siehe6 ).
Claims (8)
- Verfahren zum seriellen Übertragen von Daten nach dem IEEE-1394-Protokoll zwischen einer internen Vorrichtung und einer externen Vorrichtung (
2 ,3 ,4 ) mit: Empfangen und Speichern von isochronen Übertragungsdaten, die von der externen Vorrichtung zugeführt werden, in einem ersten Speicher (38a ) in einem isochronen Übertragungsmodus zum Übertragen von Daten in einem vorbestimmten Zeitrahmen; Empfangen und Speichern von asynchronen Übertragungsdaten, die von der externen Vorrichtung zugeführt werden, in einem zweiten Speicher (38b ) in einem asynchronen Übertragungsmodus, wobei der asynchrone Übertragungsmodus die asynchronen Übertragungsdaten in jedem vorbestimmten Zeitrahmen in einer freien Zeit außerhalb der Zeit, die zur Übertragung von isochronen Daten durch den isochronen Übertragungsmodus benötigt wird, überträgt; Lesen der isochronen Übertragungsdaten aus dem ersten Speicher (38a ) unter Verwendung eines ersten Interfaces (39a ), und Übertragen der isochronen Übertragungsdaten zu einer ersten Steuereinheit (13 ) der internen Vorrichtung; und Lesen der asynchronen Übertragungsdaten aus dem zweiten Speicher (38b ) unter Verwendung eines zweiten Interfaces (40 ), und Übertragender asynchronen Übertragungsdaten zu einer zweiten Steuereinheit (14 ) der internen Vorrichtung, welches Verfahren gekennzeichnet ist durch Austauschen von Steuerdaten, die zum Steuern der Übertragung der isochronen Übertragungsdaten und der asynchronen Übertragungsdaten verwendet werden, mit einer Mikroprozessoreinheit (12 ) der internen Vorrichtung über das zweite Interface (40 ). - Verfahren nach Anspruch 1, bei dem die Steuerdaten in ein internes Register (
25 ) geschrieben oder aus ihm gelesen werden. - Verfahren nach einem der Ansprüche 1 oder 2, bei dem die erste Steuereinheit (
13 ) der internen Vorrichtung, der die isochronen Übertragungsdaten zugeführt werden, einen ersten Direktspeicherzugriffscontroller umfasst. - Verfahren nach einem der Ansprüche 1, 2, oder 3, bei dem die zweite Steuereinheit (
14 ) der internen Vorrichtung, der die asynchronen Übertragungsdaten zugeführt werden, einen zweiten Direktspeicherzugriffscontroller umfasst. - Datenverarbeitungsgerät (
11 ) für die serielle Datenübertragung nach IEEE-1394-Protokoll zwischen einer internen Vorrichtung und einer externen Vorrichtung (2 ,3 ,4 ), mit: einem ersten Speicher (38a ) zum Empfangen und Speichern von isochronen Übertragungsdaten, die von der externen Vorrichtung zugeführt werden, in einem isochronen Übertragungsmodus zum Übertragen von Daten in einem vorbestimmten Zeitrahmen; einem zweiten Speicher (38b ) zum Empfangen und Speichern von asynchronen Übertragungsdaten, die von der externen Vorrichtung zugeführt werden, in einem asynchronen Übertragungsmodus, wobei der asynchrone Übertragungsmodus die asynchronen Übertragungsdaten in jedem vorbestimmten Zeitrahmen in einer freien Zeit außerhalb der Zeit, die zur Übertragung von isochronen Daten durch den isochronen Übertragungsmodus benötigt wird, überträgt; einem ersten Interface (39a ), das mit dem ersten Speicher (38a ) verbunden ist, zum Empfangen der isochronen Übertragungsdaten, die aus dem ersten Speicher gelesen werden, und Übertragen der isochronen Übertragungsdaten zu einer ersten Steuereinheit (13 ) der internen Vorrichtung; und einem zweiten Interface (40 ), das mit dem zweiten Speicher (38b ) verbunden ist, zum Empfangen der asynchronen Übertragungsdaten, die aus dem zweiten Speicher gelesen werden, und Übertragen der asynchronen Übertragungsdaten zu zu einer zweiten Steuereinheit (14 ) der internen Vorrichtung, wobei das zweite Interface (40 ) Steuerdaten, die zum Steuern der Übertragung der isochronen Übertragungsdaten und der asynchronen Übertragungsdaten verwendet werden, mit einer Microcomputereinheit (12 ) der internen Vorrichtung austauscht. - Gerät nach Anspruch 5, ferner mit einem internen Register (
25 ), in das oder aus dem die Steuerdaten geschrieben bzw. gelesen werden. - Gerät nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, dass die erste Steuereinheit (
13 ) der internen Vorrichtung einen ersten Direktspeicherzugriffscontroller umfasst, dem die isochronen Übertragungsdaten zugeführt werden. - Gerät nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass die zweite Steuereinheit (
14 ) der internen Vorrichtung einen zweiten Direktspeicherzugriffscontroller umfasst, dem die asynchronen Übertragungsdaten zugeführt werden.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19758889A DE19758889B4 (de) | 1996-02-29 | 1997-01-03 | IEEE-1394-Protokoll-Steuereinheit |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04364696A JP4181645B2 (ja) | 1996-02-29 | 1996-02-29 | データ処理装置 |
JPP8-043646 | 1996-02-29 | ||
DE19758929 | 1997-01-03 | ||
DE19758889A DE19758889B4 (de) | 1996-02-29 | 1997-01-03 | IEEE-1394-Protokoll-Steuereinheit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19700018A1 DE19700018A1 (de) | 1997-11-06 |
DE19700018B4 true DE19700018B4 (de) | 2011-05-19 |
Family
ID=12669638
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19758889A Expired - Lifetime DE19758889B4 (de) | 1996-02-29 | 1997-01-03 | IEEE-1394-Protokoll-Steuereinheit |
DE19700018A Expired - Lifetime DE19700018B4 (de) | 1996-02-29 | 1997-01-03 | Verfahren und Vorrichtung zur Verarbeitung von Übertragungsdaten |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19758889A Expired - Lifetime DE19758889B4 (de) | 1996-02-29 | 1997-01-03 | IEEE-1394-Protokoll-Steuereinheit |
Country Status (4)
Country | Link |
---|---|
US (1) | US5915127A (de) |
JP (1) | JP4181645B2 (de) |
KR (1) | KR100216670B1 (de) |
DE (2) | DE19758889B4 (de) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0993207A (ja) * | 1995-09-26 | 1997-04-04 | Canon Inc | 信号処理装置 |
JPH10229427A (ja) * | 1997-02-14 | 1998-08-25 | Canon Inc | 情報処理装置及び方法 |
JP3782542B2 (ja) * | 1997-04-02 | 2006-06-07 | キヤノン株式会社 | 画像処理装置及び画像処理システム |
JP3785747B2 (ja) * | 1997-06-20 | 2006-06-14 | ソニー株式会社 | シリアルインタフェース回路およびその信号処理方法 |
KR100560548B1 (ko) * | 1997-09-18 | 2006-03-14 | 톰슨 콘슈머 일렉트로닉스, 인코포레이티드 | 주변 전자 장치와 디지털 버스를 통해서 이 주변 전자장치를 제어하기 위한 시스템 |
JPH11127214A (ja) * | 1997-10-21 | 1999-05-11 | Sony Corp | 情報処理装置、制御方法、並びに伝送媒体 |
US6097499A (en) * | 1997-11-14 | 2000-08-01 | Lexmark International, Inc. | Methods and apparatus for isochronous printing with minimal buffering |
JPH11215143A (ja) * | 1998-01-27 | 1999-08-06 | Canon Inc | データ通信装置及び方法 |
JP4136086B2 (ja) * | 1998-06-30 | 2008-08-20 | 富士通株式会社 | プリンタ制御装置および印刷システム |
US6101613A (en) * | 1998-07-06 | 2000-08-08 | Intel Corporation | Architecture providing isochronous access to memory in a system |
US7158532B2 (en) * | 1998-07-06 | 2007-01-02 | Intel Corporation | Half duplex link with isochronous and asynchronous arbitration |
JP2000124914A (ja) * | 1998-10-19 | 2000-04-28 | Sony Corp | 情報処理装置および方法、並びに提供媒体 |
KR100362474B1 (ko) * | 1998-10-21 | 2006-03-27 | 삼성전자 주식회사 | 전이중통신기능이구현된아이이이이1394인터페이스장치 |
US6425021B1 (en) | 1998-11-16 | 2002-07-23 | Lsi Logic Corporation | System for transferring data packets of different context utilizing single interface and concurrently processing data packets of different contexts |
US6532232B1 (en) * | 1999-02-26 | 2003-03-11 | Adaptec, Inc. | Method and system for transporting audio/video data over a serial bus |
JP3148733B2 (ja) * | 1999-02-26 | 2001-03-26 | 株式会社神戸製鋼所 | 信号処理装置及び信号処理システム |
FR2804812A1 (fr) * | 2000-02-08 | 2001-08-10 | Canon Kk | Procede et dispositif de communication entre un premier et un deuxieme reseau |
JP4505985B2 (ja) * | 2000-12-04 | 2010-07-21 | ソニー株式会社 | データ転送方法、データ転送装置、通信インターフェース方法および通信インターフェース装置 |
US7324220B1 (en) * | 2001-07-09 | 2008-01-29 | Lexmark International, Inc. | Print performance under the windows® operating system |
US20030061431A1 (en) * | 2001-09-21 | 2003-03-27 | Intel Corporation | Multiple channel interface for communications between devices |
US7113518B2 (en) * | 2001-12-19 | 2006-09-26 | Agere Systems Inc. | Processor with reduced memory requirements for high-speed routing and switching of packets |
WO2006018895A1 (ja) * | 2004-08-20 | 2006-02-23 | Fujitsu Limited | 通信装置、通信システムおよび通信方法 |
US7310766B2 (en) * | 2004-10-07 | 2007-12-18 | International Business Machines Corporation | End-to-end data integrity protection for PCI-Express based input/output adapter |
KR101085644B1 (ko) * | 2004-11-18 | 2011-11-22 | 삼성전자주식회사 | 동기화 이더넷을 위한 시스템 및 시스템 계층 구성 방법 |
DE602007008582D1 (de) * | 2006-09-06 | 2010-09-30 | Thomson Licensing | Einrichtung zum verarbeiten eines stroms von datenwörtern |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0276349A1 (de) * | 1987-01-28 | 1988-08-03 | International Business Machines Corporation | Vorrichtung zur Vermittlung zwischen Kanälen für synchronen Nachrichtenverkehr und zur Vermittlung von asynchronen Datenpaketen |
DE4122831A1 (de) * | 1990-07-11 | 1992-01-23 | Mitsubishi Electric Corp | Integrierte halbleiterschaltung |
WO1994007196A1 (en) * | 1992-09-22 | 1994-03-31 | Unisys Corporation | Device interface module for disk drive complex |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59159196A (ja) * | 1983-02-24 | 1984-09-08 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | グラフイツク・デイスプレイ・システム |
JPH03182140A (ja) * | 1989-12-11 | 1991-08-08 | Mitsubishi Electric Corp | 共通バッファ形交換装置 |
CA2037491C (en) * | 1990-03-02 | 1998-07-28 | Yuji Shibata | System bus control system in a multi-processor system |
JP2968593B2 (ja) * | 1991-01-08 | 1999-10-25 | 株式会社東芝 | ヘッダ変換テーブルおよび前処理部 |
US5291486A (en) * | 1991-08-19 | 1994-03-01 | Sony Corporation | Data multiplexing apparatus and multiplexed data demultiplexing apparatus |
US5497404A (en) * | 1992-07-14 | 1996-03-05 | General Instrument Corporation | Transmission error recovery for digital communication systems using variable length data packets where data is stored in header locations of memory |
SG43996A1 (en) * | 1993-06-22 | 1997-11-14 | Thomson Brandt Gmbh | Method for obtaining a multi-channel decoder matrix |
US5758089A (en) * | 1995-11-02 | 1998-05-26 | Sun Microsystems, Inc. | Method and apparatus for burst transferring ATM packet header and data to a host computer system |
-
1996
- 1996-02-29 JP JP04364696A patent/JP4181645B2/ja not_active Expired - Lifetime
- 1996-12-19 US US08/769,532 patent/US5915127A/en not_active Expired - Lifetime
-
1997
- 1997-01-03 DE DE19758889A patent/DE19758889B4/de not_active Expired - Lifetime
- 1997-01-03 DE DE19700018A patent/DE19700018B4/de not_active Expired - Lifetime
- 1997-01-15 KR KR1019970000970A patent/KR100216670B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0276349A1 (de) * | 1987-01-28 | 1988-08-03 | International Business Machines Corporation | Vorrichtung zur Vermittlung zwischen Kanälen für synchronen Nachrichtenverkehr und zur Vermittlung von asynchronen Datenpaketen |
DE4122831A1 (de) * | 1990-07-11 | 1992-01-23 | Mitsubishi Electric Corp | Integrierte halbleiterschaltung |
WO1994007196A1 (en) * | 1992-09-22 | 1994-03-31 | Unisys Corporation | Device interface module for disk drive complex |
Non-Patent Citations (2)
Title |
---|
SCHNURER, G.: "Fire, Fibre, SSA" in cCt, Heft 6, 1995, S. 126-134 * |
SCHNURER, G.: "Fire, Fibre, SSA" in cČt, Heft 6, 1995, S. 126-134 |
Also Published As
Publication number | Publication date |
---|---|
KR970062934A (ko) | 1997-09-12 |
DE19700018A1 (de) | 1997-11-06 |
US5915127A (en) | 1999-06-22 |
JPH09237250A (ja) | 1997-09-09 |
DE19758889B4 (de) | 2009-07-16 |
KR100216670B1 (ko) | 1999-09-01 |
JP4181645B2 (ja) | 2008-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19700018B4 (de) | Verfahren und Vorrichtung zur Verarbeitung von Übertragungsdaten | |
DE3853347T2 (de) | Rundsendeübertragungssystem über ein Busnetzwerk. | |
DE2647241C2 (de) | Übertragungseinrichtung für die synchrone Datenübertragung | |
DE69519117T2 (de) | Ein Rechnersystem | |
DE4121446C2 (de) | Terminal-Server-Architektur | |
DE69824355T2 (de) | Informationsübertragungsgerät und Verfahren | |
DE69314224T2 (de) | Verfahren und Einrichtung zur Gerätesteuerung mit Datenübertragung in Fernsehzeilen | |
DE3809129C2 (de) | Verfahren und Vorrichtung zur Steuerung von videotechnischen Geräten | |
DE3222389C2 (de) | ||
DE69628879T2 (de) | Datenübertragungsverfahren für eine Anzeigesteuerschaltung | |
DE69929142T2 (de) | Verfahren zur Bilddatenübertragung unter Verwendung von einem IEEE 1394 Bus | |
DE69329889T2 (de) | Bilddatenverarbeitungsverfahren und -vorrichtung | |
DE69730656T2 (de) | Medienserver in dem ein SCSI-Bus eingesetzt wird und in dem eine SCSI-logische Einheit zur Differenzierung zwischen Transfer/Modi benutzt wird | |
DE3642324C2 (de) | Multiprozessoranlage mit Prozessor-Zugriffssteuerung | |
DE19900245A1 (de) | Vorrichtung und Verfahren zum Senden und Empfangen von USB-Isochrondaten | |
DE3881203T2 (de) | Videowiedergabe-steuergerät. | |
DE69532873T2 (de) | Bildverarbeitungsgerät | |
DE3887552T2 (de) | Zeitsteuerung für Doppelanschluss. | |
DE69021687T2 (de) | Verfahren und Vorrichtung zur Zählung von Ereignissen unter Verwendung eines flüchtigen Speichers. | |
DE69119149T2 (de) | Struktur zur direkten Speicher-zu-Speicher-Übertragung | |
DE68921685T3 (de) | Signalisierungsgerät zur Verwendung in einem ATM-Vermittlungssystem. | |
DE69112676T2 (de) | Multikanal-Kommunikationsverarbeitungssystem. | |
DE19782263B4 (de) | Verfahren und Einrichtung zur Zuteilungsbewerbung für einen Zugriff auf einen seriellen Bus | |
DE60028270T2 (de) | Übertragungsvorrichtung mit Mittel zur Zuweisung von einer alternativen Bestimmungsinformation zu jeder Funktionseinheit, und Übertragungssystem mit zwei solchen Übertragungsvorrichtungen | |
DE3789824T2 (de) | Ein/Ausgabe-Einheit. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8172 | Supplementary division/partition in: |
Ref document number: 19758889 Country of ref document: DE Kind code of ref document: P |
|
Q171 | Divided out to: |
Ref document number: 19758889 Country of ref document: DE Kind code of ref document: P |
|
8172 | Supplementary division/partition in: |
Ref document number: 19758929 Country of ref document: DE Kind code of ref document: P |
|
Q171 | Divided out to: |
Ref document number: 19758929 Country of ref document: DE Kind code of ref document: P |
|
8128 | New person/name/address of the agent |
Representative=s name: SEEGER SEEGER LINDNER PARTNERSCHAFT PATENTANWAELTE |
|
AH | Division in |
Ref document number: 19758929 Country of ref document: DE Kind code of ref document: P Ref document number: 19758889 Country of ref document: DE Kind code of ref document: P |
|
R020 | Patent grant now final |
Effective date: 20110820 |
|
R071 | Expiry of right |