DE19758889B4

DE19758889B4 - IEEE-1394-Protokoll-Steuereinheit

Info

Publication number: DE19758889B4
Application number: DE19758889A
Authority: DE
Inventors: Hitoshi Kasugai Ogawa; Hideo Kasugai Makabe
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1996-02-29
Filing date: 1997-01-03
Publication date: 2009-07-16
Anticipated expiration: 2017-01-04
Also published as: KR970062934A; JP4181645B2; US5915127A; DE19700018B4; JPH09237250A; KR100216670B1; DE19700018A1

Abstract

IEEE-1394-Protokoll-Steuereinheit (11), die eine Datenübertragung zwischen einer internen Vorrichtung und einer externen Vorrichtung (2, 3, 4) ausführt, mit:
einem ersten Speicher (38a) zum Empfangen und Speichern von isochronen Übertragungsdaten, die von der externen Vorrichtung zugeführt werden, in einem isochronen Modus zum Übertragen von Daten in einem vorbestimmten Zyklus;
einem zweiten Speicher (38b) zum Empfangen und Speichern von asynchronen Übertragungsdaten, die von der externen Vorrichtung zugeführt werden, in einem asynchronen Übertragungsmodus, wobei der asynchrone Übertragungsmodus die asynchronen Übertragungsdaten unter Verwendung einer restlichen Zeit überträgt, die sich aus dem Ausschluß einer Zeit ergibt, die zur Übertragung von Daten durch den isochronen Übertragungsmodus benötigt wird; und
einem ersten Interface (39a), das mit dem ersten Speicher (38a) verbunden ist, zum Empfangen der isochronen Übertragungsdaten, die aus dem ersten Speicher (38a) gelesen werden, und Übertragen der isochronen Übertragungsdaten zu einer ersten internen Vorrichtung (13);
gekennzeichnet durch
ein zweites Interface...

Description

Die vorliegende Erfindung betrifft allgemein eine Steuereinheit, welche die IEEE-(Institute for Electrical and Electronics Engineers)-1394-Reiheninterface-Standards erfüllt. Spezieller betrifft die Erfindung eine IEEE-1394-Protokoll-Steuereinheit, die für eine schnelle Verarbeitung einer sehr großen Menge von Empfangs- und Sendedaten geeignet ist.
In der heutigen Multimedia-Umgebung müssen Interfaces (Schnittstellen) die Fähigkeit haben, eine erhöhte Menge an Daten zwischen einem Personal-Computer und peripheren Vorrichtungen zu übertragen und müssen eine hohe Übertragungsgeschwindigkeit besitzen. Periphere Vorrichtungen in der Multimedia-Umgebung schließen beispielsweise eine digitale Videokamera und einen digitalen VCR (Videokassettenrecor der) oder einen Farb-Seitendrucker ein. Diese peripheren Vorrichtungen sind dafür ausgelegt, eine große Menge von Audiodaten und/oder Bewegungsbilddaten zu handhaben. Der IEEE-1394-Standard wird beispielsweise bei einem Reihen-Interface angewandt, welches periphere Vorrichtungen an einen Personal-Computer koppelt. Das IEEE-1394-Protokoll erlaubt es, daß eine große Menge von aufeinanderfolgenden Bewegungsbilddaten in Realzeit übertragen werden. Da IEEE-1394-Protokoll enthält einen isochronen Übertragungsmodus und einen asynchronen Übertragungsmodus. Bei dem isochronen Übertragungsmodus werden Daten Paket (Isoc-Paket) für Paket jede vorbestimmte Periode (125 μs) übertragen. Bei dem asynchronen Übertragungsmodus wird eine freie Zeit in jeder vorbestimmten Periode, ausgeschlossen der Zeit, in welcher ein Isoc-Paket übertragen werden sollte, für die Datenübertragung verwendet. Die Übertragung von Bewegungsbilddaten zu einem Computer bei jeder gegebenen Zeit in dem isochronen Übertragungsmodus erlaubt es dem Computer, fortlaufend Bewegungsbilder zu reproduzieren. Demzufolge vereinfacht das IEEE-1394-Protokoll die Reproduktion von qualitativen Bewegungsbildern.
Wie in 1 gezeigt ist, ist eine herkömmliche IEEE-1394-Protokoll-Steuereinheit (IPC) 80, die in einen Personal-Computer 100 integriert ist, mit einer peripheren Vorrichtung 90 über einen IEEE-1394-Bus 92 verbunden und ist über einen MPU-Bus 94 mit einer Mikroprozessoreinheit (MPU) verbunden. Die IPC 80 enthält eine Protokoll-Steuerschaltung 81, einen Datenspeicher 82, der aus einem FIFO-Register, einem IEEE-1394-Interface 83 und einem MPU-Interface 84 besteht.
Bei dem isochronen Übertragungsmodus empfängt das IEEE-1394-Interface 83 isochrone (Isoc) Pakete 86 und 88 von der peripheren Vorrichtung 90, und zwar bei jeder Periode von 125 μs oder bei jedem Isoc-Zyklus, wie in 2 gezeigt ist, und schickt diese Isoc-Pakete zu der Protokoll-Steuerschaltung 81. Jedes Isoc-Paket 86 oder 88 enthält Übertragungsdaten 86b oder 88b und einen Kopfabschnitt 86a oder 88b, der an den Kopf der zugeordneten Übertragungsdaten 86b oder 88b angeheftet ist. Beispielsweise werden Bewegungsbilddaten, die aufgrund ihrer großen Menge in einem Isoc-Zyklus nicht übertragen werden können, in eine Vielzahl von Pakete aufgeteilt, die dann über mehrere Zyklen hinweg übertragen werden. Zum Zeitpunkt der Übertragung werden die Kopfabschnitt 86a und 88a an die jeweiligen Isoc-Pakete 86 und 88 angeheftet. Die Protokoll-Steuerschaltung 81 empfängt das Isoc-Paket 86 oder 88 und prüft, ob das Isoc-Paket in einem Speicher abgespeichert werden soll, und zwar basierend auf dem Kopfabschnitt 86a oder 88a des empfangenen Isoc-Pakets. Daten, die auf dem IEEE-1394-Bus 92 übertragen werden sollen, bestehen aus seriellen Daten. Die seriellen Daten in einem Isoc-Paket, die in einem Speicher abzuspeichern sind, werden durch die Protokoll-Steuerschaltung 81 in parallele Daten umgesetzt, die ihrerseits in dem Speicher 82 gespeichert werden. Das MPU-Interface 84 liest ein Isoc-Paket aus dem Speicher 82 und überträgt dieses Isoc-Paket über den MPU-Bus 94. Die MPU 85 führt eine Datenverarbeitung im Einklang mit den Informationen durch, die in dem Kopfabschnitt des Isoc-Pakets enthalten sind.
Bei einem asynchronen Übertragungsmodus empfängt, wie in 2 gezeigt ist, das IEEE-1394-Interface 83 ein asynchrones (Asyn) Paket 87 von der peripheren Vorrichtung 90 in einer freien Zeit in einem Isoc-Zyklus, ausschließlich der Übertragungszeit für das Isoc-Paket 86. Das Asyn-Paket 87 enthält Übertragungsdaten 87b und einen Kopfabschnitt 87a, der an den Kopf der Übertragungsdaten 87b angeheftet ist. Die Protokoll-Steuerschaltung 81 empfängt das Asyn-Paket 87 von dem IEEE-1394-Interface 83 und prüft, ob dieses Asyn-Paket 87 in dem Speicher gespeichert werden soll, und zwar auf der Grundlage des Kopfabschnitts 87a des Asyn-Pakets 87.
Die seriellen Daten in dem Asyn-Paket, die in dem Speicher zu speichern sind, werden in parallele Daten umgesetzt, die ihrerseits dann in dem Speicher 82 abgespeichert werden. Das MPU-Interface 84 liest ein Asyn-Paket aus dem Speicher 82 und überträgt dieses Asyn-Paket über den MPU-Bus 94 zu der MPU 85. Die MPU 85 führt eine Datenverarbeitung im Einklang mit Informationen durch, die in dem Kopfabschnitt des Asyn-Pakets enthalten sind.
Die IPC 80 empfängt das Isoc-Paket 86 und das Asyn-Paket 87, welches in dem ersten Isoc-Zyklus übertragen wurde, und das Isoc-Paket 88, welches in dem nächsten Isoc-Zyklus übertragen wurde, und schickt das Isoc-Paket 86, das Asyn-Paket 87, die Daten 89 für die Steuerverarbeitung durch die Steuereinheit und das Isoc-Paket 88 in der Reihenfolge zu der MPU 85. Die Daten 89 für die Steuerverarbeitung durch die Steuereinheit, die durch die IPC 80 oder die MPU 85 erzeugt wurden, enthalten Befehlsdaten für die Datenverarbeitung durch die MPU 85 und die IPC 80. Jedoch ist die IPC 80 mit einem Nachteil behaftet dahingehend, daß die Zufuhr des Isoc-Pakets 88 in dem nächsten Isoc-Zyklus verzögert wird, und zwar um die Zufuhr des Asyn-Pakets 87 und der Daten 89 für die Steuerverarbeitung durch die Steuereinheit, die in dem früheren Isoc-Zyklus übertragen worden sind. Mit anderen Worten kann die IPC 80 das nächste Isoc-Paket während der Übertragung eines Asyn-Pakets oder während der Steueroperation der Steuereinheit nicht übertragen. Dieses Problem macht es schwierig, eine fortlaufende und Realzeit-Reproduktion von bewegten Bildern in der Realität zu erreichen.
Die herkömmliche IPC 80 schickt die individuellen Pakete 86, 87 und 88 mit den Kopfabschnitten 86a, 87a und 88a, die an die jeweiligen Übertragungsdaten 86b, 87b und 88b angeheftet sind, zu der MPU 85. Die MPU 85 analysiert die einzelnen Kopfabschnitte 86a, 87a und 88a und handhabt die Bewegungsbilddaten 86b und 88b, die in jeweilige Pakete 86 und 88 getrennt wurden, als fortlaufende Daten. Die MPU 85 entfernt aufeinanderfolgend die Kopfabschnitte 86a, 87a und 88a von dem Isoc-Paket 86, dem Asyn-Paket 87 und dem Isoc-Paket 88 nach der Analyse, um fortlaufende Daten zu bilden. Diese Formation von fortlaufenden Daten erhöht eine Belastung hinsichtlich der MPU 85 und vermindert die Datenverarbeitungsgeschwindigkeit der MPU 85. Als Ergebnis ist es bei der herkömmlichen IPC 80 schwierig, die fortlaufende und Realzeit-Reproduktion von bewegten Bildern in der Realität zu erreichen. Ferner hängt die MPU 85 einen Kopfabschnitt an alle Übertragungsdaten an, um ein Paket zum Zeitpunkt der Datenübertragung zu bilden. Diese Kopfabschnitt-Formationsverarbeitung während der Datenübertragung erhöht auch die Belastung hinsichtlich der MPU 85.
Die EP 0 276 349 A1 offenbart ein Verfahren und ein Gerät zum Vermitteln von Informationen, bei denen ein CS-Modus (isochroner Übertragungsmodus) und ein PS-Modus (asynchroner Übertragungsmodus) vorhanden sind. Synchrone und asynchrone Übertragungsdaten und Steuerdaten (Tags), die zur Paketübertragung verwendet werden, werden zeitlich parallel über einen FIFO-Speicher und einen Demultiplexer/Paketdisassembler zu einer Ausgangsleitung übertragen.
Demgegenüber ist es eine Aufgabe der vorliegenden Erfindung eine derartige zeitliche Parallelität mit geringem Schaltungsaufwand zu realisieren.
Die der Erfindung zu Grunde liegende Aufgabe wird mit den Merkmalen des unabhängigen Patentanspruchs gelöst. Bevorzugte Ausführungsformen der Erfindung sind in den abhängigen Patentansprüchen angegeben.
Weitläufig gesagt, betrifft die vorliegende Erfindung eine IEEE-1394-Protokoll-Steuereinheit, die dafür geeignet ist, um große Mengen an Daten schnell zu verarbeiten, um eine fortlaufende und Realzeit-Reproduktion von bewegten Bildern zu erreichen, die einen Realitätsbezug zu den Daten haben. Dazu werden asynchrone Übertragungsdaten und Steuerdaten zeitlich versetzt an ein zweites Interface geliefert. Da somit das zweite Interface zum zeitlich versetzten Übertragen von asynchronen Übertragungsdaten und Steuerdaten verwendet wird, ist es nicht erforderlich, ein separates Interface für die Steuerdaten vorzusehen. Dadurch wird verhindert, dass der Schaltungsbereich des Datenverarbeitungsgerätes und somit ein Schaltungsaufwand vergrößert wird.
Die vorliegende Erfindung kann zusammen mit Zielen und Vorteilen derselben am besten unter Hinweis auf die folgende detaillierte Beschreibung einer bevorzugten Ausführungsform zusammen mit den beigefügten Zeichnungen verstanden werden, in denen:
1 ein Blockschaltbild ist, welches eine herkömmliche IEEE-1394-Protokoll-Steuereinheit veranschaulicht;
2 ein Diagramm ist, welches Pakete zeigt, die durch die herkömmliche IEEE-1394-Protokoll-Steuereinheit übertragen werden sollen;
3 ein strukturelles Diagramm eines Systems zeigt, das einen IEEE-1394-Bus verwendet;
4 ein Blockschaltbild ist, welches die interne Struktur eines Personal-Computers in dem System in 3 herausgreift;
5 ein Blockschaltbild ist, welches eine IEEE-1394-Protokoll-Steuereinheit gemäß einer bevorzugten Ausführungsform der Erfindung veranschaulicht;
6 ein Diagramm ist, welches Pakete zeigt, die durch die IEEE-1394-Protokoll-Steuereinheit zu übertragen sind, und zwar gemäß der bevorzugten Ausführungsform der Erfindung;
Wie in 3 gezeigt ist, umfaßt ein System, welches im Einklang mit dem IEEE-1394-Seriell-Interface-Standard steht, einen Personal-Computer 1, einen digitalen VCR 2, einen Farb-Seitendrucker 3 und eine digitale Videokamera 4. Der digitale VCR 2, der Farb-Seitendrucker und die digitale Videokamera 4 sind periphere Vorrichtungen und sind an den Personal-Computer 1 durch IEEE-1394-Buse 5 angeschlossen. Der Farb-Seitendrucker 3 ist über einen IEEE-1394-Bus 5 mit der digitalen Videokamera 4 verbunden. Die digitale Videokamera 4 ist daher über zwei IEEE-1394-Busse 5 mit dem Personal-Computer 1 verbunden. Jede der Einrichtungen gemäß dem Personal-Computer 1, dem digitalen VCR 2, dem Farb-Seitendrucker 3 und der digitalen Videokamera 4 ist mit einer IEEE-1394-Protokoll-Steuereinheit ausgerüstet.
Wie in 4 gezeigt ist, besitzt der Personal-Computer 1 eine IEEE-1394-Protokoll-Steuereinheit (IPC) 11, eine Mikroprozessoreinheit (MPU) 12 und erste und zweite Steuereinheiten (DMACs) 13 und 14 mit direktem Speicherzugriff. Die IPC 11, die MPU 12 und die ersten und zweiten DMACs 13 und 14 sind durch integrierte Halbleiterschaltungs-(LSI)-Chips gebildet. Die MPU 12 und der erste und der zweite DMAC 13 und 14 bilden eine interne Vorrichtung. Die IPC 11 tauscht Daten mit der MPU 12, der ersten DMAC 13 und der zweiten DMAC 14 aus. Die IPC 11 ist mit den IEEE-1394-Protokoll-Steuereinheiten (nicht gezeigt), die in dem digitalen VCR 2, dem Farb-Seitendrucker 3 und der digitalen Videokamera 4 integriert sind, durch den IEEE-1394-Bus 5 verbunden.
Es wird nun eine bevorzugte Ausführungsform unter Hinweis auf die beigefügten Zeichnungen beschrieben. Wie in 5 gezeigt ist, enthält die IPC 11 den physikalischen Schicht-Prozessor 20, das erste und zweite 1394 I/F 26a und 26b, den Sicherungsschicht-Prozessor (link layer processor) 36, den Isoc-Paket-Prozessor 37a, den Asyn-Paket-Prozessor 37b, den Isoc-Übertragungs-FIFO 38a, den Asyn-Übertragungs-FIFO 38b, das erste DMA I/F 39a, das interne Steuerregister 25 und ein MPU- und DMA-Interface (I/F) 40.
Das MPU und DMA I/F 40 ist mit der zweiten DMAC 14 und der MPU 12 verbunden. Das MPU und DMA I/F 40 empfängt ein Übertragungs-Äsyn-Paket, welches von der zweiten DMAC 14 zugeführt wurde, und schickt das Über-tragungs-Asyn-Paket zu dem Asyn-Übertragungs-FIFO 38b. Das MPU und DMA I/F 40 empfängt ein Empfangs-Asyn-Paket, wel ches von dem Asyn-Übertragungs-FIFO 38b zugeführt wurde, und schickt dieses zu der zweiten DMAC 14. Das MPU und DMA I/F 40 empfängt ferner Steuerdaten, die von der MPU 12 zugeführt werden, und schickt die Steuerdaten zu dem internen Steuerregister 25. Das MPU und DMA I/F 40 empfängt Empfangs-Steuerdaten, die von dem internen Steuerregister 25 zugeführt werden, und schickt diese zu der MPU 12.
Es soll nun im folgenden die Betriebsweise der IPC 11 der bevorzugten Ausführungsform beschrieben werden. Zur Vereinfachung der Darstellung ist angenommen, daß die Übertragungs- und Empfangs-Isoc- und Asyn-Pakete 31 und 32 in der in 6 veranschaulichten Reihenfolge übertragen werden. In dem ersten Isoc-Zyklus wird das erste Empfangs-Isoc-Paket 31 der ersten DMAC 13 über das erste 1394 I/F 26a, den physikalischen Schicht-Prozessor 20, den Sicherungsschicht-Prozessor 36, den Isoc-Paket-Prozessor 37a, den Isoc-Übertragungs-FIFO 38a und das erste DMA I/F 39a zugeführt.
In dem ersten Isoc-Zyklus wird das Empfangs-Asyn-Paket 32, welches auf des Empfangs-Isoc-Paket 31 folgt, dem MPU und DMA I/F 40 über das erste 1394 I/F 26a, dem physikalischen Schicht-Prozessor 20, dem Sicherungsschicht-Prozessor 36, dem Asyn-Paket-Prozessor 37b und dem Asyn-Übertragungs-FIFO 38b zugeführt. Das MPU und DMA I/F 40 bestimmt, daß das Empfangs-Asyn-Paket 32 das Asyn-Paket ist, welches in dem Asyn-Übertragungsmodus zugeführt worden ist, und schickt dieses Empfangs-Asyn-Paket 32 zu der zweiten DMAC 14.
In dem zweiten Isoc-Zyklus, der auf den ersten Isoc-Zyklus folgt, wird das erste Empfangs-Isoc-Paket 31 der ersten DMAC 13 über das erste 1394 I/F 26a, dem physikalischen Schicht-Prozessor 20, dem Sicherungsschicht-Prozessor 36, dem Isoc-Paket-Prozessor 37a, dem Isoc-Übertragungs-FIFO 38a und das erste DMA I/F 39a zugeführt.
Wie aus dem vorangegangenen hervorgeht, erlaubt es der Aufbau der bevorzugten Ausführungsform, daß die Isoc- und Asyn-Übertragungs-FIFOs 38a und 39b getrennt die Isoc- und Asyn-Pakete speichern, und erlaubt es, daß das erste DMA I/F 39a und das MPU und DMA I/F 40 getrennt die Isoc- und Asyn-Pakete ankoppeln (Interface). Daher wird die Übertragung des Empfangs-Isoc-Pakets 31 in dem Isoc-Übertragungsmodus nicht unterbrochen, während das Empfangs-Asyn-Paket 32 in dem Asyn-Übertragungsmodus übertragen wird. Es ist daher möglich, bewegte Bilddaten fortlaufend und mit einer hohen Geschwindigkeit zu übertragen, um bewegte Bilder mit einem hohen Grad an Realität zu erreichen.
Das MPU und DMA I/F 40 sichert den Austausch der Steuerdaten zwischen der MPU 12 und dem Sicherungsschicht-Prozessor 36. Der Betrieb des MPU und DMA I/F 40 erlaubt es der IPC 11, das Isoc-Paket 31 während des Austausches der Steuerdaten zu übertragen, während die Steuerdaten 33 ausgetauscht werden (siehe 6).

Claims

IEEE-1394-Protokoll-Steuereinheit (11), die eine Datenübertragung zwischen einer internen Vorrichtung und einer externen Vorrichtung (2, 3, 4) ausführt, mit: einem ersten Speicher (38a) zum Empfangen und Speichern von isochronen Übertragungsdaten, die von der externen Vorrichtung zugeführt werden, in einem isochronen Modus zum Übertragen von Daten in einem vorbestimmten Zyklus; einem zweiten Speicher (38b) zum Empfangen und Speichern von asynchronen Übertragungsdaten, die von der externen Vorrichtung zugeführt werden, in einem asynchronen Übertragungsmodus, wobei der asynchrone Übertragungsmodus die asynchronen Übertragungsdaten unter Verwendung einer restlichen Zeit überträgt, die sich aus dem Ausschluß einer Zeit ergibt, die zur Übertragung von Daten durch den isochronen Übertragungsmodus benötigt wird; und einem ersten Interface (39a), das mit dem ersten Speicher (38a) verbunden ist, zum Empfangen der isochronen Übertragungsdaten, die aus dem ersten Speicher (38a) gelesen werden, und Übertragen der isochronen Übertragungsdaten zu einer ersten internen Vorrichtung (13); gekennzeichnet durch ein zweites Interface (40), das mit dem zweiten Speicher (38b) und einem internen Register (25) verbunden ist, wobei über den zweiten Speicher (38b) und über das zweite Interface (40) asynchrone Übertragungsdaten zu einer zweiten internen Vorrichtung (14), und über das interne Register (25) und über das zweite Interface (40) Steuerdaten zu der MPU (12) zeitlich versetzt übertragen werden.
Steuereinheit nach Anspruch 1, mit einem ersten DMA (13), dem die isochronen Übertragungsdaten zugeführt werden.
Steuereinheit nach Anspruch 2, mit einem zweiten DMA (14), dem die asynchronen Übertragungsdaten zugeführt werden.