JP2968593B2 - ヘッダ変換テーブルおよび前処理部 - Google Patents
ヘッダ変換テーブルおよび前処理部Info
- Publication number
- JP2968593B2 JP2968593B2 JP76491A JP76491A JP2968593B2 JP 2968593 B2 JP2968593 B2 JP 2968593B2 JP 76491 A JP76491 A JP 76491A JP 76491 A JP76491 A JP 76491A JP 2968593 B2 JP2968593 B2 JP 2968593B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- header
- signal
- conversion table
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
- H04L49/309—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3009—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】［発明の目的］
【０００２】
【産業上の利用分野】本発明はセルのヘッダ情報を変換
する際に用いられるヘッダ変換テーブル、および非同期
伝送モードにて情報の交換通信を行なうＡＴＭ通信シス
テムにおいて、ＡＴＭスイッチと入力通信路とのインタ
ーフェースの部分に位置する前処理機能を担う前処理部
に関する。
する際に用いられるヘッダ変換テーブル、および非同期
伝送モードにて情報の交換通信を行なうＡＴＭ通信シス
テムにおいて、ＡＴＭスイッチと入力通信路とのインタ
ーフェースの部分に位置する前処理機能を担う前処理部
に関する。
【０００３】
【従来の技術】従来、既存の電話網で使用される伝送モ
ードとして、通信端末が必要な時に通信網の情報伝送能
力を使用するＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒ
ａｎｓｆｅｒ Ｍｏｄｅ）がある。このＡＴＭは、セル
と呼ばれる固定長の短パケットを用いて情報を伝送し、
各通信端末は、必要に応じて通信網にセルを渡すこと、
即ち、通信端末が必要なときに通信網の情報伝送能力を
使用することを特徴とする伝送モードである。
ードとして、通信端末が必要な時に通信網の情報伝送能
力を使用するＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒ
ａｎｓｆｅｒ Ｍｏｄｅ）がある。このＡＴＭは、セル
と呼ばれる固定長の短パケットを用いて情報を伝送し、
各通信端末は、必要に応じて通信網にセルを渡すこと、
即ち、通信端末が必要なときに通信網の情報伝送能力を
使用することを特徴とする伝送モードである。
【０００４】ＡＴＭは、このような特徴を有するため、
必要とする任意の情報伝送能力を通信端末に提供する事
ができ、通信端末の有意情報のみを通信網に渡すことが
できるので通信効率を向上する事ができるといった利点
がある。
必要とする任意の情報伝送能力を通信端末に提供する事
ができ、通信端末の有意情報のみを通信網に渡すことが
できるので通信効率を向上する事ができるといった利点
がある。
【０００５】ＡＴＭ通信網を構成するためには、複数の
入力通信路から配送されるセルを所望の通信路に出力す
る機能を有するセルスイッチを実現する必要がある。ま
た、このセルスイッチと各入力通信路とのインターフェ
ース部に入力通信路から配送されるセルに対し、（１）
セルのヘッダ情報をヘッダ変換テーブルを用いて変換す
るヘッダ変換処理、（２）入力通信路から入力されたセ
ルをどの出力通信路から出力すべきかを示す情報、即ち
ルーティング・タグ情報を付加する処理、（３）空セル
削除、挿入処理、（４）クロック乗り換え処理、のよう
な処理を行なう機能を有する前処理部を実現する必要が
ある。
入力通信路から配送されるセルを所望の通信路に出力す
る機能を有するセルスイッチを実現する必要がある。ま
た、このセルスイッチと各入力通信路とのインターフェ
ース部に入力通信路から配送されるセルに対し、（１）
セルのヘッダ情報をヘッダ変換テーブルを用いて変換す
るヘッダ変換処理、（２）入力通信路から入力されたセ
ルをどの出力通信路から出力すべきかを示す情報、即ち
ルーティング・タグ情報を付加する処理、（３）空セル
削除、挿入処理、（４）クロック乗り換え処理、のよう
な処理を行なう機能を有する前処理部を実現する必要が
ある。
【０００６】
【発明が解決しようとする課題】しかしながら上述した
ような従来の前処理部では、上記ヘッダ変換テーブル
は、ルート変換等の理由により書換える場合があり、そ
のヘッダ変換テーブルの書換えを行なっている期間中
に、ヘッダ変換テーブルの書換え中のエントリーデータ
を用いてヘッダ情報の変換を行なうセルが到着した場
合、競合が生じ、ヘッダ変換を正常に行なうことができ
ず、それが誤配送の原因になるという問題点があった。
ような従来の前処理部では、上記ヘッダ変換テーブル
は、ルート変換等の理由により書換える場合があり、そ
のヘッダ変換テーブルの書換えを行なっている期間中
に、ヘッダ変換テーブルの書換え中のエントリーデータ
を用いてヘッダ情報の変換を行なうセルが到着した場
合、競合が生じ、ヘッダ変換を正常に行なうことができ
ず、それが誤配送の原因になるという問題点があった。
【０００７】また、従来の前処理部では、空セルの認識
のためにセルのヘッダ情報を照合した場合、セルのヘッ
ダパターンと空セルのヘッダパターンとの比較を行なっ
ていたため、比較器および空セルヘッダパターンを保持
するレジスタ等のハード量が増大するという問題点があ
った。
のためにセルのヘッダ情報を照合した場合、セルのヘッ
ダパターンと空セルのヘッダパターンとの比較を行なっ
ていたため、比較器および空セルヘッダパターンを保持
するレジスタ等のハード量が増大するという問題点があ
った。
【０００８】本発明は、上述の如くの問題点を解決する
ためになされたもので、その目的は、ヘッダ変換失敗に
よるセルの誤配送を防止することのできるヘッダ変換テ
ーブルを有する前処理部を提供することである。
ためになされたもので、その目的は、ヘッダ変換失敗に
よるセルの誤配送を防止することのできるヘッダ変換テ
ーブルを有する前処理部を提供することである。
【０００９】本発明の他の目的は、空セルの認識を少な
いハード量で行なうことのできるヘッダ変換テーブルを
有する前処理部を提供することである。
いハード量で行なうことのできるヘッダ変換テーブルを
有する前処理部を提供することである。
【００１０】［発明の構成］
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに第１の発明は、非同期伝送モードにて情報の交換通
信を行なうＡＴＭ通信システムにおけるセルのヘッダ情
報を交換する際に用いられるヘッダ変換テーブルにおい
て、ヘッダ変換テーブルの各エントリーに該エントリー
が書換え途中であるか否かを示すフラグを具備すること
を特徴とする。 第２の発明は、入力通信路とＡＴＭスイ
ッチとの間に設置される前処理部において、前記入力通
信路からセルを入力する入力手段と、各エントリーに、
前記ＡＴＭスイッチがセルをどの出力通信路から出力す
べきかを示す方路情報と、該エントリーが書き換え途中
であるか否かを示すフラグとが記憶される記憶手段と、
前記入力手段により入力されたセルに対応する前記記憶
手段のエントリーが書き換え途中であることが示される
場合に、該セルに対し所定の処理を行う（例えば廃棄す
る）手段と、前記入力手段により入力されたセルに対応
する前記記憶手段の方路情報に基づき、前記ＡＴＭスイ
ッチが前記出力通信路へセルをスイッチングできるよう
に該セルを該ＡＴＭスイッチへ出力する出力手段とを具
備することを特徴とする。
めに第１の発明は、非同期伝送モードにて情報の交換通
信を行なうＡＴＭ通信システムにおけるセルのヘッダ情
報を交換する際に用いられるヘッダ変換テーブルにおい
て、ヘッダ変換テーブルの各エントリーに該エントリー
が書換え途中であるか否かを示すフラグを具備すること
を特徴とする。 第２の発明は、入力通信路とＡＴＭスイ
ッチとの間に設置される前処理部において、前記入力通
信路からセルを入力する入力手段と、各エントリーに、
前記ＡＴＭスイッチがセルをどの出力通信路から出力す
べきかを示す方路情報と、該エントリーが書き換え途中
であるか否かを示すフラグとが記憶される記憶手段と、
前記入力手段により入力されたセルに対応する前記記憶
手段のエントリーが書き換え途中であることが示される
場合に、該セルに対し所定の処理を行う（例えば廃棄す
る）手段と、前記入力手段により入力されたセルに対応
する前記記憶手段の方路情報に基づき、前記ＡＴＭスイ
ッチが前記出力通信路へセルをスイッチングできるよう
に該セルを該ＡＴＭスイッチへ出力する出力手段とを具
備することを特徴とする。
【００１２】
【００１３】
【作用】上記のように、第１および第２の発明によれ
ば、例えばヘッダ変換テーブル内にヘッダ変換テーブル
書換え途中であるか否かを示すフラグが設けられてい
る。従って、入力通信路から入力されるセルのヘッダ情
報を変換する際には、該フラグを参照し、またヘッダ変
換テーブル書換え途中のヘッダ変換テーブルアクセスに
よって、ヘッダ変換が失敗したセルの廃棄等を前処理に
て行うことが可能となり、セルの誤配送を防止できる。
ば、例えばヘッダ変換テーブル内にヘッダ変換テーブル
書換え途中であるか否かを示すフラグが設けられてい
る。従って、入力通信路から入力されるセルのヘッダ情
報を変換する際には、該フラグを参照し、またヘッダ変
換テーブル書換え途中のヘッダ変換テーブルアクセスに
よって、ヘッダ変換が失敗したセルの廃棄等を前処理に
て行うことが可能となり、セルの誤配送を防止できる。
【００１４】
【００１５】
【実施例】以下に本発明の実施例を説明する。
【００１６】図１は、本発明の一実施例である前処理部
１の全体構成を示すブロック図である。図１に示した前
処理部１は、入力通信路から入力されるセルを受け取る
セル入力装置３と、セル入力装置３から渡されるセル情
報を保持し、かつヘッダ蓄積装置５から渡される新しい
ヘッダ情報を受け取って、前処理部１からＡＴＭセルス
イッチ側に出力するセル情報を作成するセル蓄積装置４
と、セル入力装置３から入力されたセルから抽出された
ヘッダ情報およびヘッダ変換テーブル２から抽出された
ルーティング・タグ情報、ヘッダ変換テーブル書換え途
中フラグ、空セル表示フラグ、新しいヘッダ情報を蓄積
するヘッダ蓄積装置５と、セル蓄積装置４に蓄積されて
いるセルを出力するセル出力装置６と、から構成され
る。
１の全体構成を示すブロック図である。図１に示した前
処理部１は、入力通信路から入力されるセルを受け取る
セル入力装置３と、セル入力装置３から渡されるセル情
報を保持し、かつヘッダ蓄積装置５から渡される新しい
ヘッダ情報を受け取って、前処理部１からＡＴＭセルス
イッチ側に出力するセル情報を作成するセル蓄積装置４
と、セル入力装置３から入力されたセルから抽出された
ヘッダ情報およびヘッダ変換テーブル２から抽出された
ルーティング・タグ情報、ヘッダ変換テーブル書換え途
中フラグ、空セル表示フラグ、新しいヘッダ情報を蓄積
するヘッダ蓄積装置５と、セル蓄積装置４に蓄積されて
いるセルを出力するセル出力装置６と、から構成され
る。
【００１７】図２は、本発明の一実施例であるヘッダ変
換テーブル２の構成図を示す図である。
換テーブル２の構成図を示す図である。
【００１８】図２に示したヘッダ変換テーブル２は、ヘ
ッダ変換テーブル２が書換え途中であるか否かを示すフ
ラグであるヘッダ変換テーブル書換え途中フラグと、空
セルか否かを示すフラグである空セル表示フラグと、Ａ
ＴＭスイッチに与えられるセル転送の方路情報であるル
ーティング・タグ情報と、前処理部１で行なわれるヘッ
ダ変換の際にヘッダ変換テーブル２から前処理部１に与
えられる新しいヘッダ情報と、から構成される。
ッダ変換テーブル２が書換え途中であるか否かを示すフ
ラグであるヘッダ変換テーブル書換え途中フラグと、空
セルか否かを示すフラグである空セル表示フラグと、Ａ
ＴＭスイッチに与えられるセル転送の方路情報であるル
ーティング・タグ情報と、前処理部１で行なわれるヘッ
ダ変換の際にヘッダ変換テーブル２から前処理部１に与
えられる新しいヘッダ情報と、から構成される。
【００１９】ヘッダ変換テーブル２と前処理部１とのデ
ータのやり取りを行なう際には、ヘッダ変換テーブル２
内部に蓄積されているヘッダ変換テーブル書換え途中フ
ラグ、空セル表示フラグ、ルーティング・タグ情報、新
しいヘッダ情報を１セットとしてヘッダ変換テーブル２
から前処理部１へのデータ転送を行なう。
ータのやり取りを行なう際には、ヘッダ変換テーブル２
内部に蓄積されているヘッダ変換テーブル書換え途中フ
ラグ、空セル表示フラグ、ルーティング・タグ情報、新
しいヘッダ情報を１セットとしてヘッダ変換テーブル２
から前処理部１へのデータ転送を行なう。
【００２０】従って、ヘッダ変換テーブル２と前処理部
１とのデータのやり取りを行なう際に用いられるアドレ
ス信号は、ヘッダ変換テーブル２のヘッダ変換テーブル
書換え途中フラグの書き込まれているアドレスを指し示
す読みだしベースアドレス信号と、読みだしベースアド
レスを基準にした時のオフセットアドレス値を示す読み
だしオフセットアドレス信号から構成される。例えば、
ヘッダ変換テーブル２と前処理部１との間のデータのや
り取りの際に用いられる読みだしベースアドレス信号
は、入力通信路から入力されたセルのヘッダ情報から作
成するような構成にしても良い。また、ヘッダ変換テー
ブル２と前処理部１との間のデータのやり取りを行なう
際の読みだしオフセットアドレス信号は、カウンタの値
を用いて構成しても良い。
１とのデータのやり取りを行なう際に用いられるアドレ
ス信号は、ヘッダ変換テーブル２のヘッダ変換テーブル
書換え途中フラグの書き込まれているアドレスを指し示
す読みだしベースアドレス信号と、読みだしベースアド
レスを基準にした時のオフセットアドレス値を示す読み
だしオフセットアドレス信号から構成される。例えば、
ヘッダ変換テーブル２と前処理部１との間のデータのや
り取りの際に用いられる読みだしベースアドレス信号
は、入力通信路から入力されたセルのヘッダ情報から作
成するような構成にしても良い。また、ヘッダ変換テー
ブル２と前処理部１との間のデータのやり取りを行なう
際の読みだしオフセットアドレス信号は、カウンタの値
を用いて構成しても良い。
【００２１】また、ヘッダ変換テーブル２と前処理部１
への制御信号を作成するＡＴＭ制御装置７との間のデー
タのやり取りは、ＡＴＭ制御装置７から与えられるデー
タ信号に基づきヘッダ変換テーブル２をアクセスするた
めのアドレス信号を作成し、このアドレス信号の指し示
すヘッダ変換テーブル２のアドレスから／へデータの読
み／書きをすることにより行われる。
への制御信号を作成するＡＴＭ制御装置７との間のデー
タのやり取りは、ＡＴＭ制御装置７から与えられるデー
タ信号に基づきヘッダ変換テーブル２をアクセスするた
めのアドレス信号を作成し、このアドレス信号の指し示
すヘッダ変換テーブル２のアドレスから／へデータの読
み／書きをすることにより行われる。
【００２２】前処理部１に入力されるセルは、ＡＴＭ制
御装置７が与えるタイミング信号に基づきセル入力装置
３に一旦蓄積される。
御装置７が与えるタイミング信号に基づきセル入力装置
３に一旦蓄積される。
【００２３】セル入力装置３に一旦蓄積されたデータ
は、ＡＴＭスイッチ系のシステムクロックであるＢＣＫ
１８信号に基づきセル蓄積装置４に書き込まれる。セル
蓄積装置４へのセルの書き込みは以下に示すような順序
で行なわれる。
は、ＡＴＭスイッチ系のシステムクロックであるＢＣＫ
１８信号に基づきセル蓄積装置４に書き込まれる。セル
蓄積装置４へのセルの書き込みは以下に示すような順序
で行なわれる。
【００２４】すなわち、セル蓄積装置４へのセルの書き
込みは、以下の順序で行なわれる。 （１）まず、セル入力装置３に一旦蓄積されたデータの
うちのヘッダ情報が、セル入力装置３からセル蓄積装置
４およびヘッダ蓄積装置５へと書き込まれる。
込みは、以下の順序で行なわれる。 （１）まず、セル入力装置３に一旦蓄積されたデータの
うちのヘッダ情報が、セル入力装置３からセル蓄積装置
４およびヘッダ蓄積装置５へと書き込まれる。
【００２５】（２）次に、ヘッダ蓄積装置５は、ヘッダ
変換テーブル２にヘッダ情報をベースアドレスとしてア
クセスし、ヘッダ変換テーブル書換え途中フラグ、空セ
ル表示フラグ、ルーティング・タグ情報、新しいヘッダ
情報を取り込む。この間にも引続きセル入力装置３に一
旦蓄積されたデータは、セル蓄積装置４に書き込まれ
る。 （３）次に、ヘッダ蓄積装置５からセル蓄積装置４へ、
ヘッダ変換テーブル２から読みだされた新しいヘッダ情
報およびルーティング・タグ情報の書き込みを行なって
出力するセルを作成する。
変換テーブル２にヘッダ情報をベースアドレスとしてア
クセスし、ヘッダ変換テーブル書換え途中フラグ、空セ
ル表示フラグ、ルーティング・タグ情報、新しいヘッダ
情報を取り込む。この間にも引続きセル入力装置３に一
旦蓄積されたデータは、セル蓄積装置４に書き込まれ
る。 （３）次に、ヘッダ蓄積装置５からセル蓄積装置４へ、
ヘッダ変換テーブル２から読みだされた新しいヘッダ情
報およびルーティング・タグ情報の書き込みを行なって
出力するセルを作成する。
【００２６】ここで、本発明においては、上記ステップ
（２）において、ヘッダ変換テーブル２からヘッダ蓄積
装置５に読みだされたヘッダ変換テーブル書換え途中フ
ラグまたは空セル表示フラグがアクティブの時に、前に
セルが書き込まれたのと同じセル蓄積装置４のアドレス
に再びデータを書き込むことによってセルの廃棄が行な
われる。
（２）において、ヘッダ変換テーブル２からヘッダ蓄積
装置５に読みだされたヘッダ変換テーブル書換え途中フ
ラグまたは空セル表示フラグがアクティブの時に、前に
セルが書き込まれたのと同じセル蓄積装置４のアドレス
に再びデータを書き込むことによってセルの廃棄が行な
われる。
【００２７】また、セル蓄積装置４に一旦蓄積されたセ
ルは、セル出力装置６から与えられるタイミングに基づ
きセル蓄積装置４から読みだされ、セル出力装置６へ一
旦取り込まれる。セル出力装置６に一旦蓄積されたデー
タ信号は、ＡＴＭスイッチ系のシステムクロックＢＣＫ
１８信号とＡＴＭスイッチ系のセルの先頭を示す信号で
あるＣＣＫ１８信号に基づきセル出力装置６から出力さ
れる。
ルは、セル出力装置６から与えられるタイミングに基づ
きセル蓄積装置４から読みだされ、セル出力装置６へ一
旦取り込まれる。セル出力装置６に一旦蓄積されたデー
タ信号は、ＡＴＭスイッチ系のシステムクロックＢＣＫ
１８信号とＡＴＭスイッチ系のセルの先頭を示す信号で
あるＣＣＫ１８信号に基づきセル出力装置６から出力さ
れる。
【００２８】次に、図１に示した前処理部１の各ブロッ
クについてより詳細に説明する。
クについてより詳細に説明する。
【００２９】ＡＴＭ制御装置７は、前処理部１に与える
ＡＴＭスイッチ系のクロックであるＢＣＫ１８信号、Ａ
ＴＭスイッチ系のセルの先頭を示す信号であるＣＣＫ１
８信号、ヘッダ蓄積装置５に与える制御信号ＡＣＴＬ信
号を作成するブロックである。ＡＣＴＬ信号は、ＡＴＭ
制御装置７とヘッダ変換テーブル２間の読みだし／書き
込みを行なうかを指示したり、アドレス情報の転送を行
なっているか、データ情報の転送を行なっているかを示
す制御信号である。
ＡＴＭスイッチ系のクロックであるＢＣＫ１８信号、Ａ
ＴＭスイッチ系のセルの先頭を示す信号であるＣＣＫ１
８信号、ヘッダ蓄積装置５に与える制御信号ＡＣＴＬ信
号を作成するブロックである。ＡＣＴＬ信号は、ＡＴＭ
制御装置７とヘッダ変換テーブル２間の読みだし／書き
込みを行なうかを指示したり、アドレス情報の転送を行
なっているか、データ情報の転送を行なっているかを示
す制御信号である。
【００３０】また、ＡＴＭ制御装置７は、ヘッダ蓄積装
置５との間のデータのやり取りを行なう双方向バス（Ｂ
ＣＤ信号）を持ち、ヘッダ変換テーブルとのデータのや
り取りはこの双方向バスを介して行なわれる。
置５との間のデータのやり取りを行なう双方向バス（Ｂ
ＣＤ信号）を持ち、ヘッダ変換テーブルとのデータのや
り取りはこの双方向バスを介して行なわれる。
【００３１】ヘッダ変換テーブル２は、前述のように、
新しいヘッダ情報、ルーティング・タグ情報、空セル表
示フラグ、ヘッダ変換テーブル書換え途中フラグを蓄積
するブロックである。また、ヘッダ変換テーブル２とヘ
ッダ蓄積装置５の間のデータのやり取りは、ヘッダ蓄積
装置５から与えられる制御信号でヘッダ変換テーブル２
の読みだし／書き込みの制御を行なう信号であるＨＣＴ
ＬＩ信号、ヘッダ蓄積装置５から与えられるアドレス信
号であるＨＡＤＲＩ信号に基づいて、双方向バス（ＢＨ
Ｄ信号）９を介して行なわれる。
新しいヘッダ情報、ルーティング・タグ情報、空セル表
示フラグ、ヘッダ変換テーブル書換え途中フラグを蓄積
するブロックである。また、ヘッダ変換テーブル２とヘ
ッダ蓄積装置５の間のデータのやり取りは、ヘッダ蓄積
装置５から与えられる制御信号でヘッダ変換テーブル２
の読みだし／書き込みの制御を行なう信号であるＨＣＴ
ＬＩ信号、ヘッダ蓄積装置５から与えられるアドレス信
号であるＨＡＤＲＩ信号に基づいて、双方向バス（ＢＨ
Ｄ信号）９を介して行なわれる。
【００３２】セル入力装置３は、入力通信路から前処理
部１にシリアルデータ信号（ＩＤＡＴ１信号）として入
力されるセルを入力通信路系のシステムクロックである
ＢＣＫ１５信号と、入力通信路系のセルの先頭を示す信
号であるＣＣＫ１５信号に基づき一旦蓄積するブロック
である。セル入力装置３からの出力されるデータ信号Ｉ
ＤＡＴ２信号は、ＡＴＭスイッチ系のシステムクロック
ＢＣＫ１８信号に同期して、ＩＤＡＴ２信号としてセル
出力装置４、ヘッダ蓄積装置５に出力される。即ち、セ
ル入力装置３は、入力通信路系のシステムクロックであ
るＢＣＫ１５信号からＡＴＭスイッチ系のシステムクロ
ックＢＣＫ１８信号へのクロックの乗り換えを行なうブ
ロックであり、セル蓄積装置４へのデータの書き込み制
御を行なう信号ＩＣＴＬ信号をＢＣＫ１８信号に同期し
た信号として出力する。また、セル入力装置３は、セル
蓄積装置４に与える書き込みアドレス信号ＷＡＤＲ信号
を作成する。また、セル入力装置３は、各装置間の転送
を行なうか否かを示す転送モード信号ＭＯＤＥ０−４信
号を作成し、セル蓄積装置４にＭＯＤＥ０、３信号を、
ヘッダ蓄積装置５にＭＯＤＥ０−４信号を出力する。
部１にシリアルデータ信号（ＩＤＡＴ１信号）として入
力されるセルを入力通信路系のシステムクロックである
ＢＣＫ１５信号と、入力通信路系のセルの先頭を示す信
号であるＣＣＫ１５信号に基づき一旦蓄積するブロック
である。セル入力装置３からの出力されるデータ信号Ｉ
ＤＡＴ２信号は、ＡＴＭスイッチ系のシステムクロック
ＢＣＫ１８信号に同期して、ＩＤＡＴ２信号としてセル
出力装置４、ヘッダ蓄積装置５に出力される。即ち、セ
ル入力装置３は、入力通信路系のシステムクロックであ
るＢＣＫ１５信号からＡＴＭスイッチ系のシステムクロ
ックＢＣＫ１８信号へのクロックの乗り換えを行なうブ
ロックであり、セル蓄積装置４へのデータの書き込み制
御を行なう信号ＩＣＴＬ信号をＢＣＫ１８信号に同期し
た信号として出力する。また、セル入力装置３は、セル
蓄積装置４に与える書き込みアドレス信号ＷＡＤＲ信号
を作成する。また、セル入力装置３は、各装置間の転送
を行なうか否かを示す転送モード信号ＭＯＤＥ０−４信
号を作成し、セル蓄積装置４にＭＯＤＥ０、３信号を、
ヘッダ蓄積装置５にＭＯＤＥ０−４信号を出力する。
【００３３】ＭＯＤＥ０信号は、セル入力装置３からセ
ル蓄積装置４、ヘッダ蓄積装置５にヘッダ情報を転送す
るモードであることを示す信号である。
ル蓄積装置４、ヘッダ蓄積装置５にヘッダ情報を転送す
るモードであることを示す信号である。
【００３４】ＭＯＤＥ１信号は、ヘッダ蓄積装置５に蓄
積されているヘッダ情報からヘッダ変換テーブル２の読
みだしベースアドレス信号を作成するモードであること
を示す信号である。
積されているヘッダ情報からヘッダ変換テーブル２の読
みだしベースアドレス信号を作成するモードであること
を示す信号である。
【００３５】ＭＯＤＥ２信号は、ＭＯＤＥ１で作成され
たヘッダ変換テーブル２の読みだしベースアドレス信号
と、ヘッダ蓄積装置５内部のカウンタを用いて作成され
るヘッダ変換テーブル２のオフセットアドレス信号に基
づき、ヘッダ変換テーブル２からデータを読みだし、ヘ
ッダ蓄積装置５にデータを書き込むモードであることを
示す信号である。
たヘッダ変換テーブル２の読みだしベースアドレス信号
と、ヘッダ蓄積装置５内部のカウンタを用いて作成され
るヘッダ変換テーブル２のオフセットアドレス信号に基
づき、ヘッダ変換テーブル２からデータを読みだし、ヘ
ッダ蓄積装置５にデータを書き込むモードであることを
示す信号である。
【００３６】ＭＯＤＥ３信号は、ヘッダ蓄積装置５から
セル蓄積装置４へデータを転送するモードであることを
示す信号である。
セル蓄積装置４へデータを転送するモードであることを
示す信号である。
【００３７】ＭＯＤＥ４信号は、ヘッダ変換テーブル２
とＡＴＭ制御装置７間のデータのやり取りをヘッダ蓄積
装置５を介して行なうモードであることを示す信号であ
る。セル蓄積装置４は、セル入力装置３からセル蓄積装
置４に入力されるセル書き込みタイミングを与える制御
信号ＣＴＬ１信号、書き込みアドレス信号ＷＡＤＤ信
号、転送モード信号ＭＯＤＥ０、３信号に基づき、セル
入力装置３からセル蓄積装置４に入力されるデータ信号
ＣＤＡＴ１信号、またはヘッダ蓄積装置５からセル蓄積
装置４に入力されるデータ信号ＨＤＡＴ１信号の書き込
み、即ちＡＴＭスイッチに出力するセル情報を蓄積する
ブロックである。
とＡＴＭ制御装置７間のデータのやり取りをヘッダ蓄積
装置５を介して行なうモードであることを示す信号であ
る。セル蓄積装置４は、セル入力装置３からセル蓄積装
置４に入力されるセル書き込みタイミングを与える制御
信号ＣＴＬ１信号、書き込みアドレス信号ＷＡＤＤ信
号、転送モード信号ＭＯＤＥ０、３信号に基づき、セル
入力装置３からセル蓄積装置４に入力されるデータ信号
ＣＤＡＴ１信号、またはヘッダ蓄積装置５からセル蓄積
装置４に入力されるデータ信号ＨＤＡＴ１信号の書き込
み、即ちＡＴＭスイッチに出力するセル情報を蓄積する
ブロックである。
【００３８】また、セル蓄積装置４は、セル出力装置６
からセル蓄積装置４に入力されるセル読みだしタイミン
グを与える制御信号ＣＴＬ２信号、読みだしアドレス信
号ＲＡＤＤ信号に基づきセル蓄積装置４に蓄積されてい
るセルをセル出力装置６に出力するブロックである。
からセル蓄積装置４に入力されるセル読みだしタイミン
グを与える制御信号ＣＴＬ２信号、読みだしアドレス信
号ＲＡＤＤ信号に基づきセル蓄積装置４に蓄積されてい
るセルをセル出力装置６に出力するブロックである。
【００３９】また、セル蓄積装置４は、１セルを蓄積で
きるセルバッファを複数個持ち、これらの複数個のセル
バッファは、書き込みポインタＷＰと読みだしポインタ
ＲＰによって指示されている。複数個のセルバッファ
は、書き込みポインタＷＰ、読みだしポインタＲＰをセ
ルバッファの書き込み／読みだしのベースアドレス信号
に、そして、ＷＡＤＤ信号をセルバッファの書込みベー
スアドレス信号からのオフセットアドレス値を示すオフ
セットアドレス信号に、ＲＡＤＤ信号をセルバッファの
読みだしベースアドレス信号からのオフセットアドレス
値を示す読みだしオフセット信号としてセルの書き込み
／読みだしを行い、セル書き込み終了時には、書き込み
ポインタＷＰの値を、セル読みだし終了時には、読みだ
しポインタＲＰの値をインクリメントするように構成し
ているため、仮想的に複数個のセルを蓄積できる一つの
バッファと見なされる構成となっている。なお、書き込
みポインタＷＰの値がインクリメントされるのは、ヘッ
ダ蓄積装置５からセル蓄積装置４に与えられるＷＰの値
をインクリメントするか否かを決定するマスク信号であ
るＭＡＳＫ１信号がインアクティブの時に行なわれる。
同様に、読みだしポインタＲＰの値がインクリメントさ
れるのは、セル出力装置６より与えられるＲＰの値をイ
ンクリメントするか否かを示すＭＡＳＫ２信号がインア
クティブの時に行なわれる。
きるセルバッファを複数個持ち、これらの複数個のセル
バッファは、書き込みポインタＷＰと読みだしポインタ
ＲＰによって指示されている。複数個のセルバッファ
は、書き込みポインタＷＰ、読みだしポインタＲＰをセ
ルバッファの書き込み／読みだしのベースアドレス信号
に、そして、ＷＡＤＤ信号をセルバッファの書込みベー
スアドレス信号からのオフセットアドレス値を示すオフ
セットアドレス信号に、ＲＡＤＤ信号をセルバッファの
読みだしベースアドレス信号からのオフセットアドレス
値を示す読みだしオフセット信号としてセルの書き込み
／読みだしを行い、セル書き込み終了時には、書き込み
ポインタＷＰの値を、セル読みだし終了時には、読みだ
しポインタＲＰの値をインクリメントするように構成し
ているため、仮想的に複数個のセルを蓄積できる一つの
バッファと見なされる構成となっている。なお、書き込
みポインタＷＰの値がインクリメントされるのは、ヘッ
ダ蓄積装置５からセル蓄積装置４に与えられるＷＰの値
をインクリメントするか否かを決定するマスク信号であ
るＭＡＳＫ１信号がインアクティブの時に行なわれる。
同様に、読みだしポインタＲＰの値がインクリメントさ
れるのは、セル出力装置６より与えられるＲＰの値をイ
ンクリメントするか否かを示すＭＡＳＫ２信号がインア
クティブの時に行なわれる。
【００４０】ヘッダ蓄積装置５は、（１）ＭＯＤＥ２信
号がアクティブの時にヘッダ変換テーブル２からヘッダ
蓄積装置５にヘッダ変換テーブル書換え途中フラグ、空
セル表示フラグ、ルーティング・タグ情報、新しいヘッ
ダ情報を取り込み、（２）ＭＯＤＥ３信号がアクティブ
の時にヘッダ蓄積装置５からセル蓄積装置４にヘッダ変
換テーブル２から読みだされたルーティング・タグ情
報、新しいヘッダ情報を読み出し、（３）ＭＯＤＥ４信
号がアクティブの時には、ヘッダ蓄積装置５を介してＡ
ＴＭ制御装置とヘッダ変換テーブル２の間のデータのや
り取りを行なうブロックである。以下に、ヘッダ蓄積装
置５について詳細に説明する。
号がアクティブの時にヘッダ変換テーブル２からヘッダ
蓄積装置５にヘッダ変換テーブル書換え途中フラグ、空
セル表示フラグ、ルーティング・タグ情報、新しいヘッ
ダ情報を取り込み、（２）ＭＯＤＥ３信号がアクティブ
の時にヘッダ蓄積装置５からセル蓄積装置４にヘッダ変
換テーブル２から読みだされたルーティング・タグ情
報、新しいヘッダ情報を読み出し、（３）ＭＯＤＥ４信
号がアクティブの時には、ヘッダ蓄積装置５を介してＡ
ＴＭ制御装置とヘッダ変換テーブル２の間のデータのや
り取りを行なうブロックである。以下に、ヘッダ蓄積装
置５について詳細に説明する。
【００４１】ヘッダ蓄積装置５は、セル入力装置３から
与えられるヘッダ情報ＨＡＤＴ１信号をヘッダ情報を書
き込むタイミングを与える制御信号ＣＴＬ３信号、転送
モード信号ＭＯＤＥ０信号に基づきセル入力装置３から
与えられるヘッダ情報を一旦蓄積する。
与えられるヘッダ情報ＨＡＤＴ１信号をヘッダ情報を書
き込むタイミングを与える制御信号ＣＴＬ３信号、転送
モード信号ＭＯＤＥ０信号に基づきセル入力装置３から
与えられるヘッダ情報を一旦蓄積する。
【００４２】ヘッダ蓄積装置５は、転送モード信号ＭＯ
ＤＥ１信号、およびセル入力装置３からのＭＯＤＥ０信
号がアクティブの時にヘッダ蓄積装置５に蓄積されたヘ
ッダ情報を用いて、ヘッダ変換テーブル２の読みだしベ
ースアドレス信号を作成する。 ヘッダ蓄積装置５は、
ＭＯＤＥ２信号がアクティブの時のヘッダ変換テーブル
２に与えられるアドレス信号ＨＡＤＲ信号を、上述の読
みだしベースアドレス信号とヘッダ蓄積装置５内部のカ
ウンタの値を用いて作成する。
ＤＥ１信号、およびセル入力装置３からのＭＯＤＥ０信
号がアクティブの時にヘッダ蓄積装置５に蓄積されたヘ
ッダ情報を用いて、ヘッダ変換テーブル２の読みだしベ
ースアドレス信号を作成する。 ヘッダ蓄積装置５は、
ＭＯＤＥ２信号がアクティブの時のヘッダ変換テーブル
２に与えられるアドレス信号ＨＡＤＲ信号を、上述の読
みだしベースアドレス信号とヘッダ蓄積装置５内部のカ
ウンタの値を用いて作成する。
【００４３】ヘッダ蓄積装置５は、ヘッダ蓄積装置５か
らヘッダ変換テーブル２に与えられる、ヘッダ変換テー
ブル２の読み書きを行なう際に用いられる制御信号ＨＣ
ＴＬ信号を、ＡＴＭ制御装置７から与えられる制御信号
ＡＣＴＬ信号（ＡＴＭ制御装置７の詳細説明参照のこ
と）、セル入力装置３から与えられる転送モード信号Ｍ
ＯＤＥ２信号、ＭＯＤＥ４信号に基づき作成する。
らヘッダ変換テーブル２に与えられる、ヘッダ変換テー
ブル２の読み書きを行なう際に用いられる制御信号ＨＣ
ＴＬ信号を、ＡＴＭ制御装置７から与えられる制御信号
ＡＣＴＬ信号（ＡＴＭ制御装置７の詳細説明参照のこ
と）、セル入力装置３から与えられる転送モード信号Ｍ
ＯＤＥ２信号、ＭＯＤＥ４信号に基づき作成する。
【００４４】このようにして作成されるＨＡＤＲ信号、
ＨＣＴＬ信号に基づき、ヘッダ蓄積装置５は、ＭＯＤＥ
２信号がアクティブの時に、ヘッダ変換テーブル２から
ヘッダ蓄積装置５にデータを取り込む。すなわち、ヘッ
ダ蓄積装置５は、ヘッダ蓄積装置５からヘッダ変換テー
ブル２に与えられるヘッダ変換テーブル２の読みだしア
ドレス信号ＨＡＤＲ信号、ＨＣＴＬ信号に基づきヘッダ
変換テーブル２から読みだされたデータを双方向バス９
を介してＢＨＤ信号として取り込み、ヘッダ蓄積装置５
にヘッダ変換テーブル２から与えられた新しいヘッダ情
報、ルーティング・タグ情報、空セル表示フラグ、ヘッ
ダ変換テーブル書換え途中フラグを蓄積する。
ＨＣＴＬ信号に基づき、ヘッダ蓄積装置５は、ＭＯＤＥ
２信号がアクティブの時に、ヘッダ変換テーブル２から
ヘッダ蓄積装置５にデータを取り込む。すなわち、ヘッ
ダ蓄積装置５は、ヘッダ蓄積装置５からヘッダ変換テー
ブル２に与えられるヘッダ変換テーブル２の読みだしア
ドレス信号ＨＡＤＲ信号、ＨＣＴＬ信号に基づきヘッダ
変換テーブル２から読みだされたデータを双方向バス９
を介してＢＨＤ信号として取り込み、ヘッダ蓄積装置５
にヘッダ変換テーブル２から与えられた新しいヘッダ情
報、ルーティング・タグ情報、空セル表示フラグ、ヘッ
ダ変換テーブル書換え途中フラグを蓄積する。
【００４５】そして、ヘッダ蓄積装置５は、ヘッダ変換
テーブル２から読みだされた新しいヘッダ情報、ルーテ
ィング・タグ情報を転送モード信号ＭＯＤＥ３信号がア
クティブの時にセル蓄積装置４にＨＡＤＴ２信号として
出力する。
テーブル２から読みだされた新しいヘッダ情報、ルーテ
ィング・タグ情報を転送モード信号ＭＯＤＥ３信号がア
クティブの時にセル蓄積装置４にＨＡＤＴ２信号として
出力する。
【００４６】以下にヘッダ変換テーブル２の書換えを行
なうためにＡＴＭ制御装置７とヘッダ変換テーブル２の
間のデータのやり取りを行なう際のヘッダ蓄積装置５の
動作について説明する。
なうためにＡＴＭ制御装置７とヘッダ変換テーブル２の
間のデータのやり取りを行なう際のヘッダ蓄積装置５の
動作について説明する。
【００４７】まず、ＡＴＭ制御装置７からヘッダ変換テ
ーブル２へのデータ転送についての詳細説明を行なう。
ーブル２へのデータ転送についての詳細説明を行なう。
【００４８】ヘッダ蓄積装置５は、転送モード信号ＭＯ
ＤＥ４信号がアクティブの時は、ＡＴＭ制御装置７から
ヘッダ蓄積装置５に与えられるデータ信号ＢＣＤ信号、
制御信号ＡＣＴＬ信号により、ヘッダ変換テーブル２に
データを書き込む際のアドレス信号、データ信号を作成
する。そして、ヘッダ蓄積装置５は、ヘッダ蓄積装置５
からヘッダ変換テーブル２に与えられる制御信号ＨＣＴ
Ｌ信号に基づきヘッダ変換テーブル２に双方向バス９を
介してデータＢＨＤ信号を書き込む。
ＤＥ４信号がアクティブの時は、ＡＴＭ制御装置７から
ヘッダ蓄積装置５に与えられるデータ信号ＢＣＤ信号、
制御信号ＡＣＴＬ信号により、ヘッダ変換テーブル２に
データを書き込む際のアドレス信号、データ信号を作成
する。そして、ヘッダ蓄積装置５は、ヘッダ蓄積装置５
からヘッダ変換テーブル２に与えられる制御信号ＨＣＴ
Ｌ信号に基づきヘッダ変換テーブル２に双方向バス９を
介してデータＢＨＤ信号を書き込む。
【００４９】ヘッダ変換テーブル２は、前に述べたよう
に、例えば図２のような構成となっており、ヘッダ変換
テーブル２の書き込み／読みだしは、ヘッダ変換テーブ
ル書換え途中フラグ、空セル表示フラグ、ルーティング
・タグ情報、新しいヘッダ情報が１セットとなってお
り、ヘッダ変換テーブル２からヘッダ蓄積装置５への転
送時、ＡＴＭ制御装置７とヘッダ変換テーブル２間の転
送時には、この１セットの書き込み／読みだしが行なわ
れる。ヘッダ変換テーブル２のデータの書換えアルゴリ
ズムは例えば次のようなアルゴリズムとなっている。す
なわち、まず、はじめにヘッダ変換テーブル書換え途中
フラグの値をアクティブにする。次に、空セル表示フラ
グ、ルーティング・タグ情報、新しいヘッダ情報を書き
込み、そしてヘッダ変換テーブル書き込み途中フラグを
インアクティブにすることによりヘッダ変換テーブル書
換え終了する、というようなアルゴリズムとなってい
る。
に、例えば図２のような構成となっており、ヘッダ変換
テーブル２の書き込み／読みだしは、ヘッダ変換テーブ
ル書換え途中フラグ、空セル表示フラグ、ルーティング
・タグ情報、新しいヘッダ情報が１セットとなってお
り、ヘッダ変換テーブル２からヘッダ蓄積装置５への転
送時、ＡＴＭ制御装置７とヘッダ変換テーブル２間の転
送時には、この１セットの書き込み／読みだしが行なわ
れる。ヘッダ変換テーブル２のデータの書換えアルゴリ
ズムは例えば次のようなアルゴリズムとなっている。す
なわち、まず、はじめにヘッダ変換テーブル書換え途中
フラグの値をアクティブにする。次に、空セル表示フラ
グ、ルーティング・タグ情報、新しいヘッダ情報を書き
込み、そしてヘッダ変換テーブル書き込み途中フラグを
インアクティブにすることによりヘッダ変換テーブル書
換え終了する、というようなアルゴリズムとなってい
る。
【００５０】このようなアルゴリズムを用いれば、ヘッ
ダ変換テーブル２の書換え途中に、ヘッダ変換テーブル
の書換え中のエントリーデータを用いてヘッド情報の変
換を行なうセルが到着して、優先的にヘッダ変換テーブ
ル２からヘッダ蓄積装置５へ交換データが読み出された
場合に、その交換データの書換え途中フラグを参照すれ
ばヘッダ変換テーブル２の読みだしデータが正しい空セ
ル表示フラグ、ルーティング・タグ情報、新しいヘッダ
情報か否かを判断することができる。従って、ヘッダ変
換テーブル書換え途中フラグがアクティブの時には、ヘ
ッダ変換テーブル２が書換え途中であり、読みだされた
情報が無効と判断し、セル廃棄を行なう。これによりセ
ルの誤配送を防ぐことができる。また、空セル表示フラ
グがアクティブの時にも同様にセル廃棄を行なう。
ダ変換テーブル２の書換え途中に、ヘッダ変換テーブル
の書換え中のエントリーデータを用いてヘッド情報の変
換を行なうセルが到着して、優先的にヘッダ変換テーブ
ル２からヘッダ蓄積装置５へ交換データが読み出された
場合に、その交換データの書換え途中フラグを参照すれ
ばヘッダ変換テーブル２の読みだしデータが正しい空セ
ル表示フラグ、ルーティング・タグ情報、新しいヘッダ
情報か否かを判断することができる。従って、ヘッダ変
換テーブル書換え途中フラグがアクティブの時には、ヘ
ッダ変換テーブル２が書換え途中であり、読みだされた
情報が無効と判断し、セル廃棄を行なう。これによりセ
ルの誤配送を防ぐことができる。また、空セル表示フラ
グがアクティブの時にも同様にセル廃棄を行なう。
【００５１】ヘッダ蓄積装置５は、ヘッダ蓄積装置５か
らセル蓄積装置４に与えられるＷＰの値をインクリメン
トするか否かを示すマスク信号ＭＡＳＫ１信号を、ヘッ
ダ変換テーブル書換え途中フラグ、空セル表示フラグの
値から作成する。
らセル蓄積装置４に与えられるＷＰの値をインクリメン
トするか否かを示すマスク信号ＭＡＳＫ１信号を、ヘッ
ダ変換テーブル書換え途中フラグ、空セル表示フラグの
値から作成する。
【００５２】セル廃棄は、ヘッダ蓄積装置５から出力さ
れるＭＡＳＫ１信号がアクティブの時にセル蓄積装置４
の書き込みポインタＷＰの値がインクリメントされない
ことにより行なわれる。これにより、次に入力されるセ
ルが再び同じアドレスに書き込まれることになり、セル
の廃棄動作が実現できる。
れるＭＡＳＫ１信号がアクティブの時にセル蓄積装置４
の書き込みポインタＷＰの値がインクリメントされない
ことにより行なわれる。これにより、次に入力されるセ
ルが再び同じアドレスに書き込まれることになり、セル
の廃棄動作が実現できる。
【００５３】以下にヘッダ変換テーブル２からＡＴＭ制
御装置７へのデータ転送の詳細説明を行なう。
御装置７へのデータ転送の詳細説明を行なう。
【００５４】ヘッダ蓄積装置５は、転送モード信号ＭＯ
ＤＥ４信号がアクティブのときは、ＡＴＭ制御装置７か
らヘッダ蓄積装置５に与えられるデータ信号ＢＣＤ信
号、制御信号ＡＣＴＬ信号によりヘッダ変換テーブル２
からヘッダ蓄積装置５を介してＡＴＭ制御装置７に読み
だす際のアドレス信号を作成する。そして、ヘッダ蓄積
装置５は、このアドレス信号と、ＨＣＴＬ信号に基づき
ヘッダ変換テーブル２から双方向バス１０を介してヘッ
ダ蓄積装置５にデータを一旦蓄積し、双方向バス９を介
してヘッダ蓄積部５からＡＴＭ制御装置７にデータの転
送を行なう。
ＤＥ４信号がアクティブのときは、ＡＴＭ制御装置７か
らヘッダ蓄積装置５に与えられるデータ信号ＢＣＤ信
号、制御信号ＡＣＴＬ信号によりヘッダ変換テーブル２
からヘッダ蓄積装置５を介してＡＴＭ制御装置７に読み
だす際のアドレス信号を作成する。そして、ヘッダ蓄積
装置５は、このアドレス信号と、ＨＣＴＬ信号に基づき
ヘッダ変換テーブル２から双方向バス１０を介してヘッ
ダ蓄積装置５にデータを一旦蓄積し、双方向バス９を介
してヘッダ蓄積部５からＡＴＭ制御装置７にデータの転
送を行なう。
【００５５】セル出力装置６は、セル蓄積装置４から出
力されるデータ信号ＣＤＡＴ２信号をＯＤＡＴ１信号と
して入力し、ＡＴＭスイッチ系のセルの先頭を示すＣＣ
Ｋ１８信号の立ち上がりからＡＴＭスイッチにデータ信
号ＯＤＡＴ２信号が出力されるようにＢＣＫ１８信号で
たたいてＡＴＭスイッチに出力するブロックである。ま
た、セル出力装置６は、セル出力装置４に与える読みだ
しオフセットアドレス信号ＲＡＤＲ信号、バッファの読
みだし制御信号ＯＣＴＬ信号を作成するブロックであ
る。また、ＡＴＭスイッチから与えられるセルの再送を
行なうか否かを示す信号であるＩＡＣＫ信号に基づき、
セル蓄積装置４の読みだしポインタＲＰをインクリメン
トするか否かを示すマスク信号ＲＰＭＡＳＫ信号を出力
する。例えば、ＲＰＭＡＳＫ信号がアクティブの時に
は、セル蓄積装置４のＭＡＳＫ２信号がアクティブにな
り、セル蓄積装置４内部の読みだしポインタの値がセル
読みだし終了時にインクリメントされず、次のＣＣＫ１
８信号の立ち上がりに合わせて再び前に読みだされたセ
ルが再びセル出力装置６から出力される。
力されるデータ信号ＣＤＡＴ２信号をＯＤＡＴ１信号と
して入力し、ＡＴＭスイッチ系のセルの先頭を示すＣＣ
Ｋ１８信号の立ち上がりからＡＴＭスイッチにデータ信
号ＯＤＡＴ２信号が出力されるようにＢＣＫ１８信号で
たたいてＡＴＭスイッチに出力するブロックである。ま
た、セル出力装置６は、セル出力装置４に与える読みだ
しオフセットアドレス信号ＲＡＤＲ信号、バッファの読
みだし制御信号ＯＣＴＬ信号を作成するブロックであ
る。また、ＡＴＭスイッチから与えられるセルの再送を
行なうか否かを示す信号であるＩＡＣＫ信号に基づき、
セル蓄積装置４の読みだしポインタＲＰをインクリメン
トするか否かを示すマスク信号ＲＰＭＡＳＫ信号を出力
する。例えば、ＲＰＭＡＳＫ信号がアクティブの時に
は、セル蓄積装置４のＭＡＳＫ２信号がアクティブにな
り、セル蓄積装置４内部の読みだしポインタの値がセル
読みだし終了時にインクリメントされず、次のＣＣＫ１
８信号の立ち上がりに合わせて再び前に読みだされたセ
ルが再びセル出力装置６から出力される。
【００５６】
【発明の効果】以上に説明したように本発明による前処
理部は、ヘッダ変換テーブル内にヘッダ変換テーブル書
換え途中であるか否かを示すフラグを設けることによ
り、ヘッダ変換テーブルの書換え途中に、ヘッダ変換テ
ーブルの書換え中のエントリーデータを用いてヘッド情
報の変換を行なうセルが到着した場合でも、ヘッダ変換
失敗によるセルの誤配送を防ぐことができる。
理部は、ヘッダ変換テーブル内にヘッダ変換テーブル書
換え途中であるか否かを示すフラグを設けることによ
り、ヘッダ変換テーブルの書換え途中に、ヘッダ変換テ
ーブルの書換え中のエントリーデータを用いてヘッド情
報の変換を行なうセルが到着した場合でも、ヘッダ変換
失敗によるセルの誤配送を防ぐことができる。
【００５７】
【図１】全体構成図
【図２】ヘッダ変換テーブルの構成図
１…前処理部 ２…ヘッダ変換テーブル ３…セル入力装置 ４…セル蓄積装置 ５…ヘッダ蓄積装置 ６…セル出力装置 ７…ＡＴＭ制御装置
Claims (4)
- 【請求項１】 非同期伝送モードにて情報の交換通信を
行なうＡＴＭ通信システムにおけるセルのヘッダ情報を
交換する際に用いられるヘッダ変換テーブルにおいて、 ヘッダ変換テーブルの各エントリーに該エントリーが書
換え途中であるか否かを示すフラグを具備することを特
徴とするヘッダ変換テーブル。 - 【請求項２】 入力通信路とＡＴＭスイッチとの間に設
置される前処理部において、 前記入力通信路からセルを入力する入力手段と、 各エントリーに、前記ＡＴＭスイッチがセルをどの出力
通信路から出力すべきかを示す方路情報と、該エントリ
ーが書き換え途中であるか否かを示すフラグとが記憶さ
れる記憶手段と、 前記入力手段により入力されたセルに対応する前記記憶
手段のエントリーが書き換え途中であることが示される
場合に、該セルに対し所定の処理を行う手段と、 前記
入力手段により入力されたセルに対応する前記記憶手段
の方路情報に基づき、前記ＡＴＭスイッチが前記出力通
信路へセルをスイッチングできるように該セルを該ＡＴ
Ｍスイッチへ出力する出力手段とを具備することを特徴
とする前処理部。 - 【請求項３】 前記記憶手段は、前記出力通信路から出
力されるセルに付加されるべきヘッダ情報をも記憶する
ものであり、前記出力手段は、このヘッダ情報が付加さ
れたセルを前記ＡＴＭスイッチへ出力するものであるこ
とを特徴とする請求項２記載の前処理部。 - 【請求項４】 前記出力手段は、前記方路情報をセルに
付加して前記ＡＴＭスイッチへ出力するものであること
を特徴とする請求項２または請求項３に記載の前処理
部。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP76491A JP2968593B2 (ja) | 1991-01-08 | 1991-01-08 | ヘッダ変換テーブルおよび前処理部 |
| CA002058808A CA2058808C (en) | 1991-01-08 | 1992-01-06 | Preliminary operation system in atm network using flag for indicating preliminary operation mode |
| EP92300158A EP0494773B1 (en) | 1991-01-08 | 1992-01-08 | ATM switchingsystem using flag for indicating preliminary operation mode |
| US07/818,042 US5263024A (en) | 1991-01-08 | 1992-01-08 | Preliminary operation system in ATM network using flag for indicating preliminary operation mode |
| DE69211863T DE69211863T2 (de) | 1991-01-08 | 1992-01-08 | ATM-Vermittlungssystem mit einer Flagge zur Erkennung einer vorläufigen Operationsphase |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP76491A JP2968593B2 (ja) | 1991-01-08 | 1991-01-08 | ヘッダ変換テーブルおよび前処理部 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04363940A JPH04363940A (ja) | 1992-12-16 |
| JP2968593B2 true JP2968593B2 (ja) | 1999-10-25 |
Family
ID=11482766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP76491A Expired - Fee Related JP2968593B2 (ja) | 1991-01-08 | 1991-01-08 | ヘッダ変換テーブルおよび前処理部 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5263024A (ja) |
| EP (1) | EP0494773B1 (ja) |
| JP (1) | JP2968593B2 (ja) |
| CA (1) | CA2058808C (ja) |
| DE (1) | DE69211863T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE515274C2 (sv) * | 1992-11-09 | 2001-07-09 | Ericsson Telefon Ab L M | Paketväljare för telekommunikationsanläggning |
| JP3178949B2 (ja) * | 1993-09-30 | 2001-06-25 | 富士通株式会社 | Ａｔｍスイッチ方式 |
| DK176242B1 (da) * | 1995-11-24 | 2007-04-16 | Tellabs Denmark As | Modtageenhed til et datatransmissionssystem |
| JP4181645B2 (ja) * | 1996-02-29 | 2008-11-19 | 富士通株式会社 | データ処理装置 |
| US5745488A (en) * | 1996-04-29 | 1998-04-28 | Motorola, Inc. | Method and apparatus for detection of packet types in a communications network |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4910731A (en) * | 1987-07-15 | 1990-03-20 | Hitachi, Ltd. | Switching system and method of construction thereof |
| JPH06103864B2 (ja) * | 1988-03-01 | 1994-12-14 | 日本電気株式会社 | 回線割当パターン切替方式 |
| US5029163A (en) * | 1988-03-18 | 1991-07-02 | At&T Bell Laboratories | Synchronous protocol data formatter |
| US5072440A (en) * | 1989-03-01 | 1991-12-10 | Fujitsu Limited | Self-routing switching system having dual self-routing switch module network structure |
| US5130984A (en) * | 1990-12-18 | 1992-07-14 | Bell Communications Research, Inc. | Large fault tolerant packet switch particularly suited for asynchronous transfer mode (ATM) communication |
-
1991
- 1991-01-08 JP JP76491A patent/JP2968593B2/ja not_active Expired - Fee Related
-
1992
- 1992-01-06 CA CA002058808A patent/CA2058808C/en not_active Expired - Fee Related
- 1992-01-08 EP EP92300158A patent/EP0494773B1/en not_active Expired - Lifetime
- 1992-01-08 DE DE69211863T patent/DE69211863T2/de not_active Expired - Fee Related
- 1992-01-08 US US07/818,042 patent/US5263024A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69211863T2 (de) | 1996-11-28 |
| CA2058808A1 (en) | 1992-07-09 |
| US5263024A (en) | 1993-11-16 |
| EP0494773B1 (en) | 1996-07-03 |
| JPH04363940A (ja) | 1992-12-16 |
| DE69211863D1 (de) | 1996-08-08 |
| EP0494773A2 (en) | 1992-07-15 |
| CA2058808C (en) | 2001-01-02 |
| EP0494773A3 (en) | 1992-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7643511B2 (en) | Frame alteration logic for network processors | |
| US6631484B1 (en) | System for packet communication where received packet is stored either in a FIFO or in buffer storage based on size of received packet | |
| US6977941B2 (en) | Shared buffer type variable length packet switch | |
| JP2788577B2 (ja) | フレーム変換方法及び装置 | |
| US7570646B2 (en) | Apparatus and method for an interface unit for data transfer between a host processing unit and a multi-target digital signal processing unit in an asynchronous transfer mode | |
| CA2124610C (en) | Integrated user network interface device | |
| US6594270B1 (en) | Ageing of data packets using queue pointers | |
| US4827473A (en) | Packet switching system | |
| JP2968593B2 (ja) | ヘッダ変換テーブルおよび前処理部 | |
| US5047927A (en) | Memory management in packet data mode systems | |
| JP3144386B2 (ja) | バックプレッシャ制御方法およびその装置 | |
| JP3255113B2 (ja) | パケットスイッチシステム、これを含む集積回路、パケットスイッチ制御方法、パケットスイッチ制御プログラム記録媒体 | |
| JP2937333B2 (ja) | 通話路スイッチの制御方式 | |
| JP3044653B2 (ja) | ゲートウェイ装置 | |
| JPH06284453A (ja) | Ａｔｍセルスイッチ | |
| JPH0496546A (ja) | 待ち行列バッファ構成方式 | |
| JP3670372B2 (ja) | データ転送装置 | |
| JPH07154395A (ja) | 交換装置 | |
| JP2848370B2 (ja) | 通信回線監視装置 | |
| JP2806583B2 (ja) | 入出力チャネル装置 | |
| KR100188940B1 (ko) | 단일 메모리를 이용한 이중스택의 제어장치 및 데이터 전송 방법 | |
| JPH10247928A (ja) | 共有メモリスイッチ | |
| KR100254588B1 (ko) | 메모리를 이용한 셀 버퍼 장치 | |
| JPH1023101A (ja) | データ転送インタフェース回路及びデータ転送方法 | |
| KR20000046371A (ko) | 대용량 통신처리시스템의 고속 스위칭 장치에있어서 램을 이용한 버퍼링 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070820 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |