DE19637444A1

DE19637444A1 - Eingabeschaltungsvorrichtung

Info

Publication number: DE19637444A1
Application number: DE19637444A
Authority: DE
Inventors: Toshiyuki Umeda
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1995-09-13
Filing date: 1996-09-13
Publication date: 1997-03-20
Anticipated expiration: 2016-09-14
Also published as: US5939922A; DE19637444C2

Description

Diese Erfindung bezieht sich auf eine Eingabeschaltung zur Verwendung in der Übertragung eines Signals an eine Schaltungsvorrichtung, welche mit hoher Geschwindigkeit arbeitet, wie eine I/O-Schnittstelle, welche zur Eingabe/Ausgabe eines Signals zwischen Halbleitervorrichtungen verwendet wird, oder eine I/O- Schnittstelle zur Eingabe/Ausgabe eines Signals zwischen einer Taktsignal-Verteilungsschaltung und allen Schaltungskomponente, welche in einer integrierten Schaltung vorgesehen sind, über eine lange Verdrahtungsleitung.

In einer Schnittstelle, welche in einer Schaltung wie einer ECL-Schaltung zur Eingabe/Ausgabe eines Signals verwendet wird, wird im allgemeinen eine offene Emitterschaltung als Signalausgabeabschnitt verwendet. Als Signaleingangsabschnitt wird eine Schaltung mit einem 50 Ω Abschlußwiderstand und einer Anschlußspannung von -2 Volt verwendet. Die Spezifikation einer solchen I/O-Schaltung wird durch die Spannungsamplitude des Signalausgabeabschnitts bestimmt. Im allgemeinen erfordert der Signalausgabeabschnitt ungefähr 1 Volt zwischen dem hohen und niedrigen Pegeln des Signals. Dementsprechend verbraucht die Schnittstelle zwischen den Signaleingangs- und Signalausgangsabschnitten eine bemerkenswert große Leistung.

Um den Leistungsverbrauch zu senken umfaßt der Signaleingangsabschnitt eine Eingabeschaltung, welche eine Zwischenbasisschaltung verwendet, in welche ein Signal einem Emitter eingegeben wird. Die Eingabeschaltung kann sogar dann arbeiten, wenn die Spannungsamplitude des Eingabesignals gering ist. Dies ist der Grund, warum sie konventionell zur Unterdrückung des Leistungsverbrauchs verwendet wird.

Im Fall der Verteilung eines Hochgeschwindigkeitssignals, wie eines Taktsignals, an jedes Schaltungselement in einer integrierten Schaltung hoher Geschwindigkeit und mit großen Abmessungen, verwenden die konventionellen Vorrichtungen ein Schnittstellensystem, welches eine Spannungsamplitude verwendet. In diesem Fall nehmen die Dimensionen der integrierten Schaltung und die Verdrahtungslänge in der integrierten Schaltung zu, so daß der Widerstand und die parasitäre Kapazität der Signalleitung und die Kapazität der Eingabeschaltung zunehmen. Folglich nimmt die Spannungsamplitude des Eingabesignals ab und die Signalverzögerung in der Verdrahtung nimmt zu.

Um dieses Problem zu lösen wird ein Hochgeschwindigkeits- Übertragungssystem vorgeschlagen, in welchem ein Signal dem Emitter einer Zwischenbasisschaltung als eine Schaltung des Stromerfassungstyps eingegeben wird. Ein solches System wurde konventionell als neue Schnittstellenschaltung vorgeschlagen. Wenn jedoch der Betrieb des Spannungsgenerators, welcher mit der Basisschaltung verbunden ist, instabil ist und der Spannungsgenerator Rauschen erzeugt, kann die Eingabeschaltung versagen, wenn das Eingabesignal eine geringe Spannungsamplitude hat. Um das Versagen der Eingabeschaltung zu verhindern, muß ein Spannungsgenerator hoher Stabilität als Spannungsquelle in der Schaltung verwendet werden.

Aufgabe der vorliegenden Erfindung ist es, eine Eingabeschaltung zu schaffen, welche eine einfache und effiziente Schaltungsstruktur hat, und welche eine Zwischenbasis-Eingabeschaltung hat, welche als Schaltung mit niedrigem Leistungsverbrauch geeignet ist.

Gemäß der vorliegenden Erfindung wird eine Eingabeschaltung geschaffen, welche ein Paar von steuereingangsgeerdeten Schaltungen umfaßt, welche jeweilige Transistoren haben, einschließlich jeweiliger Steueranschlüsse, welche mit Differentialsignalen versorgt werden, die über eine Übertragungsleitung eingegeben werden, und jeweilige Ladungsinjektionsanschlüsse, und eine Konstantstromquelle, welche mit den Ladungsinjektionsanschlüssen der Transistoren verbunden ist; und eine Phasenveränderungsschaltung zur Eingabe von Differentialsignalen an die Ladungsinjektionsanschlüsse des Paares von steuereingangsgeerdeten Schaltungen, welche antiphasig bezüglich der Differentialsignale sind, welche den Steueranschlüssen der Transistoren der steuereingangsgeerdeten Schaltungen eingegeben werden.

Die Phasenveränderungsschaltung umfaßt einen ersten diodenangeschlossenen Transistor, welcher zwischen der Basis eines ersten Transistors und dem Emitter eines zweiten Transistors angeschlossen ist, und einen zweiten diodenangeschlossenen Transistor, welcher zwischen der Basis eines zweiten Transistors und dem Emitter des ersten Transistors angeschlossen ist.

Zusätzliche Aufgaben und Vorteile der Erfindung werden in der folgenden Beschreibung dargelegt, und werden teilweise aus der Beschreibung offensichtlich sein, oder können durch die Verwirklichung der Erfindung erlernt werden. Die Aufgaben und Vorteile der Erfindung werden mittels der Instrumentalitäten und Kombinationen verwirklicht und erhalten werden, auf welche insbesondere in den angehängten Ansprüchen hingewiesen wird.

Die begleitenden Zeichnungen, welche in der Beschreibung sind und ein Teil von dieser bilden, veranschaulichen gegenwärtig bevorzugte Ausführungen der Erfindung und dienen zusammen mit der oben gegebenen Beschreibung und der unten dargelegten ausführlichen Beschreibung der bevorzugten Ausführungen dazu, die Prinzipien der Erfindung zu erklären.

Fig. 1 ist ein Schaltbild des Signalübertragungsabschnitts, welcher die Eingabeschaltung einer Ausführung der vorliegenden Erfindung verwendet;

Fig. 2 ist ein Zeitdiagramm der Signale an jedem der Knoten der Eingabeschaltung der Fig. 1;

Fig. 3 ist ein Schaubild welches die Spannungsverstärkungscharakteristik der konventionellen Eingabeschaltung und der vorliegenden Erfindung zeigt;

Fig. 4 ist ein Schaubild, welches die Spannungsamplitudencharakteristik der konventionellen Eingabeschaltung und der vorliegenden Erfindung zeigt;

Fig. 5 ist ein Schaltbild der Eingabeschaltung einer weiteren Ausführung der vorliegenden Erfindung, welche FETs umfaßt;

Fig. 6 ist ein Schaltbild der Eingabeschaltung einer weiteren Ausführung der vorliegenden Erfindung, welche Dioden umfaßt;

Fig. 7 sind Schaltbilder der Eingabeschaltung einer weiteren Ausführung der vorliegenden Erfindung , welche für ein Einphasenübertragungssystem verwendet werden;

Fig. 8 ist ein Schaltbild der Eingabeschaltung einer weiteren Ausführung der vorliegenden Erfindung, welche die Funktion der Impedanzanpassung hat;

Fig. 9 ist ein Schaltbild der Eingabeschaltung einer weiter Ausführung der vorliegenden Erfindung, welche die Funktion der Eingangsimpedanzanpassung in einem Einphasen- Übertragungssystem hat.

Fig. 1 zeigt eine I/O-Schaltung, welche eine Eingabeschaltung gemäß der vorliegenden Erfindung umfaßt. In dieser Schaltung bilden Bipolartransistoren Q8 und Q9, deren Basen mit Eingabeanschlüssen IN0 und IN1 verbunden sind eine Differentialschaltung. Die Differentialschaltung ist zwischen einer Spannungsleitung Vcc und einer Erdleitung angeordnet, um mit einer Konstantstromquelle 11 in Reihe verbunden zu sein. Die Bipolartransistoren Q11 und Q13 bilden eine emitteroffene ECL-Ausgabeschaltung (emitter coupled logic = Emitter gekoppelte Logik). Die ECL-Ausgabeschaltung ist zwischen der Spannungsleitung Vcc und Übertragungsleitungen T1 und T2 angeschlossen, und gibt Signale aus an die Eingabeschaltung des Chips 2 durch die Übertragungsleitungen T1 und T2.

Die Ladungsinjektionsanschlüsse (d. h. Emitter) der Transistoren Q11 und Q13 der ECL-Ausgabeschaltung sind jeweils über Übertragungsleitungen T1 und T2 mit Steueranschlüssen (d. h. Basen) von Bipolartransistoren Q17 und Q15 verbunden, welche eine Basisschaltung in der Eingabeschaltung bilden. Der Emitter des Transistors Q15 ist mit einer Pegelverschiebungsschaltung LS1 verbunden, welche eine diodenangeschlossenen Transistor Q21 enthält, zur Verschiebung des Signalpegels, und mit dem Transistor Q11 über die Übertragungsleitung T1 verbunden. Ahnlich dem Transistor 15 ist der Emitter des Transistors Q17 mit einer Pegelverschiebungsschaltung LS2 verbunden, welche einen diodenangeschlossenen Transistor Q22 enthält, zur Verschiebung des Signalpegels, und ist mit dem Transistor Q13 über die Übertragungsleitung T2 verbunden. Die Basis des Transistors Q15 der Eingabeschaltung ist mit dem Transistor Q13 der Ausgabeschaltung verbunden, und der Emitter des Transistors Q15 ist mit dem Transistor Q11 über den Transistor Q21 verbunden. Ähnlich ist die Basis des Transistors Q17 der Eingabeschaltung mit dem Transistor Q11 der Ausgabeschaltung in Chip 1 verbunden, und der Emitter des Transistors Q17 ist über den Transistor Q22 mit dem Transistor Q13 verbunden. Die Emitter der Transistoren Q15 und Q17 sind jeweils mit Konstantstromquellen I2 und I3 verbunden. Die Kollektoren der Transistoren Q15 und Q17 sind mit einer Spannungsleitung Vcc 2 über Widerstände R1 und R2 verbunden und jeweils mit Ausgabeanschlüssen OUT1 und OUT0 verbunden.

Der Betrieb der Schaltung, welche wie oben beschrieben aufgebaut ist, wird unter Bezugnahme auf das Zeitdiagramm der Fig. 2 beschrieben.

Wenn Signale A und B dem Eingabeanschluß des Chip 1 eingegeben werden, werden Differentialsignale von Transistoren Q11 und Q13 der ECL-Ausgabeschaltung des Chip 1 ausgegeben. Die Differentialsignale werden den Basen der Transistoren Q17 und Q15 über die Übertragungsleitungen T1 und T2 als Signale C und D eingegeben. Die Potentiale der Eingabesignale C und D werden durch die Pegelverschiebungstransistoren Q21 und Q22 erniedrigt, und dem Emitter der Transistoren Q15 und Q17 als Signale E und F eingegeben. Anders ausgedrückt, werden die Differentialsignale der Transistoren Q11 und Q13 der ECL- Ausgabeschaltung als Signale C und F der Basis und dem Emitter des Transistors Q17 jeweils eingegeben, und als Signale E und D dem Emitter und der Basis des Transistors Q15 jeweils eingegeben. Genauer gesagt werden die Signale, welche bezüglich der den Emittern der Transistoren Q15 und Q17 eingegebenen Signale antiphasig sind, den Basen der Transistoren Q15 und Q17 eingegeben. Durch eine solche Signalzuführung wird die Spannungsamplitude der den Ladungssammlungsanschlüssen (d. h. Kollektoren) der Transistoren Q15 und Q17 ausgegebenen Signalen doppelt so groß wie jene der konventionellen Schaltung, wenn die Lastwiderstände R1 und R2 den gleichen widerstandswert haben.

Es folgt, im Zusammenhang mit der Fig. 3, eine Beschreibung der Unterschiede zwischen der Eingabeschaltung der vorliegenden Erfindung und der konventionellen Eingabeschaltung, bezüglich der Frequenzcharakteristik, welche mit der Spannungsverstärkung in Beziehung steht. Diese Frequenzcharakteristik wird durch Messen der Frequenzen der Signale G und H erhalten, welche von den Ausgabenanschlüssen OUT1 und OUT2 ausgegeben werden, wenn die Signale den Eingabeanschlüssen IN0 und IN1 eingegeben werden. Wie aus diesem Schaubild hervorgeht, hat die Eingabeschaltungscharakteristik A der Eingabeschaltung der vorliegenden Erfindung das gleiche Frequenzband wie die konventionelle Eingabeschaltung, aber die Spannungsverstärkung der Eingabeschaltung der vorliegenden Erfindung ist um 6 dB höher als jene der konventionellen Eingabeschaltung.

Fig. 4 zeigt die Charakteristik der Spannungsamplitude der Ausgabesignale der Eingabeschaltung der vorliegenden Erfindung, welche in Fig. 1 gezeigt wird, und der konventionellen Eingabeschaltung. Ähnlich der Fig. 3 werden diese Spannungsamplituden-Charakteristiken ebenfalls durch Messung erhalten. Gemäß der Messung ist bei gleichem Leistungsverbrauch die Spannungsamplitude der Charakteristik der konventionellen Eingabeschaltung nicht größer als 0.4 Vpp, wie in Fig. B gezeigt, während die Spannungsamplitude der Charakteristik der vorliegenden Erfindung ungefähr 0.8 Vpp ist, wie durch Kurve A gezeigt. Ferner ist die Signalform der konventionellen Eingabeschaltung deformiert, während die vorliegende Erfindung eine gute Signalform schafft, bei welcher der Anstieg und der Abfall symmetrisch angeordnet sind.

In den obigen Ausführung wird die Basisschaltung als Eingabeschaltung verwendet. Anstelle der Basisschaltung kann eine Basisschaltung verwendet werden, welche Feldeffekttransistoren, d. h. FETs Q115 und Q117, verwendet, wie in Fig. 5 gezeigt. In der Basisschaltung wird das von dem Transistor Q11 ausgegebene Differentialsignal dem Steueranschluß (d. h. Gate) eines FET Q117 und dem Ladungsinjektionsanschluß (d. h. Source) des FET Q115 über eine Pegelverschiebungsschaltung LS1 eingegeben, welche einen diodenangeschlossenen FET Q121 enthält. Ähnlich wird das von dem Transistor Q13 ausgegebene Differentialsignal dem Gate des FET Q114 und dem Source des FET Q117 über seine Pegelverschiebungsschaltung LS2 eingegeben, welche einen diodenverbundenen FET Q122 enthält. In anderen Worten werden die Signale, welche bezüglich der den Gates der FETs Q115 und Q117 eingegebenen Signalen antiphasig sind, den Sources der FETs Q115 und Q117 eingegeben. Durch das Vorsehen der Signale auf diese Weise, ist die Spannungsamplitude der Signale, welche ausgegeben werden von dem Ausgabeanschlüssen OUT1 und OUT0, welche mit den Ladungssammlungsanschlüssen (d. h. Drains) der FETs Q115 und Q117 verbunden sind, doppelt so groß wie jene der konventionellen Schaltung, wenn die Lastwiderstände R1 und R2 den gleichen Widerstandswert haben.

In der oben beschriebenen Ausführung können die Basisschaltung und die Gateschaltung durch eine Darlingtonschaltung ersetzt werden.

Die Pegelverschiebungsschaltungen LS1 und LS2 können Dioden D1 und D2 umfassen, wie in Fig. 6 gezeigt, anstelle der diodenangeschlossenen Transistoren Q21 und Q22, oder der diodenangeschlossenen Transistoren FETs Q121 und Q122. Ebenso können die Pegelverschiebungsschaltungen LS1 und LS2 durch Widerstände oder eine Pegelverschiebungs-Spannungsquelle aufgebaut sein.

In den obigen Ausführung ist eine Zweiphasen- Übertragungsleitung vorgesehen, aber eine Einphasen- Übertragungsleitung kann statt dessen verwendet werden, wie in Fig. 7 gezeigt. Hierbei ist der Emitter des Transistors Q11 des ECL-Ausgabeschaltung des Chips 1 mit der Übertragungsleitung T verbunden, und der Emitter des Transistors Q13 ist mit der Konstantstromquelle I1′ verbunden. In dem Chip 2 ist die Übertragungleitung T mit der Basis des Transistors Q17 der Basisschaltung verbunden und mit dem Emitter des Transistors Q15 über die Diode D1 einer Pegelverschiebungsschaltung LS1. Die Basis des Transistors Q15 ist mit der Spannungsquelle Vo und mit dem Emitter des Transistors Q17 über die Diode D2 einer Pegelverschiebungsschaltung LS2 verbunden.

Gemäß der oben beschriebenen Ausführung, welche in Fig. 7 gezeigt ist, wird das von dem Transistor Q11 ausgegebene Signal der ECL-Ausgabeschaltung der Basis des Transistors Q17 über die Übertragungsleitung T zugeführt und zum Emitter des Transistors Q15 über die Diode D1 übertragen. Die Basis des Transistors Q15 und der Emitter des Transistors Q17 werden von der Spannungsquelle V0 mit eine konstanten Spannung versorgt. Wenn das Potential des Eingabesignals auf L (ein niedriger Pegel) umgestellt wird, wird der Transistor Q15 eingeschaltet und der Transistor Q17 abgeschaltet. Dementsprechend wird das Potential des Ausgabeanschlusses OUT1 auf L gestellt, und jenes des Ausgabeanschlusses OUT0 wird auf H (ein hoher Pegel) gestellt. Wenn das Eingabesignal auf H gestellt ist, wird der Transistor Q15 abgeschaltet und der Transistor Q17 wird eingeschaltet. Dementsprechend wird der Ausgabeschluß OUT1 auf L gestellt, was dazu führt, daß das Potential des Ausgabeanschlusses OUT1 auf H gestellt wird und das Potential des Ausgabeanschlusses OUT0 auf L gestellt wird. Die an die Ausgabeanschlüsse ausgegebenen Signale werden als Signale G und H in dem Zeitdiagramm der Fig. 2 gezeigt.

In den obigen Ausführungen kann die Eingangsimpedanz der Eingabeschaltung so gesteuert werden, daß sie ungefähr gleich der charakteristischen Impedanz ist, indem die Konstantstromquellen I2 und I3 mit Elementen niedriger Impedanz, wie Widerständen, ersetzt werden, oder durch einstellen der Größe der Transistoren Q15 und Q17. Durch steuern der Eingangsimpedanz der Eingabeschaltung kann eine Signalreflexion in der Eingabeschaltung aufgrund einer Fehlanpassung der Impedanz in dem Signaleingabeabschnitt verhindert werden.

Nun wird eine Ausführung zur Verwirklichung einer Impedanzanpassung unter Bezugnahme auf Fig. 8 beschrieben. In dieser Ausführung werden die charakteristische Impedanz Z0 und die Impedanz Zin der Eingabeschaltung des Chips 2 angepaßt. Gemäß dieser Ausführung werden die Übertragungsleitungen T1 und T2 jeweils mit den Basen der Bipolartransistoren Q17 und Q15 der Basisschaltung verbunden, und mit den Emittern der Transistoren Q17 und Q15 über die Dioden D1 und D2. Die Kollektoren der Transistoren Q15 und Q17 sind mit der Spannungsleitung Vcc 2 über Widerstände R1 und R2 über die Dioden D1 und D2 der Pegelverschiebungsschaltungen LS1 und LS2 verbunden, und die Emitter sind mit der Erdleitung über Impedanzanpassungswiderstände R3 und R4 verbunden. Zur Anpassung der Impedanzen muß die Eingabeimpedanz Zin auf Zin ≈ Zo eingestellt werden, wobei Zo die charakteristische Impedanz der Übertragungsleitung ist. In anderen Worten ist Zin wie folgt:

wobei
Z_Q17b: Eingangsimpedanz der Basis des Transistors Q17;
R_Dt: Vorwärtsspannungswiderstand der Diode D1;
Z_Q15e: Eingangsimpedanz des Emitters des Transistors Q15; und
R_R3: Widerstandswert des Widerstands R3.

Gemäß der in Fig. 8 gezeigten Ausführung kann die Eingangsimpedanzanpassung der Übertragungsleitung und der Angabeschaltung erreicht werden. In diesem Zustand ist die Leistung des der Eingabeschaltung eingegebenen Signals konstant auf das Maximum gestellt, und die Deformation der Signalwellenform sehr klein. Die in diese Ausführung verwendeten Dioden können durch diodenangeschlossene Transistoren ersetzt werden. Ähnlich kann die Eingabeschaltung so ausgebildet sein, um auf die Einphasen- Übertragungsleitung, wie sie in Fig. 7 gezeigt ist, angewendet werden. Ebenso können die Pegelverschiebungsschaltungen LS1 und LS2 jede einen diodeangeschlossenen Transistor, einen Widerstand oder eine Pegelverschiebungs-Spannungsquelle umfassen.

Fig. 9 zeigt eine Ausführung zur Verwirklichung einer Impedanzanpassung in einem Einphasen-Übertragungssystem.

In diese Ausführung werden die Konstantstromquellen I2 und I3 der in der Fig. 7 gezeigten Eingabeschaltung durch in Fig. 8 gezeigte Impedanzanpassungswiderstände R3 und R4 ersetzt.

Wie oben beschrieben, muß kein für die konventionelle Eingabe/Ausgabeschaltung notwendiger komplexer Spannungsgenerator vorgesehen sein. Ferner erzielt sie vorliegende Erfindung eine Spannungsamplitude, welche doppelt so groß ist wie jene der konventionellen Schaltung, und sie erzielt eine verbesserte Signalform sowie eine Hochgeschwindigkeitsschaltung mit niedrigem Leistungsverbrauch.

Zusätzliche Vorteile und Modifikationen werden dem Fachmann leicht in den Sinn kommen. Daher ist die Erfindung in seinen breiteren Aspekten nicht auf die spezifischen Details und die hierin gezeigten und beschriebenen, repräsentativen Vorrichtungen beschränkt. Dementsprechend können verschiedene Modifikationen durchgeführt werden, ohne sich vom Geist oder Umfang des allgemeinen Erfindungskonzepts zu entfernen, wie es durch die angehängten Ansprüche und ihre Äquivalente definiert ist.

Claims

1. Eingabeschaltung, umfassend:
ein Paar von steuereingangsgeerdeten Schaltungen, welche jeweilige Transistoren (Q15, Q17, Q115, Q117) haben, mit jeweiligen Steueranschlüssen, in welche Differentialsignale eingegeben werden, welche durch ein Paar von Übertragungsleitungen (T1, T2) jeweils übertragen werden, und jeweiligen Ladungsinjektionsanschlüssen, und eine Konstantstromquelle (I2, I3), welche mit Ladungsinjektionsanschlüssen der Transistoren verbunden ist;
eine Phasenveränderungsschaltung (Q21, Q22, Q121, Q122), um in die Ladungsinjektionsanschlüsse der steuereingangsgeerdeten Schaltungen die Differentialsignale mit einer antiphasigen Beziehung zu den Differentialsignalen einzugeben, welche den Steueranschlüssen der Transistoren der steuereingangsgeerdeten Schaltungen eingegeben werden.

2. Eingabeschaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Paar von steuereingangsgeerdeten Schaltungen ein Paar von Basisschaltungen (Q15, Q17) umfaßt, welche jeweils Bipolartransistoren haben, die jeweilige Basen haben, die den Steueranschlüssen entsprechen, und jeweilige Emitter haben, die den Ladungsinjektionsanschlüssen entsprechen.

3. Eingabeschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Phasenveränderungsschaltung eine erste Pegelverschiebungsschaltung (LS1) umfaßt, welche zwischen der Basis einer der Bipolartransistoren (Q15, Q17) und dem Emitter eines anderen der Bipolartransistoren angeschlossen ist, und eine zweite Pegelverschiebungsschaltung (LS2), welche zwischen der Basis des anderen der Bipolartransistoren und dem Emitter des einen der Bipolartransistoren angeschlossen ist.

4. Eingabeschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die erste Pegelverschiebungsschaltung (LS1) eine erste Diode (D1), einen ersten diodenangeschlossenen Transistor (Q21), einen ersten Widerstand oder eine erste Pegelverschiebungs-Spannungsquelle enthält, welche zwischen der Basis eines der Bipolartransistoren und des Emitters eines anderen der Bipolartransistoren angeschlossen ist, und die zweite Pegelverschiebungs- Schaltung (LS2) eine zweite Diode (D2), einen zweiten diodenangeschlossenen Transistor (Q22), einen zweiten Widerstand oder eine zweite Pegelverschiebungs- Spannungsquelle enthält, welche zwischen der Basis des anderen der Bipolartransistoren und des Emitters des einen der Bipolartransistoren angeschlossen ist.

5. Eingabeschaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Paar von steuereingangsgeerdeten Schaltungen ein Paar von Gateschaltungen umfaßt, welche jeweilige FETs (Q115, Q117) haben, die jeweilige Gates enthalten, welche den Steueranschlüssen entsprechen, an welchen die Differenzielsignale eingegeben werden, und jeweilige Sources enthalten, welche den Ladungsinjektionsanschlüssen entsprechen.

6. Eingabeschaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Phasenveränderungsschaltung eine erste Pegelverschiebungsschaltung (LS1) umfaßt, welche mit dem Gate eines der FETs (Q115, Q117) und dem Source eines anderen der FETs verbunden ist, und eine zweite Pegelverschiebungsschaltung (LS2), welche zwischen dem Gate des anderen FET und dem Source des einen FET angeschlossen ist.

7. Eingabeschaltung nach Anspruch 6, dadurch gekennzeichnet, daß die erste Pegelverschiebungsschaltung (LS1) eine erste Diode (D1), einen ersten diodenangeschlossenen Transistor (Q122), einen ersten Widerstand oder eine erste Pegelverschiebungs-Spannungsquelle enthält, welche zwischen dem Gate eines der FETs und dem Source eines anderen der FETs angeschlossen ist, und die zweite Pegelverschiebungs-Schaltung (LS2) eine zweite Diode (D2), einen zweiten diodenangeschlossenen Transistor (Q122), einen zweiten Widerstand oder eine zweite Pegelverschiebungs-Spannungsquelle enthält, welche zwischen dem Gate des anderen FET und dem Source des einen FET angeschlossen ist.

8. Eingabeschaltung umfassend:
ein Paar von steuereingangsgeerdeten Schaltungen, welche jeweilige Transistoren (Q15, Q17, Q115, Q117) enthalten, welche jeweilige Steueranschlüsse haben, an welchen Differentialsignale eingegeben werden, welche durch ein Paar von Übertragungsleitungen übertragen werde, und jeweilige Ladungsinjektionsanschlüsse enthalten, und ein Paar von Konstantstromquellen (I2, I3) welche mit den Ladungsinjektionsanschlüssen der jeweiligen Transistoren verbunden sind, und eine Impedanz haben, welche die charakteristische Impedanz der Übertragungsleitungen und die Eingangsimpedanz der Eingabeschaltung anpaßt;
eine Phasenveränderungsschaltung (LS1, LS2), um den Ladungsinjektionsanschlüssen eines Paars von steuereingangsgeerdeten Schaltungen Differentialsignale einzugeben, mit einer antiphasigen Beziehung zu den Differentialsignalen, welche den Steueranschlüssen der Transistoren der steuereingangsgeerdeten Schaltungen eingegeben werden.

9. Eingabeschaltung nach Anspruch 8, dadurch gekennzeichnet, daß das Paar von den steuereingangsgeerdeten Schaltungen ein Paar von Basisschaltungen umfaßt, welche jeweilige Bipolartransistoren (Q15, Q17) haben, welche jeweilige Basen enthalten, die den Steueranschlüssen entsprechen, und jeweilige Emitter enthalten, welche den Ladungsinjektionsanschlüssen entsprechen.

10. Eingabeschaltung nach Anspruch 9, dadurch gekennzeichnet, daß die Phasenveränderungsschaltung eine erste Pegelverschiebungsschaltung (LS1) umfaßt, welche zwischen der Basis eines der Bipolartransistoren (Q15, Q17) und des Emitters eines anderen der Bipolartransistoren angeschlossen ist, und eine zweite Pegelverschiebungsschaltung (LS2), welche zwischen der Basis des anderen Bipolartransistors und des Emitters des einen Bipolartransistors angeschlossen ist.

11. Eingabeschaltung nach Anspruch 10, dadurch gekennzeichnet, daß die erste Pegelverschiebungsschaltung (LS1) eine erste Diode (D1), einen ersten diodenangeschlossenen Transistor (Q21), einen ersten Widerstand oder eine erste Pegelverschiebungs-Spannungsquelle enthält, welche zwischen der Basis eines der Bipolartransistoren und des Emitters eines anderen der Bipolartransistoren angeschlossen ist, und die zweite Pegelverschiebungs- Schaltung (LS2) eine zweite Diode (D2), einen zweiten diodenangeschlossenen Transistor (Q22), einen zweiten Widerstand oder eine zweite Pegelverschiebungs- Spannungsquelle enthält, weiche zwischen der Basis des anderen der Bipolartransistoren und des Emitters des einen der Bipolartransistoren angeschlossen ist.

12. Eingabeschaltung nach Anspruch 8, dadurch gekennzeichnet, daß die Konstantstromquellen (I2, I3) jeweils einen Widerstand umfassen.

13. Eingabeschaltung nach Anspruch 8, dadurch gekennzeichnet, daß das Paar von steuereingangsgeerdeten Schaltungen ein Paar von Gateschaltungen umfaßt, welche jeweilige FETs (Q115, Q117) haben, die jeweilige Gates enthalten, welche den Steueranschlüssen entsprechen, an welchen die Differentialsignale eingegeben werden, und jeweilige Sources enthalten, welche den Ladungsinjektionsanschlüssen entsprechen.

14. Eingabeschaltung nach Anspruch 13, dadurch gekennzeichnet, daß die Phasenveränderungsschaltung eine erste Pegelverschiebungsschaltung (LS1) umfaßt, welche mit dem Gate eines der FETs (Q115, Q117) und dem Source eines anderen der FETs verbunden ist, und eine zweite Pegelverschiebungsschaltung (LS2), welche zwischen dem Gate des anderen FET und dem Source des einen FET angeschlossen ist.

15. Eingabeschaltung nach Anspruch 14, dadurch gekennzeichnet, daß die erste Pegelverschiebungsschaltung (LS1) eine erste Diode (D1), einen ersten diodenangeschlossenen Transistor (Q115), einen ersten Widerstand oder eine erste Pegelverschiebungs-Spannungsquelle enthält, welche zwischen dem Gate eines der FETs und dem Source eines anderen der FETs angeschlossen ist, und die zweite Pegelverschiebungsschaltung (LS2) eine zweite Diode (D2), einen zweiten diodenangeschlossenen Transistor (Q117), einen zweiten Widerstand oder eine zweite Pegelverschiebungs-Spannungsquelle enthält, welche zwischen dem Gate des anderen FET und dem Source des einen FET angeschlossen ist.

16. Eingabeschaltung, umfassend:
ein Paar von steuereingangsgeerdeten Schaltungen, welche eine ersten Transistor (Q17, Q117) haben, welche einen Steueranschluß hat, dem ein über eine Übertragungsleitung übertragenes Signal eingegeben wird, und einen Ladungsinjektionsanschluß, einen zweiten Transistor (Q15, Q115), welcher einen Steueranschluß und einen Injektionsanschluß enthält, eine Spannungsquelle (V0), welche eine Spannung an den Steueranschluß des zweiten Transistors anlegt, und ein Paar von Konstantstromquellen (I2, I3), welche mit den Ladungsinjektionsanschlüssen der ersten und zweiten Transistoren verbunden sind; und
eine Versorgungsschaltung (LS1, LS2) zur Lieferung des dem Steueranschluß des ersten Transistors zugeführte Signal an den Ladungsinjektionsanschluß des zweiten Transistors, und zur Lieferung der Spannung des Spannungsquelle, welche an den Steueranschluß des zweiten Transistors angelegt ist, an den Ladungsinjektionsanschluß des ersten Transistors.

17. Eingabeschaltung nach Anspruch 16, dadurch gekennzeichnet, daß das Paar von steuereingangsgeerdeten Schaltungen ein Paar von Basisschaltungen (Q15, Q17) umfaßt, welche die ersten und zweiten Bipolartransistoren haben, die Basen haben, die den Steueranschlüssen der ersten und zweiten Transistoren entsprechen, und jeweilige Emitter haben, die den Ladungsinjektionsanschlüssen entsprechen.

18. Eingabeschaltung nach Anspruch 17, dadurch gekennzeichnet, daß die Versorgungsschaltung eine erste Pegelverschiebungsschaltung (LS1) umfaßt, welche zwischen der Basis des ersten Bipolartransistors (Q17) und dem Emitter des zweiten Bipolartransistors angeschlossen ist, und eine zweite Pegelverschiebungsschaltung (LS2), welche zwischen der Basis des zweiten Bipolartransistors (Q15) und dem Emitter des ersten Bipolartransistors angeschlossen ist.

19. Eingabeschaltung nach Anspruch 17, dadurch gekennzeichnet, daß jede der Konstantstromquellen (I2, I3) eine Impedanz haben, welche die charakteristische Impedanz der Übertragungsleitungen und die Eingangsimpedanz der Eingabeschaltung anpaßt.

20. Eingabeschaltung nach Anspruch 19, dadurch gekennzeichnet, daß jede der Konstantstromquellen einen Widerstand (R3, R4) umfaßt.

21. Eingabeschaltung nach Anspruch 16, dadurch gekennzeichnet, daß die Phasenveränderungsschaltung eine erste Pegelverschiebungsschaltung (LS1) umfaßt, welche zwischen dem Steueranschluß des ersten Transistors (Q17, Q117) und dem Ladungsinjektionsanschluß des zweiten Transistors (Q15, Q115) angeschlossen ist, und eine zweite Pegelverschiebungsschaltung (LS2), welche zwischen dem Steueranschluß des zweien Transistors und dem Ladungsinjektionsanschluß des ersten Transistors angeschlossen ist.

22. Eingabeschaltung nach Anspruch 21, dadurch gekennzeichnet, daß die erste Pegelverschiebungsschaltung (LS1) eine erste Diode (D1), einen ersten diodenangeschlossenen Transistor (Q21, Q121), einen ersten Widerstand oder eine erste Pegelverschiebungs-Spannungsquelle enthält, welche zwischen dem Steueranschluß des ersten Transistors und dem Ladungsinjektionsanschluß des zweiten Transistors angeschlossen ist, und die zweite Pegelverschiebungs- Schaltung (LS2) eine zweite Diode (D2), einen zweiten diodenangeschlossenen Transistor (Q22, Q122), einen zweiten Widerstand oder eine zweite Pegelverschiebungs- Spannungsquelle enthält, welche zwischen dem Steueranschluß des zweiten Transistors und dem Ladungsinjektionsanschluß des ersten Transistors angeschlossen ist.

23. Eingabeschaltung, umfassend:
ein Paar von steuereingangsgeerdeten Schaltungen, welche jeweilige Transistoren (Q15, Q17, Q115, Q117) haben, die jeweilige Steueranschlüsse enthalten, von welchen mindestens einem mindestens ein Signal eingegeben wird, welches durch mindestens eine Übertragungsleitung übertragen wird, und jeweilige Ladungsinjektionsanschlüsse, und eine Konstantstromquelle (I2, I3), welche mit den Ladungsinjektionsanschlüssen der Transistoren verbunden ist; und
Signalzuführschaltung (LS1, LS2) zur Eingabe eines Signals in jeden der Ladungsinjektionsanschlüsse der steuereingangsgeerdeten Schaltungen, welches pegelverschoben ist gegenüber einem Signal, welches jedem der Steueranschlüsse der Transistoren der steuereingangsgeerdeten Schaltungen eingegeben wird.