DE1963132B2 - Halbleiteranordnung mit mindestens einer in einem monolithischen halbleiterkoerper angebrachten integrierten schaltung und verfahren zu deren herstellung - Google Patents

Halbleiteranordnung mit mindestens einer in einem monolithischen halbleiterkoerper angebrachten integrierten schaltung und verfahren zu deren herstellung

Info

Publication number
DE1963132B2
DE1963132B2 DE19691963132 DE1963132A DE1963132B2 DE 1963132 B2 DE1963132 B2 DE 1963132B2 DE 19691963132 DE19691963132 DE 19691963132 DE 1963132 A DE1963132 A DE 1963132A DE 1963132 B2 DE1963132 B2 DE 1963132B2
Authority
DE
Germany
Prior art keywords
zone
semiconductor
base body
semiconductor layer
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19691963132
Other languages
English (en)
Other versions
DE1963132C3 (de
DE1963132A1 (de
Inventor
Vincent John Murray Hill N.J. Glinski (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE1963132A1 publication Critical patent/DE1963132A1/de
Publication of DE1963132B2 publication Critical patent/DE1963132B2/de
Application granted granted Critical
Publication of DE1963132C3 publication Critical patent/DE1963132C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/765Making of isolation regions between components by field effect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/036Diffusion, nonselective
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/037Diffusion-deposition
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/145Shaped junctions

Description

Die Erfindung bezieht sich auf eine Halbleiteran-Ordnung der im Oberbegriff des Anspruchs 1 näher bezeichneten Art sowie auf ein Verfahren zu deren Herstellung.
Bei Halbleiteranordnungen der erwähnten Gattung stellt es eine wesentliche Schwierigkeit dar, die einzelnen, auf einem Halbleitergrundkörper angebrachten Schaltungselemente, wie Transistoren oder Dioden, gegenseitig elektrisch zu isolieren und damit eine unerwünschte gegenseitige Beeinflussung dieser Schaltungselemente zu vermeiden. Zu diesem Zweck ist es bekannt (US-PS 3327182), entweder zwischen den einzelnen Schaltungselementen bis zum Halbleitergrundkörper reichende hodotierte Zonen des dem Halbleitergrundkörper entsprechenden Leitungstyps vorzusehen oder jedes Schaltungselement mit einer Schicht aus Isoliermaterial zu umhüllen. Beide Möglichkeiten sind verfahrenstechnisch mit einem hohen Aufwand verbunden und stellen daher eine für eine !Massenfertigung wenig befriedigende Lösung dar.
Bei logischen Schaltungselementen in integrierter Schaltkreistechnik ist es weiterhin bekannt (US-PS 3 035 186), die in einen Halbleitergrundkörper eingelassenen, ringförmigen Steuerzonen jedes Schaltungselements mit einem spannungsbeaufschlagten Schirmring aus zum Halbleitergrundkörper entgegengesetzt dotiertem Halbleitermaterial zu umgeben, wobei die Polarität der Schirmringspannung der Polarität der an den Halbleitergrundkörper angelegten Spannung entgegengesetzt ist. Eine Übertragung dieser Abschirmtechnik auf eine Halbleiteranordnung der eingangs erwähnten Gattung begegnet indessen den gleichen verfahrenstechnischen Schwierigkeiten wie die Isolation der einzelnen Schaltungselemente nach der Lehre der US-PS 3 327182.
Es ist ferner bei Planartransistoren bekannt (FR-PS 1475201), in die auf einem Halbleitergrundkörper aufgebrachte Kollektorschicht des gleichen Leitungstyps einen Schirmring des entgegengesetzten Leitungstyps einzubetten, welcher die in die Kollektor-
schicht eingelassene, ineinandergesetzte Zonenfolge aas Basiszone und Emitterzone ringförmig umgibt. per Schirmring dient bei dem bekannten Transistor iur Verbesserung der Durchbruchsspannung des pnübergangs zwischen der Basiszone und der Kollektorzone; bei Anlegen einer entsprechenden Spannung tn den Basis-Kollektor-Übergang wird durch den Schirmring eine wirkungsvolle Isolation der von dem Basis-Kollektorübergang ausgehenden Raumladungszon·? erzielt.
Die Aufgabe der Erfindung besteht darin, eine Halbleiteranordnung der eingangs erwähnten Art sowie ein Herstellungsverfahren zu schaffen, bei dem auf einfache Weise eine zuverlässige Isolation der einzelnen Schaltungselemente innerhalb einer integrierten Schaltung gewährleistet ist.
Die auf die Schaffung einer Halbleiteranordnung gerichtete Teilaufgabe wird erfindungsgemäß durch Se im Kennzeichen des Anspruchs 1 angegebenen Merkmale gelöst.
Vorteilhafte Weiterbildungen und Ausgestaltungen der Halbleiteranordnung nach dem Anspruch 1 sind in den Ansprüchen 2 bis 6 gekennzeichnet.
Die auf die Schaffung eines Verfahrens gerichtete Teilaufgabe wird durch die im Kennzeichen des Anspruchs 7 angegebenen Merkmale gelöst.
Eine vorteilhafte Ausgestaltung des Verfahrens nachdem Anspruch 7 ist in dem Anspruch 8 gekennzeichnet.
Bei der erfindungsgemäßen Halbleiteranordnung werden die einzelnen Schaltungselemente durch jeweils eine Raumladungszone gegeneinander elektrisch isoliert, wobei die Raumladungszone das betreffende Schaltungselement vollständig untergreift. Die Erzeugung dieser Raumladungszone erfolgt auf einfache Weise durch eine z.B. eindiffundierte, ringförmige Zone, deren Leitungstyp dem Leitungstyp der umgebenden Halbleiterschichi! entgegengesetzt ist.
Bei einem elektromagnetischen Wandler aus Halbleitermaterial ist es an sich bereits bekannt (US-PS 3389230), den aus einer Folge von ineinandergeschichteten Halbleiterzonen entgegengesetzten Leitungstyps aufgebauten, in einem Grundkörper eingelassenen Wandler dadurch gegen den Halbleitergrundkörper zu isolierten, daß die an den Grundkörper angrenzende Halbleiterzone derart vorgespannt wird, daß sich zwischen dieser Halbleiterzone und dem Grundkörper eine an Ladungsträgern verarmte Raumladungszone ausbildet. Eiine bloße Übertragung dieser bekannten Lehre auf eine Halbleiteranordnung der eingangs erwähnten Gattung hätte indessen nicht zu«" erfindungsgemäßen Lösung der Aufgabe geführt, da als zusätzliches Merkmal die unterschiedliche Bemessung der spezifischen Widerstände des Halbleitergrundkörpers und der darüber liegenden Halbleiterschicht gemäß der Lehre des Anspruchs 1 hinzutreten mußte.
Die Halbleiteranordnung nach der Erfindung sowie das Verfahren zu ihrer Herstellung werden mit ihren weiteren Einzelheiten und Vorteilen an Hand der in den Zeichnungen dargestellten Ausführungsbeispielen näher erläutert. Es zeigt
Fig. 1 eine Draufsicht auf einen Ausschnitt einer ersten Ausführungsform einer erfindungsgemäßen Halbleiteranordnung mit eineim bipolaren Transistor, Fig. 2 bis 4 Querschnitte längs der Schnittlinie 4-4 durch den Ausschnitt nach Fig. 1 für die verschiedenen aufeinanderfolgenden Stadien bei der Herstellung der ersten Ausführungsform,
Fig. 5 einen Querschnitt ähnlich wie in Fig. 4, bei dem der Betriebszustand des Transistors nach erfolgtem Anlegen der Betriebsspannungen an die dargestellten Anschlußelektroden veranschaulicht ist,
Fig. 6 eine Draufsicht auf einen Ausschnitt einer zweiten Ausführungsform einer erfindungsgcmäßen Halbleiteranordnung mit einem bipolaren Transistor, Fig. 7 bis 11 Querschnitte längs der Schnittlinie ίο 11-11 durch den Ausschnitt nach Fig. 6 für die verschiedenen aufeinanderfolgenden Stadien bei der Herstellung der zweiten Ausführungsform, und
Fig. 12 einen Querschnitt ähnlich wie in Fig. 11. bei dem der Betriebszustand des Transistors nach erfolgtem Anlegen der Betriebsspannungen an die dargestellten Anschlußelektroden veranschaulicht ist.
Das einen Transistor 21 darstellende, nachstehend als »Funktionselement« bezeichnete Schaltungselement (Fig. 1) einer erfindungsgemäßen Halbleiteran-Ordnung ist mit benachbarten, teilweise angedeuteten Transistoren 22 und 23 ähnlicher Art in einem Abschnitt 24 einer monolithischen, monokristallinen Halbleiterscheibe angeordnet. Die ausgezogenen Linien der in Fig. 1 dargestellten Draufsicht umgrenzen »5 metallisierte Anschlußelektroden des Transistors, während durchbrochene Linien die Lage der pn-Sperrschichten unterhalb der Oberfläche einer passivierenden Isolierschicht darstellen, welche die Halbleiterzonen mit Ausnahme der diesen Zonen zugeordneten A.nschlußelektroden überdeckt. Die durchbrochenen Linien veranschaulichen somit die Grenzen der verschiedenen Halbleiterzonen, welche den Transistor bilden.
Im einzelnen umfaßt der Transistor 21 eine rechteckige, durch den Linienzug 25 begrenzte Emitterzone mit Anschlußelektrode 26, eine ebenfalls rechteckige, durch den Linienzug 27 begrenzte Basiszone mit Anschlußelektrode 28 und eine ringförmige, durch die rechteckigen Linienzüge 27 und 29 begrenzte Kollektorzone mit Anschlußelektroden 30 und 31.
Es versteht sich, daß die Bezeichnung »ringförmig« im Zusammenhang mit der vorliegenden Erfindung im weitesten Sinne aufzufassen, d.h., jedenfalls nicht auf kreisringförmige und ähnlichen Zonen beschränkt ist, sondern insbesondere auch abschnittsweise geradlinig begrenzte Zonen umfaßt, soweit sie in sich geschlossen sind.
Nachstehend soll eine erste Ausführungsforrr. der erfindungsgemäßen Halbleiteranordnung sowie ein Verfahren zu ihrer Herstellung an Hand der einzelnen Herstellungsstufen nach Fig. 2 bis 4 beschrieben werden.
Ausgangsprodukt für die Herstellung der erster Ausführungsform ist gemäß Fig. 2 ein monokristaiiiner, nachstehend als »Halbleitersubstrat« bezeichneter Halbleitergrundkörper 41, beispielsweise in Form einer Scheibe aus p-leitendem, bordotiertem Siliziurr mit einem gleichförmigen spezifischen Widerstanc von mehr als 10 Ohm cm. Das Substrat 41 kann bei spielsweise eine Dicke von wenigen μίτι bis zu einiger hundert μπι aufweisen und in bekannter Weise durcl· mechanisches Läppen und Polieren oder durch geeig nete chemische Behandlung hergestellt werden. Im nächsten Verfahrensschritt wird auf dem Sub strat 41 eine p-leitende, nachstehend als »Oberflä chenzone« bezeichnete Halbleiterschicht 42 von ver gleichsweise geringem spezifischem Widerstand ge
bildet, und zwar durch nicht-selektives Eindiffundicren eines Akzeptors auf der gesamten Substratoberfläche, was durch epitaktisches Aufwachsen, durch Ionenimplantation oder mit Hilfe eines anderen geeigneten, für die Änderung des Leitungstyps von Halbleitern bekannten Verfahrens erfolgen kann. Der spezifische Widerstand und die Dicke der Oberflächenzone 42 können je nach dem vorgesehenen Verwendungszweck unterschiedliche Werte annehmen, wobei jedoch eine Dicke von etwa 1 μπι einen üblichen Durschnittswert darstellt. Bei Erzeugung der Oberflächenzone 42 durch Diffusion oder Ionenimplantation kommt eine Oberflächenkonzentration von etwa 10ls Atomen/cm' in Betracht. Der durchbrochene Linienzug 43 soll die Begrenzung der Oberfiächenzone 42 gegenüber dem Substrat 41 andeuten, wobei es sich jedoch versteht, daß dazwischen keine Grenze im eigentlichen Sinne vorhanden ist. Der Linienzug 43 markiert somit jene Stellen innerhalb des Substrats 41, an welchen die Konzentration des ionisierten Akzeptors in der Oberflächenzone 42 auf den Wert der verhältnismäßig gleichförmig verteilten Konzentration des ionisierten Akzeptors innerhalb des Substrates 41 abgefallen ist.
Der nächste Verfahrensschritt umfaßt einen Markierungsvorgang für die selektive Bildung bzw. Formgebung einer η-leitenden, ringförmigen Zone 44, welche im dargestellten Beispielsfalle die Kollektorzone des Transistors darstellt und eine Emitterzone 45 umschließt (Fig. 3). Die Zonen 44, 45 können mittels selektivem Eindiffundieren von Phosphor durch eine Siliziumoxidmaske 46 bis zu einer Eindringtiefe von etwa 1,0 μτη und einer Oberflächenkonzentration von etwa 102" Atomen/cm1 hergestellt werden. Statt dessen kommt auch eine Erzeugung der Zonen 44 und 45 durch selektive Ionenimplantation in Betracht, wobei die Maske 46 gegenüber den eindringenden Ionen undurchlässig sein muß. Als Maske kommt demgemäß eine z. B. aus Gold oder Platin bestehende Metallauflage von 3000 bis 10000 A in Betracht.
Bei einem speziellen Ausführungsbeispiel wurde ein Substrat 41 mit einem spezifischen Widerstand von etwa 100 Ohm-cm auf eine Oberflächenkonzentration innerhalb der Zone 42 von etwa 101R Atomen/cm3 dotiert, wobei die Breite der ringförmigen Zone 44 etwa 2 μπι und die Länge der kürzeren Seiten der durch den Linienzug 27 dargestellten, rechteckigen Sperrschicht in Fig. 1 betrug. Die Abmessungen der rechteckigen Emitterzone 45 betrugen etwa 2 /im X 6 μπι, während der Abstand von der durch den Linienzug 27 dargestellten Sperrschicht an allen Stellen wenigstens 1 μπι betrug.
Die in Fig. 4 dargestellte Halbleiteranordnung wird durch Überdecken mit einer oberflächenpassivierenden Isolierschicht 51 und durch Bildung von niederohmigen Anschlußelektroden 26, 28, 30 und 31 zur Kontaktierung der Funktionszonen vervollständigt. Als Material für die Isolierschicht 51 kommen Siliziumoxid, Siliziumnitrid, Aluminiumoxid, Zirkoniumoxid oder Kombinationen dieser Substanzen in Form von Mehrfachschichten sr>wie andere für die Zwecke der Passivierung geeignete Isolatoren in Betracht. Für die Kontaktierung und gegenseitige Verbindung der Funktionselementc kommt ebenfalls eine Vielzahl von geeigneten Verfahren und Anordnungen in Betracht.
Bekanntlich ist mit jdcr pn-Spcrrschichl. und /war auch ohne Anlegen einer Spannung, eine Raumladungszone verbunden. Fig. 4 zeigt eine ringförmige Sperrschicht 52 /wischen der ringförmigen, n-leitenden Kollektorzoru; 44 und der p-leitenden Oberflächenzone 42 sowie dem ebenfalls p-leitenden Substrat
41. Der durchbrochene Linienzug 53 stellt die ungefähre Lage der Grenzen der Raumladungszone dar, die ohne anliegende Vorspannung mit der ringförmigen Sperrschicht 52 verbunden ist. Hierbei versteht es sich, daß die Grenzen der Raumladungszone weder
ίο einen glatten Verlauf haben noch scharf festliegen. Der durchbrochene Linienzug ist somit nur als Darstellung eines entsprechenden Übergangs zu verstehen. Auch die Raumladungszone der Emitterzone 26 ist in Fig. 4 angedeutet. Im Betrieb ist die Emitter-Basissperrschicht jedoch in Durchlaßrichtung vorgespannt, so daß die zugehörige Raumladungszone auf eine unbedeutende Größe schrumpft.
In Fig. 5 ist schematisch die Verwendung der von einer Kollektor-Basissperrschicht eines Transistors ausgehenden Raumladungszone für die gleichzeitige Verwirklichung einer Kollektorfunktion sowie einer Isolierfunktion für den Transistor dargestellt. Hiernach ist ein erstes Potential K1 an die Kollektorelektroden 30 und 31 sowie ein zweites Potential V1 an die Basiselektrode 28 und Massepotential an die Emitterelektrode 26 angelegt. Das Potential des Substrats 41 ist nicht unmittelbar festgelegt. Beim Betrieb des Transistors im normalen Arbeitsbereich beträgt V2 gegenüber Masse etwa 0,7 bis 0,8 Volt und Vx z.B. zwischen 1 und 5 Volt, ebenfalls gegen Masse. Die zwischen der η-leitenden Zone 45 und der p-leitenden Zone 42 gebildete Emitter-Basissperrschicht ist dann in Durchlaßrichtung vorgespannt und die zugehörige Raumladungszone vergleichsweise schmal.
Letztere ist infolgedessen für die Wirkungsweise der erfindungsgemäßen Anordnung von geringer Bedeutung und in Fig. 5 nicht dargestellt.
Die Raumladungszone der ringförmigen Kollektor-Basissperrschicht 52 ist dagegen wesentlich für die Wirkungsweise der erfindungsgemäßen Halbleiteranordnung. Da der spezifische Widerstand des Substrats 41, z.B. 100 Ohm cm, wesentlich größer als der spezifische Widerstand der Oberflächenzone 42, z.B. 0,1 Ohm ■ cm. ist, so erstreckt sich die Raumladungszone von der ringförmigen Zone 44 aus seitlich nicht sehr weit in die Oberflächenzone 42 hinein, um so mehr jedoch in das Substrat 41. Es ergibt sich somit, daß die Lage der Oberflächenzone 42 wesentlich für die Bestimmung von Form und Ausdehnung der zur Zone 44 gehörigen Raumladungszone ist. Insbesondere bei einer Sperrvorspannung der ringförmigen Sperrschicht 52 mit einer Spannung von nur einigen Volt entsprechend dem Beispiel gemäß Fig. 5 stoßen die von entgegengesetzten Sektoren der ringförmigen
Sperrschicht ausgehenden Abschnitte der zugehörigen Raumladungszone zusammen, so daß die Raumladungszone das gesamte innerhalb der ringförmigen Zone 44 eingeschlossene Halbleitermaterial untergreift. In Fig. 5 sind die Grenzen der Kollektor-Basis-Ra-amladungszone durch die unterbrochenen Linienzüge 55 und 56 angedeutet. Bei einer in diesel Weise geschlossenen Raumladungszone ergibt sicr infolge der Verarmung der Raumladungszone an La dungsträgern eine elektrische Isolierung des einge schlos enen Halbleitermaterials von dem p-leitendei Material der umgebenden, ringförmigen Zone, um /war in ähnlicher Weise wie bei einer Isolierung durcl gegeneinanoercesdialtete Dioden. Die Herstclhin
einer erfindungsgemäßen Halbleiteranordnung ist gegenüber dem Stand der Technik wesentlich vereinfacht.
Das Ausmaß des Abzugs freier Ladungsträger aus der Raumladungszone bei einer gegebenen Sperrvorspannung an der Kollektor-Basissperrschicht hängt im wesentlichen von dem Dotierungsniveau des zu dieser Sperrschicht benachbarten Halbleitermaterials ab. Ein niedrigeres Dotierungsniveau bringt für eine gegebenen Vorspannung eine größere Breite der Raum ladungszone mit sich. Aus diesem Grund wird die Eindringtiefe der ringförmigen Zone 44 vorteilhaft bezüglich der Tiefe der Grenze 43 zwischen der Oberflächenzone 42 und dem Substrat 41 gleich groß oder größer gewählt, da die Oberflächenzone 42 im allgemeinen wesentlich höher dotiert ist als das Substrat 41. Diese Verhältnisse sind in Fig. 3 angedeutet.
Zur weiteren Veranschaulichung werden im folgenden einige Zahlenwerte gegeben, die jedoch nur als Beispiele zu betrachten sind und keinerlei einschränkende Bedeutung für den Erfindungsgegenstand haben.
Bei integrierten Schaltungen wird die maximale Sperrspannung an der isolierenden Kollektorsperrschicht im allgemeinen auf Werte von einigen Volt unterhalb der Lawinendurchbruchsspannung begrenzt. Bei einer n + -p-Sperrschicht mit einem spezifischen Widerstand des p-leitenden Materials von 100 Ohm ■ cm bei gleichförmiger Verteilung des spezifischen Widerstands beträgt die Lawinendurchbruchsspannung mehr als 100 Volt. Infolge des Umstandes, daß die ringförmigen Sperrschichten innerhalb der vergleichsweise stark dotierten, p-leitenden Oberflächenzonen gebildet sind, beträgt die wirksame Durchbruchsspannung an den ringförmigen Sperrschichten jedoch nur etwa 6 bis 8 Volt. Bei einer Sperrspannung von 1,0 Volt beträgt die Breite der Raumladungszone in dem p-leitenden Material etwa 4 μπι und bei einer Sperrspannung von 5,0 Volt etwa 8 /im. Es ergibt sich somit, daß der maximale Innenradius einer ringförmigen Isolier-Sperrschicht praktisch auf einen Wert von etwa 10 Mikron begrenzt ist, sofern ein Substrat von etwa 100 Ohm cm spezifischen Widerstands in Verbindung mit einer nichtselektiv stärker dotierten Oberflächenzor.e zur Anwendung gelangt. Auf höher dotierte Oberflächenzonen kann verzichtet werden, sofern eine größere Ausdehnung der Isolierzonen wichtiger ist als das Hochfrequenzverhalten der hierdurch isolierten Funktionselemente. Es können auch Substrate von höherem spezifischen Widerstand, etwa von 2500 Ohm cm, eingesetzt werden.
Insbesondere für den Fall, daß ein vollständiges Untergreifen der Emitterzone durch die Raumladungszone bei minimalem Aufwand an Sperrvorspannung der Kollektor-Basissperrschicht sowie eine im Vergleich zu dem vorangehenden Beispiel größere Ausdehnung des isolierten Halbleiterbereichs verlangt wird, kommt die in den Fig. 6 bis 12 dargestellte Ausführungsform der Erfindung mit Vorteil in Betracht.
Bei dem in Draufsicht dargestellten Ausschnitt nach Fig. 6 ist wiederum ein Transistor 121 mit Teilen benachbarter Transistoren 122 und 123 innerhalb eines scheibenförmigen Substrats 124 angedeutet. Hinsichtlich der Oberflächengeometric ist des Transistor 121 ähnlich wie der Transistor 21 ge;niilS '- jyi. 1 ausgebildet, während sich hinsichtlich u ; i <:.■■>. tion der Halblciterzonen einige Unterschied«. . l hu. Wu: in Fig. 1 sind die metallischen Elektroden wieder mit durchgehenden Linienzügen umrandet wiedergegeben, während die pn-Sperrschichten und die Begrenzungen der den Transistor bildenden Halbleiterzonen wiederum durch unterbrochene Linienzüge dargestellt sind. Im einzelnen umfaßt der Transistor 121 eine rechteckige, durch den Linienzug 125 dargestellte Emitterzone mit Anschlußelektrode 126, eine ebenfalls rechteckige, durch den Linienzug 127 dargestellte Basiszone mit Anschlußelektrode 128 sowie eine ringförmige Kollektorzone, welche durch die Linienzüge 127 und 129, 132 und 129 sowie 133 und 129 begrenzt und mit Anschlußelektroden 130 sowie 131 versehen ist.
Das Herstellungsverfahren wird wiederum an Hand der in den Fig. 7 bis 11 veranschaulichten Verfahrensschritte erläutert.
Ausgangsprodukt ist ein Substrat 141 aus einem monokristallinen Halbleiter vergleichsweise hohen spezifischen Widerstands. Das Substrat kann z.B. als Abschnitt einer p-leitenden, bordotierten Siliziumscheibe mit einem gleichförmig verteilten spezifischen Widerstand von mehr als 10 Ohm · cm hergestellt werden. Das Substrat kann z.B. eine Dicke von wenigen
a5 μπι bis zu einigen 100 μιη aufweisen und wiederum in bekannter Weise durch mechanisches Läppen und Polieren oder durch chemische Bearbeitung bzw. durch Kombinationen dieser Verfahren hergestellt werden.
Die rechteckigen, η-leitenden Zonen 148 und 149, wie sie in Fig. 7 angedeutet sind, werden innerhalb des Substrats 141 entsprechend wie bei dem ersten Ausführungsbeispiel durch ein bekanntes Verfahren hergestellt, z.B. durch Feststoff diffusion in Verbindung mit einer photolithographischen Oxydmaskierungstechnik. Ein vergleichsweise langsam diffundierender Donator, z.B. Antimon oder Arsen, wird bis zu einer Oberflächenkonzentration von etwa 10:" Atomen pro cm3 oder mehr bis zu einer Tiefe von etwa 1 bis 2 μιη in das Substrat 141 eindiffundiert. Nach der Bildung der Zonen 148 und 149 wird hierüber und über der gesamten Substratoberfläche eine p-leitende Oberflächenzone 142 vergleichsweise geringen spezifischen Widerstands gebildet, und zwai mit Hilfe an sich bekannter Verfahren, z.B. mit Hilfe eines epitatkischen Ziehvorgangs. Bei einer für Hochfrequenzzwecke geeigneten Halbleiteranordnung hai die Oberflächenzone 142 beispielsweise eine Dicke von weniger als 2 μτη — in dem betrachteten spezieller Beispielsfall der Erfindung etwa 1 μπι - und wire durch Dotierung mit Bor auf einen etwa gleichförmig verteilten spezifischen Widerstand von etwa 0,1 Ohm ■ cm eingestellt. Bei Herstellung der Oberflächenzone 142 durch epitaktisches Anwachsen ist nod eine Wärmebehandlung erforderlich, während der ir gewissem Umfang ein Ausdiffundieren der Zonen 14f und 149 in die Oberflächenzone 142 erfolgt. Das Aus maß dieses Diffusionsvorgangs kann durch entspre chende Bemessung der Wärmebehandlung und durcl Anwendung von langsamer oder schneller diffundie renden Dotierungsstoffen für die Bildung der einge betteten Zonen 148 und 149 gesteuert werden. In ei nem speziellen Beispielsfall wurde für diese Zonei Antimon als Dotierungsstoff verwendet, wobei cii
g5 Ausdiffundieren bis zu einer Eindringtiefe von etw; '.1.25 μτη in eine epitaktische Schicht von etwa 1 μη Dicke beobachtet wurde.
Der Zustand der Halbleiteranordnung nach Auf
609 517/20:
bringung der Oberflächenzone 142 ist in Fig. 8 veranschaulicht.
Im nächsten Verfahrensschritt gemäß Fig. 9 wird ein Akzeptor nichtselektiv in die gesamte Oberfläche der Zone 142 eindiffundiert, so daß sich eine stärker dotierte Oberflächenzone mit einer von der Oberfläche aus nach innen abnehmenden Dichte der ionisierten Akzeptoratome ergibt. Die für die Einführung einer solchen Oberflächenzone maßgebenden Gesichtspunkte werden weiter unten noch näher erläutert. In einem speziellen Beispiel wurde Bor nichtselektiv bis zu einer Oberflächenkonzentration von etwa ΙΟ1" Atomen pro cm3 und bis zu einer Eindringtiefe von etwa 0,6 μπ\ innerhalb der Oberflächenzone 142 eindiffundiert. Die unterbrochene Linie 143 in Fig. 9 gibt die Schichttiefe wieder, bei der die Akzeptor-Ionenkonzentration das Niveau der entsprechenden Ausgangskonzentration innerhalb der Oberflächenzone 142 erreicht hat.
Anschließend werden gemäß Fig. 10 die vergleichsweise niederohmigen, η-leitenden Zonen 144 und 145 durch selektives Eindiffundieren eines Donators durch eine Maske 146 gebildet. Die Zone 144 ist ringförmig ausgebildet, umschließt die Zone 145 und bestimmt die seitliche Ausdehnung der Basiszone 147. Die Zone 144 bildet ferner einen Teil der Kollektorzone und einen Teil der Isolierung des Transistors 121. Im Zusammenhang mit der vorliegenden Ausführungsform ist die Basiszc ne 147 als durch die ringförmige Zone 144 eingeschlossenes, p-leitendes Halbleitermaterial zu betrachten. Die ringförmige Zone 144 wird vorteilhaft so ausgebildet, daß sie die eingebetteten Zonen 148 und 149 überschneidet, wodurch sich ein minimaler Kollektor-Serienwiderstand ergibt. Infolge dieser Überschneidung der Zone 144 mit den eingebetteten Zonen 148 und 149 und wegen des gleichen Leitfähigkeitstyps stellen sich diese drei Zonen als ringförmige Gesamtstruktur dar.
Die Emitterzone 145 ist unmittelbar oberhalb des Abstands zwischen den Zonen 148 und 149 angeordnet, wodurch die gleichzeitige Herstellung der ringförmigen Zone 144 und der Emitterzone 145 ohne Überschneidung und entsprechende elektrische Kontaktierung zwischen der Emitterzone und einer eingebettet angeordneten Kollektorzone ermöglicht wird. In einem speziellen Beispiel wurden die Zonen 144 und 145 gleichzeitig durch Feststoffdiffusion von * Phosphor bis zu einer Oberflächenkonzentration von etwa 102n Atomen pro cm3 oder mehr hergestellt. Hierbei betrug der Abstand zwischen den Zonen und 149 etwa 5 μη» und die Breite der Emitterzone 145 etwa 2 μπτ.
Die Bildung einer niederohmigen, p-leitenden Oberflächen-Diffusionsschicht innerhalb der Oberflächenzone ist für die Anwendung der Erfindung nicht zwingend. Für die Anwendung einer derartigen Oberflächenschicht sind verschiedene Gesichtspunkte maßgebend. Zunächst ergibt sich durch ein derartiges Eindiffundieren eines Akzeptors eine höhere Akzeptordichte im Bereich der Seitenflächen des Emitters im Vergleich zu der Bodenfläche des Emitters. Diese Erscheinung wirkt in Richtung auf eine Unterdrükkung der Injektion von Minoritätsträgern durch die Seitenflächen des Emitters. Da die hier injizierten Minoritätsträger nur mit einer geringen Wahrscheinlichkeit zum Kollektor gelangen, wirkt sich diese Unterdrückung der Seitenwandinjektion in einer Erhöhung des Wirkungsgrades der Emitterinjektion und der Durchlaßsteilheit, damit aber auch in einer Erhöhung der Transistorverstärkung aus. Weiterhin ergibt sich durch das eindiffundierte Dotierungsprofil in der Basiszone ein eingeprägtes elektrisches Feld, und zwar mit einer der Bewegung der Minoritätsträger zur Oberfläche entgegengesetzten Richtung. Dieser Effekt vermindert die Rekombination der Minoritätsträger an der Oberfläche beträchtlich. Weiterhin wird hierdurch das für die Speicherung von Minoritätsträgern wirksame Volumen innerhalb der Basiszone vermindert. Diesen Vorteilen steht der innerhalb des Herstellungsvorgangs erforderliche, zusätzliche Verfahrensschritt mit einer entsprechenden Aufwandserhöhung gegenüber.
In Fig. 11 ist das gesamte Funktionselement mit einem passivierenden Isoiierüberzug 151, mit metallischen Anschlußelektroden 126,128,130 und 131 sowie mit Emitterzone 145, Basiszone 161 und Kollektorzone 144 dargestellt. Für Material und Ausbildung ao des Isolierüberzugs 151 gilt das bereits im Zusammenhang mit dem ersten Ausführungsbeispiel für den dortigen Passivierungsüberzug Gesagte. Für die Kontaktierung kommen ebenfalls die in der Integrationstechnik üblichen Anordnungen und Verfahren zur Herstellung von Metallelektroden in Betracht, beispielsweise auch die Anschlußfähnchen-Technik (Beam-lead-Technik).
In Fig. 12 sind außerdem noch die entsprechenden Betriebspotentiale bzw. Spannungen des Transistors 121 eingetragen. Die Anschlußelektrode 126 des Emitters liegt an Masse (Nullpotential), während die Kollektorelektroden 130 und 131 an dem gleichen positiven Potential F1 liegen. Die Basiselektrode 128 liegt an einem bezüglich F1 geringeren positiven Potential F2. Bei normalem Betrieb beträgt V2 etwa 0,7 bis 0,8 Volt und F1 beispielsweise 1 bis 5 Volt. Die Kollektor-Basissperrschicht ist hierbei in Sperrichtung vorgespannt.
Für eine vollständige Verarmung der Zone unterhalb des Emitters an Ladungsträgern ist im Beispiel gemäßFig. 12 im Vergleich zu derjenigen nachFig. 5 eine geringere Sperrvorspannung der Kollektor-Basissperrschicht erforderlich. Dies ist auf die engere gegenseitige Anordnung der Zonen 148 und 149 in Vergleich zu den Zonen 44 in der Anordnung gemäß Fig. 5 zurückzuführen. Für entsprechende Anwendungen, bei denen eine geringere Sperrvorspannung der Kollektor-Basisdiode erwünscht ist, kommt somit ein Transistor gemäß Fig. 6 bzw. Fig. 12 bevorzugt in Betracht, während sich der Transistor 21 entsprechend dem ersten Ausführungsbeispiel durch besonders geringen Herstellungsaufwand auszeichnet unc bevorzugt für weniger anspruchsvolle Anwendunger in Betracht zu ziehen ist.
Ausgehend von den erläuterten Beispielen ergebet sich zahlreiche Abwandlungen. Beispielsweise kam es in manchen Anwendungsfällen von Vorteil sein auf eine der beiden eingebetteten Zonen der Ausfüh rung gemäß Fig. 6 und 12 zu verzichten. Aus Fig. 1 δο ergibt sich, daß die ringförmige Kollektorzone 14« nicht äquidistant bezüglich der Emitterzone 145 an geordnet ist, und zwar wegen der erforderlichen Ein fügung der Basiselektrode 128. Gegebenenfalls kan die sich unterhalb der Basiselektrode erstreckend Zone 148 unter Fortfall der Zone 149 beibehalte werden.
Es versteht sich, daß das erfindungsgemäße Vei fahren ohne Schwierigkeit auch zur Herstellung un
zur Isolierung von Dioden, Widerständen. Kondensatoren und Feldeffekt-Transistoren angewendet werden kann. Es versteht sich weiterhin, daß die Erfindung unter Verwendung von n-Ieitendem Halbleiter
material für das Substrat und die epitaktische Schicht 5 bar ist.
mit entsprechender Einführung von p-LeiUähigk< als entgegengesetztem Leitungstyp sinngemäß au für die Herstellung von bipolaren pnp-Transistor und komplementären Schaltungselementen anwen
Hierzu 3 Blatt Zeichnungen

Claims (8)

Patentansprüche:
1. Halbleiteranordnung mit mindestens einer in einem monolithischen Halbleiterkörper eingebrachten integrierten Schaltung mit mehreren elektrisch isolierten Schaltungselementen, die einen Halbleitergrundkörper eines bestimmten Leitungstyps und eine darauf aufgebrachte, die einzelnen Zonen der Schaltungselemente enthaltende Halbleiterschicht des gleichen Leitungstyps aufweist, und bei der die Schaltungselemente von einer in die Halbleiterschicht eingelassenen ringförmigen Zone des entgegengesetzten Leitungstyps umgeben und dadurch elektrisch isoliert sind, dadurch gekennzeichnet, daß der dalbleitergrur.dkörper (41) einen höheren spezifischen Widerstand aufweist als die Halbleiterschicht (42), und daß die relativen Abstände und Dotierungskonzentrationen des Halbleitergrundkörpers (41), der Halbleiterschicht (42) und der ringförmigen Zone (44) derart gewählt sind, daß sich bei Anlegen einer unterhalb der Lawinendurchbruchsspannung liegenden Sperrspannung an die ringförmige Zone (44) eine Raumladungszone ausbildet, die von der ringförmigen Zone eingeschlossenen Teil der Halbleiterschicht (42) untergreift und diesen gegenüber den übrigen Teilen des Halbleiterkörpers (41, 42) isoliert.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die ringförmige Zone (44) eine wirksame Zone des eingeschlossenen Schaltungselements bildet.
3. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, daß als Schaltungselement ein Transistor (21) vorgesehen ist, dessen Kollektorzone von der ringförmigen Zone (44) gebildet ist.
4. Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet, daß die ringförmige Zone
(44) die gleiche Eindringtiefe wie die Emitterzone
(45) des Transistors (21) aufweist.
5. Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet, daß die ringförmige Zone (144,148,149) derart ausgebildet ist, daß sie nie unter die Emitterzone (145) des Transistors (121) greift.
6. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, daß der Innendurchmesser der ringförmigen Zone (44) an sämtlichen Stellen kleiner als 20 μιη ist.
7. Verfahren zum Herstellen einer Halbleiteranordnung nach einem der Ansprüche 1 bis 6, gekennzeichnet durch folgende Verfahrensschritte:
a) Ausbildung einer p-leitenden Halbleiterschicht mit einer Dicke von etwa 1 μτη auf einem monokristallinen p-leitenden Halbleitergrundkörper mit einem spezifischen Widerstand von mehr als 10 Ohm cm, wobei in die gesamte Oberfläche des Halbleitergrundkörpers ein Akzeptor-Dotierungsstoff mit einer Oberflächenkonzentration von etwa 10"* Atomen/cm' eindiffundiert oder implantiert wird, und
b) Ausbildung einer η-leitenden ringförmigen Zone sowie einer η-leitenden Emitterzone in der Halbleiterschicht, wobei ein Donator-Dotierungsstoff in die betreffenden Oberflächenabschnitte der Halbleiterschicht bis zu einer Eindringtiefe von etwa 1 μιη mit einer Oberflächenkonzeiitration von etwa 102" Atomen/cm3 selektiv eindiffundiert wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß vor dem Verfahrensschritt (a) ein Donator-Dotierungsstoff in vorbestimmte, rechteckförmige Abschnitte der Oberfläche des Halbleitergrundkörpers bis zu einer Eindringtiefe von etwa 1 bis 2 μιη mit einer Oberflächenkonzentration von wenigstens ΙΟ2" Atomen/cm1 eindiffundiert wird und daß nach dem Verfahrensschritt (a) die Halbleiteranordnung erwärmt wird, um eine Teilmenge des eindiffundierten Donator-Dotierungsstoffes bis zu einer Eindringtiefe von etwa 0,25 /im in diejenigen Teile der Halbleiierschicht einzudiffundieren, welche die vorbestimmten Abschnitte der Oberfläche des Halbleitergrundkörpers überdecken.
DE19691963132 1968-12-23 1969-12-17 Halbleiteranordnung mit mindestens einer in einem monolithischen Halbleiterkörper angebrachten integrierten Schaltung und Verfahren zu deren Herstellung Expired DE1963132C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US78622868A 1968-12-23 1968-12-23
US78622868 1968-12-23

Publications (3)

Publication Number Publication Date
DE1963132A1 DE1963132A1 (de) 1970-06-25
DE1963132B2 true DE1963132B2 (de) 1976-04-22
DE1963132C3 DE1963132C3 (de) 1977-01-13

Family

ID=

Also Published As

Publication number Publication date
SE362542B (de) 1973-12-10
GB1292667A (en) 1972-10-11
US3614555A (en) 1971-10-19
ES375564A1 (es) 1972-05-16
FR2026876A1 (de) 1970-09-25
DE1963132A1 (de) 1970-06-25
BE743400A (de) 1970-05-28
CH510331A (de) 1971-07-15
NL6919182A (de) 1970-06-25

Similar Documents

Publication Publication Date Title
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
DE2121086C3 (de) Vierschicht-Halbleiterbauelement mit integrierter Gleichrichterdiode
DE2905022A1 (de) Integrierte halbleiterschaltung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE2507366C3 (de) Verfahren zur Unterdrückung parasitärer Schaltungselemente
DE3134110A1 (de) Integrierte halbleiterschaltung
DE1207014C2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltungsanordnung
DE1489031B1 (de) Transistor mit einem scheibenfoermigen Halbleiterkoerper und Verfahren zu seiner Herstellung
DE1810322C3 (de) Bipolarer Transistor für hohe Ströme und hohe Stromverstärkung
DE1964979C3 (de) Halbleiterbauelement mit wenigstens einem lateralen Transistor und Verfahren zu seiner Herstellung
DE3020609C2 (de) Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I&amp;uarr;2&amp;uarr;L-Element
DE2328090A1 (de) Halbleiterkondensator mit grosser kapazitaet und verfahren zu seiner herstellung
DE1903870B2 (de) Verfahren zum herstellen monolithischer halbleiteranordnungen und nach dem verfahren hergestellte halbleiteranordnung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE1514855C3 (de) Halbleitervorrichtung
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2320563B2 (de) Vierschichttriode
DE2141695A1 (de) Verfahren zur Herstellung eines monolithischen Halbleiterbauelementes
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE1240590C2 (de) Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung
DE1963132B2 (de) Halbleiteranordnung mit mindestens einer in einem monolithischen halbleiterkoerper angebrachten integrierten schaltung und verfahren zu deren herstellung
DE1963132C3 (de) Halbleiteranordnung mit mindestens einer in einem monolithischen Halbleiterkörper angebrachten integrierten Schaltung und Verfahren zu deren Herstellung
DE2456635C3 (de) Integrierte Halbleiterschaltung mit negativem Widerstand
DE19523333A1 (de) Bipolare Halbleitereinrichtung und Verfahren zur Herstellung einer solchen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee