DE19629869A1 - Mischsignal-Tester - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf Verfahren und Vor­ richtungen für die genaue Ausfluchtung von Taktsignalen, insbesondere von Taktsignalen in einem Tester für einen integrierten Schaltkreis für gemischte Signale.

Digitale integrierte Schaltkreiskomponenten (IC) werden typi­ scherweise getestet durch Anlegen eines Musters von binären Stimulier­ signalen an Stifte der Komponente in vorbestimmten Mustern und Zeitbe­ ziehungen. Das digitale Testsystem verarbeitet die resultierenden digi­ talen Ausgangssignale der Komponente und vergleicht sie mit einer vor­ bestimmten Wahrheitstabelle. Eine Gut- oder Schlechtentscheidung resul­ tiert in Abhängigkeit davon, ob die Bits (1en und 0en) an den Ausgangs­ stiften der Komponente zu den Bits der Wahrheitstabelle während jedes Zeitintervalls passen. Testsysteme für solche Komponenten sind flexibel und programmierbar, um die Erfordernisse des Typs von Komponente, die zu testen ist, zu erfüllen. Ein Beispiel eines programmierbaren Hochge­ schwindigkeits-Digitaltestsystems ist das ITS 9000FX-System, das im Handel erhältlich von Schlumberger Technologies, San Jose, Kalifornien, ist.

Andere zu testende Komponenten sind nicht rein digital. Diese Komponenten, bekannt als "Mischsignalkomponenten", können sowohl Digi­ tal- als auch Analogsignalcharakteristiken haben. Mischsignalkomponenten sind oft überwiegend digital, können jedoch nicht getestet werden, wie rein digitale Komponenten geprüft werden. Mischsignalkomponenten können Stifte haben, die einen oder mehrere Analogsignaleingänge erfordern (beispielsweise Analog-Digital-Umsetzer ADC′s) oder einen oder mehrere Analogsignalausgänge (beispielsweise Digital-Analog-Umsetzer DAC′s) zu­ sätzlich zu Digitalsignaleingängen oder -ausgängen. Mischsignalkompo­ nenten können Stifte aufweisen, die digitale Wiedergaben von Analogsig­ nalen empfangen oder abgeben (beispielsweise Codier-/Decodierkomponenten (Codecs)).

In einem System für das Testen von rein digitalen Komponenten wird ein einziger Haupttaktgeber verwendet, um alle Aktivitäten des Testers zu synchronisieren, wie das Steuern der Ereignislogik, die verwendet wird, um Stifte einer zu testenden Komponente (device under test = DUT) anzusteuern und um die Reaktion an Stiften des DUT zu mes­ sen. Das ITS 9000FX-Testsystem beispielsweise hat einen Systemhaupttakt­ geber mit einer Festfrequenz von 312,5 MHz. Alle Aktivitäten an dem Testkopf sind zeitlich ausgefluchtet, basierend auf der Frequenz auf periodenbekannter Länge und Verzögerungsleitungen fester Verzögerung. Weil alles auf einen einzigen Haupttaktgeber synchronisiert ist, sind die Resultate wiederholbar innerhalb der Genauigkeit des Systems immer dann, wenn ein gegebener Test läuft.

In einem Mischsignaltestsystem muß jeder analoge Kanal seine eigene Taktquelle haben, die asynchron relativ zu dem Systemhaupttakt­ geber arbeitet, der die Digitalstifte des DUT ansteuert. Um die Misch­ signalprüferfordernisse zu erfüllen, ist eine Feinsteuerung über die Taktfrequenz erforderlich. Die Analogkanaltaktquelle muß auch determi­ nistisch sein, das heißt dieselben Testergebnisse müssen immer dann erhalten werden, wenn ein gegebenes Testprogramm an dem Prüfling DUT läuft. Das bedeutet, daß die Phase zwischen einem Analogkanaltaktgeber und dem Systemhaupttaktgeber dieselbe sein muß immer dann, wenn das Testprogramm läuft, trotz der Tatsache, daß diese Taktgeber asynchron zueinander arbeiten.

Fig. 1 illustriert die Notwendigkeit für zwei "Haupt"-Taktge­ ber beim Prüfen von Mischsignalkomponenten. Ein Haupttaktgeber 100 lie­ fert ein Taktsignal zu einem Frequenzteiler 105, der seinerseits ein Signal verringerter Frequenz an einen Sequenzer 110 liefert. Der Sequen­ zer 110 liefert ein Taktsignal an den Takteingang 115 und Datenbits an einen Dateneingang 120 eines Prüflings 125. In dem Beispiel ist der Prüfling 125 ein Digital-Analog-Umsetzer (DAC), der an eine Ausgangs­ leitung 130 ein Analogsignal 135 liefert. Das Testsystem überführt das Analogsignal über einen Puffer 140 zu einem Analog-Digital-Umsetzer (ADC) 145. Um das Analogsignal abzutasten, benötigt ADC 145 ein Takt­ signal an seinem Takteingang 150. Ein Problem ergibt sich, indem dann, wenn die DAC-Datenrate 100 MHz beträgt, die traditionelle Abtastung eine unrealistisch hohe 200 MHz-Abtastrate (Nyquist) erfordern würde.

Eine Lösung besteht in der Anwendung der wohlbekannten Technik der Unterabtastung, bei der das Signal mit einer niedrigeren Rate abge­ tastet wird und erneut abgetastet wird unter variierenden Phasenbezie­ hungen zu dem Testmuster und das Testmuster wiederholt an den Prüfling angelegt wird. Wenn Unterabtastung in diesem Beispiel verwendet würde, um 4096 Punkte in 10 Nanosekunden (ns) zu messen, würde der erforderli­ che Takt für den Abtaster eine Periode von 10.00244141 ns haben oder eine Frequenz von 99,975,591.1 Hz. Um das 100 MHz-Taktsignal für den Prüfling abzuleiten und ein 99,975,591.1 Hz-Abtasttaktsignal von einem einzigen Haupttaktgeber, würde einen Haupttaktgeber mit einer unprak­ tisch hohen Frequenz von 409,5 GHz erforderlich machen.

Die Anwendung von zwei Haupttaktgebern wirft andere Probleme auf. Wenn zwei getrennte Taktgeber verwendet werden, müssen sie jeder eine hohe Auflösung (beispielsweise 0,1 Hz) haben, um eine hocheffizien­ te Abtastrate (beispielsweise 1 GHz) zu erzielen. Die Taktgeber müssen miteinander phasenverriegelt sein, und um wiederholbare und determini­ stische Abtastung sicherzustellen, darf die Phasenbeziehung zwischen den beiden Taktgebern nicht von Test zu Test variieren.

Bei einem traditionellen Ansatz für die Mischsignalkomponen­ tenprüfung liefert ein erster Taktgeber ein Taktsignal, das verwendet wird, um digitale Ereignisse zu erzeugen, und ein zweiter Taktgeber lie­ fert ein Taktsignal für das analoge Instrument. Das analoge Instrument arbeitet demgemäß asynchron bezüglich der Digitalereignisse. Verschie­ dene Techniken wurden vorgeschlagen für die Wiederausfluchtung der asyn­ chronen Taktsignale, doch gibt es immer einen Restfehler von mindestens einem Taktzyklus. Das Testen ist demgemäß nicht wiederholbar und nicht deterministisch.

Verbesserte Verfahren und Vorrichtungen sind wünschenswert für das Erzeugen von Taktsignalen, die in Mischsignalprüfungen eingesetzt werden.

Die erfindungsgemäß vorgesehene Lösung dieser Aufgabe ist in den Patentansprüchen 1 bzw. 11 definiert.

Gemäß einer bevorzugten Ausführungsform der Erfindung werden asynchron erzeugte Digital- und Analogtakte in einem Mischsignaltest­ system genau ausgefluchtet für wiederholbares und deterministisches Prüfen. Ein digitales Haupttaktsignal variabler Frequenz wird verwendet für die direkte digitale Synthese eines Analogtaktsignals, das asynchron ist bezüglich des Haupttaktsignals. Ein Wiedersynchronisierbefehl sperrt das analoge Taktsignal, bis das analoge Taktsignal in einer gewünschten Phasenbeziehung zu dem Haupttaktsignal ist. Das Analogtaktsignal ist demgemäß phasenausgefluchtet mit dem Haupttaktsignal in einer bekannten und deterministischen Beziehung. Der Wiedersynchronisierbefehl fluchtet auch die Phase des Analogtaktsignals mit dem Muster an Stimulussignalen aus, das an den Prüfling angelegt wird. Das Ausfluchten des Analogtakt­ signals mit dem Haupttaktsignal und mit dem Stimulusmuster stellt sicher, daß die Testergebnisse von Test zu Test konsistent sind. Eine Phasenverriegelungsschleife entfernt Fehler aus dem synthetisierten Analogtaktsignal. Ein Zittergenerator ist vorgesehen für das Steuern des Phasenrauschens des Analogtaktsignals, wie dies für einige Arten von Tests erforderlich ist. Ein Zähler für das N-te Auftreten ermöglicht die programmierbare Einführung einer Extra-Haupttaktsignalperiode in das Testmuster, wenn erforderlich, zum Vermeiden der Erzeugung einer meta­ stabilen Bedingung in dem Prüfling.

Diese und andere Merkmale der Erfindung werden in größeren Einzelheiten nachstehend unter Bezugnahme auf die beigefügten Zeich­ nungsfiguren erläutert.

Fig. 1 zeigt ein Beispiel für die Notwendigkeit von zwei "Haupt"-Takten in Mischsignalprüfungen;

Fig. 2 zeigt eine Anordnung gemäß der Erfindung für asynchro­ nes Erzeugen eines digitalen Haupttaktsignals und eines analogen Takt­ signals, die auf Befehl synchronisiert werden können;

Fig. 3 illustriert die Synchronisierung der Taktsignale in der Anordnung nach Fig. 2;

Fig. 4 zeigt eine andere Ausführungsform eines Analogkanal­ taktsignalgenerators gemäß der Erfindung;

Fig. 5 ist ein Blockdiagramm eines Taktgenerators gemäß der Erfindung für das Erzeugen eines analogen Taktsignals mit niedrigem Phasenrauschen;

Fig. 6 zeigt einen Analogtaktsignalphasenrauschgenerator ge­ mäß der Erfindung;

Fig. 7 zeigt eine Abwandlung des Analogtaktsignalgenerators der Fig. 5;

Fig. 8 zeigt einen Ausschnitt der Steuerschaltung für eine Analogquelle oder einen Meßsequenzer gemäß der Erfindung; und

Fig. 9 zeigt, wie eine Taktperiode in das Testmuster einge­ fügt wird, das an einem Prüfling angelegt wird, um einen möglichen metastabilen Zustand in Übereinstimmung mit der Erfindung zu vermeiden.

Fig. 2 zeigt eine Anordnung für das asynchrone Erzeugen eines digitalen Haupttaktsignals und eines analogen Taktsignals, wobei die beiden Signale auf Befehl wiedersynchronisiert werden können derart, daß die Beziehung zwischen den Taktsignalen deterministisch ist. Wegen der Notwendigkeit der Überabtastung, beispielsweise in einem Mischsignal­ tester, ist Vorsorge getroffen für die Veränderung der Phase des Analog­ taktsignals relativ zu dem des digitalen Haupttaktsignals.

Die Anordnung verwendet einen Haupttaktsignalgenerator 205 variabler Frequenz, der ein digitales Haupttaktsignal auf Leitung 210 zur Verwendung in dem digitalen Untersystem liefert, wie auch an einen Multiplexer (Mux) 215 eines Analogtaktsignalgenerators 200. Mux 215 überführt das Haupttaktsignal zu einer ersten Eingangsleitung eines direkten Digitalsynthesizers (DDS) 220. DDS 220 erzeugt auf Leitung 225 ein Digitalsignal, das eine analoge Wellenform repräsentiert. Die Phase des Signals auf Leitung 225 wird durch DDS 220 festgelegt relativ zu der Phase des Haupttaktsignals. Das Signal auf Leitung 225 wird zu einem Digital-Analog-Wandler 230 geführt, der ein Analogtaktsignal über Filter 235 an einen Eingang eines Gatters 240 über Leitung 245 liefert.

Eine Schwierigkeit mit der direkten digitalen Synthese besteht darin, daß die Reinheit des resultierenden analogen Taktsignals manchmal nicht hoch genug ist infolge von Signalspornen. Um die Sporne zu ent­ fernen, wird das Analogtaktsignal auf Leitung 245 vorzugsweise rückge­ koppelt über eine Phasenverriegelungsschleife (PLL) 250 zu einem zweiten Eingang von DDS 220 über Leitung 255. Mit der PLL-Rückkopplung ist das Analogsignal auf Leitung 245 frei von Spornen. Es ist auch in einer deterministischen und bekannten Phasenbeziehung zu dem digitalen Haupt­ taktsignal.

Die exakte Phasenbeziehung zwischen dem Analogsignal und dem Betriebszustand eines Prüflings (DUT) ist jedoch nicht beim Einschalten des Haupttaktgenerators 205 bekannt. Die Möglichkeit, das Analogsignal für einen Prüfling zu wiedersynchronisieren, ist deshalb vorgesehen mittels eines Wiedersynchronisieruntersystems. Ein Triggeradreßsignal (beispielsweise ein 8-Bit-Entsperrinstrumentcode oder "EINST"-Code) wird auf Leitung 260 zu einer Suchtabelle 265 geführt, die ein entsprechendes Operationscodesignal auf Leitung 270 einem Decoder 275 zuführt. Der Decoder 275 decodiert das Operationscodesignal und liefert ein "resync"- (Wiedersynchronisier)-Signal auf Leitung 280 zu einem dritten Eingang von DDS 220 und über eine Fernhalteverzögerung 285 an einen zweiten Eingang von Gatter 240. Das resync-Signal veranlaßt den DDS 220 zu einer Fernhalteerzeugung von Taktdaten auf Leitung 225, bis er durch das resync-Signal entsperrt wird. Die Fernhalteverzögerung 285 ermöglicht dem resync-Signal, das Gatter 240 zu öffnen und das Analogtaktsignal dem Multiplexer (Mux) 280 nach einem geeigneten Intervall zuzuführen, das dem Analogsignal ermöglicht, sich zu stabilisieren, bevor es dem Mux 290 zugeführt wird.

Die Muxe 215 und 290 sind optional und steuerbar mittels Aus­ wahlsignalen auf entsprechenden Steuereingängen, so daß ein externer Takt als ein Eingang zum DDS 220 verwendet werden kann oder zu dem Aus­ gang von Mux 290 geführt werden kann, falls erwünscht. Der Taktsignal­ generator 200 liefert ein Taktsignal zur Verwendung in einem ersten Analogkanal des Mischsignaltestsystems beispielsweise. Solche Taktsig­ nalgeneratoren können für zusätzliche Analogkanäle vorgesehen sein, wie beispielsweise mit dem Analogkanaltaktsignalgenerator 295 angedeutet.

Die Verwendung eines DDS schafft einen Mechanismus, damit die Phase des Analoguntersystemtaktsignals in einer deterministischen und wiederholbaren Beziehung zu der Phase des digitalen Haupttaktsignals ist. Das resync-Untersystem ermöglicht der Analogsignalerzeugung mit der Aktivität des Prüflings synchronisiert zu werden, beispielsweise mit einem Muster von Vektoren synchronisiert zu sein, die für die Erregung des Prüflings angelegt werden. Um für eine Überabtastung eines Signals von dem Prüfling zu sorgen, ist Vorsorge getroffen, die Phase des Ana­ loguntersystemtaktsignals relativ zu der des Haupttaktsignals zu ver­ ändern. Nach Wiedersynchronisierung ist das analoge Taktsignal vollstän­ dig deterministisch, weil es zeitausgefluchtet mit dem digitalen Takt­ geber und mit dem Prüfling ist.

Fig. 3 illustriert die Synchronisierung des Analogtaktsig­ nals. Das digitale Haupttaktsignal läuft kontinuierlich. Das resync- Signal unterdrückt die Erzeugung des Analogtaktsignals für ein gewisses Intervall wie etwa 5 -sec. Wenn durch das resync-Signal entsperrt, be­ ginnt die Erzeugung des Analogtaktsignals. Zu irgendeiner gegebenen Zeit Δt, beispielsweise 100 nanosec, nach dem Beginn des Analogtaktsignals, ist dieses Analogtaktsignal in einer bekannten und vollständig festge­ legten Phasenbeziehung zu den digitalen Haupttaktsignalen. Das Analog­ taktsignal ist auch in einer bekannten und vollständig bestimmten Pha­ senbeziehung zu dem Muster der Testvektoren, die an dem Prüfling ange­ legt werden, beispielsweise ist das Analogsignal in einer bekannten und vorbestimmten Phase zu irgendeiner gegebenen Zeit ΔT nach dem Test­ mustertrigger, der den Start des Testvektormusters bestimmt. Signale, die an den Prüfling angelegt werden und von dem Prüfling während des Tests aufgenommen werden, sind immer in einer definierten Beziehung, so daß der Test und das Testergebnis dasselbe sein werden immer dann, wenn der Test läuft innerhalb der Auflösung in Genauigkeit des Testsystems. Immer wenn der Test beginnt, wird ein resync-Signal ausgegeben zum Unterdrücken der Erzeugung des Analogtaktsignals, bis alles phasenaus­ gefluchtet ist in den Analogtakterzeugungsschaltkreisen. Wenn die Ana­ logtaktsignalerzeugung entsperrt wird, wird das Analogtaktsignal in exakt derselben Weise erzeugt. Einmal ausgefluchtet, kann die Phase des Analogtaktsignals relativ zu dem Digitalhaupttaktsignal für irgendeinen Punkt in der Zeit nach dem resync-Signal vorausgesagt werden. Dies eli­ miniert Phasenungewißheit zwischen dem digitalen und dem analogen Unter­ system des Mischsignaltesters und bewirkt die Wiederholbarkeit von Test zu Test für kohärentes Mischsignalprüfen. Wenn während eines Tests das Testsystem die Spur der Phasenbeziehung verliert, kann das Testsystem ein weiteres resync-Signal ausgeben, um das analoge und das digitale Taktsignal wieder miteinander auszufluchten.

Der Systemhaupttaktgeber in dem digitalen Tester ITS 9000FX ist bei 312,5 MHz festgelegt (3,2 nsec-Perioden), was für zeitbasiertes Prüfen akzeptabel ist. Für das Mischsignalprüfen jedoch ist eine feinere Steuerung über der Taktfrequenz erforderlich. Hochgenaue Taktsignale werden benötigt, um die Analog- oder Mischsignalprüfstandards zu erfül­ len, wie den IEEE CCITT-Standard. Eine Auflösung, die für die Zeitdomä­ neprüfung (beispielsweise digital) akzeptabel ist, ist inakzeptabel für das Prüfen in der Frequenzdomäne (beispielsweise Mischsignale). Der di­ gitale Haupttaktsignalgenerator ist deshalb vorzugsweise variabel und überdeckt beispielsweise einen Bereich von 312,5 +0/-6 MHz in 0,5 MHz- Schritten.

Bei Verwendung eines 32-Bit-DDS zum Bereitstellen einer pro­ grammierbaren digitalen Haupttaktfrequenz mit einer Auflösung von etwa 100 ps wäre die Taktperiode variabel von 3,2 ns bis etwa 3,3 ns. Mit dem digitalen Tester mit fester Taktfrequenz betragen drei Taktzyklen = 3 × 3,2 ns = 9,6 ns. Die Periode des nächsten möglichen Schrittes wäre +100 ps oder 9,61 ns. Wegen der ziemlich großen Schritte, in denen die Haupt­ taktsignalperiode variieren kann, beispielsweise um 100 ps, und weil das digitale Haupttaktsignal heruntergeteilt wird, ist die zeitliche Auflö­ sung des Analogtaktsignals, die erzeugt werden kann, begrenzt, bei­ spielsweise auf 12,5 ps.

Demgemäß verwendet der Haupttaktsignalgenerator vorzugsweise einen DDS und eine PLL sowie einen oder mehrere Mischer zum Bereitstel­ len einer programmierbaren Taktfrequenz, beispielsweise innerhalb des Bereichs von 306 bis 312,5 MHz. Durch Ändern der Frequenz des Haupttakt­ signalgenerators um eine kleine Größe, so daß sie zwischen 312,5 und beispielsweise 312 MHz variiert, kann das Taktsignal geändert werden zum Erzeugen eines Analogtaktsignals von exakt der benötigten Frequenz, bei­ spielsweise mit einer Periode von genau 9,601 ns.

Fig. 4 zeigt eine andere Ausführungsform eines Analogkanal­ taktsignalgenerators 200. Ein Mux 405 wählt eine von drei Taktquellen: das digitale Haupttaktsignal auf Leitung 410, einen analogen Taktsignal­ generator mit einem steuerbaren Ausgang von 125 bis 250 MHz auf Leitung 415 und eine externe Taktquelle auf Leitung 420. Der Analogtaktsignal­ generator 425 ist mit einer optionellen Phasenrauschquelle 430 gekop­ pelt, die beispielsweise brauchbar ist für die Phasenverriegelungsprü­ fung von Mischsignalkomponenten mit Spezifikationen gemäß den CCITT- Erfordernissen. Der Triggeradreßcode ("EINST") wird in einem Speicher decodiert und einer Eingangsleitung einer Tiggerschaltung 440 zugeführt. Die Triggerschaltung 440 empfängt auch ein Testmustertriggereingangssig­ nal (Tz), das das resync-Signal zu der entsprechenden Zeit relativ zu dem Testmuster, das an den Prüfling angelegt wird, entsperrt. Wie in Fig. 3 angedeutet, sperrt das resync-Signal das Analogtaktsignal vom Taktgenerator 425, bis das Analogtaktsignal in der richtigen Phase rela­ tiv zu dem digitalen Haupttaktsignal etabliert ist, wie auch zu dem Testmuster, das an den Prüfling angelegt wird. Das externe Taktsignal wird auf Leitung 420 über eine Filter- und Begrenzerschaltung 445 über­ tragen. Das Ausgangssignal vom Mux 405 wird einem oder mehreren Aus­ gangspuffern 450 zugeführt.

Fig. 5 ist ein Blockdiagramm einer Ausführungsform eines Taktgenerators 425, geeignet für die Erzeugung eines analogen Taktsig­ nals mit niedrigem Zittern (Phasenrauschen), beispielsweise von 125 bis 250 MHz. Das Haupttaktsignal von etwa 313,5 MHz (64F) wird durch 4 im Teiler 500 geteilt und das resultierende Signal von etwa 78 MHz (16F) wird einem DDS 505 und einem Mischer 510 zugeführt. Die Signalerzeugung beginnt mit der Erzeugung einer Sinuswelle bei etwa 20 MHz über einem Band von etwa 5 MHz (3F bis 4F, worin F ≈ 4,9 MHz) unter Verwendung des DDS 505. Die Sinuswelle wird gemischt mit dem 16F-Signal vom Teiler 500 im Mischer 510 zur Erzeugung eines ersten Zwischenfrequenzsignals von etwa 93 bis 98 MHz (19F bis 20F) und gefiltert in einem Bandpaßfilter (BPF) 515. Das gefilterte erste Zwischenfrequenzsignal 19F bis 20F wird mit dem Haupttaktsignal 64F in einem Mischer 520 abgemischt. Das resul­ tierende zweite Zwischenfrequenzsignal von etwa 400 MHz (81F bis 86F) wird in einem Bandpaßfilter 525 gefiltert und dem Mischer 530 zuge­ führt. Das 16F-Signal vom Teiler 500 wird herunterdividiert auf 1F in einem Teiler 535 und einer Phasenverriegelungsschleife (PLL) 540 zuge­ führt. PLL erzeugt ein Signal von 107F bis 137F, das heruntergemischt wird mit dem zweiten Zwischenfrequenzsignal auf 125 bis 250 MHz (25F bis 53F) im Mischer 530. Das analoge Taktsignal wird einer Ausgangsleitung über ein Ausgangstiefpaßfilter 545 zugeführt. PLL 540 hat vorzugsweise Schritte von ungefähr 5 MHz (1F) zum Bereitstellen einer kontinuierli­ chen Überdeckung über den 125 bis 250 MHz-Bereich. BPF 515 ist vorzugs­ weise vom Induktivitäts-/Kapazitätsaufbau (LC-Filter), während BPF 525 vorzugsweise ein Helixfilter ist. Das Ausgangs-LPF 545 ist vorzugsweise von einfachem diskretem Aufbau. Das Phasenrücksetz(resync)signal "R" wird an den DDS 505 angelegt, an den Durchvierteiler 500, an den Durch­ sechzehnteiler 535 und an die PLL 540. Eine Entzögerungsschaltung wird verwendet, um die Rückkopplung der PLL 540 zu setzen, beispielsweise wie in der Ausführungsform der Fig. 7. Die Filter müssen breit genug sein, um das modulierte DDS-Signal passieren zu lassen.

Ebenfalls in Fig. 5 ist der zweite DDS 550 gezeigt, der das digitale Haupttaktsignal (64F) empfing und ein Breitbandphasenrausch­ signal von etwa 83 bis 108 MHz (17F bis 22F) erzeugt. Das Zittersignal wird durch ein Tiefpaßfilter (LPF) 555 geführt und einem Schalter 560 zugeführt. Der Schalter 560 ermöglicht die Auswahl des phasenrausch­ freien ersten Zwischenfrequenzsignals von BPF 515 oder des phasenrausch­ behafteten Signals von LPF 555, abhängig davon, ob Phasenrauschen für einen bestimmten Test erforderlich ist oder nicht.

Fig. 6 zeigt einen Zittergenerator für das Anlegen von Zit­ tern an das Analogtaktsignal in der Form einer einzigen Sinus- oder Rechteckwellenfrequenzmodulation. Die Zitterwellenform wird in dem Speicher abgespeichert. Ein DDS wird angesteuert von einem 40 MHz (≈ 8F) Taktsignal, beispielsweise vom Taktgenerator 425, was zu einem Phasen­ argument θ führt. Das Argument e wird verwendet zum Zugriff auf einen Randomspeicher für die Wellenform, die dann an den Taktgenerator ange­ legt wird, beispielsweise an den Taktgenerator 425 als eine Frequenz. Der Wellenformspeicher ist vorzugsweise eine Suchtabelle. Die Informa­ tion im Speicher ist eine Funktion der Amplitude des Sinus, das heißt der Frequenzabweichung. Der Speicher ist so aufgebaut, daß multiple Sinusfunktionen im Speicher mit einem Register für den Index zwischen ihnen gespeichert werden können, was die Notwendigkeit der erneuten Ladung des Speichers vermeidet. Das Phasenrücksetz("resync")-Signal setzt auch diese Funktionen zurück. Nichtsinusförmige Wellenformen haben eine Beschränkung auf Δθ/Δz, damit es keinen Rest gibt.

Fig. 7 zeigt eine Variation des Analogtaktgenerators der Fig. 5. Ein digitales Haupttaktsignal von 304 bis 316 MHz wird einem durch vier dividierenden Teiler 700 zugeführt. Der Teiler 700 liefert ein Referenzsignal von etwa 80 MHz an einen DDS 705 und an einen Mischer 715. DDS 705 erzeugt ein 14,625 bis 21,625 MHz-Signal durch LPF 710 für Mischer 715. Der Mischer 715 liefert ein 92,75 bis 98,25 MHz-Signal durch BPF 720, Begrenzer 725 und harmonischen Filter 730 zum Mischer 735. Das digitale Haupttaktsignal wird in einem PLL-Frequenzmultiplika­ tor 745 verdoppelt, und das Ergebnis wird gemischt mit dem Ausgang vom harmonischen Filter 730 im Mischer 735. Das resultierende 705,75 bis 723,25 MHz-Signal wird über BPF 750, Begrenzer 755 und harmonischen Filter 760 zu einem Mischer 765 geführt. Das Referenzsignal vom Teiler 700 wird einem durch 32 dividierenden Teiler 740 zugeführt, der das resultierende Signal der Ausgangs-PLL 770 zuführt. Die Ausgangs-PLL 770 erzeugt ein Signal von 832 bis 973 MHz für den Mischer 765. Der Mischer 765 liefert das 125 bis 250 MHz-Analogtaktsignal über LPF 775 an eine Ausgangsleitung 780. Eine optionale abschließende PLL 790 kann verwendet werden zum Eliminieren von Spornen, die erheblich unterdrückt werden in der Frequenz von der Ausgangsfrequenz. Dies verbessert die Ereignis-zu- Ereignis-Zeitlagegenauigkeit für Taktereignisse, die zeitlich dicht aneinanderliegen (beispielsweise die Flanke-Flanke-Beziehung von benach­ barten Taktereignissen wird genauer gesteuert).

Das Minimumerfordernis für das Rücksetzen der Taktgenerator­ phase ist das Rücksetzen des DDS-Phasenakkumulators und durch vier teilende Teiler 700 und des durch 32 teilenden Teilers 740. Dies erfolgt durch Ausgeben eines Rücksetzimpulses an den DDS und Festsetzen eines Zählstandes in den Teilern in einem festen Verhältnis relativ zu dem resync-Impuls. Damit wird schließlich die Ausgangsphase rückgesetzt. Ein Problem ergibt sich jedoch mit der Ausgangs-PLL 770. Ein resync-Impuls kann zu jeder Zeit relativ zu der Phase des Phasendetektors 782 der Ausgangs-PLL 770 eintreffen. Die Erholung der PLL 770, wie jene von jedem Entzögerungskreis, ist ein stochastischer Prozeß. Einige Zeit ist erforderlich, die Metastabilität in der PLL aufzulösen, abhängig von der Schleifenbandbreite und der Phase des Eintreffens des resync-Impulses. Die Erhöhung der Phasenbandbreite würde zu einem Abwägen bei der Kon­ struktion zwingen, ob ein breiterer DDS verwendet wird, der ein höheres Spornniveau besitzt. Das Problem wird gelöst durch sorgfältiges Laden der Teiler 700 und 740 wie auch der PLL-Rückkopplungsteiler 784 und 786. Es ist festzuhalten, daß das System in Phasenverriegelung ist vor dem Eintreffen eines resync-Impulses.

Wenn ein resync-Impuls eintrifft, wird der Phasendetektor 782 in den AUS-Zustand gezwungen. Als nächstes werden die Referenzteiler 700 und 740 und die Rückkopplungsteiler 784 und 786 auf eine volle Phasen­ detektorperiode gesetzt. Danach wird der Phasendetektor 782 freigegeben. Wenn beide Zähler ihre ersten Zählungen für den Phasendetektor erzeugen, sind sie auf grob 20 ns ausgefluchtet. Die Schleife ist in Frequenzver­ riegelung und braucht nur die grobe 20 ns-Fehlausfluchtung aufzulösen.

Dies erfolgt während der verbleibenden 10 µs. Die Schleifenerholung ist deterministisch. Das Rücksetzen der Phase des Taktgenerators benötigt etwa 10 µs. Während dieser Zeit wird der Ausgang des Analogtaktsignals durch einen Zeitgeber abgeschaltet, der in Fig. 7 nicht gezeigt ist (beispielsweise durch eine Unterdrückungsverzögerung 285 und Gatter 240, wie in Fig. 2).

Die oben beschriebenen Anordnungen können in einem Mischsig­ naltestsystem verwendet werden mit einem Analogquellensequenzer für die Erzeugung von Analogsignalen, die an einen Prüfling anzulegen sind, und einem Analogmeßsequenzer für das Sequenzieren des Erfassens von Analog­ signalen von dem Prüfling. Fig. 8 zeigt einen Ausschnitt der Steuer­ schaltung für einen dieser Sequenzer. Ein Mux 800 empfängt das digitale Haupttaktsignal des Systems wie auch die analogen Taktsignale von einem oder mehr Analogtaktsignalgeneratoren. Eines der Taktsignale wird aus­ gewählt und einem durch N dividierenden Teiler 805 zugeführt, der das resultierende Taktsignal zwecks Taktung eines Sequenzersteuergeräts 810 zuführt. Das Haupttaktsignal wird auch einem Testmustergenerator (TPG) 815 zugeführt, der dem Sequenzsteuergerät 810 Mustersequenzinformation und ein Testmustertriggersignal einem Zähler 820 für das N-te Auftreten zuführt. Das Testmustertriggersignal erscheint typischerweise einmal pro Wiederholung des Testmusters. Der Zähler 820 für das N-te Auftreten dient dazu, ein oder mehrere Extrataktzyklen in das Muster einzufügen (beispielsweise in die analoge Wellenform), die an den Prüfling angelegt wird.

Der digitale Teil eines Mischsignaltesters wird durch das di­ gitale Haupttaktsignal getaktet, das auch dem DDS für die Analogtakt­ erzeugung zugeführt wird. Da das digitale und das analoge Untersystem resynchronisiert werden, indem die Taktsignale wie hier beschrieben ausgefluchtet werden, und da der DDS ein Ausgangssignal in einer fest­ gelegten mathematischen Beziehung zu dem an dem Eingang des DDS angeleg­ ten Signal erzeugt, ist die aktuelle Phasenbeziehung zwischen dem di­ gitalen Haupttakt und dem analogen Takt jederzeit nach einem Referenz­ ereignis (wie dem resync-Signal oder dem Testmustertriggersignal) vor­ herbestimmt und kann berechnet und sogar auf einem Wellenformwiedergabe­ werkzeug angezeigt werden.

Fig. 9 zeigt in der obersten Zeile den Testmustertrigger und den digitalen Haupttakt. Die mittlere Linie zeigt einen Ausschnitt des Testmusters mit einem Ereignis M und einem Ereignis M+1 relativ zu dem Testmustertrigger. Es ist manchmal möglich, beim Anlegen eines Test­ musters an einen Prüfling einen ungewünschten Zustand innerhalb des Prüflings zu induzieren. Ein solcher Zustand kann bei der Ausführung eines Tests entdeckt werden oder kann vorhergesagt werden aus der Kennt­ nis des angelegten Testmusters und seiner Phasenbeziehung zu dem digi­ talen und analogen Taktsignal. Wenn erforderlich, kann der Zähler für das N-te Ereignis programmiert werden, um eine Verzögerung von einer Taktperiode zwischen den Ereignissen M und M+1 des Testmusters einzu­ führen. Diese Zeitverschiebung ändert die Phasenlage zwischen dem Test­ muster und dem analogen Taktsignal zum Vermeiden der ungewünschten Be­ dingung. Falls erforderlich, kann ein deterministischer verzögerter Zustand erzeugt werden durch Programmieren des Zählers für das N-te Auftreten, um die gewünschte Verzögerung einzuführen.

Claims (20)

1. Ein Verfahren zum Ausfluchten der relativen Phase von asyn­ chronen Taktsignalen, umfassend die Schritte:

• a. Erzeugen eines Haupttaktsignals;
• b. Erzeugen mittels direkter digitaler Synthese eines zweiten Taktsignals asynchron mit dem Haupttaktsignal, wenn durch ein Resynchro­ nisationssignal entsperrt; und
• c. Erzeugen eines Resynchronisationssignals, das die Erzeugung des zweiten Taktsignals derart entsperrt, daß das zweite Taktsignal in einer bestimmten Phasenbeziehung zu dem Haupttaktsignal steht.

2. Ein Verfahren nach Anspruch 1, ferner umfassend das Ausfluch­ ten der relativen Phase des zweiten Taktsignals mit einem Testvektor­ muster in einem Mischsignaltester durch Erzeugen des Resynchronisations­ signals derart, daß die Erzeugung des zweiten Taktsignals entsperrt wird, wenn das zweite Taktsignal in einer bestimmten Phasenbeziehung zu dem Testvektormuster steht.

3. Ein Verfahren nach Anspruch 1, bei dem die Erzeugung eines Haupttaktsignals die Erzeugung eines digitalen Taktsignals variabler Frequenz umfaßt.

4. Ein Verfahren nach Anspruch 3, bei dem die Erzeugung eines zweiten Taktsignals die Ableitung des zweiten Taktsignals durch direkte digitale Synthese aus dem Haupttaktsignal umfaßt, so daß die Frequenz des zweiten Taktsignals sich mit der Frequenzänderung des Haupttakt­ signals ändert.

5. Ein Verfahren nach Anspruch 1, ferner umfassend den Schritt des Gatterns des zweiten Taktsignals zu einem Taktgeneratorausgang der­ art, daß das zweite Taktsignal sich während eines Intervalls stabilisie­ ren kann, nachdem es durch das Resynchronisationssignal entsperrt worden ist und dann zu dem Taktgeneratorausgang nach dem genannten Intervall übertragen wird.

6. Ein Verfahren nach Anspruch 2, bei dem die Phase des Testvek­ tormusters durch einen Trigger indiziert wird, und ferner umfassend die Schritte des Zählens einer Anzahl N von Taktereignissen nach dem Trigger und nachfolgendes Einfügen einer programmierten Verzögerung in das Test­ vektormuster.

7. Ein Verfahren nach Anspruch 1, ferner umfassend den Schritt des Entfernens von Spornen aus dem zweiten Taktsignal mittels einer Phasenverriegelungsschleife.

8. Ein Verfahren nach Anspruch 7, bei dem das Erzeugen des zwei­ ten Taktsignals ferner die Erzeugung durch direkte digitale Synthese eines Basissignals und Mischen des Basissignals mit zumindest einem Referenzsignal umfaßt.

9. Ein Verfahren nach Anspruch 7, bei dem die Erzeugung des zwei­ ten Taktsignals das Dividieren des Haupttaktsignals zum Erzeugen eines ersten Referenzsignals, das digitale Synthetisieren eines Basissignals aus dem ersten Referenzsignal, das Mischen des ersten Referenzsignals mit dem Basissignal zum Erzeugen eines ersten Zwischenfrequenzsignals, das Multiplizieren des Haupttaktsignals zum Erzeugen eines zweiten Refe­ renzsignals, das Mischen des zweiten Referenzsignals mit dem ersten Zwischenfrequenzsignal zum Erzeugen eines zweiten Zwischenfrequenzsig­ nals, das Dividieren des Haupttaktsignals zum Erzeugen eines dritten Referenzsignals, das Zuführen des dritten Referenzsignals zu einer Pha­ senverriegelungsschleife, das Erzeugen eines vierten Referenzsignals in der Phasenverriegelungsschleife, und das Mischen des vierten Referenz­ signals mit dem zweiten Zwischenfrequenzsignal umfaßt.

10. Ein Verfahren nach Anspruch 9, ferner umfassend das Rücksetzen der Phase des zweiten Taktsignals durch Anlegen des Resynchronisations­ signals an einen Direktdigitalsynthesizer an Teiler und an eine Phasen­ verriegelungsschleife.

11. Vorrichtung für das Ausfluchten der relativen Phase von asyn­ chronen Taktsignalen, umfassend:

• a. eine Haupttaktsignalquelle;
• b. einen digitalen Synthesizer für das Erzeugen eines zweiten Taktsignals asynchron mit dem Haupttaktsignal, wenn durch ein Resynchro­ nisationssignal entsperrt; und
• c. eine Quelle für ein Resynchronisationssignal, die die Er­ zeugung des zweiten Taktsignals derart ermöglicht, daß das zweite Takt­ signal in einer bestimmten Phasenbeziehung zu dem Haupttaktsignal steht.

12. Vorrichtung nach Anspruch 11, bei der das Resynchronisations­ signal ferner die Erzeugung des zweiten Taktsignals relativ zu einem Testvektormuster in einem Mischsignaltester entsperrt, wenn das zweite Taktsignal in einer bestimmten Phasenbeziehung zu dem Testvektormuster steht.

13. Vorrichtung nach Anspruch 11, bei der die Haupttaktsignalquel­ le steuerbar ist für das Erzeugen eines digitalen Taktsignals bei einer ausgewählten Frequenz innerhalb eines Frequenzbereichs.

14. Vorrichtung nach Anspruch 13, bei der der digitale Synthesizer auf das Haupttaktsignal mit der Erzeugung des zweiten Taktsignals derart reagiert, daß die Frequenz des zweiten Taktsignals sich mit Frequenz­ änderung in dem Haupttaktsignal ändert.

15. Vorrichtung nach Anspruch 11, ferner umfassend ein Gatter für den Durchlaß des zweiten Taktsignals zu einem Taktgeneratorausgang bei einem Zeitintervall, nachdem die Erzeugung des zweiten Taktsignals durch das Resynchronisationssignal entsperrt worden ist.

16. Vorrichtung nach Anspruch 11, bei der die Phase des Testvek­ tormusters durch ein Triggersignal indiziert wird, und ferner umfassend einen Zähler für das Zählen einer Anzahl N von Taktereignissen nach dem Trigger und einen Sequenzer, der auf den Zähler reagiert für das Ein­ fügen einer programmierten Verzögerung in das Testvektormuster.

17. Vorrichtung nach Anspruch 11, ferner umfassend eine Phasen­ verriegelungsschleife für das Entfernen von Spornen aus dem zweiten Taktsignal.

18. Vorrichtung nach Anspruch 17, bei der der Synthesizer durch direkte digitale Synthese ein Basissignal erzeugt und das Basissignal mit zumindest einem Referenzsignal mischt.

19. Vorrichtung nach Anspruch 17, bei der der Synthesizer für das Erzeugen des zweiten Taktsignals Mittel für die Division des Haupttakt­ signals zum Erzeugen eines ersten Referenzsignals, Mittel für das digi­ tale Synthetisieren eines Basissignals aus dem ersten Referenzsignal, Mittel für das Mischen des ersten Referenzsignals mit dem Basissignal zum Erzeugen eines ersten Zwischenfrequenzsignals, Mittel für das Mul­ tiplizieren des Haupttaktsignals zum Erzeugen eines zweiten Referenz­ signals, Mittel für das Mischen des zweiten Referenzsignals mit dem ersten Zwischenfrequenzsignal zum Erzeugen eines zweiten Zwischenfre­ quenzsignals, Mittel für das Dividieren des Haupttaktsignals zum Erzeu­ gen eines dritten Referenzsignals, Mittel für das Zuführen des dritten Referenzsignals zu einer Phasenverriegelungsschleife, Mittel für das Erzeugen eines vierten Referenzsignals in der Phasenverriegelungsschlei­ fe, und Mittel für das Mischen des vierten Referenzsignals mit dem zwei­ ten Zwischenfrequenzsignal umfaßt.

20. Vorrichtung nach Anspruch 17, ferner umfassend Mittel für das Rücksetzen der Phase des zweiten Taktsignals durch Anlegen des Resyn­ chronisationssignals an die Mittel für das Synthetisieren an die Mittel für das Dividieren und an die Phasenverriegelungsschleife.