DE1958617B2 - Impulsgruppengenerator - Google Patents
ImpulsgruppengeneratorInfo
- Publication number
- DE1958617B2 DE1958617B2 DE19691958617 DE1958617A DE1958617B2 DE 1958617 B2 DE1958617 B2 DE 1958617B2 DE 19691958617 DE19691958617 DE 19691958617 DE 1958617 A DE1958617 A DE 1958617A DE 1958617 B2 DE1958617 B2 DE 1958617B2
- Authority
- DE
- Germany
- Prior art keywords
- gates
- signals
- gate
- time
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
- H03K5/15026—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages
- H03K5/1504—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages using a chain of active delay devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S331/00—Oscillators
- Y10S331/03—Logic gate active element oscillator
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Magnetic Resonance Imaging Apparatus (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Eingänge | Ausgänge |
A | B, C |
B | C, D, S |
C | A, D, S |
D | A, B |
S | A, B, C |
3. Impulsgenerator nach Anspruch 1, dadurch gekennzeichnet, daß für η — 2 die Eingänge von
Gattern 0J2, A1, Φ23, B1, 034, C1, Φ41, D1, S1 mit
den Ausgängen der folgenden Gatter verbunden sind:
Eingänge | Ausgänge |
Φ12 | Bu Φ34 |
A1 | Φ34, C1, S1 |
023 | C1, Φ«, S1 |
OQ* | 041, D1, S1 |
Φ34 | Du Φ12, Sj |
C1 | Φ12, A1 |
041 | Αι, Φ23 |
D1 | Φ23> B1 |
S1 | Φη, A1, Φ23, B1, Φ34 |
4. Impulsgenerator nach Anspruch 3, dadurch gekennzeichnet, daß zusätzlich zwei der Dekodierung
dienende Gatter 0t und 02 vorgesehen
sind, deren Eingänge folgendermaßen mit den Ausgängen der anderen Gatter verbunden sind:
Eingänge | Ausgänge |
0, | A1, Φ34 B1, Φ« |
5. Impulsgenerator nach Anspruch 1, dadurch gekennzeichnet, daß für η = 3 die Eingänge der
anschließend aufgeführten Gatter mit den Ausgängen dieser Gatter wie folgt verbunden sind:
Eingänge | Ausgänge |
αΤ | Φ34Β., E„ Ss |
βΙ | E„ F1, S5 |
Φζ3η, | Ff, 041m, S5 |
C, | Φ4ΐΜ, G9, S5 |
Dj | Gg, H10 S5 |
034ro | |
Ee | Φΐ2«, ^a |
Ff | ^a, B„ |
Φ41ηΐ | B„, Φ23η, |
G1, | Φ23™» Cc |
S5" | Φΐ2«, Aa, Bb, 023m, Cc, Dd, 034m |
6. Impulsgenerator nach Anspruch 5, dadurch gekennzeichnet, daß zusätzlich vier der Dekodierung
dienende Gatter 0^, 02m, 03m und 04m
vorgesehen sind, deren Eingänge folgendermaßen mit den Ausgängen der anderen Gatter verbunden
sind:
Eingänge
Ausgänge
K *34m
Di, 04,m
Ff, 012m
H1n 023m
Di, 04,m
Ff, 012m
H1n 023m
7. Impulsgenerator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die
logischen Gatter NOR-Gatter sind.
Die vorliegende Erfindung bezieht sich auf einen Impulsgruppengenerator, bestehend aus einer Mehrzahl
von NOR- oder NAND-Gattern, welche in einer geschlossenen Schleife miteinander verbunden sind.
Zeitsignale werden im allgemeinen mit Hilfe eines Dekodierlogikkreises an den Ausgängen eines Zählers
erzeugt. Für die Erzeugung von Zeitsignalen mit gewünschter Symmetrie und gegenseitiger zeitlicher Beziehung
werden die Zählungen des Zählers entsprechend der Anzahl der gewünschten Signale über Tore
dekodiert. So kann es beispielsweise wünschenswert sein, aufeinanderfolgende Zeitsignale mit einer Dauer
von 2 Bits zu erzeugen. Andere Systemgruppen benötigen hingegen Zeitsignale, welche durch Intervalle
von Ein-Bil-Zeiten voneinander getrennt sind. Schließlieh
können Systemgruppen vorhanden sein, die aufeinanderfolgende Zeitsignale erfordern und die sich
zeitlich teilweise überlappen. Die bisher bekannten Zähler mit Dekodierlogikkreisen für die Erzeugung
derartiger Zeitsignale erfordern hingegen eine Vielzanl
von Logiktoren, so daß derartige Zähler einen relativ großen Raum benötigen und ein starke Leistungsaufnahme
aufweisen.
Bei integrierten Schaltkreisanwendungen ist es somit bereits bekannt (s. USA.-Patentschrift 3 382 455),
eine Mehrzahl von Mehrfach-Eingangs-Loigikgartern vorzusehen, von welchen jedes mit dem Ausgang von
zwei anderen Gattern verbunden ist, während jedes
f lip-nOJ» <*" UV1U.U1JVU 1 ^"'«" ·"" ···"-,—"
Kombinationen angeschaltet werden können, von welchen ein Teil jedoch normalerweise nm verwendet
1-r, Hinblick auf diesen Stand der Technik ist es
Zu-· der vorliegenden Erfindung, einen Impulsgrupper.iienerator
zu schaffen, der diesen obengenannten Nachteil nicht aufweist, und der bei Verwendung einer
minimaler. Anzahl von Toren mehrere Zeitsignale er-Obwohl im Rahmen der vorliegenden Erfindung
sowohl NOR- wie auch NAND-Gatter verwendet werden können, erweist es sich in der Regel ais
zweckmäßig, NOR-Gatter zu verwenden
Weitere Einzelheiten der Erfindung sollen in dem
Folgenden an Hand von Ausführungsbeispielen naher
erläutert und beschrieben werden, wobei auf die Zeichnung Bezug genommen ist. Es zeigt
zwei anderen uauern verounaen ist, wanrena jeaes Fig. 1 ein Blockdiagramm einer ersten Ausmn-
Gat'er selbst zwei Eingangsimpulse von zwei anderen 10 rungsform eines Impulsgenerators gemau oer r,
Gattern erhält Ein Triggerimpuls wird dabei direkt dung zur Erzeugung von Zots«nakn mit ^em
einem der Gatter und über einen Inverter einem Phasentrennung von 1 Bit, einer Zeitsignaldauer von
anderen Gatter zugeführt. Es zeigt sich jedoch, daß 3 Bits und einer zeitlichen Überlappung vor11JBi _uml
betderartigen Schaltanordnungen ungewünschte Zähl- F ig. 2 ein schematiches ^ockdiagraxmn emer
swaenzen auftreten können, weil die verwendeten .5 zweiten Ausführungsfom des erfindungsgemaßen Im
FHP-Flops an beliebige Punkten ^ möglichen ^f^^^SS^SSS^
von 7 Bits und einer zeitlichen Überlappung von
3 idem Folgenden soll auf die Figuren, insbesondere
Fia 1 Bezue genommen werden, in welcher em
Zähler 1 dargestellt ist, der zur Erzeugung von Zeitsignal«!
aus NOR-Gatter A bis D und S besteht.
mmimaler. Anzahi von l oren menrere ^eits.gna.e er- Die mitpinselben erzielbaren Zjjge^
/eu-t wobei unaewünschte Zählsequenzen nicht auf- 25 die in der folgenden Tabelle 1 gegeoene du
treten können. " und Logikgleichung gegeben:
E rfindungsgemäß wird dies dadurch erreicht, daß
der Eingang des K'^-Gatters mit den Ausgängen der Gatter2n + k. 2n + k-\ und Tür den Fall. daC k
zwischen 2 und 2n+l einschließlich dieser Werte he ι mit dem Ausgang eines Gatters S verbunden ist.
wo~bei für den Fall, daß die Werte von 2n + fc bzw.
2n + k-\ größer als 4« sind, von diesen Werten4η
subtrahiert wird, und daß der Eingang des Gatters S mit den Ausgängen der Gatter I- 2n+l verbunden
ist und daß μ eine beliebige positive ganze Zahl,
entsprechend einem Viertel der Gesamtzahl der Gatter ohne Gatter S und k eine beliebige ganze Zahl zwischen
1 und An. entsprechend der Ordnungszahl des betreffenden Gatters ohne Gatter S, ist.
Durch das Vorsehen eines im Rahmen der vorliegenden Erfindung verwendeten S-Gatters wird gewährleistet,
daß beim anfänglichen Anschalten von einem der ungewünschten Schaltzustände der Zähler
in den gewünschten Schaltzuständen zu zählen anfängt Das zum Triggern des S-Gatters notwendige
Signal wird bei von intern erzeugten Signalen abgeleitet und ist somit in keiner Weise eine Funktion
eines äußeren Triggersignals. Bei einer Zählung in einer uneewünschten Zählsequenz ergibt sich an das
S-Gatter" ein Eingangssignal, wodurch der entsprechende Zähler aus der ungewünschten Zählfolge in
die gewünschte Zählfolge gebracht wird, indem die
Tabelle | I | B | A | |
D | C | 0 | 1 | |
1 | 0 | 0 | 1 | |
0 | 0 | 1 | 1 | |
0 | 0 | 1 | 0 | |
0 | 0 | 1 | 0 | |
0 | 1 | 0 | 0 | |
0 | 1 | 0 | 0 | |
1 | 1 | 0 | 0 | |
1 | 0 | |||
A =B + C
B = C + D + S C = D + A + S
S = A + B + C
Wie dies durch die Bit-Muster angezeigt ist, weist das Ausgangsi'.eitsignaldesNOR-Gatters A eine»An«-
Zeit von 3 Bits und eine »Aus«-Zeit von 5 Bits auf.
^..~ e
__ ,_,. Die A- und C-»An«-Zeiten bzw. die ß- und D-»An«-
Ausgänge jener Gatter, welchen die Signale des Zeiten sind jeweils durch 1 Bit voneinander getrennt.
S-Gatters zugeführt werden, logisch auf 1 bzw. 0 fest- 55 Die A- und iS-, B- und C-, C- und D- bzw. D- und
gelegt werden. /4-Signale überlappen einander über einen Zeitraum
'--' J— 1^-1 ·—· Λ™-ν4_ von ι Bit.
Das NOR-Gatter S wird zur Erzeugungf der Ausgangsbedingungen
an den NOR-Gattern B "und C für
;iCgl wviuv.li.
Außerdem entfallen die bei den bekannten Anordnungen auftretenden unterschiedlichen Verzögerungsoder Umschaltzeiten, so daß über einen Schallzyklus gimgjin.uiiit..„.t... -..
die Zwischenräume zwischen den einzelnen Zeichen 60 die Erzeugung des gewünschten Bit-Musters verwcn-
gcringer werden. det. Nachdem die Anfangszustände eingestellt sind
Vorteilhafte Ausbildungen des erfindungsgemäßcn arbeitet der Generator 3 als selbstschwingender Oszil-
Impulsgenerators für M= 1,2 oder 3 ergeben sich an lator.
Hand der Unteransprüche 2, 3 und 5. Wie gewöhnlich wird vor der Auslegung des BiI-
Falls eine Dekodierung gewünscht ist. erweist es fi.s Musiergenerators die geforderte l;.igenschafl eines
sich als zweckmäßig, zusätzliche Gatter vorzusehen, Satzes von Zeilsignalen festgelegt. Beispielsweise wer-
so wie sie durch die Ansprüche 4 und 6 festgelegt b BilMusicr und die entsind.
Satzes von Zeilsigna gg w
den das oben angegebene Bil-Musicr und die ent-
sprechenden Logikkreisc für ein Zweiphascn-Zeit-
schema entwickelt, bei welchen es gefordert war, daß bestimmte Signale mit einem Abstand von 1 Bit
auftreten. Um derartige Signale mit einem Abstand von 1 Bit zu erzeugen, ist es entsprechend den obigen
Ausführungen notwendig, die »An«-Zeit zu vermindern bzw. um 1 Bit zu reduzieren. Demzufolge sind
die Zeitsignale während 3 Bits eingeschaltet und während 5 Bits ausgeschaltet.
Gewöhnlich haben Vielfach-Zeitsignale für Mehrphasengatterlogikkreise
eine Phasenbeziehung einschließlich einer Isolier- bzw. einer Trennperiode, um zu verhindern, daß Durchläufe auftreten können.
Wenn ein Trennintervall nicht vorgesehen ist, ist es nämlich möglich, daß Signale durch eine bestimmte
Kombination von Toren ohne den gewünschten Zeitabstand durchgeschleust werden können. Mit anderen
Worten bedeutet das, daß Informationen an den Ausgangsklemmen der Vielfachlogikkreise bereits vor
jener Zeit aultreten können, bevor sie benötigt sind, was naturgemäß zu Fehlern führen würde.
Die Phasenbeziehung zwischen Signalen sollte ebenfalls eine Überlappung zwischen nebeneinanderliegenden
Phasen der Zeitsignale ermöglichen, so daß die in einem Logikkreis vorhandenen Kondensatoren
mit relativ hoher Geschwindigkeit geladen bzw entladen werden können. Ohne diese Überlappung
würde zwischen der »An«-Zeit eines Zeitsignals und der »An«-Zeit eines danebenliegenden Zeitsignals für
die Durchschaltung desselben Logikkreises Zeit verloren. Eine Ladungsteilung wird ebenfalls durch die
Verwendung von überlappenden Zeitsignalen verhindert. Die Uberlappungsperiode wird in gewisser
Beziehung durch die Eigenschaften des zu schaltenden Kreises bestimmt. In manchen Kreisen ist eine
relativ große Überlappung erforderlich, während in anderen kleinere Überlappungen annehmbar sind.
Auf alle Fälle sollten die Zeitsignale symmetrische »An«- und »Aus«-Zeiten aufweisen.
Nachdem die Anzahl von Zeitsignalen und ihre logische Beziehung zueinander festgelegt worden ist,
können die zur Logik notwendigen Tore ausgelegt und in gewünschter Weise miteinander verbunden
werden. Die erzielbare Kombination der Tore erzeugt einen Oszillatorkrei;», der Signale entsprechend dem
Bit-Muster in Funktion der Anforderung der Ausgangszeitsignale erzeugt.
Wie in Fig. 1 dargestellt ist. sind vier NOR-Gatter
A. B, C, D zusätzlich einem Anlauf-NOR-GatterS
notwendig, um das in Tabelle I dargestellte Logik- und Bit-Muster zu erzeugen. Die Ausgangssignale
von jedem der Gatter haben aufeinanderfolgende Zeitintervalle entsprechend zwei logischen Zuständen
»An« oder »Aus«, die in der Tabelle durch die Zustände »1« und »0« dargestellt sind. Entsprechende
logische Zustände der Ausgangssignale weisen verschiedene Anfangs- und Endphasenzeiten auf, während
die Intervalle der entsprechenden Logikzustände gleich sind.
Die Phasenbeziehung — d. h. der Abstand und die Überlappung der Ausgangssignale — wird durch die
Eingangssignale bestimmt. Da beispielsweise der Ausgang des NOR-Gatters A nach einem Bit durchschaltet,
nachdem die Ausgänge der NOR-Gatter C und B sperren, können diese Ausgangssignale dazu verwendet
werden, um das NOR-Gatter A in den Zustand »1« zu bringen. Nachdem die Ausgänge der
NOR-Gatter D und B nicht mehr im Zustand »0« sind, wird ein Bit später das Gatter A in den Zustand
»0« getrieben. Da in gleicher Weise das Gatter E nach 1 Bit in den Zustand »1« gelangt, nachdem sowohl
die NOR-Gatter B und C in den Zustand »0« gelangen, können diese Ausgänge dazu verwende!
werden, das NOR-Gatter B in den Zustand »1« zu treiben. Das NOR-Gatter B bleibt im Zustand »1«.
bis beide Signale nicht mehr im Zustand »0« sind, was 3 Bit später der Fall ist. Andere Beziehunger
ergeben sich an Hand des Logik- und Bit-Musters
ίο gemäß Tabelle I.
Die in F i g. 1 dargestellte Schaltanordnung könnte für ein 40-Schema verwendet werden, obwohl dieselbe
wegen der kleinen Überlappung zwischen den Signalen nicht so nützlich ist.
Ein praktischer Impulsgenerator Tür Durchschaltung mit hoher Geschwindigkeit ist in Fig. 2 dargestellt.
Das Bit-Muster, das durch die in F i g. 2 dargestellte Ausführungsform erzeugt wird, ist in der folgenden
Tabelle II dargestellt, wobei NOR-Gatter Ax.
B1,C1,D1,S1, <9I2, Φ23, tf>34 und 041 verwendet sind:
ο. | 40 | 0 | 1. 1 0 |
1 | 0 | ||
1 | 0 | ||
0 | 0 | ||
0 | 0 | ||
35 0 | 0 | ||
0 | 0 | ||
0 | 0 | ||
0 | ι | ||
0 | |||
1 | |||
1 | |||
1 |
C1
0
0
0
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
0
0
1
1
1
Tabellen | «. | 0 | *>» | 0 | A1 | 0 | 0IZ |
0 | 0 | 0 | 1 | ||||
0 | 0 | 0 | 1 | 1 | |||
0 | 0 | 0 | 1 | I | |||
0 | 0 | 1 | 1 | 1 | |||
0 | 0 | 1 | 1 | 1 | |||
0 | 1 | 1 | 1 | ||||
0 | 1 | 1 | 1 | ||||
0 | 1 | 1 | 0 | ||||
0 | 1 | 0 | 0 | ||||
1 | 0 | 0 | 0 | ||||
1 | 0 | 0 | 0 | ||||
1 | 0 | 0 | 0 | 0 | |||
1 | 0 | 0 | 0 | 0 | |||
1 | 0 | 0 | 0 | 0 | |||
1 | 0 | ||||||
0 |
0I2 = B1+ 034
A1 = 034 + C, + S1
A1 = 034 + C, + S1
*23 = C1 + 041 + S1
B1 = 04, + D1 + S1
*34
Ci
04,
S1
0,
0,
= D,
= A1 + 0;
A + 023 + S +
= B1 + (P41
Wie dies oben angezeigt ist, ist die Phasentrennun§
zwischen Zeitsignalen Φ12 und 034. bzw. 023 und 041
1 Bit. Der Zustand »1« bzw. die »An«-Zeit jedes Zeitsignals beträgt 7 Bit, während die Uberlappungsdauer
zwischen den Zeitsignalen 012, 0^, 034 und
04i 3 Bit beträgt Die Indizes entsprechen benachbar
ten Intervallen, während welchen die Ausgangszeit-
signale der Gatter im Zustand »1« sind. So entspricht beispielsweise Φ]2 einem Signal, das wahrend der Phasenzeiten
1 und 2 den Zustand»!« aufweist. Demzufolge ist ein Signal, das während der Phasenzeiten 2
und 3 ebenfalls den Zustand »1« aufweist, überlappend mit einem Signal, welches während der Phasenzeiten 1
und 2 im Zustand »1« ist. Die Zeitsignale von den Toren Ax bis Dx sind notwendige Hingänge für die
anderen Gatter, damit Ausgangszeitsignalc mit der gewünschten Beziehung — d.h. eine Trennung von
1 Bit und eine Überlappung von 3 Bits erzeugt werden.
Nachdem die Eigenschaften der gewünschten Zcitsignale festgelegt worden sind, wie dies zuvor beschrieben
worden ist, kann es notwendig erscheinen, zusätzliche Gatter zu den die notwendigen Zeitsignale erzeugenden
Galtern hinzuzufügen, damit der Generator die Fähigkeit erhält. Signale mit der notwendigen Bit-Muster-Beziehung
zu erzeugen. Die Gatter .4, bis D1 müssen somit hinzugefügt werden, damit sich die gewünschte
Bit-Konfiguration für die Erzeugung der Zeitsignale 012, Φ2ΐ, ΦΜ und Φ41 ergibt. Beispielsweise
weisen die Signale Φχ2 und Φ3Α »An«-Zeiten auf.
die durch I Bit voneinander gelrennt sind. Um die gewünschte Trennung von 1 Bit zu erzeugen, ist es
notwendig, daß die Zeitsignale eine Bit-Muster-Differenz von 2 Bils aufweisen. Dies bedeutet, daß die
Gatter Φ12 und A logische Intervalle aufweisen, die
eine Phasenverschiebung von zwei logischen Zuständen haben. Durch Untersuchung des Bit-Muslers
kann man erkennen, daß das Gatter Φχ2 nach I Bit
in den Zustand »1« gelangt, nachdem die Gatter Φ,4 und B1 in den Zustand »0« gelangt sind, und daß es
über 1 Bit hinweg in dem Zustand »1« verbleibt, nachdem das Gatter ß in den Zustand »I« gelangt ist.
Demzufolge können die Gatter Φ34 und B1 als Eingänge
für das Gatter Φ12 verwendet werden, damit ein
Signal erzeugt wird, welches zur Erzeugung der gewünschten Trennung bereits 1 Bit vorzeitig in den
Zustand »0« gelangt, bevor das Gatter Φ34 in den
Zustand »1« gelangt. Wenn demzufolge beide Eingänge an dem Gatter Φ12 im Zustand »0« sind, wird
der Ausgang des Gatlers Φ12 IBiI später in den
Zustand »1« gebracht und bleibt dort, bis beide Eingänge nicht im Zustand »0« sind. Sobald dies eintritt,
wird das Ausgangssignal des Gatters Φ,2 in den Zustand »0« gebracht.
ίο Das Ausgangssignal des Gatters S1 ist notwendig,
um die Anfangsbedingungen des Zeitgenerators festzulegen. Der Generator erzeugt daraufhin Signale, die
ein periodisches Bit-Muster erzeugen, deren Konfiguration eine Funktion der gewünschten Zeitsignale
is ist. Das Gatter S1 empfangt Eingänge der Gatter Φ12,
/4, ß, Φ23 und Φ34, wie dies in Fig. 2 dargestellt ist.
Obwohl die NOR-Gatter Φ12 bis Φ41 notwendige
Gatter für ein bestimmtes Gattersystem sind, ist es möglich, das durch die Ausgangssignale sich ergebende
Bit-Muster zu dekodieren, um andere Zeitsignale zu erzeugen. Beispiele von Dekodiergattern sind durch
die NOR-Gatter Φ, und Φ2 dargestellt. Es soll jedoch
hervorgehoben werden, daß die wesentlichen Zeitsignale Φ12 bis Φ41 ohne das Vorsehen von Dekodierlogik
elementen erzeugt werden können.
Obwohl das in F i g. 2 dargestellte System eine besonders vorteilhafte Ausführungsform zeigt, können
Oszillatorkreise für die Erzeugung von Signalen entsprechend zusätzlichen Mustern ebenfalls verwendet
werden. Für die Erzeugung von Überlappungen, die größer als 3 sind, ist die in F i g. 1 dargestellte Ausführungsform
ziemlich ungeeignet. Ein Beispiel eines Bit-Musters, das von einem Generator mit vier Hauptgattern
23Μ -
Φ4
»An«-Zeiten
2Μ 23Μ 34Λί 41 μ
von 11 Bits und einer Trennung von 1 Bit erzeugt wird,
ist in der folgenden Tabelle III dargestellt. Die Dekodierlogik für die Zeitsignale der untergeordneten
Tore Φ, m, Φ2ΐπ, Φ3η, und Φ4ΐη ist ebenfalls dargestellt
1 | 'Κ .1/ | F> | E, | Tabelle 111 | Dj | C1. | f - '!'is if |
O | .4,, | '",2 | |
1 | 1 | 1 | "Vl, | O | O | O | (1 | O | 1 | ||
>h | O | i | O | O | O | O | O | O | η | 1 | |
O | 1 | O | O | O | O | O | O | 1 | 1 | ||
O | O | O | O | O | O | O | 1 | 1 | 1 | ||
O | O | O | O | O | O | O | 1 | 1 | 1 | ||
O | O | O | O | O | O | O | O | 1 | 1 | 1 | |
O | O | O | O | O | O | O | 1 | 1 | 1 | ||
O | O | O | O | O | O | O | 1 | 1 | 1 | ||
O | O | O | O | O | O | 1 | 1 | 1 | 1 | ||
O | O | O | O | O | O | 1 | 1 | 1 | 1 | ||
O | O | O | O | O | 1 | 1 | 1 | 1 | 1 | ||
O | O | O | O | O | 1 | 1 | 1 | 1 | O | ||
O | O | O | O | O | 1 | 1 | 1 | 1 | 1 | O | |
O | O | O | O | 1 | 1 | 1 | 1 | O | O | ||
O | O | 1 | 1 | 1 | 1 | O | O | O | |||
O | O | 1 | 1 | 1 | 1 | O | O | O | |||
O | 1 | 1 | 1 | 1 | 1 | O | ο | O | |||
O | 1 | 1 | 1 | 1 | O | O | O | O | |||
1 | 1 | 1 | 1 | 1 | O | O | (J | O | |||
1 | 1 | I | 1 | O | O | O | O | ||||
O | 1 | ||||||||||
O | |||||||||||
O | |||||||||||
O | |||||||||||
O | |||||||||||
O | |||||||||||
O | |||||||||||
O | |||||||||||
O | |||||||||||
O | |||||||||||
C | |||||||||||
) | |||||||||||
Fortsetzung
lh | 1 | Ά., w | 1 |
O | 1 | 1 | 1 |
O | 1 | 1 | 1 |
1 | 1 | 1 | I |
1 | 1 | ||
Φχ
»Λ
<Ι\
= φ.
34Af
ßh =
»23 M = Ff
»Λ
C, = »41 M
O^ = 57Τ"
S,
S,
+ S5
»34 Af =
<7>1
ι\ | Γ,. | Ί'23 W | β/. | A11 | |
1 | 1 | 0 | 0 | 0 | 0 |
1 | 0 | 0 | 0 | 0 | 0 |
1 | 0 | 0 | 0 | 0 | 0 |
0 | 0 | 0 | 0 | 0 | 0 |
»3 m = | F,+ | »12 Af |
Φλ =
'4m |
Hh + | »23 Af |
»12 Af | + Λ,, | |
Ff = | /fu + | Bh |
'41 Ai = | D/, "ι | »23 Af |
G9 = | »23 Af | + Cc |
Η» = Cc +
= 01 Al
23Λί
Dd
Wie oben angezeigt ist, steigt mit zunehmender Uberlappungszeit die Anzahl der notwendigen Gatter
des Zeitgenerators. Abgesehen von dem Gatter S werden gemäß F i g. 2 für die Überlappung von 3 Bits
acht Gatter benötigt. Für eine Überlappung von 5 Bits hingegen sind zwölf Gatter erforderlich, wie dies in
Tabelle III dargestellt ist. Für eine Überlappung von 7 Bits hingegen sind sechzehn Gatter notwendig.
Mit zunehmender Erhöhung der Überlappung zwischen Signalen steigt demzufolge die Anzahl der
Gatter bis zu einem Punkt an, in welchem ein derartiges System unwirtschaftlich ist.
Der Vielfach-Zeitgenerator gemäß der Erfindung genügt ganz allgemein den folgenden Bedingungen:
a) Anzahl der erforderlichen Gatter ausschließlich dem Gatter S: 4 n,
b) Anzahl der Oszillatorstufen: 8 n,
c) Anzahl der Stufen im Zustand »1«: 4 η — 1,
d) Anzahl der Stufen in Überlappung zwischen be nachbarten Signalen: 2η — 1,
e) Anzahl der Stufen in Trennung zwischen abwechselnden Signalen: 1,
f) Anzahl der Stufen in einer untergeordneter Phase, falls dekodiert: 2 η - 1,
wobei η eine beliebige ganzzahlige Zahl ist.
Wie oben angedeutet ist, sind bei η = 2 acht Gattei
mit sechzehn logischen Zuständen — d. h. sieben »An«-Zuständen und neun »Aus«-Zuständen — notwendig;
ferner ergeben sich drei Uberlappungsintervalle
zwischen benachbarten Signalen und ein Intervall von Trennung zwischen abwechselnden Signalen
An Hand dieser Informationen kann ein Bit-Muster für Haupt-Zeitsignale abgeleitet werden, wobei eine
Anzahl von zusätzlichen Gattern zur Erzeugung vor Signalen mit ähnlichen Eigenschaften hinzugefügt
werden kann, um dieses Bit-Muster des Impulsgenerators zu vervollständigen.
Hierzu 1 Blatt Zeichnungen
Claims (2)
1. Impulsgruppengenerator, bestehend aus einer Mehrzahl von NOR- oder NAND-Gattem, welche
in einer geschlossenen Schleife miteinander verbunden sind, dadurch gekennzeichnet,
daß der Eingang des Xleil-Gatters mit den Ausgängen
der Gatter 2n+k, 2n+k-l und für den Fall,
daß ic zwischen 2 und 2n+l einschließlich dieser Werte liegt, mit dem Ausgang eines Gatters S
verbunden ist, wobei für den Fall, daß die Werte von 2n+k bzw. 2n+k—1 größer als An sind,
von diesen Werten 4 η subtrahiert wird, und daß der Eingang des Gatters S mit den Ausgängen der
Gatterl—2/ί+1 verbunden ist, und daß η eine
beliebige positive ganze Zahl, entsprechend einem Viertel der Gesamtzahl der Gatter ohne Gatter S
und k eine beliebige ganze Zahl zwischen 1 und 4n, entsprechend der Ordnungszahl des betreffenden
Gatters ohne Gatter S, ist.
2. Impulsgenerator nach Anspruch 1, dadurch gekennzeichnet, daß für η = 1 die Eingänge von
Gattern A, B, C, D und S mit den Ausgängen der folgenden Gatter verbunden sind:
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US78771968A | 1968-12-30 | 1968-12-30 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1958617A1 DE1958617A1 (de) | 1970-07-02 |
DE1958617B2 true DE1958617B2 (de) | 1972-12-14 |
DE1958617C3 DE1958617C3 (de) | 1973-07-05 |
Family
ID=25142351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19691958617 Expired DE1958617C3 (de) | 1968-12-30 | 1969-11-21 | Impulsgruppengenerator |
Country Status (7)
Country | Link |
---|---|
US (1) | US3539938A (de) |
JP (1) | JPS5012874B1 (de) |
DE (1) | DE1958617C3 (de) |
FR (1) | FR2027299A1 (de) |
GB (1) | GB1257067A (de) |
NL (1) | NL6917609A (de) |
SE (1) | SE358523B (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3740660A (en) * | 1971-05-27 | 1973-06-19 | North American Rockwell | Multiple phase clock generator circuit with control circuit |
DE69315010T2 (de) * | 1992-08-20 | 1998-04-16 | Koninkl Philips Electronics Nv | Oszillator mit mehrphasigen Ausgängen |
US5517147A (en) * | 1994-11-17 | 1996-05-14 | Unisys Corporation | Multiple-phase clock signal generator for integrated circuits, comprising PLL, counter, and logic circuits |
US10141930B2 (en) * | 2013-06-04 | 2018-11-27 | Nvidia Corporation | Three state latch |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3235796A (en) * | 1960-05-23 | 1966-02-15 | Rosenberry W K | Free running multi-stable state circuit for time interval measurement |
US3110821A (en) * | 1962-01-09 | 1963-11-12 | Westinghouse Electric Corp | N pulse counter using at most 3n nor elements for odd n and 3n/2 elements for even n |
DE1293206B (de) * | 1966-03-12 | 1969-04-24 | Vyzk Ustav Matemat Stroju | Schaltungsanordnung zur Erzeugung von Schwingungen |
US3350659A (en) * | 1966-05-18 | 1967-10-31 | Rca Corp | Logic gate oscillator |
-
1968
- 1968-12-30 US US787719A patent/US3539938A/en not_active Expired - Lifetime
-
1969
- 1969-10-17 GB GB1257067D patent/GB1257067A/en not_active Expired
- 1969-11-20 FR FR6940025A patent/FR2027299A1/fr active Pending
- 1969-11-21 DE DE19691958617 patent/DE1958617C3/de not_active Expired
- 1969-11-21 NL NL6917609A patent/NL6917609A/xx unknown
- 1969-12-05 JP JP44098266A patent/JPS5012874B1/ja active Pending
- 1969-12-29 SE SE17966/69A patent/SE358523B/xx unknown
Also Published As
Publication number | Publication date |
---|---|
NL6917609A (de) | 1970-07-02 |
GB1257067A (de) | 1971-12-15 |
DE1958617A1 (de) | 1970-07-02 |
SE358523B (de) | 1973-07-30 |
US3539938A (en) | 1970-11-10 |
DE1958617C3 (de) | 1973-07-05 |
FR2027299A1 (de) | 1970-09-25 |
JPS5012874B1 (de) | 1975-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2541163C2 (de) | Anordnung zur Bestimmung der Phasendifferenz | |
DE3606452C2 (de) | Nicht flüchtige Zählschaltung und Verfahren zur verlängerten Zählstufen-Lebensdauer | |
DE2510186A1 (de) | Steuerschaltung fuer einen wechselrichter | |
DE2548265A1 (de) | Schaltungsanordnung zur symmetrischen frequenzteilung durch eine ungerade zahl | |
DE2406662B2 (de) | Frequenzteilerschaltung | |
DE3022746A1 (de) | Digitale phasenkomparatorschaltung | |
DE3212453C2 (de) | ||
DE2803650A1 (de) | Vorrichtung zur erzeugung einer impulsbreitenmodulierten welle | |
DE2936059C2 (de) | Steuerung für eine Anzeigeeinheit mit matrixförmiger Elektrodenanordnung | |
DE1958617B2 (de) | Impulsgruppengenerator | |
DE3007824C2 (de) | Programmierbarer Frequenzteiler | |
EP0042961B1 (de) | Verfahren und Anordnung zur Erzeugung von Impulsen vorgegebener Zeitrelation innerhalb vorgegebener Impulsintervalle mit hoher zeitlicher Auflösung | |
DE711591C (de) | Schaltungsanordnung zur Frequenzteilung mit Elektronenroehren, die als Sperrschwinger geschaltet sind oder zu Multivibratoren gehoeren | |
DE3602818A1 (de) | Gewichtungsereignis-zaehlerschaltungsanordnung | |
DE2724110C2 (de) | Quasi-Zufallsgenerator | |
DE4228228A1 (de) | Oszillatorkreis zum unterdruecken von rauschen | |
DE3230329A1 (de) | Digitale phasenschieberschaltung | |
EP0241777B1 (de) | Demultiplexstufe eines Digitalsignal-Übertragungsgerätes | |
DE2932745C2 (de) | Digitaler Frequenz- und Phasenvergleicher | |
CH647366A5 (de) | Kodiereinrichtung fuer binaere datensignale und dekodiereinrichtung fuer diese datensignale. | |
DE2713319A1 (de) | Elektronischer taktgeber fuer elektrische digitalanlagen | |
DE2339026C2 (de) | Verfahren und Schaltungsanordnung zum Entfernen von Paritätsbits aus Binärwörtern | |
DE2257277C3 (de) | Schaltungsanordnung zur Erzeugung einer Folge von Binärsignalen | |
DE4016951C1 (en) | Dividing frequency of input signal - using counters for positive and negative flanks of pulses and decoding signals from results | |
EP0617514A2 (de) | Zähler- und/oder Teileranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 |