DE19537337A1 - Integrierte Mikrowellen-Halbleiterschaltung und Verfahren zum Herstellen einer integrierten Mikrowellen-Halbleiterschaltung - Google Patents

Integrierte Mikrowellen-Halbleiterschaltung und Verfahren zum Herstellen einer integrierten Mikrowellen-Halbleiterschaltung

Info

Publication number
DE19537337A1
DE19537337A1 DE19537337A DE19537337A DE19537337A1 DE 19537337 A1 DE19537337 A1 DE 19537337A1 DE 19537337 A DE19537337 A DE 19537337A DE 19537337 A DE19537337 A DE 19537337A DE 19537337 A1 DE19537337 A1 DE 19537337A1
Authority
DE
Germany
Prior art keywords
semiconductor substrate
film
fet
region
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19537337A
Other languages
English (en)
Inventor
Hajime Sasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19537337A1 publication Critical patent/DE19537337A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die vorliegende Erfindung betrifft eine integrierte Mi­ krowellen-Halbleiterschaltung und ein Herstellungsverfahren dafür und insbesondere ein Verfahren zum Verbessern eines Schutzes eines FET (Feldeffekttransistors), der in der in­ tegrierten Schaltung beinhaltet ist, vor einer äußeren Um­ gebung, und einer elektromagnetischen Abschirmung des FET.
Fig. 37 zeigt eine perspektivische Ansicht, die eine monolithische integrierte Mikrowellenschaltung (hier im weiteren Verlauf als MMIC bezeichnet) darstellt, bei wel­ cher ein MMIC-Chip in einem auf Metall basierenden Gehäuse eingekapselt ist. Fig. 38 zeigt eine Querschnittsansicht, die entlang einer Linie 38-38 in Fig. 37 genommen ist. In diesen Figuren beinhaltet eine MMIC 1000 ein Gehäuse­ substrat 7, das aus CuW oder dergleichen hergestellt ist. Ein Paar keramischer Schichten 5A und 5B ist mit Covar, welches eine Legierung von Fe(54%), Ni(29%) und Co(17%) ist, an vorgeschriebenen Positionen auf die obere Oberflä­ che des Gehäusesubstrats 7 aufgeklebt. Metallfolienmuster 5a, die als Mikrowellen- oder Gleichstrom-Eingänge/Ausgänge (I/O) dienen, sind auf der oberen Oberfläche der kerami­ schen Schichten 5A und 5B angeordnet. Ein GaAs-MMIC-Chip 1 ist an einem Bereich der oberen Oberfläche des Gehäuse­ substrats 7 zwischen den keramischen Schichten 5A und 5B mit einem Lot aufgeklebt. Die Metallfolienmuster 5a auf den keramischen Schichten 5A und 5B sind mit Drähten 6 an Ver­ drahtungsmuster (nicht gezeigt) auf dem GaAs-MMIC-Chip 1 angeschlossen. Ein Gehäuserahmen 4, der aus CuW oder der­ gleichen hergestellt ist und Schlitze an gegenüberliegenden Seitenwänden aufweist, ist so mit Covar an einer vorge­ schriebenen Position auf die obere Oberfläche des Gehäuse­ substrats 7 aufgeklebt, daß die keramischen Schichten 5A und 5B in die Schlitze des Rahmens 4 eingepaßt sind. Ein Gehäusedeckel 3, der CuW oder dergleichen aufweist, ist mit einem Lot auf die obere Oberfläche des Gehäuserahmens 4 aufgeklebt. In den Figuren bezeichnet das Bezugszeichen 2 einen FET, der in dem GaAs-MMIC-Chip 1 beinhaltet ist. Der GaAs-MMIC-Chip 1 beinhaltet andere Schaltungskomponenten, wie zum Beispiel Widerstände und Kondensatoren, obgleich diese Elemente in Fig. 38 nicht gezeigt sind.
Im weiteren Verlauf wird eine Beschreibung der Funk­ tionsweise gegeben.
Wenn der GaAs-MMIC-Chip 1 zum Beispiel ein Verstärker ist, wird durch das Metallfolienmuster 5a auf der kerami­ schen Schicht 5A und den Draht 6 ein Mikrowellensignal in den GaAs-MMIC-Chip 1 eingegeben. Dieses Eingangssignal wird von dem FET 2 verstärkt, der in dem MMIC-Chip 1 beinhaltet ist, und danach wird es durch den Draht 6 und das Metallfo­ lienmuster 5a auf der keramischen Schicht 5B nach außen ausgegeben. Das auf Metall basierende Gehäuse, das das Ge­ häusesubstrat 7, den Rahmen 4, den Deckel 3 und die kerami­ schen Schichten 5A und 5B aufweist, schützt die Schaltungs­ elemente, die in dem MMIC-Chip 1 beinhaltet sind, vor einer äußeren Umgebung, insbesondere vor Feuchtigkeit, und schirmt den FET 2 zwischen den Schaltungselementen elektro­ magnetisch ab, anders ausgedrückt, ein mikrowellendichter Raum wird erzeugt, wodurch die Schaltungselemente in dem MMIC-Chip 1, insbesondere der FET 2, der das wichtigste Element ist, erwünscht mit einer hohen Stabilität betrieben werden.
Die zuvor beschriebene MMIC 1000 wird durch ein Verbin­ den einer Mehrzahl von Gehäuseteilen, d. h., dem Substrat 7, dem Rahmen 4, dem Deckel 3 und den keramischen Schichten 5A und 5B, unter Verwendung eines Hochtemperaturklebstoffs, wie zum Beispiel einem Lot oder Covar aufgebaut. Deshalb wird eine Vielzahl von teuren Metallen benötigt, um die MMIC zu erzeugen. Außerdem ist eine Verarbeitung jedes Me­ talls nicht einfach. Des weiteren ist der Zusammenbau kom­ pliziert, und der Wirkungsgrad des Zusammenbaus ist sehr schlecht. Als Ergebnis werden die Kosten der Vorrichtung unerwünscht erhöht.
Es ist daher die Aufgabe der vorliegenden Erfindung, eine integrierte Mikrowellen-Halbleiterschaltung zu schaf­ fen, die wie die integrierte Mikrowellen-Halbleiterschal­ tung im Stand der Technik stabil betrieben werden kann, oh­ ne ein teures auf Metall basierendes Gehäuse zu verwenden, und ein verhältnismäßig einfaches Verfahren zum Herstellen der integrierten Mikrowellen-Halbleiterschaltung zu schaf­ fen.
Gemäß einem ersten Aspekt der vorliegenden Erfindung weist eine integrierte Mikrowellen-Halbleiterschaltung ein Halbleitersubstrat; eine integrierte Schaltung, die auf dem Halbleitersubstrat hergestellt ist und mindestens einen FET als ein Schaltungselement beinhaltet; und einen kuppelför­ migen Metallfilm auf, der auf dem Halbleitersubstrat ange­ ordnet ist und den FET von einer äußeren Umgebung isoliert. Bei dieser Struktur wird der FET durch den kuppelförmigen Metallfilm vor einer äußeren Umgebung geschützt und elek­ tromagnetisch abgeschirmt, ohne eine Parasitärkapazität zwischen einer Gateelektrode des FET und dem kuppelförmigen Metallfilm zu erzeugen. Als Ergebnis arbeitet der FET für eine lange Zeitdauer stabil.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung weist ein Verfahren zum Herstellen einer integrierten Mi­ krowellen-Halbleiterschaltung die folgenden Schritte auf: Vorbereiten eines Halbleitersubstrats, das gegenüberlie­ gende vordere und hintere Oberflächen aufweist; Herstellen einer integrierten Schaltung, die einen FET beinhaltet, der eine Gateelektrode aufweist, und einer Verdrahtung, die den FET umgibt, auf der vorderen Oberfläche des Halbleiter­ substrats, wobei der FET auf einem ersten Bereich des Halb­ leitersubstrats hergestellt wird und die Verdrahtung auf einem zweiten Bereich des Halbleitersubstrats hergestellt wird, der den ersten Bereich umgibt; Ausbilden eines Isola­ tionsfilms, der den ersten Bereich des Halbleitersubstrats, an dem der FET hergestellt worden ist, und den zweiten Be­ reich des Halbleitersubstrats, an dem die Verdrahtung her­ gestellt worden ist, bedeckt; Ausbilden eines dünnen Re­ sistfilms auf dem Isolationsfilm, der den ersten Bereich des Halbleitersubstrats bedeckt; Entfernen eines Abschnitts des Isolationsfilms auf dem zweiten Bereich des Halbleiter­ substrats und gegenüber der Verdrahtung; Ausbilden eines Metallfilms, der ein Gas enthält, und das Gas in der fol­ genden Wärmebehandlung nach außen abgibt, der den dünnen Isolationsfilm und die Verdrahtung, die durch das Entfernen des Isolationsfilms freigelegt worden ist, an einem Um­ fangsabschnitt berührt; Ausbilden eines Lochs in einem vor­ geschriebenen Bereich des Halbleitersubstrats von der hin­ teren Oberfläche des Halbleitersubstrats, um den dünnen Re­ sistfilm zu erreichen; Ausbilden eines Raums zwischen dem Metallfilm und dem Isolationsfilm durch ein Auflösen und Entfernen des dünnen Resistfilms mit einem Lösemittel, das durch das Loch auf den Resistfilm aufgetragen wird; Schlie­ ßen der Öffnung des Lochs an der hinteren Oberfläche des Halbleitersubstrats; Erwärmen des Metallfilms, um zu verur­ sachen, daß der Metallfilm das Gas abgibt, wodurch sich der Metallfilm auf ein solches Ausmaß ausdehnt, daß ein Raum, der zwischen dem Metallfilm und der Gateelektrode des FET erzeugt wird, keine Parasitärkapazität zwischen dem Metall­ film und der Gateelektrode verursacht.
Gemäß einem dritten Aspekt der vorliegenden Erfindung beinhaltet das zuvor beschriebene Verfahren den Schritt ei­ nes Ausbildens des Metallfilms durch ein selektives Ausbil­ den eines Pd/Ni/Au-Films auf dem Isolationsfilm unter Ver­ wendung eines stromlosen Plattierens.
Gemäß einem vierten Aspekt der vorliegenden Erfindung beinhaltet das zuvor beschriebene Verfahren den Schritt ei­ nes Ausbildens des Metallfilms durch ein selektives Ausbil­ den einer Ti/Au-Schicht auf dem Isolationsfilm durch Be­ dampfung in einer Wasserstoffatmosphäre.
Bei dem zuvor beschriebenen Herstellungsverfahren gemäß den zweiten bis vierten Aspekten der Erfindung wird eine integrierte Mikrowellen-Halbleiterschaltung, bei welcher ein FET vor einer äußeren Umgebung geschützt ist und elek­ tromagnetisch abgeschirmt ist, in einem Waferverfahren her­ gestellt. Deshalb wird eine integrierte Mikrowellen-Halb­ leiterschaltung, die für eine lange Zeitdauer stabil arbei­ tet, verglichen mit einer integrierten Mikrowellen-Halblei­ terschaltung im Stand der Technik, die in einem auf Metall basierenden Gehäuse eingeschlossen bzw, abgedichtet ist, mit geringen Materialkosten und einem hohen Wirkungsgrad erzielt. Des weiteren ist es nicht notwendig, einen Gaser­ zeugungsfilm oder eine äußere Vorrichtung, die den Metall­ film ausdehnt, vorzusehen, da sich der Metallfilm durch ein Abgeben von Gas, das in diesem Film enthalten ist, aus­ dehnt.
Gemäß einem fünften Aspekt der vorliegenden Erfindung weist ein Verfahren zum Herstellen einer integrierten Mi­ krowellen-Halbleiterschaltung die folgenden Schritte auf: Vorbereiten eines Halbleitersubstrats, das gegenüberlie­ gende vordere und hintere Oberflächen aufweist; Herstellen einer integrierten Schaltung, die einen FET beinhaltet, der eine Gateelektrode aufweist, und einer Verdrahtung, die den FET umgibt, auf der vorderen Oberfläche des Halbleiter­ substrats, wobei der FET auf einem ersten Bereich des Halb­ leitersubstrats hergestellt wird und die Verdrahtung auf einem zweiten Bereich des Halbleitersubstrats hergestellt wird, der den ersten Bereich umgibt; Ausbilden eines Isola­ tionsfilms, der den ersten Bereich des Halbleitersubstrats, an dem der FET hergestellt worden ist, und den zweiten Be­ reich des Halbleitersubstrats, an dem die Verdrahtung her­ gestellt worden ist, bedeckt; Ausbilden eines Dünnfilms, der einen Halbleiter oder eine organische Substanz auf­ weist, auf einem Teil des Isolationsfilms, der den ersten Bereich des Halbleitersubstrats bedeckt, wobei der Dünnfilm ein Gas enthält und das Gas in der folgenden Wärmebehand­ lung abgibt; Ausbilden eines dünnen Resistfilms auf dem Dünnfilm aus einem Halbleiter oder einer organischen Sub­ stanz; Entfernen eines Abschnitts des Isolationsfilms auf dem zweiten Bereich des Halbleitersubstrats und gegenüber der Verdrahtung; Ausbilden eines Metallfilms, der den dün­ nen Resistfilm bedeckt, und die Verdrahtung, die durch das Entfernen des Isolationsfilms freigelegt worden ist, an ei­ nem Umfangsabschnitt berührt; Ausbilden eines Lochs in ei­ nem vorgeschriebenen Bereich des Halbleitersubstrats von der hinteren Oberfläche des Halbleitersubstrats, um den dünnen Resistfilm zu erreichen; Ausbilden eines Raums zwi­ schen dem Metallfilm und dem Dünnfilm aus einem Halbleiter oder einer organischen Substanz durch ein Auflösen und Ent­ fernen des dünnen Resistfilms mit einem Lösemittel, das durch das Loch auf den Resistfilm aufgetragen wird; Schlie­ ßen der Öffnung des Lochs an der hinteren Oberfläche des Halbleitersubstrats; und Erwärmen des dünnen Metallfilms aus einem Halbleiter oder einer organischen Substanz, um zu verursachen, daß der Dünnfilm das Gas abgibt, wodurch sich der Metallfilm auf ein solches Ausmaß ausdehnt, daß ein Raum, der zwischen dem Metallfilm und der Gateelektrode des FET erzeugt wird, keine Parasitärkapazität zwischen dem Me­ tallfilm und der Gateelektrode verursacht.
Gemäß einem sechsten Aspekt der vorliegenden Erfindung weist ein Verfahren zum Herstellen einer integrierten Mi­ krowellen-Halbleiterschaltung die folgenden Schritte auf: Vorbereiten eines Halbleitersubstrats, das gegenüberlie­ gende vordere und hintere Oberflächen aufweist; Herstellen einer integrierten Schaltung, die einen FET beinhaltet, der eine Gateelektrode aufweist, und einer Verdrahtung, die den FET umgibt, auf der vorderen Oberfläche des Halbleiter­ substrats, wobei der FET auf einem ersten Bereich des Halb­ leitersubstrats hergestellt wird und die Verdrahtung auf einem zweiten Bereich des Halbleitersubstrats hergestellt wird, der den ersten Bereich umgibt; Ausbilden eines Isola­ tionsfilms, der den ersten Bereich des Halbleitersubstrats, an dem der FET hergestellt worden ist, und den zweiten Be­ reich des Halbleitersubstrats, an dem die Verdrahtung her­ gestellt worden ist, bedeckt; Ausbilden eines dünnen Resi­ stfilms auf dem Isolationsfilm, der den ersten Bereich des Halbleitersubstrats bedeckt; Entfernen eines Abschnitts des Isolationsfilms auf dem zweiten Bereich des Halbleiter­ substrats und gegenüber der Verdrahtung; Ausbilden eines Metallfilms, der den dünnen Resistfilm bedeckt und die Ver­ drahtung, die durch das Entfernen des Isolationsfilms frei­ gelegt worden ist, an einem Umfangsabschnitt berührt; Aus­ bilden eines Lochs in einem vorgeschriebenen Bereich des Halbleitersubstrats von der hinteren Oberfläche des Halb­ leitersubstrats, um den dünnen Resistfilm zu erreichen; Ausbilden eines Raums zwischen dem Metallfilm und dem Iso­ lationsfilm durch ein Auflösen und Entfernen des dünnen Re­ sistfilms mit einem Lösemittel, das durch das Loch auf den Resistfilm aufgetragen wird; Injizieren eines unter hohem Druck stehenden Gases von dem Loch in den Raum, wodurch sich der Metallfilm auf ein solches Ausmaß ausdehnt, daß ein Raum, der zwischen dem Metallfilm und der Gateelektrode des FET erzeugt wird, keine Parasitärkapazität zwischen dem Metallfilm und der Gateelektrode verursacht; und Schließen der Öffnung des Lochs an der hinteren Oberfläche des Halb­ leitersubstrats.
Gemäß einem siebten Aspekt der vorliegenden Erfindung weist ein Verfahren zum Herstellen einer integrierten Mi­ krowellen-Halbleiterschaltung die folgenden Schritte auf:
Vorbereiten eines Halbleitersubstrats, das gegenüberlie­ gende vordere und hintere Oberflächen aufweist; Herstellen einer integrierten Schaltung, die einen FET beinhaltet, der eine Gateelektrode aufweist, und einer Verdrahtung, die den FET umgibt, auf der vorderen Oberfläche des Halbleiter­ substrats, wobei der FET auf einem ersten Bereich des Halb­ leitersubstrats hergestellt wird und die Verdrahtung auf einem zweiten Bereich des Halbleitersubstrats hergestellt wird, der den ersten Bereich umgibt; Ausbilden eines Isola­ tionsfilms, der den ersten Bereich des Halbleitersubstrats, an dem FET hergestellt worden ist, und den zweiten Bereich des Halbleitersubstrats, an dem die Verdrahtung hergestellt worden ist, bedeckt; Ausbilden eines dünnen Resistfilms auf dem Isolationsfilm, der den ersten Bereich des Halbleiter­ substrats bedeckt; Entfernen eines Abschnitts des Isolati­ onsfilms auf dem zweiten Bereich des Halbleitersubstrats und gegenüber der Verdrahtung; Ausbilden eines Metallfilms, der den dünnen Resistfilm bedeckt und die Verdrahtung, die durch das Entfernen des Isolationsfilms freigelegt worden ist, an einem Umfangsabschnitt berührt; Ausbilden eines Lochs in einem vorgeschriebenen Bereich des Halbleiter­ substrats von der hinteren Oberfläche des Halbleiter­ substrats, um den dünnen Resistfilm zu erreichen; Ausbilden eines Raums zwischen dem Metallfilm und dem Isolationsfilm durch ein Auflösen und Entfernen des dünnen Resistfilms mit einem Lösemittel, das durch das Loch auf den Resistfilm aufgetragen wird; Schließen der Öffnung des Lochs an der hinteren Oberfläche des Halbleitersubstrats; und Erwärmen des Substrats, um den Raum zwischen dem Metallfilm und dem Isolationsfilm auszudehnen, wodurch der Metallfilm auf ein solches Ausmaß ausgedehnt wird, daß ein Raum, der zwischen dem Metallfilm und der Gateelektrode des FET erzeugt wird, keine Parasitärkapazität zwischen dem Metallfilm und der Gateelektrode verursacht.
Gemäß einem achten Aspekt der vorliegenden Erfindung weist ein Verfahren zum Herstellen einer integrierten Mi­ krowellen-Halbleiterschaltung die folgenden Schritte auf:
Vorbereiten eines Halbleitersubstrats, das gegenüberlie­ gende vordere und hintere Oberflächen aufweist; Herstellen einer integrierten Schaltung, die einen FET beinhaltet, der eine Gateelektrode aufweist, und einer Verdrahtung, die den FET umgibt, auf der vorderen Oberfläche des Halbleiter­ substrats, wobei der FET auf einem ersten Bereich des Halb­ leitersubstrats hergestellt wird und die Verdrahtung auf einem zweiten Bereich des Halbleitersubstrats hergestellt wird, der den ersten Bereich umgibt; Ausbilden eines Isola­ tionsfilms, der den ersten Bereich des Halbleitersubstrats, an dem der FET hergestellt worden ist, und den zweiten Be­ reich des Halbleitersubstrats, an dem die Verdrahtung her­ gestellt worden ist, bedeckt; Ausbilden eines dünnen Resi­ stfilms auf dem Isolationsfilm, der den ersten Bereich des Halbleitersubstrats bedeckt; Entfernen eines Abschnitts des Isolationsfilms auf dem zweiten Bereich des Halbleiter­ substrats und gegenüber der Verdrahtung; Ausbilden eines Metallfilms, der den dünnen Resistfilm bedeckt und die Ver­ drahtung, die durch das Entfernen des Isolationsfilms frei­ gelegt worden ist, an einem Umfangsabschnitt berührt; Aus­ bilden eines Lochs in einem vorgeschriebenen Bereich des Halbleitersubstrats von der hinteren Oberfläche des Halb­ leitersubstrats, um den dünnen Resistfilm zu erreichen; Ausbilden eines Raums zwischen dem Metallfilm und dem Iso­ lationsfilm durch ein Auflösen und Entfernen des dünnen Re­ sistfilms mit einem Lösemittel, das durch das Loch auf den Resistfilm aufgetragen wird; Verbinden eines Drahts mit dem Metallfilm und Ziehen des Drahts, um den Metallfilm auf ein solches Ausmaß auszudehnen, daß ein Raum, der zwischen dem Metallfilm und der Gateelektrode des FET erzeugt wird, keine Parasitärkapazität zwischen dem Metallfilm und der Gateelektrode verursacht; und Schließen der Öffnung des Lochs an der hinteren Oberfläche des Halbleitersubstrats.
Gemäß einem neunten Aspekt der vorliegenden Erfindung weist ein Verfahren zum Herstellen einer integrierten Mi­ krowellen-Halbleiterschaltung die folgenden Schritte auf:
Vorbereiten eines Halbleitersubstrats, das gegenüberlie­ gende vordere und hintere Oberflächen aufweist; Herstellen einer integrierten Schaltung, die einen FET beinhaltet, der eine Gateelektrode aufweist, und einer Verdrahtung die den FET umgibt, auf der vorderen Oberfläche des Halbleiter­ substrats, wobei der FET auf einem ersten Bereich des Halb­ leitersubstrats hergestellt wird, und die Verdrahtung auf einem zweiten Bereich des Halbleitersubstrats hergestellt wird, der den ersten Bereich umgibt; Ausbilden eines Isola­ tionsfilms, der den ersten Bereich des Halbleitersubstrats, an dem der FET hergestellt worden ist, und den zweiten Be­ reich des Halbleitersubstrats, an dem die Verdrahtung her­ gestellt worden ist, bedeckt; Ausbilden eines Resistfilms auf einem Teil des Isolationsfilms, der den ersten Bereich des Halbleitersubstrats bedeckt, wobei der Resistfilm eine Dicke aufweist, die einen solchen Raum zwischen der Gate­ elektrode des FET und einem Metallfilm, welcher später auf dem Resistfilm ausgebildet wird, vorsieht, daß keine Para­ sitärkapazität zwischen der Gateelektrode und dem Metall­ film verursacht wird; Entfernen eines Abschnitts des Isola­ tionsfilms auf dem zweiten Bereich des Halbleitersubstrats und gegenüber der Verdrahtung; Ausbilden des Metallfilms, der den dünnen Resistfilm bedeckt und die Verdrahtung, die durch das Entfernen des Isolationsfilms freigelegt worden ist, an einem Umfangsabschnitt berührt; Ausbilden eines Lochs in einem vorgeschriebenen Bereich des Halbleiter­ substrats von der hinteren Oberfläche des Halbleiter­ substrats, um den dünnen Resistfilm zu erreichen; Ausbilden eines Raums zwischen dem Metallfilm und dem Isolationsfilm durch ein Auflösen und Entfernen des dünnen Resistfilms mit einem Lösemittel, das durch das Loch auf den Resistfilm aufgetragen wird; und Schließen der Öffnung des Lochs an der hinteren Oberfläche des Halbleitersubstrats.
Gemäß einem zehnten Aspekt der vorliegenden Erfindung weist ein Verfahren zum Herstellen einer integrierten Mi­ krowellen-Halbleiterschaltung die folgenden Schritte auf:
Vorbereiten eines Halbleitersubstrats, das gegenüberlie­ gende vordere und hintere Oberflächen aufweist; Herstellen einer integrierten Schaltung, die einen FET beinhaltet, der eine Gateelektrode aufweist, und einer Verdrahtung, die den FET umgibt, auf der vorderen Oberfläche des Halbleiter­ substrats, wobei der FET auf einem ersten Bereich des Halb­ leitersubstrats hergestellt wird und die Verdrahtung auf einem zweiten Bereich des Halbleitersubstrats hergestellt wird, der den ersten Bereich umgibt; Ausbilden eines Isola­ tionsfilms, der den ersten Bereich des Halbleitersubstrats, an dem FET hergestellt worden ist, und den zweiten Bereich des Halbleitersubstrats, an dem die Verdrahtung hergestellt worden ist, bedeckt; Ausbilden eines Resistfilms auf einem anderen Teil des Isolationsfilms als einem Teil auf der Verdrahtung, wobei der Resistfilm eine Dicke aufweist, die einen solchen Raum zwischen der Gateelektrode des FET und dem dünnen ersten Metallfilm, welcher später auf dem Resi­ stfilm ausgebildet wird, vorsieht, daß keine Parasitärkapa­ zität zwischen der Gateelektrode und dem Metallfilm verur­ sacht wird; Verwenden des Resistfilms als eine Maske, Ent­ fernen eines Abschnitts des Isolationsfilms auf der Ver­ drahtung; Ausbilden des ersten Metallfilms auf dem Resist­ film und auf der Verdrahtung, welche durch das Entfernen des Isolationsfilms freigelegt worden ist, durch Bedampfung und danach Ausbilden eines dicken zweiten Metallfilms durch Elektroplattieren, das den ersten Metallfilm als eine Zu­ fuhrschicht verwendet; Mustern der ersten und zweiten Me­ tallfilme in einer Größe, die ein bißchen größer als der erste Bereich des Halbleitersubstrats ist; Entfernen eines Umfangsabschnitts des gemusterten zweiten Metallfilms, wo­ bei der Abschnitt außerhalb des ersten Bereichs des Substrats und nicht auf der Verdrahtung angeordnet ist; Auflösen und Entfernen des Resistfilms mit einem Lösemit­ tel; und Krümmen eines Umfangsabschnitts des ersten Metall­ films, der nicht innerhalb des ersten Bereichs des Substrats angeordnet ist, um zu verursachen, daß ein Raum zwischen dem Isolationsfilm und dem ersten Metallfilm von einer äußeren Umgebung isoliert ist.
Gemäß einem elften Aspekt der vorliegenden Erfindung weist ein Verfahren zum Herstellen einer integrierten Mi­ krowellen-Halbleiterschaltung die folgenden Schritte auf:
Vorbereiten eines Halbleitersubstrats, das gegenüberlie­ gende vordere und hintere Oberflächen aufweist; Herstellen einer integrierten Schaltung, die einen FET beinhaltet, der eine Gateelektrode aufweist, und einer Verdrahtung, die den FET umgibt, auf der vorderen. Oberfläche des Halbleiter­ substrats, wobei der FET auf einem ersten Bereich des Halb­ leitersubstrats hergestellt wird und die Verdrahtung auf einem zweiten Bereich des Halbleitersubstrats hergestellt wird, der den ersten Bereich umgibt; Ausbilden eines Isola­ tionsfilms, der den ersten Bereich des Halbleitersubstrats, an dem der FET hergestellt worden ist, und den zweiten Be­ reich des Halbleitersubstrats, an dem die Verdrahtung her­ gestellt worden ist, bedeckt; Ausbilden eines dünnen Resi­ stfilms auf einem Abschnitt des Isolationsfilms, der den ersten Bereich des Substrats bedeckt; Ausbilden eines Me­ tallfilmmusters, das einen ersten Metallfilm, der einen thermischen Ausdehnungskoeffizienten aufweist, und einen zweiten Metallfilm aufweist, der eine thermischen Ausdeh­ nungskoeffizienten aufweist, der größer als der des ersten Metallfilms ist, das den dünnen Resistfilm bedeckt und die Verdrahtung, die durch das Entfernen des Isolationsfilms freigelegt worden ist, an einem Umfangsabschnitt berührt; Ausbilden eines Lochs in einem vorgeschriebenen Bereich des Halbleitersubstrats von der hinteren Oberfläche des Halb­ leitersubstrats, um den dünnen Resistfilm zu erreichen; Ausbilden eines Raums zwischen dem Metallfilmmuster und dem Isolationsfilm durch ein Auflösen und Entfernen des dünnen Resistfilms mit einem Lösemittel, das durch das Loch auf den Resistfilm aufgetragen wird; Schließen der Öffnung des Lochs an der hinteren Oberfläche des Halbleitersubstrats; und Erwärmen des Metallfilmmusters, um das Metallfilmmuster auf ein solches Ausmaß auszudehnen, daß ein Raum, der zwi­ schen dem Metallfilmmuster und der Gateelektrode des FET erzeugt wird, keinen Parasitärwiderstand zwischen dem Me­ tallfilmmuster und der Gateelektrode verursacht.
Bei den zuvor beschriebenen Herstellungsverfahren gemäß den fünften bis elften Aspekten der Erfindung wird eine in­ tegrierte Mikrowellen-Halbleiterschaltung, bei welcher ein FET vor einer äußeren Umgebung geschützt ist und elektroma­ gnetisch abgeschirmt ist, in einem Waferverfahren herge­ stellt. Deshalb wird eine integrierte Mikrowellen-Halblei­ terschaltung, die für eine lange Zeitdauer stabil arbeiten kann, verglichen mit der integrierten Mikrowellen-Halblei­ terschaltung im Stand der Technik, die in einem auf Metall basierenden Gehäuse eingeschlossen ist, mit geringen Mate­ rialkosten und einem hohen Wirkungsgrad erzielt. Außerdem ist es bei den Herstellungsverfahren gemäß den neunten und zehnten Aspekten der Erfindung möglich, den Raum so genau zu erzeugen, daß keine Parasitärkapazität zwischen der Gateelektrode und dem Metallfilm erzeugt wird, da der Raum zwischen der Gateelektrode des FET und dem den FET schüt­ zenden Metallfilm von der Dicke des Resistfilms bestimmt wird.
Die vorliegende Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben.
Es zeigen:
Fig. 1 eine perspektivische Draufsicht, die einen FET, der in einer MMIC bzw. einer monolithischen integrierten Mikrowellenschaltung beinhaltet ist, und einen Umfangsab­ schnitt davon gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung darstellt;
Fig. 2 eine Querschnittsansicht, die entlang einer Li­ nie 2-2 in Fig. 1 genommen ist;
Fig. 3 eine Querschnittsansicht, die entlang einer Li­ nie 3-3 in Fig. 1 genommen ist;
Fig. 4 eine Querschnittsansicht, die entlang einer Li­ nie 4-4 in Fig. 1 genommen ist;
Fig. 5 und 6 Querschnittsansichten, die Verfahrens­ schritte bei einem Verfahren zum Herstellen der in Fig. 1 gezeigten MMIC darstellen;
Fig. 7 eine perspektivische Draufsicht, die einen FET, der in einer MMIC beinhaltet ist, und einen Umfangsbereich davon gemäß einem zweiten Ausführungsbeispiel der vorlie­ genden Erfindung darstellt;
Fig. 8 eine Querschnittsansicht, die entlang einer Li­ nie 8-8 in Fig. 7 genommen ist;
Fig. 9 eine Querschnittsansicht, die entlang einer Li­ nie 9-9 in Fig. 7 genommen ist;
Fig. 10 eine Querschnittsansicht, die entlang einer Linie 10-10 in Fig. 7 genommen ist;
Fig. 11 und 12 Querschnittsansichten, die Verfah­ rensschritte bei einem Verfahren zum Herstellen der MMIC gemäß dem zweiten Ausführungsbeispiel der vorliegenden Er­ findung darstellen;
Fig. 13 eine perspektivische Draufsicht, die einen FET, der in einer MMIC beinhaltet ist, und einen Umfangsbe­ reichs davon gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung darstellt;
Fig. 14 eine Querschnittsansicht, die entlang einer Linie 14-14 in Fig. 13 genommen ist;
Fig. 15 eine Querschnittsansicht, die entlang einer Linie 15-15 in Fig. 13 genommen ist;
Fig. 16 eine Querschnittsansicht, die entlang einer Linie 16-16 in Fig. 13 genommen ist;
Fig. 17 und 18 Querschnittsansichten, die Verfah­ rensschritte bei einem Verfahren zum Herstellen der MMIC gemäß dem dritten Ausführungsbeispiel der vorliegenden Er­ findung darstellen;
Fig. 19 eine Querschnittsansicht, die einen Verfah­ rensschritt bei einem Verfahren zum Herstellen einer MMIC gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung darstellt;
Fig. 20 eine perspektivische Draufsicht, die einen FET, der in einer MMIC beinhaltet ist, und einen Umfangsbe­ reich davon gemäß einem sechsten Ausführungsbeispiel der vorliegenden Erfindung darstellt;
Fig. 21 eine Querschnittsansicht, die entlang einer Linie 21-21 in Fig. 20 genommen ist;
Fig. 22 eine Querschnittsansicht, die entlang einer Linie 22-22 in Fig. 20 genommen ist;
Fig. 23 eine Querschnittsansicht, die entlang einer Linie 23-23 in Fig. 20 genommen ist;
Fig. 24 und 25 Querschnittsansichten, die Verfah­ rensschritte bei einem Verfahren zum Herstellen der MMIC gemäß dem sechsten Ausführungsbeispiel der vorliegenden Er­ findung darstellen;
Fig. 26 eine perspektivische Draufsicht, die einen FET, der in einer MMIC beinhaltet ist, und einen Umfangsab­ schnitt davon gemäß einem siebten Ausführungsbeispiel der vorliegenden Erfindung darstellt;
Fig. 27 eine Querschnittsansicht, die entlang einer Linie 27-27 in Fig. 26 genommen ist;
Fig. 28 eine Querschnittsansicht, die entlang einer Linie 28-28 in Fig. 26 genommen ist;
Fig. 29 eine Querschnittsansicht, die entlang einer Linie 29-29 in Fig. 26 genommen ist;
Fig. 30, 31 und 32 Querschnittsansichten, die Ver­ fahrensschritte bei einem Verfahren zum Herstellen der MMIC gemäß dem siebten Ausführungsbeispiel der vorliegenden Er­ findung darstellen;
Fig. 33 eine perspektivische Draufsicht, die einen FET, der in einer MMIC beinhaltet ist, und einen Umfangsbe­ reich davon gemäß einem achten Ausführungsbeispiel der vor­ liegenden Erfindung darstellt;
Fig. 34 eine Querschnittsansicht, die entlang einer Linie 34-34 in Fig. 33 genommen ist;
Fig. 35 eine Querschnittsansicht, die entlang einer Linie 35-35 in Fig. 33 genommen ist;
Fig. 36 eine Querschnittsansicht, die entlang einer Linie 36-36 in Fig. 33 genommen ist;
Fig. 37 eine perspektivische Ansicht, die eine MMIC im Stand der Technik darstellt, bei welcher ein MMIC-Chip in einem auf Metall basierenden Gehäuse eingeschlossen ist; und
Fig. 38 eine Querschnittsansicht, die entlang einer Linie 38-38 in Fig. 37 genommen ist.
Nachstehend erfolgt die Beschreibung eines ersten be­ vorzugten Ausführungsbeispiels der vorliegenden Erfindung.
Fig. 1 zeigt eine perspektivische Draufsicht, die ei­ nen FET, der in einer MMIC beinhaltet ist, und einen Um­ fangsbereich davon gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung darstellt. Die Fig. 2, 3 und 4 zeigen Querschnittsansichten, die entlang Linien 2-2, 3-3 bzw. 4-4 in Fig. 1 genommen sind. In diesen Figuren be­ zeichnet das Bezugszeichen 10 ein GaAs-Substrat und das Be­ zugszeichen 100 bezeichnet einen FET, der auf dem GaAs- Substrat 10 hergestellt ist.
Der FET 100 weist in dem GaAs-Substrat 10 ausgebildete erste und zweite n⁺-diffundierte Bereiche 18a und 18b, die die Oberfläche des Substrats erreichen, eine Gateelektrode 11, die ein Fingerteil 11c aufweist, eine Drainelektrode 12, die auf dem zweiten n⁺-diffundierten Bereich 18b ange­ ordnet ist, und eine Sourceelektrode 13 auf, die auf dem ersten n⁺-diffundierten Bereich 18a angeordnet ist. Das Fingerteil 11c der Gateelektrode 11 ist zwischen der Sour­ ceelektrode 13 und der Drainelektrode 12 angeordnet. Die Gateelektrode 11, die Drainelektrode 12, die Sourceelektro­ de 13 und die Oberfläche des Substrats 10, das diese Elek­ troden umgibt, sind mit einem SiO₂-Film 17 bedeckt. Die Be­ zugszeichen 21a und 21b bezeichnen Löcher, die durch das Substrat 10 dringen. Diese Löcher sind an der hinteren Oberfläche des Substrats 10 mit einem dünnen Metallfilm 30, wie zum Beispiel einem Au-Band, verschlossen. Das Bezugs­ zeichen 14 bezeichnet einen Masseleiterfilm, der zum Bei­ spiel Au aufweist.
In der Nähe des FET 100 ist auf der Oberfläche des GaAs-Substrats 10 eine Sourceelektrodenverdrahtung 13a an­ geordnet, die sich von der Sourceelektrode 13 ausdehnt und den FET 100 umgibt. Die Bezugszeichen 11a und 12a bezeich­ nen eine Gateelektrodenverdrahtung bzw. eine Drainelektro­ denverdrahtung. Ein in dem GaAs-Substrat 10 ausgebildeter n⁺-diffundierter Bereich 18c erreicht die Oberfläche des Substrats. Ein Ende der Gateelektrode 11 ist an ein erstes Ende des n⁺-diffundierten Bereichs 18c angeschlossen und ein Ende der Gateelektrodenverdrahtung 11a ist an ein zwei­ tes Ende, das dem ersten Ende gegenüberliegt, dieses Be­ reichs 18c angeschlossen. Ein Mittenabschnitt des n⁺-dif­ fundierten Bereichs 18c, der Endabschnitt der Gateelektrode 11 und der Endabschnitt der Gateelektrodenverdrahtung 11a sind mit einem SiO₂-Film 16 bedeckt, und ein Abschnitt der Sourceelektrodenverdrahtung 13a ist auf dem SiO₂-Film 16 angeordnet. Der n⁺-diffundierte Bereich 18b dehnt sich in der Nähe des FET 100 auf dem GaAs-Substrat 10 aus, und ein Teil der Drainelektrodenverdrahtung 12a ist auf dem n⁺-dif­ fundierten Bereich 18b angeordnet. Ein Teil der Sourceelek­ trodenverdrahtung 13a ist durch den SiO₂-Film 16 auf dem n⁺-diffundierten Bereich 18b angeordnet. Ein Teil der Sour­ ceelektrodenverdrahtung 13a, der die Sourceelektrode 13 be­ rührt, ist auf der hinteren Oberfläche des GaAs-Substrats 10 durch ein Kontaktloch 10a in dem GaAs-Substrat 10 an ei­ ne Masseverdrahtung 14 angeschlossen. Die Gateelektroden­ verdrahtung 11a, die Drainelektrodenverdrahtung 12a, die Sourceelektrodenverdrahtung 13a und die Oberfläche des Substrats 10, das diese Verdrahtungen umgibt, sind mit ei­ nem SiO₂-Film 17 bedeckt.
Der FET 100 ist mit einem kuppelförmigen Metallfilm 15 bedeckt, der den FET schützt. Die Umfangskante des kuppel­ förmigen Metallfilms 15 ist durch eine Öffnung 17a des SiO₂-Films 17 mit der oberen Oberfläche der Sourceelektro­ denverdrahtung 13a verbunden. Der FET 100 wird durch den Metallfilm 15 vor einer äußeren Umgebung geschützt und elektromagnetisch abgeschirmt. Ein Raum 19 wird zwischen dem den FET 100 schützenden Metallfilm 15 und dem SiO₂-Film 17 erzeugt. Der Raum 19, d. h., der Abstand von dem Metall­ film 15 zu dem SiO₂-Film 17 wird so ausgewählt, daß keine Parasitärkapazität, d. h., keine Gate-zu-Source-Kapazität, zwischen dem Metallfilm 15 und der Gateelektrode 11 des FET erzeugt wird.
Obgleich lediglich ein FET 100 in den Figuren gezeigt ist, sind andere Schaltungselemente als der FET, wie zum Beispiel Kondensatoren und Widerstände, auf einem Bereich des GaAs-Substrats 10 angeordnet, der in den Figuren nicht gezeigt ist.
Die Funktionsweise dieser MMIC ist im wesentlichen identisch zu der Funktionsweise der MMIC im Stand der Tech­ nik, die als ein Verstärker dient, der in Fig. 20 gezeigt ist. Das heißt, ein Mikrowellensignal wird durch eine Si­ gnaleingangsverdrahtung (nicht gezeigt), welche auf einem Bereich des Substrats 10 außerhalb des Bereichs, der in den Figuren gezeigt ist, angeordnet ist, in die MMIC eingege­ ben. Dieses Eingangssignal wird von dem FET 100 verstärkt und dann durch eine Signalausgangsverdrahtung (nicht ge­ zeigt), welche auf einem Bereich des Substrats 10 außerhalb des Bereichs angeordnet ist, der in den Figuren gezeigt ist, nach außen ausgegeben. Während des Betriebs der MMIC führt der kuppelförmige den FET 100 schützende Metallfilm 15 die gleiche Funktion wie das auf Metall basierende Ge­ häuse des MMIC im Stand der Technik durch, d. h., er schützt den FET 100 vor einer äußeren Umgebung, insbesondere vor Feuchtigkeit, und schirmt den FET 100 elektromagnetisch ab, anders ausgedrückt, er erzeugt einen mikrowellendichten Raum. Als Ergebnis wird die MMIC erwünscht mit einer hohen Stabilität für eine lange Zeitdauer betrieben.
Im weiteren Verlauf erfolgt eine Beschreibung des Her­ stellungsverfahrens.
Die Fig. 5 und 6 zeigen Querschnittsansichten, die entlang Linien 3-3 bzw. 4-4 in Fig. 1 genommen sind und stellen Herstellungsschritte bei einem Verfahren zum Her­ stellen der MMIC gemäß dem ersten Ausführungsbeispiel der Erfindung dar. Zu Beginn werden n⁺-diffundierte Bereiche 18a bis 18c in vorgeschriebenen Bereichen des GaAS- Substrats 10 so ausgebildet, daß sie die Oberfläche des Substrats erreichen.
Als nächstes wird ein Metallfilm, der Al oder WSi auf­ weist und eine Dicke von 2000 bis 4000 Å aufweist durch Be­ dampfung auf dem Substrat 10 abgelagert und gemustert, um die Gateelektrode 11 und die Gateelektrodenverdrahtung 11b auszubilden.
Als nächstes wird ein Metallfilm, der AuGe/Ni/Au auf­ weist und eine Dicke von 5000 Å bis 3 µm aufweist durch Be­ dampfung abgelagert und gemustert, um die Drainelektrode 12 und die Drainelektrodenverdrahtung 12a auszubilden.
Dann wird ein SiO₂-Film 16 2000 bis 3000 Å dick auf Ab­ schnitten der n⁺-diffundierten Bereiche 18b und 18c ausge­ bildet, wobei diese Abschnitte eine Sourceelektrodenver­ drahtung 13a schneiden, die später ausgebildet wird.
Danach wird ein Metallfilm, der AuGe/Ni/Au aufweist und eine Dicke von 5000 Å bis 3 µm aufweist durch Bedampfung ab­ gelagert und gemustert, um die Sourceelektrode 13 und die Sourceelektrodenverdrahtung 13a auszubilden.
Danach wird ein SiO₂-Film 17 2000 bis 3000 Ä dick über der gesamten Oberfläche des GaAs-Substrats 10 so ausgebil­ det, daß er die zuvor beschriebenen Elektroden 11 bis 13 und die Elektrodenverdrahtungen 11b, 12a und 13a bedeckt. Danach wird ein Abschnitt des SiO₂-Films 17 auf der Ober­ fläche der Sourceelektrodenverdrahtung 13a selektiv wegge­ ätzt.
Danach wird ein dünner Resistfilm 22, der ein Dicke in einem Bereich von mehreren 10 Å bis 1 µm aufweist, selektiv auf einem Abschnitt des SiO₂-Films 17 ausgebildet, der den FET 100 bedeckt, d. h., einem Abschnitt, der von der freige­ legten Sourceelektrodenverdrahtung 13a umgeben ist.
Danach wird ein Metallfilm, der Pd(10 bis 5000 Å)/Ni(10 bis 5000 Å)/Au(1000 Å) aufweist, durch stromloses Plattieren mit einer Temperatur, die 40°C überschreitet, ausgebildet und danach wird dieser Metallfilm mit Ausnahme eines Ab­ schnitts, der die freigelegte Oberfläche der Sourceelektro­ de 13a bedeckt, und eines Abschnitts, der den FET 100 be­ deckt, geätzt, wodurch der den FET 100 schützende Metall­ film 15 erzeugt wird.
Als nächstes werden vorgeschriebene Abschnitte des GaAs-Substrats 10 und des SiO₂-Films 17 zwischen der Gate­ elektrode 11 und der Sourceelektrode 13 und zwischen der Gateelektrode 11 und der Drainelektrode 12 von der hinteren Oberfläche des Substrats 10 geätzt, um Löcher 21a und 21b auszubilden, die durch das Substrat 10 und den SiO₂-Film 17 dringen und den dünnen Resistfilm 22 erreichen, was zu ei­ ner Struktur führt, die in den Fig. 5 und 6 gezeigt ist.
Als nächstes wird ein Lösemittel, das den Resistfilm 22 auflösen kann, in eines der Löcher 21a und 21b injiziert und aus dem anderen der Löcher ausgegeben, um den dünnen Resistfilm 22 vollständig zu entfernen, wodurch ein Raum zwischen dem den FET 100 schützenden Metallfilm 15 und dem SiO₂-Film 17 ausgebildet wird.
Als nächstes wird ein dünner Metallfilm 30, wie zum Beispiel ein Au-Band, mit der hinteren Oberfläche des GaAs- Substrats 10 verbunden, um die Öffnungen der Löcher 21a und 21b an der hinteren Oberfläche des Substrats 10 zu schlie­ ßen. Danach wird der den FET 100 schützende Metallfilm 15 für mehrere Stunden einer Wärmebehandlung mit einer Tempe­ ratur, die 200°C übersteigt, ausgesetzt. Als Ergebnis der Wärmebehandlung wird der den FET 100 schützende Metallfilm 15 wie eine Kuppel ausgedehnt, wodurch ein Raum 19 zwischen dem Metallfilm 15 und dem SiO₂-Film 17 erzeugt wird. Der Grad der Ausdehnung des den FET 100 schützenden Metallfilms 15 wird durch die Aufwachstemperaturen für den Pd-Film und den Ni-Film gesteuert. Der Grund, warum der Pd/Ni/Au-Me­ tallfilm 15, der durch stromloses Plattieren erzeugt wird, durch die Wärmebehandlung ausgedehnt wird, ist der, daß der Pd-Film und der Ni-Film Wasserstoff einschließen, wenn diese Filme aufgewachsen werden, und den Wasserstoff abge­ ben, wenn sie einer Wärmebehandlung ausgesetzt werden. Au­ ßerdem ist der Grund, warum der Grad der Ausdehnung durch die Aufwachstemperaturen für den Pd-Film und den Ni-Film gesteuert werden kann, der, das die Menge des eingeschlos­ senen Wasserstoffs in Übereinstimmung mit den Temperaturen geändert wird.
Als nächstes wird ein Kontaktloch 10a in einem vorge­ schriebenen Bereich des GaAs-Substrats 10 von der hinteren Oberfläche des Substrats ausgebildet und danach wird ein Massemetallfilm 14, der Au aufweist, auf der hinteren Ober­ fläche des GaAs-Substrats 10 ausgebildet, wodurch die in den Fig. 1 bis 4 gezeigte MMIC gemäß dem ersten Ausfüh­ rungsbeispiel der vorliegenden Erfindung vervollständigt ist.
Bei dem zuvor beschriebenen Herstellungsverfahren einer MMIC wird der FET 100, der in einem vorgeschriebenen Be­ reich des GaAs-Substrats 10 hergestellt ist, von dem den FET 100 schützenden Metallfilm 15, welcher nach einer Aus­ bildung des FET 100 in einem Waferverfahren auf dem GaAs- Substrat 10 ausgebildet worden ist, vor einer äußeren Umge­ bung geschützt und elektromagnetisch abgeschirmt. Deshalb wird eine MMIC, die wie die MMIC im Stand der Technik, die zum Schützen vor einer äußeren Umgebung und einer elektro­ magnetischen Abschirmung in dem auf Metall basierenden Ge­ häuse eingeschlossen ist, stabil arbeitet, verglichen mit dem Verfahren im Stand der Technik in einem verhältnismäßig einfachen Verfahren hergestellt, ohne teure Teile zu ver­ wenden.
Obgleich in dem zuvor beschriebenen ersten Ausführungs­ beispiel das Kontaktloch 10a und der Massemetallfilm 14 nach der Wärmebehandlung des den FET 100 schützenden Me­ tallfilms 15 ausgebildet worden sind, können das Kontakt­ loch 10a und der Metallfilm 14 vor der Wärmebehandlung aus­ gebildet werden.
Nachstehend erfolgt die Beschreibung eines zweiten be­ vorzugten Ausführungsbeispiels der vorliegenden Erfindung.
Fig. 7 zeigt eine perspektivische Draufsicht, die ei­ nen FET, der in einem MMIC beinhaltet ist, und einen Um­ fangsbereich davon gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung darstellt. Die Fig. 8, 9 und 10 zeigen Querschnittsansichten, die entlang Linien 8-8, 9- 9 bzw. 10-10 in Fig. 7 genommen sind. In diesen Figuren bezeichnen die gleichen Bezugszeichen wie jene in den Fig. 1 bis 4 die gleichen oder entsprechende Teile. Das Be­ zugszeichen 15a bezeichnet einen den FET schützenden Me­ tallfilm und das Bezugszeichen 20 bezeichnet einen amorphen Siliziumfilm.
Da die Funktionsweise der MMIC gemäß diesem zweiten Ausführungsbeispiel identisch zu der Funktionsweise der MMIC gemäß dem ersten Ausführungsbeispiel ist, ist eine wiederholte Beschreibung nicht notwendig.
Im weiteren Verlauf wird eine Beschreibung des Herstel­ lungsverfahrens der MMIC gegeben.
Die Fig. 11 und 12 zeigen Querschnittsansichten, die entlang Linien 5-5 und 6-6 in Fig. 1 genommen sind und Verfahrensschritte bei einem Verfahren zum Herstellen der MMIC gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung darstellen.
Die Verfahrensschritte bis zu der Ausbildung des SiO₂- Films 17 sind zu denen identisch, die bereits in dem ersten Ausführungsbeispiel beschrieben worden sind.
Nach einer Ausbildung des SiO₂-Films 17 wird ein amor­ pher Siliziumfilm 20, der eine Dicke in einem Bereich von mehreren 10 Å bis 2 µm aufweist, durch eine Plasma-CVD bzw. eine plasmachemische Dampfphasenabscheidung auf dem SiO₂- Film 17 ausgebildet. Danach werden Abschnitte des SiO₂- Films 17 und des amorphen Siliziumfilms 20 auf der oberen Oberfläche der Sourceelektrodenverdrahtung 13a selektiv weggeätzt.
Als nächstes wird ein dünner Resistfilm 22 selektiv auf einem Abschnitt des amorphen Siliziumfilms 20, der den FET 100 bedeckt, d. h., einem Abschnitt, der von der freigeleg­ ten Sourceelektrodenverdrahtung 13a umgeben ist, ausgebil­ det.
Danach wird ein Metallfilm, der Ti (10 bis 200 Å)/Au (1 µm) aufweist, durch Bedampfung abgelagert und dieser Me­ tallfilm wird mit Ausnahme eines Abschnitts, der die frei­ gelegte Oberfläche der Sourceelektrodenverdrahtung 13a berührt, und eines Abschnitts, der den FET 100 bedeckt, ge­ ätzt, wodurch der den FET 100 schützende Metallfilm 15a er­ zeugt wird.
Als nächstes werden vorgeschriebene Bereiche des Sub­ trats 10, des SiO₂-Films 17 und des amorphen Siliziumfilms 20 zwischen der Gateelektrode 11 und der Sourceelektrode 13 - und zwischen der Gateelektrode 11 und der Drainelektrode 12 von der hinteren Oberfläche des Substrats 10 geätzt, um Lö­ cher 21a und 21b zu erzeugen, die durch das Substrat 10, den SiO₂-Film 17 und dem amorphen Siliziumfilm 20 dringen und den dünnen Resistfilm 22 erreichen, was zu der Struk­ tur, die in den Fig. 11 und 12 gezeigt ist, führt.
Als nächstes wird ein Lösemittel, das den Resistfilm 22 auflösen kann, in eines der Löcher 21a und 21b injiziert und aus dem anderen der Löcher ausgegeben, um den dünnen Resistfilm 22 vollständig zu entfernen, wodurch ein Raum zwischen dem den FET 100 schützenden Metallfilm 15a und dem amorphen Siliziumfilm 20 ausgebildet wird.
Als nächstes wird ein dünner Metallfilm 30 mit der hin­ teren Oberfläche des GaAs-Substrats 10 verbunden, um die Öffnungen der Löcher 21a und 21b an der hinteren Oberfläche des Substrats 10 zu schließen. Danach wird der den FET 100 schützende Metallfilm 15a für mehrere Minuten einer Wärme­ behandlung mit einer Temperatur, die 400°C übersteigt, aus­ gesetzt. Während dieser Wärmebehandlung wird der amorphe Siliziumfilm 20 unter dem den FET 100 schützenden Metall­ film 15a erwärmt und gibt Wasserstoff ab (ungefähr 10 bis 30 atm-%). Als Ergebnis der Abgabe von Wasserstoff wird der den FET 100 schützende Metallfilm 15a wie eine Kuppel aus­ gedehnt, wie es in den Fig. 8 bis 10 gezeigt ist, wo­ durch ein Raum 19 zwischem dem den FET 100 schützenden Me­ tallfilm 15a und dem amorphen Siliziumfilm 20 erzeugt wird.
Danach wird ein Kontaktloch 10a in einem vorgeschriebe­ nen Bereich des GaAs-Substrats 10 von der hinteren Oberflä­ che des Substrats 10 ausgebildet und danach wird ein Masse­ leiter 14 auf der hinteren Oberfläche des GaAs-Substrats 10 ausgebildet, wodurch die in den Fig. 7 bis 10 gezeigte MMIC gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung vervollständigt ist.
In dem zuvor beschriebenen Herstellungsverfahren für eine MMIC wird der den FET 100 schützende Metallfilm 15a, der den FET 100 vor einer äußeren Umgebung schützt und den FET 100 elektromagnetisch abschirmt in einem Waferverfahren hergestellt. Deshalb wird eine MMIC die wie die MMIC im Stand der Technik, die zum Schützen vor einer äußeren Umge­ bung und einer elektromagnetischen Abschirmung in dem auf Metall basierenden Gehäuse eingeschlossen ist, stabil ar­ beitet, verglichen mit dem Verfahren im Stand der Technik in einem verhältnismäßig einfachen Verfahren hergestellt, ohne teure Teile zu verwenden.
Obgleich in diesem zweiten Ausführungsbeispiel der Er­ findung der amorphe Siliziumfilm 20 auf dem SiO₂-Film 17 ausgebildet wird, kann anstelle des amorphen Siliziumfilms 20 ein Wachs auf den SiO₂-Film 17 auf eine Dicke aufgetra­ gen werden, die sich in einem Bereich von mehreren 10 Å bis 1 µm befindet. Da das Wachs enthaltendes Gas oder aufgelö­ stes Gas abgibt, wenn es erwärmt wird, können in diesem Fall ebenso die gleichen Auswirkungen, wie sie zuvor be­ schrieben worden sind, erzielt werden.
Obgleich in diesem zweiten Ausführungsbeispiel der Er­ findung das Kontaktloch 10a und der Massemetallfilm 14 nach der Wärmebehandlung des amorphen Siliziumfilms 20 ausgebil­ det werden, können das Lodh 10a und der Metallfilm 14 vor der Wärmebehandlung ausgebildet werden.
Nachstehend erfolgt die Beschreibung eines dritten be­ vorzugten Ausführungsbeispiels der vorliegenden Erfindung.
Fig. 13 zeigt eine perspektivische Draufsicht, die ei­ nen FET, der in einer MMIC beinhaltet ist, und einen Um­ fangsbereich davon gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung darstellt. Die Fig. 14, 15 und 16 zeigen Querschnittsansichten, die entlang Linien 14- 14, 15-15 bzw. 16-16 in Fig. 13 genommen sind. In diesen Figuren bezeichnen die gleichen Bezugszeichen wie jene in den Fig. 1 bis 4 die gleichen oder entsprechenden Teile.
Da die Funktionsweise der MMIC gemäß diesem dritten Ausführungsbeispiel identisch zu der Funktionsweise der MMIC gemäß dem ersten Ausführungsbeispiel ist, ist eine wiederholte Beschreibung nicht notwendig.
Im weiteren Verlauf wird eine Beschreibung des Herstel­ lungsverfahrens gegeben.
Die Fig. 17 und 18 zeigen Querschnittsansichten, die entlang Linien 15-15 bzw. 16-16 in Fig. 13 genommen sind und Verfahrensschritte bei einem Verfahren zum Herstellen der MMIC darstellen.
Zu Beginn wird, wie in dem Herstellungsverfahren einer MMIC gemäß dem ersten Ausführungsbeispiel der Erfindung, ein SiO₂-Film 17 ausgebildet und ein Abschnitt des SiO₂- Films 17 auf der Sourceelektrodenverdrahtung 13a wird se­ lektiv weggeätzt.
Danach wird ein dünner Resistfilm 22 selektiv auf einem Abschnitt des SiO₂-Films 17, der den FET 100 bedeckt, d. h., einem Abschnitt, der von der freigelegten Sourceelektroden­ verdrahtung 13a umgeben ist, ausgebildet.
Danach wird ein Metallfilm, der Ti(10 bis 200 Å)/Au (1 µm) aufweist, durch Bedampfung ausgebildet und dieser Me­ tallfilm wird mit Ausnahme eines Abschnitts, der den FET 100 bedeckt, und eines Abschnitts, der die freigelegte Oberfläche der Sourceelektrodenverdrahtung 13a berührt, weggeätzt, wodurch ein den FET 100 schützender Metallfilm 15a erzeugt wird.
Als nächstes werden vorgeschriebene Abschnitte des GaAs-Substrats 10 und des SiO₂-Films 17 zwischen der Ga­ teelektrode 11 und der Sourceelektrode 13 und zwischen der Gateelektrode 11 und der Drainelektrode 12 von der hinteren Oberfläche des Substrats 10 geätzt, um Löcher 21a und 21b auszubilden, die durch das Substrat 10 und den SiO₂-Film 17 dringen und den dünnen Resistfilm 22 erreichen, was zu der Struktur führt, die in den Fig. 5 und 6 gezeigt ist.
Als nächstes wird ein Lösemittel, das den Resistfilm 22 auflösen kann, in eines der Löcher 21a und 21b injiziert und aus dem anderen der Löcher ausgegeben, um den dünnen Resistfilm 22 vollständig zu entfernen, wodurch ein Raum zwischen dem den FET 100 schützenden Metallfilm 15a und dem SiO₂-Film 17 erzeugt wird.
Dann wird ein unter hohem Druck stehendes Gas veran­ laßt, von den Löchern 21a und 21b in den Raum zwischen dem den FET 100 schützenden Metallfilm 15a und dem SiO₂-Film 17 zu fließen, um den den FET 100 schützenden Metallfilm 15a wie eine Kuppel auszudehnen, wie es in den Fig. 14 bis 16 gezeigt ist.
Dann wird ein dünner Metallfilm 30 mit der hinteren Oberfläche des GaAs-Substrats 10 verbunden, um die Öffnun­ gen der Löcher 21a und 21b zu schließen. Danach wird ein Kontaktloch 10a in einem vorgeschriebenen Bereich des GaAs- Substrats 10 von der hinteren Oberfläche des Substrats aus­ gebildet und ein Masseleiter 14 wird auf der hinteren Ober­ fläche des GaAs-Substrats 10 ausgebildet, was zu einer in den Fig. 13 bis 16 gezeigten MMIC gemäß dem dritten Aus­ führungsbeispiel der Erfindung führt.
In dem zuvor beschriebenen Herstellungsverfahren wird der den FET 100 schützende Metallfilm 15a, der den FET 100 vor einer äußeren Umgebung schützt und den FET 100 elektro­ magnetisch abschirmt, ebenso in einem Waferverfahren herge­ stellt. Deshalb wird eine MMIC, die wie die MMIC im Stand der Technik, die zum Schützen vor einer äußeren Umgebung und einer elektromagnetischen Abschirmung in dem auf Metall basierenden Gehäuse eingeschlossen ist, stabil arbeitet, verglichen mit dem Verfahren im Stand der Technik in einem verhältnismäßig einfachen Verfahren hergestellt, ohne teure Teile zu verwenden.
Nachstehend erfolgt die Beschreibung des vierten bevor­ zugten Ausführungsbeispiels der vorliegenden Erfindung.
In dem zuvor beschriebenen dritten Ausführungsbeispiel der Erfindung wird der den FET 100 schützende Metallfilm 15a durch ein Injizieren eines unter hohem Druck stehenden Gases von den Löchern 21a und 21b in den Raum zwischen dem den FET 100 schützenden Metallfilm 15a und dem SiO₂-Film 17 ausgedehnt und danach werden die Öffnungen der Löcher 21a und 21b an der hinteren Oberfläche des Substrats 10 mit dem dünnen Metallfilm 30 geschlossen. In diesem vierten Ausfüh­ rungsbeispiel der Erfindung werden die Öffnungen der Löcher 21a und 21b an der hinteren Oberfläche des Substrats 10 un­ mittelbar nach dem Ausbilden des Raums zwischen dem den FET 100 schützenden Metallfilm 15a und dem SiO₂-Film 17 mit dem dünnen Metallfilm 30 geschlossen und danach wird der den FET 100 schützende Metallfilm 15 durch ein Erwärmen des Substrats 10, um Luft in dem Raum auszudehnen, ausgedehnt.
In diesem vierten Ausführungsbeispiel der Erfindung wird ebenso eine MMIC, die die gleiche Struktur und Funkti­ onsweise wie die MMIC gemäß dem dritten Ausführungsbeispiel der Erfindung aufweist, erzielt. Das heißt, ein MMIC, die wie die MMIC im Stand der Technik, die zum Schützen vor ei­ ner äußeren Umgebung und einer elektromagnetischen Abschir­ mung in dem auf Metall basierenden Gehäuse eingeschlossen ist, stabil arbeitet, wird verglichen mit dem Verfahren im Stand der Technik mit einem verhältnismäßig einfachen Ver­ fahren erzielt, ohne teure Teile zu verwenden.
Nachstehend erfolgt die Beschreibung eines fünften be­ vorzugten Ausführungsbeispiels der vorliegenden Erfindung.
Fig. 19 zeigt eine Querschnittsansicht, die einen Ver­ fahrenschritt bei einem Verfahren zum Herstellen einer MMIC gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung darstellt. In der Figur bezeichnen die gleichen Bezugszeichen wie in Fig. 15 die gleichen oder entspre­ chenden Teile. Das Bezugszeichen 23 bezeichnet einen Draht. Die Struktur der in Fig. 19 gezeigten MMIC ist identisch zu der MMIC gemäß dem dritten Ausführungsbeispiel der Er­ findung und Fig. 19 zeigt eine Querschnittsansicht, die entlang der Linie 15-15 in Fig. 13 genommen ist.
Nach einem Entfernen des dünnen Resistfilms 22 mit ei­ nem Lösemittel, das durch die Löcher 21a und 21b auf den Resistfilm 22 aufgetragen wird, wird, wie es in Fig. 19 dargestellt ist, ein Draht 23 mit der oberen Oberfläche des den FET 100 schützenden Metallfilms 15b verbunden und die­ ser Draht 23 wird mit einer Kraft von 2 bis 5 Gramm gezo­ gen, wodurch der den FET schützende Metallfilm 15a ausge­ dehnt wird. Danach werden die Löcher 21a und 21b mit dünnen Metallfilmen 30 geschlossen, das Kontaktloch 10a, das durch das Substrat 10 dringt, wird ausgebildet und der Masselei­ ter 14 wird auf der hinteren Oberfläche des Substrats 10 ausgebildet.
In diesem fünften Ausführungsbeispiel der Erfindung wird ebenso eine MMIC erzielt, die die gleiche Struktur und Funktionsweise wie jene der MMIC gemäß dem dritten Ausfüh­ rungsbeispiel aufweisen. Das heißt, eine MMIC, die wie die MMIC im Stand der Technik, die zum Schützen von einer äuße­ ren Umgebung und einer elektromagnetischen Abschirmung in dem auf Metall basierenden Gehäuse eingeschlossen ist, sta­ bil arbeitet, wird verglichen mit dem Verfahren im Stand der Technik in einem verhältnismäßig einfachen Verfahren erzielt, ohne teure Teile zu verwenden.
Nachstehend erfolgt die Beschreibung eines sechsten be­ vorzugten Ausführungsbeispiels der vorliegenden Erfindung.
Fig. 20 zeigt eine perspektivische Draufsicht, die ei­ nen FET, der in einer MMIC beinhaltet ist, und einen Um­ fangsabschnitt davon gemäß einem sechsten Ausführungsbei­ spiel der vorliegenden Erfindung darstellt. Die Fig. 21, 22 und 23 zeigen Querschnittsansichten, die entlang Linien 21-21, 22-22 bzw. 23-23 in Fig. 20 genommen sind. In die­ sen Figuren bezeichnen die gleichen Bezugszeichen wie jene in den Fig. 1 bis 7 die gleichen oder entsprechende Teile. Die Struktur dieser MMIC ist mit Ausnahme der Form des den FET 100 schützenden Metallfilms 15a im wesentlichen zu der MMIC gemäß dem dritten Ausführungsbeispiel der Er­ findung identisch.
Da die Funktionsweise der MMIC gemäß diesem sechsten Ausführungsbeispiel identisch zu der Funktionsweise der MMIC gemäß dem dritten Ausführungsbeispiel ist, ist eine wiederholte Beschreibung nicht notwendig.
Im weiteren Verlauf wird eine Beschreibung des Herstel­ lungsverfahrens gegeben.
Die Fig. 24 und 25 zeigen Querschnittsansichten, die entlang der Linie 23-23 in Fig. 20 genommen sind und Ver­ fahrenschritte bei einem Verfahren zum Herstellen der MMIC darstellen. In diesen Figuren bezeichnet das Bezugszeichen 22a einen dünnen Resistfilm.
Die Verfahrensschritte bis zu dem Ausbilden des SiO₂- Films 17 und des selektiven Ätzens eines Abschnitts des SiO₂-Films 17 auf der Sourceelektrodenverdrahtung 13a sind zu jenen identisch, die bereits in dem ersten Ausführungs­ beispiel der Erfindung beschrieben worden sind.
Dann wird ein Resistfilm 22 selektiv auf einem Ab­ schnitt des SiO₂-Films 17, der den FET 100 bedeckt, d. h., einem Abschnitt, der von der freigelegten Sourceelektroden­ verdrahtung 13a umgeben ist, ausgebildet. Die Dicke des Re­ sistfilms 22a wird so ausgewählt, daß der Raum zwischen der Gateelektrode 11 des FET 100 und dem den FET 100 schützen­ den Metallfilm 15a, welcher später ausgebildet wird, keine Parasitärkapazität, d. h., Gate-zu-Source-Kapazität, zwi­ schen der Gateelektrode 11 und dem den FET 100 schützenden Metallfilm 15 verursacht.
Danach wird ein Metallfilm, der Ti(10 bis 200 Å)/Au(1 µm) aufweist, durch Bedampfung ausgebildet und dieser Metall­ film wird mit Ausnahme eines Abschnitts, der die freige­ legte Oberfläche der Sourceelektroden 13a berührt, und ei­ nes Abschnitts, der den FET 100 bedeckt, geätzt, wodurch der den FET 100 schützende Metallfilm 15a erzeugt wird.
Als nächstes werden vorgeschriebene Bereiche des GaAs- Substrats 10 und des SiO₂-Films 17 zwischen der Gateelek­ trode 11 und der Sourceelektrode 13 und zwischen der Ga­ teelektrode 11 und der Drainelektrode 12 von der hinteren Oberfläche des Substrats 10 geätzt, um Löcher 21a und 21b auszubilden, die durch das Substrat 10 und den SiO₂-Film 17 dringen und den dünnen Resistfilm 22a erreichen, was zu der Struktur, die in den Fig. 24 und 25 gezeigt ist, führt.
Als nächstes wird ein Lösemittel, das den Resistfilm 22a auflösen kann, in eines der Löcher 21a und 21b inji­ ziert und aus dem anderen der Löcher ausgegeben, um den Re­ sistfilm 22a vollständig zu entfernen, wodurch ein Raum 19 zwischen dem den FET 100 schützenden Metallfilm 15a und dem SiO₂-Film 17 erzeugt wird.
Danach wird ein dünner Metallfilm 30 mit der hinteren Oberfläche des GaAs-Substrats 10 verbunden, um die Öffnun­ gen der Löcher 21a und 21b an der hinteren Oberfläche des Substrats zu schließen. Danach wird ein Kontaktloch 10a in einem vorgeschriebenen Bereich des GaAs-Substrats 10 von der hinteren Oberfläche des Substrats ausgebildet. Schließ­ lich wird ein Masseleiter 14 auf der hinteren Oberfläche des GaAs-Substrats 10 ausgebildet, um die in den Fig. 20 bis 23 gezeigte MMIC gemäß diesem sechsten Ausführungsbei­ spiel der Erfindung zu vervollständigen.
Da der den FET 100 schützende Metallfilm 15a, der den FET 100 vor einer äußeren Umgebung schützt und den FET 100 elektromagnetisch abschirmt, in einem Waferverfahren herge­ stellt wird, wird in diesem sechsten Ausführungsbeispiel ebenso eine MMIC, die wie die MMIC, die zum Schützen vor einer äußeren Umgebung und einer elektromagnetischen Ab­ schirmung in dem auf Metall basierenden Gehäuse einge­ schlossen ist, stabil arbeitet, verglichen mit dem Verfah­ ren im Stand der Technik in einem verhältnismäßig einfachen Verfahren erzielt, ohne teure Teile zu verwenden.
Da der Raum zwischen dem den FET 100 schützenden Me­ tallfilm 15a und der Gateelektrode 11 des FET 100 von der Dicke des Resistfilms 22a bestimmt wird, ist ebenso die Ge­ nauigkeit bei einem derartigen Erzeugen des Raums, das kein Parasitärwiderstand zwischen dem den FET 100 schützenden Metallfilm 15a und der Gateelektrode 11 erzeugt wird, höher als in dem Fall, in dem der den FET 100 schützende Metall­ film 15a wie eine Kuppel ausgedehnt wird, wodurch der Her­ stellungswirkungsgrad weiter verbessert wird.
Nachstehend erfolgt die Beschreibung eines siebten be­ vorzugten Ausführungsbeispiels der vorliegenden Erfindung.
Fig. 26 zeigt eine perspektivische Draufsicht, die ei­ nen FET, der in einer MMIC beinhaltet ist, und einen Um­ fangsbereich davon gemäß einem siebten Ausführungsbeispiel der vorliegenden Erfindung darstellt. Die Fig. 27, 28 und 29 zeigen Querschnittsansichten, die entlang Linien 27-27, 28-28 bzw. 29-29 in Fig. 26 genommen sind. In diesen Figuren bezeichnen die gleichen Bezugszeichen wie jene in den Fig. 1 bis 7 die gleichen oder entsprechende Teile. Das Bezugszeichen 11b bezeichnet eine Kante der Gateelek­ trode 11, das Bezugszeichen 24 bezeichnet einen einen FET 100 schützenden Metallfilm, das Bezugszeichen 24a bezeich­ net einen aufgedampften Ti-Film und das Bezugszeichen 24b bezeichnetet einen plattierten Au-Film. Während in den zu­ vor beschriebenen ersten bis sechsten Ausführungsbeispielen die Sourceelektrodenverdrahtung 13a den FET 100 umgibt, ist die Sourceelektrodenverdrahtung 13a in diesem siebten Aus­ führungsbeispiel in der Nähe der Kante 11b der Gateelek­ trode 11 nicht vorhanden, d. h., die Sourceelektrodenver­ drahtung 13a ist wie der römische Buchstabe U geformt.
Da die Funktionsweise der MMIC gemäß diesem siebten Ausführungsbeispiel identisch zu der Funktionsweise der MMIC gemäß dem ersten Ausführungsbeispiel ist, ist eine wiederholte Beschreibung nicht notwendig.
Im weiteren Verlauf wird eine Beschreibung des Herstel­ lungsverfahrens gegeben.
Die Fig. 30, 31, 32 zeigen Querschnittsansichten, die entlang Linien 27-27, 28-28 bzw. 29-29 in Fig. 26 ge­ nommen sind und stellen Verfahrensschritte bei einem Ver­ fahren zum Herstellen der MMIC dar.
Die Verfahrensschritte bis zu dem Ausbilden des SiO₂- Films 17 und des selektiven Ätzens eines Abschnitts des SiO₂-Films 17 auf der Sourceelektrodenverdrahtung 13a sind zu denen identisch, die bereits in dem ersten Ausführungs­ beispiel der Erfindung beschrieben worden sind. In diesem siebten Ausführungsbeispiel ist die Sourceelektrodenver­ drahtung 13a wie der römische Buchstabe U geformt und der SiO₂-Film 16 ist nicht auf dem n⁺-diffundierten Bereich 18c ausgebildet.
Dann wird ein Resistfilm 22b auf der Oberfläche des SiO₂-Films 17, der durch die zuvor beschriebenen Verfah­ rensschritte zurückgelassen wird, ausgebildet. Die Dicke des Resistfilms 22b wird so ausgewählt, daß der Raum zwi­ schen der Gateelektrode 11 des FET 100 und dem den FET 100 schützenden Metallfilm 15a, welcher später ausgebildet wird, keine Parasitärkapazität, d. h., Gate-zu-Source-Kapa­ zität, zwischen der Gateelektrode 11 und dem den FET 100 schützenden Film 15a verursacht.
Als nächstes wird ein 10 bis 200 Å dicker Ti-Film 24a auf der gesamten Oberfläche des Substrats 10, d. h., auf der Oberfläche des Resistfilms 22b und auf der freigelegten Oberfläche der Sourceelektrodenverdrahtung 13a, durch Be­ dampfung ausgebildet. Unter Verwendung dieses Ti-Films 24a als eine Zufuhrschicht wird ein 1 µm dicker Au-Film 24b durch Elektroplattieren auf den Ti-Film 24a plattiert.
Der Ti-Film 24a und der Au-Film 24b werden mit Ausnahme von Abschnitten, die die freigelegte Oberfläche der Sour­ ceelektrodenverdrahtung 13a und den FET 100 bedecken, ge­ ätzt, was zu der Struktur, die in den Fig. 30 bis 32 ge­ zeigt ist, führt. In der Struktur stehen Abschnitte des Ti- Films 24a und des Au-Films 24b, die die Gateelektrode 11 des FET 100 bedecken, von der Kante 11b der Gateelektrode 11 um eine Länge hervor, die ein bißchen größer als die Dicke des Resistfilms 22 ist.
Als nächstes wird der Abschnitt des Au-Films 24b, der über die Kante 11b der Gateelektrode 11 hervorsteht, durch Ionenfräsen entfernt, wodurch eine Kante des Au-Films 24b zu der Kante 11b der Gateelektrode 11 ausgerichtet ist.
Nach einem Entfernen des Resistfilms 22b mit einem Lö­ semittel wird der Endabschnitt des Ti-Films 24a unter Ver­ wendung eines Wassersprays oder dergleichen gekrümmt, um den Endabschnitt der Oberfläche des SiO₂-Films 17 zu berüh­ ren. Danach wird ein Kontaktloch 10a in einem vorgeschrie­ benen Bereich des GaAs-Substrats 10 von der hinteren Ober­ fläche des Substrats ausgebildet und ein Masseleiter 14 wird auf der hinteren Oberfläche des GaAs-Substrats 10 aus­ gebildet, wodurch die in den Fig. 26 bis 29 gezeigte MMIC gemäß dem siebten Ausführungsbeispiel der Erfindung vervollständigt ist.
Da der den FET 100 schützende Metallfilm 15a, der den FET 100 vor einer äußeren Umgebung schützt und den FET 100 elektromagnetisch abschirmt in einem Waferverfahren herge­ stellt wird, wird in diesem siebten Ausführungsbeispiel ebenso eine MMIC, die wie die MMIC im Stand der Technik, die zum Schützen vor einer äußeren Umgebung und einer elek­ tromagnetischen Abschirmung in dem auf Metall basierenden Gehäuse eingeschlossen ist, stabil arbeitet, verglichen mit dem Verfahren im Stand der Technik in einem verhältnismäßig einfachen Verfahren erzielt, ohne teure Teile zu verwenden.
Da der Resistfilms 22b ohne ein Vorsehen von Löchern in dem Substrat 10 entfernt werden kann, wird das Herstel­ lungsverfahren des weiteren vereinfacht und der Herstel­ lungswirkungsgrad wird bedeutsam erhöht.
Da der Raum zwischen dem den FET 100 schützenden Me­ tallfilm 15a und der Gateelektrode 11 des FET 100 von der Dicke des Resistfilms 22a bestimmt wird, wird des weiteren die Genauigkeit bei einem derartigen Erzeugen des Raums, das kein Parasitärwiderstand zwischen dem den FET schützen­ den Metallfilm 15a und der Gateelektrode 11 erzeugt wird, höher als in dem Fall, in dem der den FET 100 schützende Metallfilm wie eine Kuppel ausgedehnt wird, wodurch der Herstel 05752 00070 552 001000280000000200012000285910564100040 0002019537337 00004 05633lungswirkungsgrad weiter verbessert wird.
Nachstehend erfolgt die Beschreibung eines achten be­ vorzugten Ausführungsbeispiels der vorliegenden Erfindung.
Fig. 33 zeigt eine perspektivische Draufsicht, die ei­ nen FET, der in einer MMIC beinhaltet ist, und einen Um­ fangsbereich davon gemäß einem achten Ausführungsbeispiel der vorliegenden Erfindung darstellt.
Die Fig. 34, 35 und 36 zeigen Querschnittsansichten, die entlang Linien 34-34, 35-35 bzw. 36-36 in Fig. 33 ge­ nommen sind. In diesen Figuren bezeichnen die gleichen Be­ zugszeichen wie jene in den Fig. 1 bis 4 die gleichen oder entsprechenden Teile. Das Bezugszeichen 25 bezeichnet einen einen FET schützenden Metallfilm, das Bezugszeichen 25a bezeichnet einen aufgedampften Ti-Film und das Bezugs­ zeichen 25b bezeichnet einen aufgedampften Au-Film.
Da die Funktionsweise der MMIC gemäß diesem achten Aus­ führungsbeispiel identisch zu der Funktionsweise der MMIC gemäß dem ersten Ausführungsbeispiel ist, ist eine wieder­ holte Beschreibung nicht notwendig.
Das Herstellungsverfahren der MMIC gemäß diesem achten Ausführungsbeispiel ist mit Ausnahme dessen im wesentlichen identisch zu dem Herstellungsverfahren gemäß dem ersten Ausführungsbeispiel der Erfindung, daß das stromlose Platt­ tieren des Pd/Ni/Au-Films gemäß dem ersten Ausführungsbei­ spiel durch eine Bedampfung eines 10 Å bis 1 µm dicken Ti- Films 25a und eines 1 µm dicken Au-Films 25b in dieser Rei­ henfolge in einer Wasserstoffatmosphäre ersetzt ist.
In dem Herstellungsverfahren gemäß diesem achten Aus­ führungsbeispiel schließt der Ti-Film 25a eine große Menge von Wasserstoff ein, wenn er abgelagert wird und gibt den Wasserstoff ab, wenn er mit einer Temperatur, die 200°C übersteigt, erwärmt wird, wodurch der den FET 100 schüt­ zende Metallfilm 25, der den Ti-Film 25a und den Au-Film 25b aufweist, wie eine Kuppel ausgedehnt wird. Deshalb wer­ den in diesem achten Ausführungsbeispiel der Erfindung ebenso die gleichen Auswirkungen, wie sie in dem ersten Ausführungsbeispiel beschrieben worden sind, erzielt.
Nachstehend erfolgt die Beschreibung eines neunten be­ vorzugten Ausführungsbeispiels der vorliegenden Erfindung.
In dem zuvor beschriebenen achten Ausführungsbeispiel der Erfindung wird der Ti-Film 25a in einer Wasserstoffat­ mosphäre aufgedampft, um den Ti-Film 25a zu erzeugen, der Wasserstoff einschließt, und durch Verwenden des Wasser­ stoffs, der von dem Ti-Film 25a abgegeben wird, wenn er er­ wärmt wird, wird der den FET 100 schützende Ti/Au-Metall­ film 25 ausgedehnt. Jedoch kann ein ähnlicher kuppelförmi­ ger den FET 100 schützender Metallfilm durch ein ledigli­ chen Erwärmens eines Ti/Au-Metallfilms erzeugt werden, der ohne ein Einschließen von Wasserstoff ausgebildet wird.
In dem Herstellungsverfahren einer MMIC gemäß diesem neunten Ausführungsbeispiel der Erfindung wird der Ti/Au- Metallfilm 25 durch Bedampfung in einer Atmosphäre ausge­ bildet, die keinen Wasserstoff beinhaltet.
In dem Herstellungsverfahren wird die Differenz der thermischen Ausdehnungskoeffizienten zwischen Au und Ti be­ rücksichtigt (Au: 1.4 × 10-5 bei 200°C, Ti: 9 × 10-6 bei 200°C). Außerdem weist Au eine schlechte Elastizität auf und wenn Au einmal deformiert worden ist, kehrt es nicht in seine frühere Form zurück. Wenn der Ti/Au-Metallfilm 25 mit einer Temperatur, die 200°C übersteigt, erwärmt wird, wird die obere Au-Schicht 25b deshalb größer als der untere Ti- Film 25a ausgedehnt, so daß der Ti/Au-Film 25 wie eine Kup­ pel ausgedehnt wird.
Deshalb können in diesem neunten Ausführungsbeispiel der Erfindung ebenso die gleichen Auswirkungen, wie sie in dem achten Ausführungsbeispiel der Erfindung beschrieben worden sind, erzielt werden.
Da es schwierig ist, den Grad eines Ausdehnes des Me­ tallfilms genau zu steuern, wird jedoch der Herstellungs­ wirkungsgrad verglichen mit dem, der in dem achten Ausfüh­ rungsbeispiel der Erfindung erzielt wird, verringert.
Obgleich in der vorhergehenden Beschreibung ein SiO₂- Film als ein Isolationsfilm verwendet worden ist, kann ein SiN-Film mit den gleichen Auswirkungen, wie sie zuvor be­ schrieben worden sind, verwendet werden.
In der vorhergehenden Beschreibung ist eine integrierte Mikrowellen-Halbleiterschaltung beschrieben worden, die ein Halbleitersubstrat, eine integrierte Schaltung, die auf dem Halbleitersubstrat hergestellt ist und mindestens einen FET als ein Schaltungselement beinhaltet, und einen kuppelför­ migen Metallfilm, der auf dem Halbleitersubstrat ausgebil­ det ist und den FET von einer äußeren Umgebung isoliert, aufweist, sowie ein Herstellungsverfahren für die inte­ grierte Mikrowellen-Halbleiterschaltung. In dem Herstel­ lungsverfahren wird der Metallfilm zum Schützen des FET vor einer äußeren Umgebung und zur elektromagnetischen Abschir­ mung des FET in einem Waferverfahren hergestellt. Deshalb wird eine integrierte Mikrowellen-Halbleiterschaltung, die für eine lange Zeitdauer stabil arbeitet, verglichen mit der integrierten Mikrowellen-Halbleiterschaltung im Stand der Technik, die in einem auf Metall basierenden Gehäuse eingeschlossen ist, mit geringen Materialkosten und einem hohen Wirkungsgrad erzielt.

Claims (13)

1. Integrierte Mikrowellen-Halbleiterschaltung mit:
einem Halbleitersubstrat (10);
einer integrierten Schaltung, die auf dem Halbleiter­ substrat hergestellt ist und mindestens einen FET (100) als ein Schaltungselement beinhaltet; und
einem kuppelförmigen Metallfilm (15, 15a, 24, 25), der auf dem Halbleitersubstrat (10) angeordnet ist und den FET (100) von einer äußeren Umgebung isoliert.
2. Integrierte Mikrowellen-Halbleiterschaltung nach An­ spruch 1, dadurch gekennzeichnet, daß der kuppelförmige Me­ tallfilm (15, 15a, 25) den FET (100) hermetisch von der äu­ ßeren Umgebung abdichtet und abschirmt.
3. Integrierte Mikrowellen-Halbleiterschaltung nach An­ spruch 1 (Fig. 27, 28, 29), dadurch gekennzeichnet, daß der kuppelförmige Metallfilm (24) das Halbleitersubstrat (10) an einem Teil berührt, während er an einem anderen Teil fest mit dem Halbleitersubstrat verbunden ist.
4. Verfahren zum Herstellen einer integrierten Mikrowel­ len-Halbleiterschaltung (Fig. 1 bis 6) mit den folgenden Schritten:
Vorbereiten eines Halbleitersubstrats (10), das gegen­ überliegende vordere und hintere Oberflächen aufweist;
Herstellen einer integrierten Schaltung, die einen FET (100) beinhaltet, der eine Gateelektrode (11) aufweist, und einer Verdrahtung (13a), die den FET (100) umgibt, auf der vorderen Oberfläche des Halbleitersubstrats (10), wobei der FET (100) auf einem ersten Bereich des Halbleitersubstrats (10) hergestellt wird und die Verdrahtung (13a) auf einem zweiten Bereich des Halbleitersubstrats (10) hergestellt wird, der den ersten Bereich umgibt;
Ausbilden eines Isolationsfilms (17), der den ersten Bereich des Halbleitersubstrats (10), an dem der FET (100) hergestellt worden ist, und den zweiten Bereich des Halb­ leitersubstrats (10), an dem die Verdrahtung (13a) herge­ stellt worden ist, bedeckt;
Ausbilden eines dünnen Resistfilms (22) auf dem Isola­ tionsfilm (17), der den ersten Bereich des Halbleiter­ substrats (10) bedeckt;
Entfernen eines Abschnitts des Isolationsfilms (17) auf dem zweiten Bereich des Halbleitersubstrats (10) und gegenüber der Verdrahtung (13a);
Ausbilden eines Metallfilms (15), der ein Gas enthält, und das Gas in der folgenden Wärmebehandlung nach außen ab­ gibt, der den dünnen Resistfilm (22) bedeckt und die Ver­ drahtung (13a), die durch das Entfernen des Isolationsfilms (17) freigelegt worden, ist an einem Umfangsabschnitt be­ rührt;
Ausbilden eines Lochs (21a, 21b) in einem vorgeschrie­ benen Bereich des Halbleitersubstrats (10) von der hinteren Oberfläche des Halbleitersubstrats (10), um den dünnen Re­ sistfilm (22) zu erreichen;
Ausbilden eines Raums zwischen dem Metallfilm (15) und dem Isolationsfilm (17) durch ein Auflösen und Entfernen des dünnen Resistfilms (22) mit einem Lösemittel, das durch das Loch (21a, 21b) auf den Resistfilm (22) aufgetragen wird;
Schließen der Öffnung des Lochs (21a, 21b) an der hin­ teren Oberfläche des Halbleitersubstrats (10); und
Erwärmen des Metallfilms (15), um zu verursachen, daß der Metallfilm (15) das Gas abgibt, wodurch sich der Me­ tallfilm (15) auf ein solches Ausmaß ausdehnt, daß ein Raum (19), der zwischen dem Metallfilm (15) und der Gateelek­ trode (11) des FET (100) erzeugt wird, keine Parasitärkapa­ zität zwischen dem Metallfilm (15) und der Gateelektrode (11) verursacht.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß es den Schritt eines Ausbildens des Metallfilms (15) durch ein selektives Ausbilden eines Pd/Ni/Au-Films auf dem Iso­ lationsfilm (17) unter Verwendung eines stromlosen Plattie­ rens beinhaltet.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß es den Schritt eines Ausbildens des Metallfilms (15) durch ein selektives Ausbilden einer Ti/Au-Schicht auf dem Isola­ tionsfilm (17) durch Bedampfung in einer Wasserstoffatmo­ sphäre beinhaltet.
7. Verfahren zum Herstellen einer integrierten Mikrowel­ len-Halbleiterschaltung (Fig. 7 bis 12) mit den folgen­ den Schritten:
Vorbereiten eines Halbleitersubstrats (10), das gegen­ überliegende vordere und hintere Oberflächen aufweist;
Herstellen einer integrierten Schaltung, die einen FET (100) beinhaltet, der eine Gateelektrode (11) aufweist, und einer Verdrahtung (13a), die den FET (100) umgibt, auf der vorderen Oberfläche des Halbleitersubstrats (10), wobei der FET (100) auf einem ersten Bereich des Halbleitersubstrats (10) hergestellt wird und die Verdrahtung (13a) auf einem zweiten Bereich des Halbleitersubstrats (10) hergestellt wird, der den ersten Bereich umgibt;
Ausbilden eines Isolationsfilms (17), der den ersten Bereich des Halbleitersubstrats (10), an dem der FET (100) hergestellt worden ist, und den zweiten Bereich des Halb­ leitersubstrats (10), an dem die Verdrahtung (13a) herge­ stellt worden ist, bedeckt;
Ausbilden eines Dünnfilms (20), der einen Halbleiter oder eine organische Substanz aufweist, auf einem Teil des Isolationsfilms (17), der den ersten Bereich des Halblei­ tersubstrats (10) bedeckt, wobei der Dünnfilm (20) ein Gas enthält und das Gas in der folgenden Wärmebehandlung ab­ gibt;
Ausbilden eines dünnen Resistfilms (22) auf dem Dünn­ film (20) aus einem Halbleiter oder einer organischen Sub­ stanz;
Entfernen eines Abschnitts des Isolationsfilms (17) auf dem zweiten Bereich des Halbleitersubstrats (10) und gegenüber der Verdrahtung (13a);
Ausbilden eines Metallfilms (15a), der den dünnen Re­ sistfilm (22) bedeckt und die Verdrahtung (13a), die durch das Entfernen des Isolationsfilms (17) freigelegt worden ist, an einem Umfangsabschnitt berührt;
Ausbilden eines Lochs (21a, 21b) in einem vorgeschrie­ benen Bereich des Halbleitersubstrats (10) von der hinteren Oberfläche des Halbleitersubstrats (10), um den dünnen Re­ sistfilm (22) zu erreichen;
Ausbilden eines Raums zwischen dem Metallfilm (15a) und dem Dünnfilm (20) aus einem Halbleiter oder einer orga­ nischen Substanz durch ein Auflösen und Entfernen des dün­ nen Resistfilms (22) mit einem Lösemittel, das durch das Loch (21a, 21b) auf den Resistfilm (22) aufgetragen wird; Schließen der Öffnung des Lochs (21a, 21b) an der hin­ teren Oberfläche des Halbleitersubstrats (10); und
Erwärmen des Dünnfilms (20) aus einem Halbleiter oder einer organischen Substanz, um zu verursachen, daß der Dünnfilm (20) das Gas abgibt, wodurch sich der Metallfilm (15a) auf ein solches Ausmaß ausdehnt, daß ein Raum (19), der zwischen dem Metallfilm (15a) und der Gateelektrode (11) des FET (100) erzeugt wird, keine Parasitärkapazität zwischen dem Metallfilm (15a) und der Gateelektrode (11) verursacht.
8. Verfahren zum Herstellen einer integrierten Mikrowel­ len-Halbleiterschaltung (Fig. 13 bis 18) mit den folgen­ den Schritten:
Vorbereiten eines Halbleitersubstrats (10), das gegen­ überliegende vordere und hintere Oberflächen aufweist;
Herstellen einer integrierten Schaltung, die einen FET (100) beinhaltet, der eine Gateelektrode (11) aufweist, und einer Verdrahtung (13a), die den FET (100) umgibt, auf der vorderen Oberfläche des Halbleitersubstrats (10), wobei der FET (100) auf einem ersten Bereich des Halbleitersubstrats (10) hergestellt wird und die Verdrahtung (13a) auf einem zweiten Bereich des Halbleitersubstrats (10) hergestellt wird, der den ersten Bereich umgibt;
Ausbilden eines Isolationsfilms (17), der den ersten Bereich des Halbleitersubstrats (10), an dem der FET (100) hergestellt worden ist, und den zweiten Bereich des Halb­ leitersubstrats (10), an dem die Verdrahtung (13a) herge­ stellt worden ist, bedeckt;
Ausbilden eines dünnen Resistfilms (22) auf dem Isola­ tionsfilm (17), der den ersten Bereich des Halbleiter­ substrats (10) bedeckt;
Entfernen eines Abschnitts des Isolationsfilms (17) auf dem zweiten Bereich des Halbleitersubstrats (10) und gegenüber der Verdrahtung (13a);
Ausbilden eines Metallfilms (15a), der den dünnen Re­ sistfilm (22) bedeckt und die Verdrahtung (13a), die durch das Entfernen des Isolationsfilms (17) freigelegt worden ist, an einem Umfangsabschnitt berührt;
Ausbilden eines Lochs (21a, 21b) in einem vorgeschrie­ benen Bereich des Halbleitersubstrats (10) von der hinteren Oberfläche des Halbleitersubstrats (10), um den dünnen Re­ sistfilm (22) zu erreichen;
Ausbilden eines Raums zwischen dem Metallfilm (15a) und dem Isolationsfilm (17) durch ein Auflösen und Entfer­ nen des dünnen Resistfilms (22) mit einem Lösemittel, das durch das Loch (21a, 21b) auf den Resistfilm (22) aufgetra­ gen wird;
Injizieren eines unter hohem Druck stehenden Gases von dem Loch in den Raum, wodurch sich der Metallfilm (15a) auf ein solches Ausmaß ausdehnt, daß ein Raum (19), der zwi­ schen dem Metallfilm (15a) und der Gateelektrode (11) des FET (100) erzeugt wird, keine Parasitärkapazität zwischen dem Metallfilm (15a) und der Gateelektrode (11) verursacht; und
Schließen der Öffnung des Lochs (21a, 21b) an der hin­ teren Oberfläche des Halbleitersubstrats (10).
9. Verfahren zum Herstellen einer integrierten Mikrowel­ len-Halbleiterschaltung (Fig. 13 bis 18) mit den folgen­ den Schritten:
Vorbereiten eines Halbleitersubstrats (10), das gegen­ überliegende vordere und hintere Oberflächen aufweist;
Herstellen einer integrierten Schaltung, die einen FET (100) beinhaltet, der eine Gateelektrode (10) aufweist, und einer Verdrahtung (13a), die den FET (100) umgibt, auf der vorderen Oberfläche des Halbleitersubstrats (10), wobei der FET (100) auf einem ersten Bereich des Halbleitersubstrats (10) hergestellt wird und die Verdrahtung (13a) auf einem zweiten Bereich des Halbleitersubstrats (10) hergestellt wird, der den ersten Bereich umgibt;
Ausbilden eines Isolationsfilms (17), der den ersten Bereich des Halbleitersubstrats (10), an dem FET (100) her­ gestellt worden ist, und den zweiten Bereich des Halblei­ tersubstrats (10), an dem die Verdrahtung (13a) hergestellt worden ist, bedeckt;
Ausbilden eines dünnen Resistfilms (22) auf dem Isola­ tionsfilm (17), der den ersten Bereich des Halbleiter­ substrats (10) bedeckt;
Entfernen eines Abschnitts des Isolationsfilms (17) auf dem zweiten Bereich des Halbleitersubstrats (10) und gegenüber der Verdrahtung (13a);
Ausbilden eines Metallfilms (15a), der den dünnen Re­ sistfilm bedeckt (22) und die Verdrahtung (13a), die durch das Entfernen des Isolationsfilms (17) freigelegt worden ist, an einem Umfangsabschnitt berührt;
Ausbilden eines Lochs (21a, 21b) in einem vorgeschrie­ benen Bereich des Halbleitersubstrats (10) von der hinteren Oberfläche des Halbleitersubstrats (10), um den dünnen Re­ sistfilm (22) zu erreichen;
Ausbilden eines Raums zwischen dem Metallfilm (15) und dem Isolationsfilm (17) durch ein Auflösen und Entfernen des dünnen Resistfilms (22) mit einem Lösemittel, das durch das Loch (21a, 21b) auf den Resistfilm (22) aufgetragen wird;
Schließen der Öffnung des Lochs (21a, 21b) an der hin­ teren Oberfläche des Halbleitersubstrats (10); und
Erwärmen des Substrats (10), um den Raum zwischen dem Metallfilm (15a) und dem Isolationsfilm (17) auszudehnen, wodurch der Metallfilm (15a) auf ein solches Ausmaß ausge­ dehnt wird, daß ein Raum (19), der zwischen dem Metallfilm (15a) und der Gateelektrode (11) des FET (100) erzeugt wird, keine Parasitärkapazität zwischen dem Metallfilm (15a) und der Gateelektrode (11) verursacht.
10. Verfahren zum Herstellen einer integrierten Mikrowel­ len-Halbleiterschaltung (Fig. 19) mit den folgenden Schritten:
Vorbereiten eines Halbleitersubstrats (10), das gegen­ überliegende vordere und hintere Oberflächen aufweist;
Herstellen einer integrierten Schaltung, die einen FET (100) beinhaltet, der eine Gateelektrode (11) aufweist, und einer Verdrahtung (13a), die den FET (100) umgibt, auf der vorderen Oberfläche des Halbleitersubstrats (10), wobei der FET (100) auf einem ersten Bereich des Halbleitersubstrats (10) hergestellt wird und die Verdrahtung (13a) auf einem zweiten Bereich des Halbleitersubstrats (10) hergestellt wird, der den ersten Bereich umgibt;
Ausbilden eines Isolationsfilms (17), der den ersten Bereich des Halbleitersubstrats (10), an dem der FET (100) hergestellt worden ist, und den zweiten Bereich des Halb­ leitersubstrats (10), an dem die Verdrahtung (13a) herge­ stellt worden ist, bedeckt;
Ausbilden eines dünnen Resistfilms (22) auf dem Isola­ tionsfilm (17), der den ersten Bereich des Halbleiter- Bubstrats (10) bedeckt;
Entfernen eines Abschnitts des Isolationsfilms (17) auf dem zweiten Bereich des Halbleitersubstrats (10) und gegenüber der Verdrahtung (13a);
Ausbilden eines Metallfilms (15a), der den dünnen Re­ sistfilm (22) bedeckt und die Verdrahtung (13a), die durch das Entfernen des Isolationsfilms (17) freigelegt worden ist, an einem Umfangsabschnitt berührt;
Ausbilden eines Lochs (21a, 21b) in einem vorgeschrie­ benen Bereich des Halbleitersubstrats (10) von der hinteren Oberfläche des Halbleitersubstrats (10), um den dünnen Re­ sistfilm (22) zu erreichen;
Ausbilden eines Raums zwischen dem Metallfilm (15a) und dem lsolationsfilm (17) durch ein Auflösen und Entfer­ nen des dünnen Resistfilms (22) mit einem Lösemittel, das durch das Loch (21a, 21b) auf den Resistfilm (22) aufgetra­ gen wird;
Verbinden eines Drahts (23) mit dem Metallfilm (15a) und Ziehen des Drahts (23), um den Metallfilm (15a) auf ein solches Ausmaß auszudehnen, daß ein Raum (19), der zwischen dem Metallfilm (15a) und der Gateelektrode (11) des FET (100) erzeugt wird, keine Parasitärkapazität zwischen dem Metallfilm (15a) und der Gateelektrode (11) verursacht; und
Schließen der Öffnung des Lochs (21a, 21b) an der hin­ teren Oberfläche des Halbleitersubstrats (10).
11. Verfahren zum Herstellen einer integrierten Mikrowel­ len-Halbleiterschaltung (Fig. 20 bis 25) mit den folgen­ den Schritten:
Vorbereiten eines Halbleitersubstrats (10), das gegen­ überliegende vordere und hintere Oberflächen aufweist;
Herstellen einer integrierten Schaltung, die einen FET (100) beinhaltet, der eine Gateelektrode (11) aufweist, und einer Verdrahtung (13a), die den FET (100) umgibt, auf der vorderen Oberfläche des Halbleitersubstrats (10), wobei der FET (100) auf einem ersten Bereich des Halbleitersubstrats (10) hergestellt wird, und die Verdrahtung (13a) auf einem zweiten Bereich des Halbleitersubstrats (10) hergestellt wird, der den ersten Bereich umgibt;
Ausbilden eines Isolationsfilms (17), der den ersten Bereich des Halbleitersubstrats (10), an dem der FET (100) hergestellt worden ist, und den zweiten Bereich des Halb­ leitersubstrats (10), an dem die Verdrahtung (13a) herge­ stellt worden ist, bedeckt;
Ausbilden eines Resistfilms (22a) auf einem Teil des Isolationsfilms (17), der den ersten Bereich des Halblei­ tersubstrats (10) bedeckt, wobei der Resistfilm (22a) eine Dicke aufweist, die einen solchen Raum zwischen der Gate­ elektrode (11) des FET (100) und einem Metallfilm (15a), welcher später auf dem Resistfilm (22a) ausgebildet wird, vorsieht, daß keine Parasitärkapazität zwischen der Gate­ elektrode (11) und dem Metallfilm (15a) verursacht wird;
Entfernen eines Abschnitts des Isolationsfilins (17) auf dem zweiten Bereich des Halbleitersubstrats (10) und gegenüber der Verdrahtung (13a);
Ausbilden des Metallfilms (15a), der den dünnen Re­ sistfilm (22a) bedeckt und die Verdrahtung (13a), die durch das Entfernen des Isolationsfilms (17) freigelegt worden ist, an einem Umfangsabschnitt berührt;
Ausbilden eines Lochs (21a, 21b) in einem vorgeschrie­ benen Bereich des Halbleitersubstrats (10) von der hinteren Oberfläche des Halbleitersubstrats (10), um den dünnen Re­ sistfilm (22a) zu erreichen;
Ausbilden eines Raums (19) zwischen dem Metallfilm und dem Isolationsfilm (17) durch ein Auflösen und Entfernen des dünnen Resistfilms (22a) mit einem Lösemittel, das durch das Loch auf den Resistfilm (22a) aufgetragen wird; und
Schließen der Öffnung des Lochs (21a, 21b) an der hin­ teren Oberfläche des Halbleitersubstrats (10).
12. Verfahren zum Herstellen einer integrierten Mikrowel­ len-Halbleiterschaltung (Fig. 26 bis 32) mit den folgen­ den Schritten:
Vorbereiten eines Halbleitersubstrats (10), das gegen­ überliegende vordere und hintere Oberflächen aufweist;
Herstellen einer integrierten Schaltung, die einen FET (100) beinhaltet, die eine Gateelektrode (11) aufweist, und einer Verdrahtung (13a), die den FET (100) umgibt, auf der vorderen Oberfläche des Halbleitersubstrats (10), wobei der FET (100) auf einem ersten Bereich des Halbleitersubstrats (10) hergestellt wird und die Verdrahtung (13a) auf einem zweiten Bereich des Halbleitersubstrats (10) hergestellt wird, der den ersten Bereich umgibt;
Ausbilden eines Isolationsfilms (17), der den ersten Bereich des Halbleitersubstrats (10), an dem FET (100) her­ gestellt worden ist, und den zweiten Bereich des Halblei­ tersubstrats (10), an dem die Verdrahtung (13a) hergestellt worden ist, bedeckt;
Ausbilden eines Resistfilms (22b) auf einem anderen Teil des Isolationsfilms (17) als einem Teil auf der Ver­ drahtung (13a), wobei der Resistfilm (22b) eine Dicke auf­ weist, die einen solchen Raum (19) zwischen der Gateelek­ trode (11) des FET (100) und einem dünnen ersten Metallfilm (24a), welcher später auf dem Resistfilm (22b) ausgebildet wird, vorsieht, daß keine Parasitärkapazität zwischen der Gateelektrode (11) und dem Metallfilm (24a) verursacht wird;
Verwenden des Resistfilms (22b) als eine Maske, Ent­ fernen eines Abschnitts des Isolationsfilms (17) auf der Verdrahtung (13a);
Ausbilden des ersten Metallfilms (24a) auf dem Resist­ film (22b) und auf der Verdrahtung (13a), welche durch das Entfernen des Isolationsfilms (17) freigelegt worden ist, durch Bedampfung und danach Ausbilden eines dicken zweiten Metallfilms (24b) durch Elektroplattieren, das den ersten Metallfilm (24a) als eine Zufuhrschicht verwendet;
Mustern der ersten und zweiten Metallfilme (24a, 24b) in einer Größe, die ein bißchen größer als der erste Be­ reich des Halbleitersubstrats (10) ist;
Entfernen eines Umfangsabschnitts des gemusterten zweiten Metallfilms (24b), wobei der Abschnitt außerhalb des ersten Bereichs des Halbleitersubstrats (10) und nicht auf der Verdrahtung (13a) angeordnet ist;
Auflösen und Entfernen des Resistfilms (22b) mit einem Lösemittel; und
Krümmen eines Umfangsabschnitts des ersten Metallfilms (24a), der nicht innerhalb des ersten Bereichs des Halblei­ tersubstrats (10) angeordnet ist, um zu verursachen, daß ein Raum (19) zwischen dem Isolationsfilm (17) und dem er­ sten Metallfilm (24a) von einer äußeren Umgebung isoliert ist.
13. Verfahren zum Herstellen einer integrierten Mikrowel­ len-Halbleiterschaltung (Fig. 33 bis 36) mit den folgen­ den Schritten:
Vorbereiten eines Halbleitersubstrats (10), das gegen­ überliegende vordere und hintere Oberflächen aufweist;
Herstellen einer integrierten Schaltung, die einen FET (100) beinhaltet, der eine Gateelektrode (11) aufweist, und einer Verdrahtung (13a), die den FET (100) umgibt, auf der vorderen Oberfläche des Halbleitersubstrats (10), wobei der FET (100) auf einem ersten Bereich des Halbleitersubstrats (10) hergestellt wird und die Verdrahtung (13a) auf einem zweiten Bereich des Halbleitersubstrats (10) hergestellt wird, der den ersten Bereich umgibt;
Ausbilden eines Isolationsfilms (17), der den ersten Bereich des Halbleitersubstrats (10), an dem der FET (100) hergestellt worden ist, und den zweiten Bereich des Halb­ leitersubstrats (10), an dem die Verdrahtung (13a) herge­ stellt worden ist, bedeckt;
Ausbilden eines dünnen Resistfilms auf einem Abschnitt des Isolationsfilms (17), der den ersten Bereich des Halb­ leitersubstrats (10) bedeckt;
Ausbilden eines Metallfilmmusters (25), das einen er­ sten Metallfilm (25a), der einen thermischen Ausdehnungs­ koeffizienten aufweist, und einen zweiten Metallfilm (25b) aufweist, der einen thermischen Ausdehnungskoeffizienten aufweist, der größer als der des ersten Metallfilms (25a) ist, das den dünnen Resistfilm bedeckt und die Verdrahtung (13a), die durch das Entfernen des Isolationsfilms (17) freigelegt worden ist, an einem Umfangsabschnitt berührt;
Ausbilden eines Lochs (21a, 21b) in einem vorgeschrie­ benen Bereich des Halbleitersubstrats (10) von der hinteren Oberfläche des Halbleitersubstrats (10), um den dünnen Re­ sistfilm zu erreichen;
Ausbilden eines Raums zwischen dem Metallfilmmuster (25) und dem Isolationsfilm (17) durch ein Auflösen und Entfernen des dünnen Resistfilms mit einem Lösemittel, das durch das Loch (21a, 21b) auf den Resistfilm aufgetragen wird;
Schließen der Öffnung des Lochs (21a, 21b) an der hin­ teren Oberfläche des Halbleitersubstrats (10); und
Erwärmen des Metallfilmmusters (25), um das Metall­ filmmuster (25) auf ein solches Ausmaß auszudehnen, daß ein Raum (19), der zwischen dem Metallfilmmuster (25) und der Gateelektrode (11) des FET (100) erzeugt wird, keinen Para­ sitärwiderstand zwischen dem Metallfilmmuster (25) und der Gateelektrode (11) verursacht.
DE19537337A 1994-10-06 1995-10-06 Integrierte Mikrowellen-Halbleiterschaltung und Verfahren zum Herstellen einer integrierten Mikrowellen-Halbleiterschaltung Withdrawn DE19537337A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6242972A JPH08107120A (ja) 1994-10-06 1994-10-06 高周波半導体集積回路装置，及びその製造方法

Publications (1)

Publication Number Publication Date
DE19537337A1 true DE19537337A1 (de) 1996-04-11

Family

ID=17096979

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19537337A Withdrawn DE19537337A1 (de) 1994-10-06 1995-10-06 Integrierte Mikrowellen-Halbleiterschaltung und Verfahren zum Herstellen einer integrierten Mikrowellen-Halbleiterschaltung

Country Status (3)

Country Link
US (1) US5698462A (de)
JP (1) JPH08107120A (de)
DE (1) DE19537337A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528924B1 (en) 1996-05-24 2003-03-04 Siemens Aktiengesellschaft Electronic component, in particular a component operating with surface acoustic waves

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19840251B4 (de) * 1998-09-03 2004-02-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Schaltungschip, insbesondere Transponder mit Lichtschutz
JP3778256B2 (ja) * 2000-02-28 2006-05-24 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4041660B2 (ja) 2001-05-31 2008-01-30 ユーディナデバイス株式会社 半導体装置及びその製造方法
US7033906B2 (en) * 2004-02-02 2006-04-25 John Shi Sun Wei Airdome enclosure for components
JP5193750B2 (ja) * 2008-08-28 2013-05-08 株式会社東芝 半導体装置
JP5578012B2 (ja) 2010-10-15 2014-08-27 三菱電機株式会社 エアブリッジの製造方法
US8350271B2 (en) * 2010-11-22 2013-01-08 Integra Technologies, Inc. Transistor including shallow trench and electrically conductive substrate for improved RF grounding
JP6473060B2 (ja) * 2015-09-11 2019-02-20 東芝メモリ株式会社 半導体装置の製造方法
KR20200118266A (ko) * 2019-04-03 2020-10-15 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4016643A (en) * 1974-10-29 1977-04-12 Raytheon Company Overlay metallization field effect transistor
US4992764A (en) * 1989-02-21 1991-02-12 Hittite Microwave Corporation High-power FET circuit
JPH03126249A (ja) * 1989-10-11 1991-05-29 Toyo Commun Equip Co Ltd 磁電変換素子等の保護キャップ
JPH03211870A (ja) * 1990-01-17 1991-09-17 Toshiba Corp モノリシックマイクロ波集積回路
US5063177A (en) * 1990-10-04 1991-11-05 Comsat Method of packaging microwave semiconductor components and integrated circuits
DE69313337T2 (de) * 1992-04-17 1998-01-02 Terumo Corp Infrarotsensor und Verfahren für dessen Herstellung
JP3093487B2 (ja) * 1992-10-28 2000-10-03 松下電子工業株式会社 半導体装置およびその製造方法
US5548099A (en) * 1994-09-13 1996-08-20 Martin Marietta Corporation Method for making an electronics module having air bridge protection without large area ablation
US5491361A (en) * 1994-10-14 1996-02-13 The Aerospace Corporation Hydrogen out venting electronic package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528924B1 (en) 1996-05-24 2003-03-04 Siemens Aktiengesellschaft Electronic component, in particular a component operating with surface acoustic waves

Also Published As

Publication number Publication date
US5698462A (en) 1997-12-16
JPH08107120A (ja) 1996-04-23

Similar Documents

Publication Publication Date Title
DE4446881C2 (de) Durchgangslochstruktur und ihr Herstellungsverfahren
EP0000327B1 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik
DE2951734C2 (de)
DE69727373T2 (de) Halbleitervorrichtung
EP0024572B1 (de) Elektrisch leitender Kontakt- oder Metallisierungsaufbau für Halbleitersubstrate
DE112005002369T5 (de) Verfahren zur Herstellung eines Halbleitergehäuses und Aufbau desselben
DE3043289C2 (de)
DE1907740A1 (de) Halbleiteranordnung mit einem wenigstens zwei Halbleiterbereiche entgegengesetzten Leitungstype aufweisenden Halbleiterkoerper
DE19537337A1 (de) Integrierte Mikrowellen-Halbleiterschaltung und Verfahren zum Herstellen einer integrierten Mikrowellen-Halbleiterschaltung
DE3933965C2 (de)
DE10308928B4 (de) Verfahren zum Herstellen freitragender Kontaktierungsstrukturen eines ungehäusten Bauelements
DE10146353A1 (de) Eine Lötperlenstruktur und ein Verfahren zur Herstellung derselben
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE102004022178B4 (de) Verfahren zur Herstellung einer Leiterbahn auf einem Substrat und Bauelement mit einer derart hergestellten Leiterbahn
DE10329329B4 (de) Hochfrequenz-Gehäuse und Verfahren zu seiner Herstellung
DE4313042A1 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE2040929A1 (de) Ohmsche Kontaktanordnung fuer Halbleitervorrichtungen
DE19845294A1 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DD201627A5 (de) Verfahren zum bilden elektrisch leitender durchdringungen in duennfilmen
DE2036399A1 (de) Magnetowiderstandselement und Verfahren zu seiner Herstellung
DE10056869B4 (de) Halbleiterbauteil mit einer strahlungsabsorbierenden leitenden Schutzschicht und Verfahren zur Herstellung derselben
DE10023834B4 (de) Verfahren zur Schichtbildung und -strukturierung
EP0216945B1 (de) Verfahren zum Anbringen eines Kontaktes an einem Kontaktbereich eines Substrats aus Halbleitermaterial
DE1929084C3 (de) Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes
DE19503389C2 (de) Verfahren zur Herstellung eines Kontaktes in einer Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee