DE19529752A1

DE19529752A1 - Verfahren zum Prüfen eines synchronen Bussystems

Info

Publication number: DE19529752A1
Application number: DE1995129752
Authority: DE
Inventors: Karl-Heinz Dipl Ing Wahl
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1995-08-12
Filing date: 1995-08-12
Publication date: 1997-02-13

Description

Die Erfindung betrifft ein Verfahren zum Prüfen eines synchronen Bussystems.

Stand der Technik

Die Taktgeschwindigkeiten und Pulsbreiten von Digitalschaltungen haben sich, bedingt durch die Entwicklung schneller Logikfamilien und komplexer Verarbeitungseinheiten ständig vergrößert. Bekannte Techniken zum Prüfen von Digitalschaltungen sind der Scan-Path-Test, der Boundary-Scan-Test, die Logikanalyse und der Einsatz von Testpattern.

Für den Echtzeittest von synchronen Digitalschaltungen, die mit hoher Taktrate betrieben werden und eine große Busbreite besitzen, kommt bisher nur die Logikanalyse oder der Einsatz von Patterngeneratoren zur Anwendung. In der DE 36 33 464 A1 wird ein solches Prüfsystem beschrieben. Nachteil dieses Systems ist die notwendige Generierung bauteilebezogener Prüfdatensätze und die Auswertung der Antwortdatensätze mit entsprechenden Logikanalysemitteln, die wenig Hinweise auf eventuelle Fehlermöglichkeiten geben und eine Signalverfolgung einzelner Signale innerhalb der Digitalschaltung kaum erlauben.

Vorteile der Erfindung

Mit den Maßnahmen des Anspruchs 1 ist die Prüfung von synchronen Bussystemen insbesondere mit hoher, variabler Taktrate möglich, ohne daß aufwendige Maßnahmen zur Generierung von Testpattern notwendig sind. Die Erfindung erlaubt den Echtzeittest eines zu prüfenden Bussystems, wobei zur Prüfung Quasi-Zufallsfolgen verwendet werden, die beispielsweise von bekannten Meßgeräten der PCM-Meßtechnik abgegeben und ausgewertet werden können. Die Erfindung gestattet außerdem eine einfache Fehlersuche in einem zu prüfenden Bussystem, ohne daß dazu ein zusätzlicher Logikanalysator benötigt wird.

Die Erfindung eignet sich insbesondere für synchrone Bussysteme mit hoher Taktrate und großer Busbreite und ist zum Echtzeittest, zur Inbetriebnahme und zum Fertigungstest von Digitalschaltungen einsetzbar.

Auch Bussysteme, die Multiplexer und Demultiplexer enthalten, können mit den Maßnahmen nach der Erfindung geprüft werden.

Zeichnungen

Ein mögliches Ausführungsbeispiel der Erfindung wird anhand der Zeichnungen erläutert. Es zeigen

Fig. 1 ein Blockschaltbild einer Anordnung, die nach dem Verfahren der Erfindung arbeitet,

Fig. 2 den zeitlichen Verlauf ausgewählter Signale bei der Anordnung gemäß Fig. 1.

Beschreibung

Gemäß Fig. 1 wird eine Quasi-Zufallsfolge durch ein erstes n-stufiges Schieberegister 1, dessen Daten- und Takteingang jeweils mit einem Daten- und Taktausgang eines Quasi-Zufallsfolgensenders 5 verbunden ist, parallelisiert, d. h. zu n parallelen identischen Datenströmen aufbereitet. Diese n parallelen Datenströme werden zyklisch gegeneinander um jeweils einen von n Taktschritten gegeneinander taktverschoben mittels des Schieberegisters 1. Die an den n Ausgängen des ersten n-stufigen Schieberegisters 1 mit einer Verschiebung von n Takten anliegenden Quasi-Zufallsfolgen werden auf die n Eingänge eines zu prüfenden Bussystems 2 geschaltet, dessen n Ausgänge mit den n Eingängen eines zweiten Schieberegisters 3 verbunden sind. Der parallele Takteingang eines zweiten Schieberegisters 3 ist an einer bekannten Taktsteuerschaltung 4 und der serielle Takteingang des zweiten Schieberegisters 3 ist am Taktausgang des Quasi-Zufallsfolgensenders 5 angeschlossen. Die n Ausgangssignale des zu prüfenden Bussystems 2 werden mit jedem n-ten Systemtakt in das zweite n-stufige Schieberegister 3 parallel übernommen. Während n weiterer Taktschritte erfolgt das serielle Auslesen über den seriellen Datenausgang des zweiten n-stufigen Schieberegisters 3. Mittels des zweiten Schieberegisters 3 wird die zuvor vorgenommene zyklische Taktverschiebung wieder rückgängig gemacht bis auf einen noch vorhandenen konstanten Zeitversatz. Der Datenausgang des Schieberegisters 3 ist mit dem Dateneingang eines Quasi-Zufallsfolgenempfängers 5 verbunden. Im Quasi-Zufallsfolgenempfänger 5 erfolgt der Vergleich der empfangenen Quasi-Zufallsfolge mit der gesendeten.

Die Wirkungsweise der erfindungsgemäßen Anordnung läßt sich besonders anschaulich anhand des in Fig. 2 dargestellten Taktdiagramms beschreiben. Der Einfachheit halber wurde n auf 4 begrenzt. Die Ausgangsdaten des Quasi-Zufallsfolgensenders 5 erscheinen an den vier Ausgängen des ersten Schieberegisters 1 um je einen Taktschritt zeitlich verschoben. So ist immer garantiert, daß auf den Ausgängen zu einem Zeitpunkt nie gleiche Impulsfolgen anliegen. Die bekannte Taktsteuerschaltung, die aus einem voreinstellbaren Vor/Rückwärtszähler bestehen kann, gibt nach vier Taktimpulsen einen Parallelübernahmeimpuls ClkP ab, mit dessen ansteigender Flanke die Zustände an den vier Ausgangsleitungen des zu prüfenden synchronen Bussystems 2 in das zweite Schieberegister 3 eingeschrieben werden (P). Als Einschreibtakt dient der von der Taktsteuerung 4 aufbereitete Takt ClkP, dessen Periodendauer ein Vielfaches des Taktes ClkS ist. Durch Linksschieben (A) mit dem Takt ClkS - der Ausgangszustand 4 wird zuerst ausgelesen - entsteht bei einem fehlerfreien Bussystem, das auch Multiplexer oder Demultiplexer enthalten kann, wobei dann ClkP und ClkS den entsprechenden durch das Multiplexen und Demultiplexen entstandenen Frequenzen anzupassen ist, am seriellen Ausgang des zweiten Schieberegisters 3 zeitverschoben eine Quasi-Zufallsfolge, die im Quasi-Zufallsfolgenempfänger 5 mit der gesendeten Quasi-Zufallsfolge verglichen wird. Bei der Fehlersuche ist es möglich, durch die Reduzierung von n mittels einem in der Taktsteuerschaltung enthaltenen Vorwahldrehschalter die fehlerhafte Busleitung zu erkennen. Eine Signalverfolgung ist, da auf jeder Busleitung die gleiche Impulsfolge anliegt, sehr einfach. Dazu kann der Empfängereingang des Zufallsfolgenempfängers 5 benutzt werden.

Als Zufallsfolgensender und Zufallsfolgenempfänger kann ein herkömmliches PCM-Meßgerät verwendet werden.

Claims

1. Verfahren zum Prüfen eines synchronen Bussystems mit folgenden Schritten

- die Daten einer Quasi-Zufallsfolge werden zu n parallelen identischen Datenströmen aufbereitet,
- die n parallelen Datenströme werden zyklisch gegeneinander taktverschoben (1) und auf die zu prüfenden n Eingänge des Bussystems (2) geführt,
- die Datenströme an den Ausgängen des Bussystems (2) werden wieder serialisiert (3), wobei die zuvor vorgenommene zyklische Taktverschiebung wieder rückgängig gemacht wird, ggf. bis auf einen noch vorhandenen konstanten Zeitversatz,
- der so aufbereitete serielle Datenstrom wird mit der ursprünglichen Quasi-Zufallsfolge auf Übereinstimmung hin verglichen.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Daten und die Taktinformation eines Quasi-Zufallsfolgensenders (5) einem ersten n-stufigen Schieberegister (1) zugeführt werden, daß die dem ersten Schieberegister (1) zugeführten Daten über dessen n Parallelausgänge jeweils um einen Takt verschoben auf die n Eingänge des Bussystems (2) geführt werden, daß die Daten an den Ausgängen des Bussystems (2) auf die Paralleleingänge eines zweiten Schieberegisters (3) geführt sind und über einen Parallelübernahmeimpuls einer Taktsteuerschaltung (4) in das zweite Schieberegister (3) eingeschrieben werden, daß das Auslesen der Daten aus dem zweiten Schieberegister (3) taktgesteuert in umgekehrter zeitlicher Reihenfolge wie das Einlesen der Quasi-Zufallsfolge in das erste Schieberegister (1) vorgenommen wird und daß die Daten im zweiten Schieberegister (3) für den Vergleich mit der ursprünglichen Quasi-Zufallsfolge über dessen seriellen Datenausgang auslesen werden.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß für ein zu prüfendes Bussystem, welches Multiplexer und/oder Demultiplexer aufweist, die Einlese- und/oder Auslesetakte der beiden Schieberegister (1, 3) so zueinander gewählt sind, daß der durch die Multiplexer/Demultiplexer veränderte Signalverlauf der Quasi-Zufallsfolge wieder herstellt wird.

4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß für die Taktsteuerschaltung (4) ein voreinstellbarer Vorwärts-/Rückwärtszähler verwendet wird, der die Taktinformation des Quasi-Zufallsfolgensenders (5) auswertet.

5. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß zur Suche einer fehlerhaften Busleitung im Bussystem (2) ein Reduzierung der n auszuwertenden Datenströme vorgenommen wird.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß zur Reduzierung der auszuwertenden Datenströme die Taktinformation, insbesondere in der Taktsteuerschaltung (4), über einen Vorwahldrehschalter geführt ist.

7. Verfahren nach einem der Ansprüche 1 bis 6, gekennzeichnet durch die Verwendung eines herkömmlichen PCM-Meßgeräts, welches zur Aufbereitung der Quasi-Zufallsfolge und deren Auswertung geeignet ist.