DE19526952A1 - DRAM-Zellenanordnung und Verfahren zu deren Herstellung - Google Patents
DRAM-Zellenanordnung und Verfahren zu deren HerstellungInfo
- Publication number
- DE19526952A1 DE19526952A1 DE1995126952 DE19526952A DE19526952A1 DE 19526952 A1 DE19526952 A1 DE 19526952A1 DE 1995126952 DE1995126952 DE 1995126952 DE 19526952 A DE19526952 A DE 19526952A DE 19526952 A1 DE19526952 A1 DE 19526952A1
- Authority
- DE
- Germany
- Prior art keywords
- layers
- layer
- doped
- doped polysilicon
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000003860 storage Methods 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 102
- 229920005591 polysilicon Polymers 0.000 claims description 102
- 238000005530 etching Methods 0.000 claims description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 32
- 238000000151 deposition Methods 0.000 claims description 23
- 239000002019 doping agent Substances 0.000 claims description 20
- 230000008021 deposition Effects 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 18
- 229910052681 coesite Inorganic materials 0.000 claims description 17
- 229910052906 cristobalite Inorganic materials 0.000 claims description 17
- 239000000377 silicon dioxide Substances 0.000 claims description 17
- 235000012239 silicon dioxide Nutrition 0.000 claims description 17
- 229910052682 stishovite Inorganic materials 0.000 claims description 17
- 229910052905 tridymite Inorganic materials 0.000 claims description 17
- 241000446313 Lamella Species 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 9
- 238000011065 in-situ storage Methods 0.000 claims description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 210000004027 cell Anatomy 0.000 description 24
- KYQCOXFCLRTKLS-UHFFFAOYSA-N Pyrazine Chemical compound C1=CN=CC=N1 KYQCOXFCLRTKLS-UHFFFAOYSA-N 0.000 description 4
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 2
- PCNDJXKNXGMECE-UHFFFAOYSA-N Phenazine Natural products C1=CC=CC2=NC3=CC=CC=C3N=C21 PCNDJXKNXGMECE-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 241000158147 Sator Species 0.000 description 1
- 229910007264 Si2H6 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
In DRAM-Zellenanordnungen, das heißt Speicherzellenanordnun
gen mit dynamischem, wahlfreiem Zugriff, werden fast aus
schließlich sogenannte Eintransistor-Speicherzellen einge
setzt. Eine Eintransistor-Speicherzelle umfaßt einen Auslese
transistor und einen Speicherkondensator. In dem Speicherkon
densator ist die Information in Form einer elektrischen La
dung gespeichert, die eine logische Größe, Null oder Eins,
darstellt. Durch Ansteuerung des Auslesetransistors über eine
Wortleitung kann diese Information über eine Bitleitung aus
gelesen werden. Zur sicheren Speicherung der Ladung und
gleichzeitigen Unterscheidbarkeit der ausgelesenen Informati
on muß der Speicherkondensator eine Mindestkapazität aufwei
sen. Die untere Grenze für die Kapazität des Speicherkonden
sators wird derzeit bei 25 fF gesehen.
Da von Speichergeneration zu Speichergeneration die Speicher
dichte zunimmt, muß die benötigte Fläche der Eintransistor-
Speicherzelle von Generation zu Generation reduziert werden.
Gleichzeitig muß die Mindestkapazität des Speicherkondensa
tors erhalten bleiben.
Bis zur 1MBit-Generation wurden sowohl der Auslesetransistor
als auch der Speicherkondensator als planare Bauelemente rea
lisiert. Ab der 4MBit-Speichergeneration wurde eine weitere
Flächenreduzierung der Speicherzelle durch eine dreidimensio
nale Anordnung von Auslesetransistor und Speicherkondensator
erzielt. Eine Möglichkeit besteht darin, den Speicherkonden
sator in einem Graben zu realisieren (siehe zum Beispiel K.
Yamada et al, Proc. Intern. Electronic Devices and Materials
IEDM 85, Seite 702 ff). Die Elektroden des Speicherkondensa
tors sind in diesem Fall entlang der Oberfläche des Grabens
angeordnet. Dadurch wird die effektive Fläche des Speicher
kondensators, von der die Kapazität abhängt, gegenüber dem
Platzbedarf an der Oberfläche des Substrats für den Speicher
kondensator, der dem Querschnitt des Grabens entspricht, ver
größert.
Eine weitere Möglichkeit, zur Vergrößerung der Speicherkapa
zität bei gleichbleibendem oder verringertem Platzbedarf des
Speicherkondensators besteht darin, den Speicherkondensator
als Stapelkondensator, den sogenannten stacked capacitor,
auszuführen. Dabei wird über den Wortleitungen eine Struktur
aus Polysilizium, zum Beispiel eine Kronenstruktur oder ein
Zylinder, gebildet, die mit dem Substrat kontaktiert wird.
Diese Polysiliziumstruktur bildet den Speicherknoten. Er wird
mit Kondensatordielektrikum und Kondensatorplatte versehen.
Dieses Konzept hat den Vorzug, daß es weitgehend mit einem
Logikprozeß kompatibel ist.
Für den Speicherkondensator wird der freie Raum oberhalb der
Substratoberfläche genutzt. Dabei kann die gesamte Zellfläche
von der Polysiliziumstruktur überdeckt sein, solange die Po
lysiliziumstrukturen zu benachbarten Speicherzellen gegenein
ander isoliert sind.
Aus EP 0 415 530 B1 ist eine Speicherzellenanordnung mit ei
nem Stapelkondensator als Speicherkondensator bekannt. Der
Stapelkondensator umfaßt eine Polysiliziumstruktur mit mehre
ren, im wesentlichen parallel übereinander angeordneten Poly
siliziumschichten, die über mindestens eine seitliche Stütze
miteinander verbunden sind. Diese kühlrippenartig angeordne
ten Schichten führen zu einer deutlichen Vergrößerung der
Oberfläche der Polysiliziumstruktur gegenüber der Projektion
der Polysiliziumstruktur auf die Substratoberfläche. Die Po
lysiliziumstruktur wird durch alternierende Abscheidung von
Polysiliziumschichten und selektiv dazu ätzbaren SiO₂-
Schichten auf der Oberfläche des Substrats, Strukturierung
dieser Schichten, Erzeugung von Flankenbedeckungen (spacer)
aus Polysilizium an mindestens einer Flanke der Schichtstruk
tur und selektives Herausätzen der SiO₂-Schichten gebildet.
Die Fläche für eine Speicherzelle eines DRAM in der 1GBit-
Generation soll nur etwa 0,2 µm² betragen. Um auf einer der
artigen Fläche die Mindestkapazität für den Speicherkondensa
tor von 25 fF zu realisieren, muß, bei einem Grabenkondensa
torkonzept, die aktive Grabentiefe mindestens 4 µm bei einer
Grabenweite von 0,2 × 0,25 µm² und einem Dielektrikum mit ei
ner oxidäquivalenten Dicke von 5 nm, betragen. Gräben mit
derartigen Abmessungen sind nur in aufwendigen Ätzprozessen
mit hohen Ätzzeiten realisierbar. In einem Stapelkondensator
konzept sind diese Anforderungen an den Flächenbedarf einer
Speicherzelle nur mit einer realtiv komplizierten Struktur
der Polysiliziumstruktur machbar. Diese komplizierten Struk
turen sind zusätzlich durch ihre Topologie immer schwieriger
herstellbar.
Der Erfindung liegt das Problem zugrunde, eine DRAM-
Speicherzellenanordnung anzugeben, die als Speicherzellen
Eintransistor-Speicherzellen umfaßt und die in der für die
1GBit-Generation erforderlichen Packungsdichte mit gegenüber
den bekannten Lösungen reduziertem Prozeßaufwand herstellbar
ist. Ferner soll ein Herstellverfahren für eine solche DRAM-
Zellenanordnung angegeben werden.
Dieses Problem wird erfindungsgemäß gelöst durch eine DRAM-
Zellenanordnung gemäß Anspruch 1 sowie ein Verfahren zu deren
Herstellung gemäß Anspruch 6. Weitere Ausgestaltungen der Er
findung gehen aus den übrigen Ansprüchen hervor.
In der erfindungsgemäßen DRAM-Zellenanordnung wird der Spei
cherkondensator in einem Graben angeordnet. Er weist eine
Elektrodenstruktur mit mindestens zwei Elementen auf, die in
einem Abstand zueinander angeordnet sind und die miteinander
verbunden sind. Dadurch wird die effektive Fläche der Elek
trodenstruktur gegenüber der Oberfläche des Grabens vergrö
ßert. In der erfindungsgemäßen Speicherzelle können daher bei
geringeren Grabentiefen, als dies für einen Grabenkondensator
gleicher Kapazität erforderlich wäre, und bei weniger kompli
zierten Strukturen, als dies in einem Stapelkondensator glei
cher Speicherkapazität erforderlich wäre, die gleiche Spei
cherkapazität erzielt werden.
Vorzugsweise ist mindestens eines der Elemente als Lamel
lenelement mit einem ringförmigen Mantelteil und einem Boden
teil ausgebildet. Das andere der Elemente ist als Stützele
ment ausgebildet und innerhalb des ringförmigen Mantelteils
des Lamellenelementes angeordnet. Im Bereich des Bodenteils
sind das Stützelement und das Lamellenelement miteinander
verbunden. Bei gleichem Volumen des Grabens kann damit die
Oberfläche der Elektrodenstruktur um einen Faktor von fast 2
gegenüber der Grabenoberfläche vergrößert werden.
Eine weitere Vergrößerung der effektiven Oberfläche der Elek
trodenstruktur wird durch Verwendung mehrerer Lamellenelemen
te und eines stabförmigen Stützelementes erzielt. Die Lamel
lenelemente sind dabei in ihrer Größe so bemessen, daß sie
ineinander geschachtelt sind und das Stützelement in ihrer
Mitte angeordnet ist. Auch bei einer solchen zwiebelförmigen
Anordnung der Lamellenelemente und des Stützelementes besteht
mindestens im Bereich der ringförmigen Mantelteile ein Ab
stand zwischen den jeweiligen Elementen.
Die Oberfläche der Elektrodenstruktur ist mit einem Speicher
dielektrikum und einer darauf angeordneten Gegenelektrode
versehen. Das Speicherdielektrikum bedeckt die gesamte Ober
fläche der Elektrodenstruktur konform, so daß die Speicherka
pazität von der Oberfläche der Elektrodenstruktur abhängt.
Die DRAM-Zellenanordnung wird vorzugsweise in einem Halblei
tersubstrat realisiert, das mindestens im Bereich des Zellen
feldes monokristallines Silizium aufweist. Das kann sowohl
eine monokristalline Siliziumscheibe als auch ein SOI-
Substrat sein. Die Elektrodenstruktur und die Gegenelektrode
enthalten vorzugsweise jeweils dotiertes Polysilizium, das
Speicherdielektrikum enthält SiO₂- und/oder Si₃N₄, TiO₂ oder
Ta₂O₅. Im Hinblick auf eine geringe Dicke bei gleichzeitig
geringer Defektdichte des Speicherdielektrikums ist es vor
teilhaft, dieses als Dreifachschicht aus SiO₂, Si₃N₄ und SiO₂,
sogenanntes ONO, zu bilden.
Zur Herstellung der Speicherzellenanordnung wird für jeden
Speicherkondensator in eine Hauptfläche des Halbleiter
substrats ein Graben geätzt. Mindestens in dem Graben wird
eine Schichtenfolge abgeschieden, die jeweils alternierend
eine Schicht aus einem ersten Material und eine Schicht aus
einem zweiten Material umfaßt. Das erste Material ist dabei
elektrisch leitfähig, das zweite Material ist selektiv zum
ersten Material ätzbar. Anschließend wird in der Mitte des
Grabens eine Stützstruktur aus elektrisch leitendem Material
gebildet. Die Stützstruktur reicht bis zum Grabenboden. Die
Schichten aus dem zweiten Material werden durch selektives
Ätzen entfernt. Die Ätzung ist selektiv zu den Schichten aus
dem ersten Material und der Stützstruktur. Dadurch wird eine
Elektrodenstruktur, die aus den Schichten aus dem ersten Ma
terial und der Stützstruktur zusammengesetzt ist gebildet.
Die Oberfläche der Elektrodenstruktur wird mit einem Spei
cherdielektrikum versehen, an dessen Oberfläche eine Gegene
lektrode gebildet wird.
Die Stützstruktur in der Mitte des Grabens wird zum Beispiel
durch anisotropes Rückätzen der Schichtenfolge, bei der der
am Grabenboden angeordnete Teil der Schichten entfernt wird,
während die entlang den Flanken des Grabens angeordneten
Schichtteile ähnlich einem Spacer stehenbleiben, und an
schließende Abscheidung einer elektrisch leitfähigen Schicht
zum Beispiel aus dem ersten Material gebildet.
Die Stützstruktur steht mit allen Schichten aus dem ersten
Material in Verbindung, so daß sich nach Entfernen der
Schichten aus dem zweiten Material die zusammenhängende Elek
trodenstruktur ergibt.
Für das erste Material sind alle elektrisch leitfähigen Mate
rialien, die sich mit konformer Kantenbedeckung im Graben ab
scheiden lassen, geeignet. Insbesondere wird für das erste
Material dotiertes Polysilizium verwendet. Für das zweite Ma
terial sind alle Materialien geeignet, die sich mit guter Se
lektivität zum ersten Material ätzen lassen. Das können die
lektrische Materialien wie SiO₂, Si₃N₄ oder ähnliches oder do
tiertes oder undotiertes Polysilizium sein.
Vorzugsweise wird als erstes Material p⁺-dotiertes Polysili
zium mit einer Dotierstoffkonzentration im Bereich von
10²⁰ cm-3 und als zweites Material p⁻-dotiertes Polysilizium
mit einer Dotierstoffkonzentration im Bereich von 10¹⁹ cm-3
verwendet. Aus H. Seidel et al, J. Electrochem. Soc. Vol. 137
(1990) Seite 3626 ff ist bekannt, daß p⁻-dotiertes Polysili
zium selektiv zu p⁺-dotiertem Polysilizium ätzbar ist. Zwi
schen Polysilizium mit einer Bordotierung < 10²⁰ cm-3 und Po
lysilizium mit einer Bordotierung < 10¹⁹ cm-3 werden Ätzraten
unterschiede bis zu einem Faktor 1000 erzielt.
p⁺-dotiertes Polysilizium und p⁻-dotiertes Polysilizium kön
nen in demselben Reaktor abgeschieden werden. Dadurch kann
die Schichtenfolge ohne Anlagenwechsel nur durch Umschalten
der Prozeßparameter realisiert werden. Dies bedeutet eine
deutliche Prozeßvereinfachung.
Bei Einsatz einer Schichtenfolge aus p⁺-dotiertem Polysilizi
um und p⁻-dotiertem Polysilizium liegt es im Rahmen der Er
findung, die Stützstruktur durch eine zusätzliche Implantati
on nach der Abscheidung der Schichtenfolge und anschließende
Abscheidung einer p⁺-dotierten Schicht, die den Graben auf
füllt, zu bilden. Da die Ionen bei der Implantation nur bis
in eine bestimmte Tiefe in den Schichtaufbau eindringen,
bleibt die Schichtenfolge aus p⁺-dotiertem Polysilizium und
p⁻-dotiertem Polysilizium entlang den Flanken des Grabens er
halten. In der Mitte des Grabenbodens wird dagegen ein p⁺-
dotiertes Gebiet erzeugt, das mit den p⁺-dotierten Polysili
ziumschichten des Schichtaufbaus verbunden ist. Die zuletzt
abgeschiedene p⁺-dotierte Schicht, die den Graben auffüllt,
wird soweit zurückgeätzt, daß die Oberfläche der p⁻-dotierten
Schichten im Bereich der Flanken des Grabens freigelegt wird.
Dann werden die p⁻-dotierten Schichten herausgeätzt, wobei
eine Elektrodenstruktur gebildet wird, die die p⁺-dotierten
Schichten des Schichtaufbaus im Bereich der Flanken des Gra
bens, das p⁺-dotierte Gebiet am Boden des Grabens und die
zuletzt abgeschiedene p⁺-dotierte Polysiliziumschicht umfaßt.
Im folgenden wird die Erfindung anhand von Figuren und von
Ausführungsbeispielen näher erläutert.
Fig. 1 zeigt ein Substrat, in das ein Graben geätzt ist und
auf das eine Schichtenfolge abgeschieden ist.
Fig. 2 zeigt das Substrat nach anisotropem Rückätzen der
Schichtenfolge, wobei der Grabenboden teilweise frei
gelegt ist.
Fig. 3 zeigt das Substrat nach ganzflächiger Abscheidung ei
ner p⁺-dotierten Polysiliziumschicht.
Fig. 4 zeigt das Substrat nach Rückätzen der p⁺-dotierten
Polysiliziumschicht und selektivem Ätzen von p⁻-
dotierten Polysiliziumschichten des Schichtaufbaus.
Fig. 5 zeigt das Substrat nach Bildung eines Speicherdielek
trikums und einer Gegenelektrode.
Fig. 6 zeigt einen fertigen Speicherkondensator mit einem
Auswahltransistor.
Fig. 7 zeigt ein Substrat, in das ein Graben geätzt ist,
dessen Flanken mit isolierenden Spacern versehen
sind, und auf den ein Schichtaufbau abgeschieden ist.
Fig. 8 zeigt das Substrat nach einer Implantation zur Bil
dung eines p⁺-dotierten Gebietes am Boden des Gra
bens.
Fig. 9 zeigt das Substrat nach Abscheidung einer p⁺-
dotierten Polysiliziumschicht, die den Graben auf
füllt.
Fig. 10 zeigt das Substrat nach Rückätzen der außerhalb des
Grabens angeordneten Schichten, nach selektivem Ätzen
von p⁻-dotierten Polysiliziumschichten des Schicht
aufbaus, nach Bildung eines Speicherdielektrikums und
einer Gegenelektrode.
Die Darstellungen in den Figuren sind nicht maßstabsgetreu.
Auf einer Hauptfläche 11 eines Substrats 12 aus zum Beispiel
p-dotiertem, monokristallinem Silizium mit einer Dotier
stoffkonzentration von 5 × 10¹⁵ cm-3 wird eine Grabenmaske 13
gebildet (siehe Fig. 1). Die Grabenmaske 13 wird zum Bei
spiel durch Abscheidung einer SiO₂-Schicht in einem TEOS-
Verfahren in einer Schichtdicke von 500 nm und anschließende
Strukturierung der SiO₂-Schicht gebildet.
Unter Verwendung der Grabenmaske 13 als Ätzmaske wird in ei
nem anisotropen Ätzprozeß, zum Beispiel mit Cl₂/O₂ ein Graben
14 geätzt. Der Graben 14 weist einen Durchmesser von zum Bei
spiel 0,2 µm und eine Tiefe von zum Beispiel 2,5 µm auf.
Durch Diffusion wird im Substrat 12 ein p⁺-dotiertes Gebiet
15 gebildet, das an den Graben 14 angrenzt. Das p⁺-dotierte
Gebiet 15 weist eine Dotierstoffkonzentration von zum Bei
spiel 1 × 10²⁰ cm-3 auf.
Es wird ganzflächig jeweils mit konformer Kantenbedeckung ei
ne erste p⁻-dotierte Polysiliziumschicht 16, eine erste p⁺-
dotierte Polysiliziumschicht 17 und eine zweite p⁻-dotierte
Polysiliziumschicht 18 abgeschieden. Die erste p⁻-dotierte
Polysiliziumschicht 16 wird in einer Schichtdicke von zum
Beispiel 25 nm und mit einer Dotierstoffkonzentration von zum
Beispiel 1 × 10¹⁹ cm-3 abgeschieden. Die erste p⁺-dotierte Po
lysiliziumschicht 17 wird in einer Schichtdicke von 25 nm und
mit einer Dotierstoffkonzentration von zum Beispiel 5 × 10²⁰
cm-3 abgeschieden. Die zweite p⁻-dotierte Polysiliziumschicht
18 wird in einer Schichtdicke von zum Beispiel 25 nm und mit
einer Dotierstoffkonzentration von zum Beispiel 1 × 10¹⁹ cm-3
abgeschieden. Der Schichtaufbau bestehend aus der p⁻-
dotierten Polysiliziumschicht 16, der ersten p⁺-dotierten Po
lysiliziumschicht 17 sowie der zweiten p⁻-dotierten Polysili
ziumschicht 18 wird durch in situ dotierte CVD-Abscheidung in
ein und demselben Reaktor unter Verwendung von Si₂H₆, H₂ und
B₂H₆ als Prozeßgase gebildet. Zur Abscheidung der p⁻-dotierten
Polysiliziumschichten 16, 18 wird lediglich ein im Vergleich
zur Abscheidung der p⁺-dotierten Polysiliziumschicht 17 ge
ringerer Partialdruck des Dotiergases B₂H₆ eingestellt.
Durch anisotropes Rückätzen, zum Beispiel mit Cl₂/O₂ werden
anschließend zur Hauptfläche 11 parallele Teile des Schicht
aufbaus 16, 17, 18 entfernt. Dabei wird die Oberfläche der
Grabenmaske 13 freigelegt. Am Boden des Grabens 14 wird die
Oberfläche des p⁺-dotierten Gebietes 15 freigelegt. Bei der
anisotropen Ätzung verbleiben, ähnlich wie bei einer
Spacerätzung, entlang den zur Hauptfläche 11 senkrechten
Flanken des Grabens 14 angeordnete Teile der p⁻-dotierten Po
lysiliziumschichten 16, 18 und der p⁺-dotierten Polysilizium
schicht 17 (siehe Fig. 2). Im oberen Bereich des Grabens 14
ist jeweils eine Oberfläche der p⁻-dotierten Polysilizium
schichten 16, 18 und p⁺-dotierten Polysiliziumschicht 17
freigelegt. Die Ätzung erfolgt selbstjustiert, das heißt ohne
Maske.
Es wird eine weitere p⁺-dotierte Polysiliziumschicht 20 mit
im wesentlichen konformer Kantenbedeckung abgeschieden. Die
p⁺-dotierte Polysiliziumschicht weist eine Dotierstoffkonzen
tration von zum Beispiel 5 × 10²⁰ cm-3 auf. Mit der weiteren
p⁺-dotierten Polysiliziumschicht 20 wird der innere Grabenbe
reich vollständig aufgefüllt. Die p⁺-dotierte Polysilizium
schicht 20 wird in einer Dicke von zum Beispiel 50 nm abge
schieden (siehe Fig. 3).
Durch Rückätzen der weiteren p⁺-dotierten Polysiliziumschicht
20 zum Beispiel mit Cl₂/O₂ werden auf der Grabenmaske 13 an
geordnete Teile der weiteren p⁺-dotierten Polysiliziumschicht
20 entfernt. Das Rückätzen wird solange fortgesetzt, bis im
oberen Bereich des Grabens 14 die Oberfläche der p⁻-dotierten
Polysiliziumschichten 16, 18 freigelegt ist. Durch eine zu
p⁺-dotierte Polysilizium und Silizium selektive Ätzung werden
anschließend die verbleibenden Teile der ersten p⁻-dotierten
Polysiliziumschicht 16 und der zweiten p⁻-dotierten Polysili
ziumschicht 18 entfernt. Die selektive Ätzung erfolgt zum
Beispiel in einer alkalischen Ätzlösung, die Ethylendiamin,
Brenzcatechin, Pyrazin und Wasser enthält. Vorzugsweise liegt
die Konzentration der Lösung in folgendem Bereich: 1 l Ethy
lendiamin, 160 g Brenzcatechin, 6 g Pyrazin und 133 ml Was
ser. Darüber hinaus kann auch KOH als Ätzlösung dienen mit
Konzentrationen im Bereich von 10 bis 50 Gewichtsprozent.
Diese Atzung erfolgt selektiv zur Grabenmaske 13. Diese Ät
zung weist in bezug auf p⁺-dotiertes Polysilizium und p⁻-
dotiertes Silizium eine Selektivität von mindestens 1 : 500
auf. Daher werden bei dieser Ätzung weder die verbleibenden
Teile der p⁺-dotierten Schichten 17, 20 noch die Oberfläche
des p⁺-dotierten Gebietes 15 angegriffen. Nach der Ätzung
verbleibt im Graben 14 eine Elektrodenstruktur 21, die zusam
mengesetzt ist aus dem p⁺-dotierten Gebiet 15, den verblei
benden Teilen der ersten p⁺-dotierten Polysiliziumschicht 17
sowie der weiteren p⁺-dotierten Polysiliziumschicht 20. Dabei
bilden das p⁺-dotierte Gebiet 15 sowie die verbliebenen Teile
der ersten p⁺-dotierten Polysiliziumschicht 17 zwei Lamel
lenelemente, die zwiebelförmig ineinander angeordnet sind.
Die verbliebenen Teile der weiteren p⁺-dotierten Polysilizi
umschicht 20 bilden ein stabförmiges Stützelement, das inner
halb der Lamellenelemente angeordnet ist. Im Bereich des Gra
benbodens sind die Lamellenelemente und das Stützelement
durch den dort angeordneten Teil der weiteren p⁺-dotierten
Polysiliziumschicht 20 untereinander verbunden. Im Bereich
der Grabenwände sind zwischen den verbliebenen Teilen der er
sten p⁺-dotierten Polysiliziumschicht 17, der weiteren p⁺-
dotierten Polysiliziumschicht 20 sowie dem p⁺-dotierten Ge
biet 15 durch das Herausätzen der p⁻-dotierten Polysilizium
schichten 16, 18 Abstände entstanden (siehe Fig. 5). Die zy
lindrische Form der Polysiliziumschicht 17 sorgt für eine
ausreichende mechanische Stabilität der Elektrodenschichten,
so daß ein Zusammenkleben benachbarter Schichten beim Trock
nen nach dem Ätzen vermieden wird.
Die Oberfläche der Elektrodenstruktur 21 wird anschließend
mit einem Speicherdielektrikum 22 versehen. Das Speicherdie
lektrikum 22 wird in einer Schichtdicke von zum Beispiel 7 nm
erzeugt. Das Speicherdielektrikum 22 enthält SiO₂ und/oder
Si₃N₄. Vorzugsweise wird das Speicherdielektrikum 22 als
Mehrfachschicht mit einer ersten SiO₂-Schicht in einer Dicke
von 1,5 nm, einer Si₃N₄-Schicht in einer Dicke von 5 nm und
einer zweiten SiO₂-Schicht in einer Dicke von 1,5 nm gebil
det. Zur Erzeugung einer Gegenelektrode 23 wird anschließend
ganz flächig eine dotierte Polysiliziumschicht 23 abgeschie
den, die eine im wesentlichen konforme Kantenbedeckung auf
weist und die die Abstände zwischen dem p⁺-dotierten Gebiet
15 und den verbliebenen Teilen der ersten p⁺-dotierten Poly
siliziumschicht 17 bzw. zwischen den Teilen der ersten p⁺-
dotierten Polysiliziumschicht 17 und der weiteren p⁺-
dotierten Polysiliziumschicht 20 auffüllt (siehe Fig. 5).
Der aus Elektrodenstruktur 21, Speicherdielektrikum 22 und
Gegenelektrode 23 gebildete Speicherkondensator weist bei ei
ner Grabentiefe von nur 2,5 um und einem Grabendurchmesser
von 0,2 um eine Kapazität von größer als 25 fF auf.
In einer DRAM-Zellenanordnung sind pro Speicherzelle ein
Speicherkondensator vorgesehen. Jede Speicherzelle umfaßt
darüber hinaus einen Auswahltransistor mit Source/Drain-
Gebieten 24, einem Gateoxid 25 und einer Gateelektrode 26,
der zum Beispiel als planarer MOS-Transistor im Bereich der
Hauptfläche 11 neben dem Speicherkondensator angeordnet ist
(siehe Fig. 6). Die Elektrodenstruktur 21, die den Speicher
knoten des Speicherkondensators bildet, ist dabei mit einem
der Source/Drain-Gebiete 24 verbunden. Das andere der Sour
ce/Drain-Gebiete 24 ist mit einer Bitleitung, die Gateelek
trode 26 mit einer Wortleitung verbunden. Die Speicherzellen
sind meist in Form von Zeilen und Spalten matrixartig ange
ordnet.
Gemäß einem zweiten Ausführungsbeispiel wird auf einer
Hauptfläche 31 eines Halbleitersubstrates 32 eine Grabenmaske
33 erzeugt. Das Halbleitersubstrat 32 besteht zum Beispiel
aus einer p-dotierten monokristallinen Siliziumscheibe mit
einer Dotierstoffkonzentration von 5 × 10¹⁵ cm-3. Die Graben
maske 33 wird zum Beispiel durch Abscheidung einer SiO₂-
Schicht in einem CVD-TEOS-Verfahren in einer Schichtdicke von
500 nm und anschließende Strukturierung der SiO₂-Schicht ge
bildet (siehe Fig. 7).
Unter Verwendung der Grabenmaske 32 als Ätzmaske wird in ei
nem anisotropen Ätzprozeß, zum Beispiel mit Cl₂/O₂ ein Graben
34 geätzt. Der Graben 34 weist eine Tiefe von zum Beispiel
3,5 µm und einen Durchmesser von zum Beispiel 0,25 µm auf.
Durch Abscheidung einer isolierenden Schicht vorzugsweise mit
im wesentlichen konformer Kantenbedeckung aus SiO₂ oder Si₃N₄
in einer Schichtdicke von zum Beispiel 10 nm und anschließen
des anisotropes Rückätzen zum Beispiel mit CHF₃ werden an den
Flanken des Grabens 34 isolierende Spacer 35 gebildet. Nach
der anisotropen Ätzung zur Bildung der isolierenden Spacer 35
liegt die Oberfläche der Grabenmaske 32 sowie die Oberfläche
des Halbleitersubstrats 32 im Bereich des Grabenbodens 34
frei.
Anschließend wird eine erste p⁺-dotierte Polysiliziumschicht
36, eine erste p⁻-dotierte Polysiliziumschicht 37 und eine
zweite p⁺-dotierte Polysiliziumschicht 38 jeweils mit im we
sentlichen konformer Kantenbedeckung abgeschieden. Die p⁺-
dotierten Polysiliziumschichten 36, 38 werden mit einer
Schichtdicke von zum Beispiel 20 nm abgeschieden. Die p⁻-
dotierte Polysiliziumschicht 37 wird in einer Schichtdicke
von zum Beispiel 25 nm abgeschieden. Die Dotierstoffkonzen
tration in der ersten p⁺-dotierten Polysiliziumschicht 36 und
der zweiten p⁺-dotierten Polysiliziumschicht 38 beträgt
5 × 10²⁰ cm-3. Die Dotierstoffkonzentration in der ersten p⁻-
dotierten Polysiliziumschicht 37 beträgt 1 × 10¹⁹ cm-3. Die
dotierten Polysiliziumschichten 36, 37, 38 werden durch in
situ dotierte Abscheidung unter Verwendung von Si₂H6, H₂, B₂H₆
als Prozeßgas in ein und demselben Reaktor abgeschieden. Die
unterschiedlichen Dotierstoffkonzentrationen werden über eine
Umschaltung der Prozeßparameter erzielt.
Es wird eine Ionenimplantation mit BF₂ bei senkrechtem Ionen
einfall durchgeführt, bei der in waagerechten Teilen des aus
den p⁺-dotierten Polysiliziumschichten 36, 38 und der p⁻-
dotierten Polysiliziumschicht 37 gebildeten Schichtaufbaus
p⁺-dotierte Gebiete 39 mit einer Dotierstoffkonzentration
größer 10²⁰ cm-3 gebildet werden. Die Ionenimplantation wird
mit einer Dosis von zum Beispiel 5 × 10¹⁵ cm-2 und einer Ener
gie von 30 keV durchgeführt. Die p⁺-dotierten Gebiete 39 ent
stehen selbstjustiert, das heißt ohne Einsatz einer Maske.
Aufgrund der endlichen Reichweite der Ionen bei der Implanta
tion bleibt die Schichtenfolge aus der ersten p⁺-dotierten
Polysiliziumschicht 36, der p⁻-dotierten Polysiliziumschicht
37 und der zweiten p⁺-dotierten Polysiliziumschicht 38 im Be
reich der Flanken des Grabens 34 erhalten (siehe Fig. 8).
Es wird eine weitere p⁺-dotierte Polysiliziumschicht 40 mit
einer Dotierstoffkonzentration von 5 × 10²⁰ cm-3 ganz flächig
abgeschieden. Die weitere p⁺-dotierte Polysiliziumschicht 40
wird in einer solchen Dicke abgeschieden, daß sie den Graben
34 vollständig auffüllt. Die weitere p⁺-dotierte Polysilizi
umschicht 40 wird mit im wesentlichen konformer Kantenbedec
kung in einer Dicke von 50 nm abgeschieden (siehe Fig. 9).
Durch Rückätzen der weiteren p⁺-dotierten Polysiliziumschicht
40 wird die Oberfläche der Grabenmaske 33 freigelegt. Die
Rückätzung wird solange fortgesetzt, bis die Oberfläche der
p⁻-dotierten Polysiliziumschicht 37 im oberen Grabenbereich
freigelegt ist. Die Oberfläche des Halbleitersubstrats 32 im
oberen Grabenbereich ist dabei durch die isolierenden Spacer
35 geschützt.
Durch selektives Atzen in einer alkalischen Ätzlösung werden
die verbliebenen Teile der p⁻-dotierten Schicht 37 entfernt.
Die Ätzung erfolgt selektiv zu p⁺-dotiertem Polysilizium und
zu den isolierenden Spacern 35. Dabei entsteht eine Elektro
denstruktur 41, die die verbliebenen Teile der ersten p⁺-
dotierten Polysiliziumschicht 36, der zweiten p⁺-dotierten
Polysiliziumschicht 38 sowie der weiteren p⁺-dotierten Poly
siliziumschicht 40 umfaßt. Der verbliebene Teil der ersten
p⁺-dotierten Polysiliziumschicht 36 bildet ein Lamellenele
ment, der verbliebene Teil der zweiten p⁺-dotierten Polysili
ziumschicht 38 sowie der weiteren p⁺-dotierten Polysilizium
schicht 40 bilden ein Stützelement, das von dem Lamellenele
ment umgeben wird. Im Bereich des Bodens sind beide Elemente
miteinander verbunden. Im Bereich der Flanken des Grabens 34
ist zwischen beiden Elementen ein Abstand angeordnet.
Auf der Oberfläche der Elektrodenstruktur 41 wird ein Spei
cherdielektrikum 42 in einer Dicke von zum Beispiel 7 nm er
zeugt. Das Speicherdieleketrikum 42 wird aus SiO₂ und/oder
Si₃N₄ gebildet. Vorzugsweise wird es als ONO-Schicht mit ei
ner ersten SiO₂-Schicht in einer Dicke von 1,5 nm, einer
Si₃N₄-Schicht in einer Dicke von 5 nm und einer zweiten SiO₂-
Schicht in einer Dicke von 1,5 nm gebildet. Auf der Oberflä
che des Speicherdielektrikums 42 wird eine Gegenelektrode 43
gebildet. Die Gegenelektrode 43 wird zum Beispiel durch ganz
flächige Abscheidung einer in situ dotierten Polysilizium
schicht mit im wesentlichen konformer Kantenbedeckung in ei
ner Schichtdicke von 50 nm hergestellt. Die Dicke der dotier
ten Polysiliziumschicht wird so bemessen, daß der Abstand
zwischen dem Stützelement und dem Lamellenelement sicher auf
gefüllt wird.
Die Elektrodenstruktur 41 weist eine ausreichende mechanische
Stabilität auf, so daß die Gefahr des sogenannten Stickings,
das heißt des Zusammenkleben von zum Beispiel fünf benachbar
ten Lamellenelementen beim Trocknen nach der alkalischen Ät
zung gering ist. Der Speicherkondensator, der aus der Elek
trodenstruktur 41, dem Speicherdielektrikum 42 und der Ge
genelektrode 43 gebildet wird, ist daher mit guter Ausbeute
herstellbar.
Bei einer Grabentiefe von 3,5 µm und einem Grabendurchmesser
von 0,25 µm wird in dieser Ausführungsform des Speicherkon
densators eine Kapazität von größer als 25 fF erzielt.
Claims (11)
1. DRAM-Zellenanordnung,
- - bei der in einem Halbleitersubstrat (12) ein Zellenfeld mit Speicherzellen, die jeweils mindestens einen Auswahltransi stor und einen Speicherkondensator umfassen, vorgesehen sind,
- - bei der der Speicherkondensator jeweils in einem Graben (14) angeordnet ist,
- - bei der der Speicherkondensator eine Elektrodenstruktur (21) mit mindestens zwei Elementen umfaßt, wobei die beiden Elemente elektrisch miteinander verbunden sind und zwischen den Elementen ein Abstand besteht,
- - bei der an der Oberfläche der Elektrodenstruktur (21) ein Speicherdielektrikum (22) und eine Gegenelektrode (23) vor gesehen sind.
2. DRAM-Zellenanordnung nach Anspruch 1,
bei der eines der Elemente als Lamellenelement (17) mit einem
ringförmigen Mantelteil und einem Bodenteil und ein anderes
Element als Stützelement (20) ausgebildet wird, das mit dem
Halbleitersubstrat (12) verbunden ist, das innerhalb des
ringförmigen Mantelteils des Lamellenelementes (17) angeord
net ist und das im Bereich des Bodenteils mit dem Lamel
lenelement (17) verbunden ist.
3. DRAM-Zellenanordnung nach Anspruch 2,
bei der die Elektrodenstruktur (21) ein stabförmiges Stütze
lement (20) und mehrere Lamellenelemente (17, 15) umfaßt, wo
bei die Weite der ringförmigen Mantelteile unterschiedlich
und größer als die Dicke des stabförmigen Stützelementes ist
und die Lamellenteile ineinander und das Stützelement inner
halb des innersten Lamellenelementes angeordnet sind.
4. DRAM-Zellenanordnung nach Anspruch 2 oder 3,
bei der eines der Lamellenelemente als dotiertes Gebiet (15)
ausgebildet ist, das im Halbleitersubstrat (12) entlang der
Wand des Grabens (14) angeordnet ist.
5. DRAM-Zellenanordnung nach einem der Ansprüche 1 bis 4,
- - bei der das Halbleitersubstrat (12) mindestens im Bereich des Zellenfeldes monokristallines Silizium enthält,
- - bei der die Elektrodenstruktur (21) und die Gegenelektrode (23) jeweils dotiertes Polysilizium enthalten,
- - bei der das Speicherdielektrikum (22) SiO₂ und/oder Si₃N₄ enthält.
6. Verfahren zur Herstellung einer DRAM-Zellenanordnung,
- - bei dem in einer Hauptfläche (11) eines Halbleitersubstra tes (12) ein Zellenfeld mit Speicherzellen, die jeweils mindestens einen Auswahltransistor und einen Speicherkon densator umfassen, gebildet wird,
- - bei dem zur Herstellung der Speicherkondensatoren in der Hauptfläche (11) Gräben (14) geätzt werden,
- - bei dem mindestens in den Gräben (14) eine Schichtenfolge abgeschieden wird, die jeweils alternierend eine Schicht aus einem ersten Material und eine Schicht aus einem zwei ten Material umfaßt, wobei das erste Material elektrisch leitfähig ist und das zweite Material selektiv zum ersten Material ätzbar ist,
- - bei dem in der Mitte der Gräben (14) eine Stützstruktur (20) gebildet wird, die bis zum Grabenboden reicht, wobei das zweite Material selektiv zu der Stützstruktur ätzbar ist,
- - bei dem die Schichten aus dem zweiten Material durch zu den Schichten aus dem ersten Material und der Stützstruktur se lektives Ätzen entfernt werden,
- - bei dem die freiliegende Oberfläche der Schichten aus dem ersten Material und der Stützstruktur mit einem Speicher dielektrikum versehen werden,
- - bei dem an der Oberfläche des Speicherdielektrikums (22) eine Gegenelektrode (23) gebildet wird.
7. Verfahren nach Anspruch 6,
bei dem vor der Abscheidung der Schichtenfolge (36, 37, 38)
an den Flanken der Gräben (34) isolierende Spacer (35) gebil
det werden.
8. Verfahren nach Anspruch 6,
- - bei dem vor der Abscheidung der Schichtenfolge (16, 17, 18) in der Oberfläche der Gräben (14) jeweils ein dotiertes Ge biet (15) erzeugt wird,
- - bei dem die Schichten aus dem zweiten Material selektiv zur Oberfläche der Gräben (14) geätzt werden.
9. Verfahren nach einem der Ansprüche 6 bis 8,
- - bei dem die Schichtenfolge in den Gräben (14) durch ganz flächiges Abscheiden der entsprechenden Schichten erzeugt wird,
- - bei dem anschließend durch anisotropes Ätzen zur Hauptflä che (11) parallele Teile der Schichten (16, 17, 18) ent fernt werden, wobei die Oberfläche des Halbleitersubstrats (12) im Bereich des Grabenbodens freigelegt wird,
- - bei dem durch ganzflächige Abscheidung einer elektrisch leitfähigen Schicht (20), die die Gräben jeweils auffüllt, und durch anisotropes Rückätzen der elektrisch leitfähigen Schicht (20) die Stützstruktur (20) gebildet wird.
10. Verfahren nach Anspruch 9,
bei dem die Schichten (17) aus dem ersten Material und die
elektrisch leitfähige Schicht (20) durch in situ dotierte Ab
scheidung von p⁺-dotiertem Polysilizium mit einer Dotier
stoffkonzentration im Bereich 1 × 10²⁰ cm-3 und die Schich
ten (16, 18) aus dem zweiten Material durch in situ dotierte
Abscheidung von p⁻-dotiertem Polysilizium mit einer Dotier
stoffkonzentration im Bereich 10¹⁹ cm-3 gebildet werden.
11. Verfahren nach einem der Ansprüche 6 bis 8,
- - bei dem die Schichten (36, 38) aus dem ersten Material durch in situ dotierte Abscheidung von p⁺-dotiertem Polysi lizium mit einer Dotierstoffkonzentration im Bereich 1 × 10²⁰ cm-3 gebildet werden,
- - bei dem die Schichten (37) aus dem zweiten Material durch in situ dotierte Abscheidung von p⁻-dotiertem Polysilizium mit einer Dotierstoffkonzentration im Bereich 1 × 10¹⁹ cm-3 gebildet werden,
- - bei dem nach dem ganzflächigen Abscheiden der Schichtenfol ge durch Ionenimplantation in zur Hauptfläche (31) paralle len Teilen der Schichtenfolge dotierte Gebiete (39) mit ei ner Dotierstoffkonzentration im Bereich 1 × 10²⁰ cm-3 er zeugt werden, wobei die Dotierstoffkonzentrationen entlang den Flanken der Gräben (34) im wesentlichen erhalten blei ben,
- - bei dem durch in situ dotierte Abscheidung eine elektrisch leitfähige Schicht erzeugt wird, die die Gräben (34) auf füllt,
- - bei dem durch anisotropes Atzen die im Bereich der Hauptfläche (31) angeordneten Teile der elektrisch leitfä higen Schicht (40) und der Schichtenfolge (36, 37, 38) ent fernt werden, die Stützstruktur gebildet wird und die Ober fläche der Schichten aus den zweitem Material freigelegt wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19526952A DE19526952C2 (de) | 1995-07-24 | 1995-07-24 | Verfahren zur Herstellung einer DRAM-Zellenanordnung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19526952A DE19526952C2 (de) | 1995-07-24 | 1995-07-24 | Verfahren zur Herstellung einer DRAM-Zellenanordnung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19526952A1 true DE19526952A1 (de) | 1997-01-30 |
DE19526952C2 DE19526952C2 (de) | 1997-09-11 |
Family
ID=7767621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19526952A Expired - Fee Related DE19526952C2 (de) | 1995-07-24 | 1995-07-24 | Verfahren zur Herstellung einer DRAM-Zellenanordnung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19526952C2 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0862207A1 (de) * | 1997-02-27 | 1998-09-02 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines DRAM-Grabenkondensators |
DE19815869C1 (de) * | 1998-04-08 | 1999-06-02 | Siemens Ag | Verfahren zum Herstellen eines Stapelkondensators in einer Halbleiteranordnung |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5065273A (en) * | 1990-12-04 | 1991-11-12 | International Business Machines Corporation | High capacity DRAM trench capacitor and methods of fabricating same |
US5153813A (en) * | 1991-10-31 | 1992-10-06 | International Business Machines Corporation | High area capacitor formation using dry etching |
EP0415530B1 (de) * | 1989-07-05 | 1994-11-30 | Fujitsu Limited | Halbleiterspeicheranordnung mit Stapelkondensator und Verfahren zu ihrer Herstellung |
-
1995
- 1995-07-24 DE DE19526952A patent/DE19526952C2/de not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0415530B1 (de) * | 1989-07-05 | 1994-11-30 | Fujitsu Limited | Halbleiterspeicheranordnung mit Stapelkondensator und Verfahren zu ihrer Herstellung |
US5065273A (en) * | 1990-12-04 | 1991-11-12 | International Business Machines Corporation | High capacity DRAM trench capacitor and methods of fabricating same |
US5153813A (en) * | 1991-10-31 | 1992-10-06 | International Business Machines Corporation | High area capacitor formation using dry etching |
Non-Patent Citations (3)
Title |
---|
IBM Techn.Discl.Bull., Vol. 33, No. 5, 1990, S. 473/474 * |
IEDM 1985, S. 702-709 * |
J.Electrochem.Soc., Vol. 137, 1990, S. 3626-3632 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0862207A1 (de) * | 1997-02-27 | 1998-09-02 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines DRAM-Grabenkondensators |
US6022786A (en) * | 1997-02-27 | 2000-02-08 | Siemens Aktiengesellschaft | Method for manufacturing a capacitor for a semiconductor arrangement |
DE19815869C1 (de) * | 1998-04-08 | 1999-06-02 | Siemens Ag | Verfahren zum Herstellen eines Stapelkondensators in einer Halbleiteranordnung |
US6403440B1 (en) | 1998-04-08 | 2002-06-11 | Infineon Technologies Ag | Method for fabricating a stacked capacitor in a semiconductor configuration, and stacked capacitor fabricated by this method |
Also Published As
Publication number | Publication date |
---|---|
DE19526952C2 (de) | 1997-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19519159C2 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE4201004C2 (de) | Verfahren zur Bildung eines Kondensators | |
EP0744771B1 (de) | Verfahren zur Herstellung einer DRAM-Speicherzelle mit vertikalem Transistor | |
DE4307725C2 (de) | Verfahren zur Herstellung einer Stapelkondensator-DRAM-Zelle | |
DE4217443C2 (de) | Verfahren zur Herstellung einer DRAM-Anordnung | |
DE4301690A1 (de) | ||
DE4236814A1 (de) | ||
DE4321638A1 (de) | Halbleiterspeicherbauelement mit einem Kondensator und Verfahren zu seiner Herstellung | |
DE4229363A1 (de) | Verfahren zur bildung eines kondensators | |
DE4131078A1 (de) | Kondensatorstrukturen fuer dram-zellen | |
DE19546999C1 (de) | Verfahren zur Herstellung von Kondensatoren in einer Halbleiteranordnung | |
DE19718721A1 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE19620625C1 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE4408565A1 (de) | Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung | |
DE4210855C2 (de) | Herstellungsverfahren für einen gestapelten Kondensator | |
DE4327813C2 (de) | Verfahren zur Herstellung eines DRAM's | |
DE19527023C1 (de) | Verfahren zur Herstellung eines Kondensators in einer Halbleiteranordnung | |
DE19929859A1 (de) | Trenchkondensator | |
DE4303059A1 (de) | ||
DE4406850C1 (de) | Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode | |
DE19637389C1 (de) | Verfahren zur Herstellung einer DRAM-Zellenanordnung | |
EP0862207A1 (de) | Verfahren zur Herstellung eines DRAM-Grabenkondensators | |
DE10047221C1 (de) | Graben-Kondensator mit einem Isolationskragen und Verfahren zum Herstellen eines solchen Graben-Kondensators | |
DE69019414T2 (de) | Halbleiterspeicher mit hoher Zelldichte. | |
DE19526952C2 (de) | Verfahren zur Herstellung einer DRAM-Zellenanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: H01L 21/8242 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140201 |