DE19515492C1

DE19515492C1 - Datenspeicher

Info

Publication number: DE19515492C1
Application number: DE1995115492
Authority: DE
Inventors: Werner Henze
Original assignee: Individual
Current assignee: Individual
Priority date: 1995-04-27
Filing date: 1995-04-27
Publication date: 1996-10-24
Anticipated expiration: 2015-04-28
Also published as: AU4874696A; WO1996034394A1

Description

Die Erfindung betrifft im weitesten Sinne einen Datenspeicher. Ein solcher Datenspeicher ist aus einzelnen Speicherzellen zum Spei chern eines von zwei möglichen, eine logische Information reprä sentierenden Speicherzuständen zusammengesetzt. Die Erfindung be trifft damit im engeren Sinne eine einzelne Speicherzelle.

Mit der Verbreitung der Computertechnik ist der Bedarf für große Datenspeicher ständig gestiegen. Zur Speicherung von Daten in ei nen Datenspeicher ist es notwendig, daß in jeder der Speicherzel len eines solchen Datenspeichers zwei mit Sicherheit voneinander zu unterscheidende Zustände speicherbar sind. Jeder Zustand reprä sentiert dabei eine mögliche Information, die beispielsweise einer logischen Eins oder einer logischen Null entspricht. Für einen wiederbeschreibbaren Speicher muß jeder Zustand in den jeweils anderen durch eine von außen zugeführte Energie umkehrbar sein und der Vorgang sollte jederzeit uneingeschränkt wiederholt werden können. Bei bekannten Speicherzellen für wiederbeschreibbare Spei cher werden ummagnetisierbare Partikel verwendet, wie beispiels weise bei den bekannten Magnetbändern oder Magnet-Festplatten, oder beispielsweise veränderbare magneto-optisch reflektierende Teile einer Oberfläche, sowie insbesondere auch Zustände von Halb leiterschaltungen, die aus zahlreichen Flip-Flops bestehen, wie beispielsweise die in der Computertechnik bekannten RAM′s; oder aber Halbleiterzonen, wie bei einem EPROM oder EEPROM.

Aus der US-PS 3,540,014 ist ein elektrolytisches Verfahren zum Speichern von Informationen bekannt, bei dem eine Speicherzelle zwei Elektroden aufweist, von denen eine aus zumindest zwei ver schiedenen Metallen, beispielsweise Nickel und Kobalt besteht. Beim Anlegen eines tonfrequenten Wechselstroms an die Speicherzel le werden an der anderen Elektrode wechselnde Schichten abgeschie den, deren chemische Zusammensetzung je nach Stärke des angelegten Stromes höhere Anteile des einen oder des anderen Metalls enthält. Zum Auslesen der gespeicherten Informationen, wie beispielsweise eines Sprache oder Musik darstellenden niederfrequenten Wechsel stromes, wird eine Gleichspannungsquelle an die Speicherzelle an gelegt. Der an der Kathode ausgebildete Schichtaufbau mit wechselnder chemischer Zusammensetzung wird bei der in umgekehrter Richtung ablaufenden Elektrolyse wieder abgebaut, wodurch sich die Information widerspiegelnde Spannungsschwankungen ergeben. Bei diesen aus dem Stand der Technik bekannten Vorrichtung und Verfah ren zum Speichern von Informationen ist besonders nachteilig, daß die Informationen nur einmal ausgelesen werden können, da der die Information repräsentierende Schichtaufbau an der beim Speichern als Kathode geschalteten Elektrode beim Auslesen der Information, wenn die Elektrode als Anode wirkt, zerstört wird.

Ein weiterer Nachteil bekannter Speicher ist, daß es nur bei Halb leiterspeichern im geringen Umfange möglich ist, die Speicherzellen räumlich gestaffelt anzuordnen. Unter einer Speicherzelle soll im folgenden die kleinste logische Einheit eines Datenspeichers ver standen werden.

Die erwähnten konventionellen Speichermedien oder Datenspeicher weisen allesamt den Nachteil auf, daß die Speicherzellen oberflä chenorientiert, d. h. im wesentlichen in einer Ebene angeordnet werden müssen.

Weiterhin ist es bei bekannten Speichern nachteilig, daß die Spei cherung von Daten zeitlich betrachtet nur seriell möglich ist, d. h. es ist nicht möglich, große Speicherinhalte gleichzeitig zu ändern.

Aufgabe der Erfindung ist es daher, einen Datenspeicher anzugeben,

- dessen Speicherkapazität bezogen auf das nutzbare Volumen des Speichers sehr viel größer ist als bei herkömmlichen Spei chern,
- der zum Betrieb keine mechanisch beweglichen Teile benötigt,
- bei dem es möglich ist, simultan eine große Anzahl von Daten zu schreiben oder zu lesen,
- bei dem jede Speicherzelle direkt ansteuerbar ist und deshalb sofort schreib- und lesbar ist,
- dessen Daten beliebig oft geschrieben, gelöscht und gelesen werden können,
- der durch magnetische Felder nicht beeinflußbar ist,
- der verschleißfest und weitgehend unempfindlich gegenüber Staubteilchen an seiner Oberfläche ist,
- einem Gerät leicht zuführbar und entnehmbar ist, mit dem er betrieben werden kann,
- dessen Adreßleitung auch zum Lesen und Schreiben von Daten genutzt werden können.

Die Lösung dieser Aufgabe ist durch einen Datenspeicher gegeben, der aus erfindungsgemäßen Speicherzellen zusammengesetzt ist, wo bei eine Speicherzelle erfindungsgemäß durch folgende Merkmale gekennzeichnet ist:

- die Speicherzelle weist einen mit einem Elektrolyten gefüllten Hohlraum auf, der von einer elektrisch nicht leitenden Wandung umgeben ist,
- in der Wandung sind zumindest drei den Hohlraum mit äu ßeren Kontaktpunkten verbindende Kapillaren ausgebildet,
- die Kapillare sind mit einem Metall gefüllt und wirken als Elektroden, wobei mindestens zwei Kapillaren Elek troden erster Art und die zumindest eine weitere Kapil lare eine Elektrode zweiter Art bildet,
- die beiden Polflächen der die Elektroden erster Art bil denden Kapillaren sind relativ zueinander so nah ange ordnet und die Abmessungen der zumindest einen weiteren, eine Elektrode zweiter Art bildenden Kapillare sind so bemessen, daß die Masse des die Elektrode zweiter Art bildenden Metalls bei einem Betrieb der Elektrode zwei ter Art als Anode und der beiden Elektroden erster Art als Kathoden ausreicht, um eine metallisch leitende Ver bindung zwischen den Polflächen der Elektroden erster Art auszubilden.

Zur Erfindung gehört weiterhin die Art und Weise, wie ein Daten speicher aus den erfindungsgemäßen Speicherzellen aufgebaut ist. Dabei wird im Rahmen dieser Patentanmeldung folgendes Begriffs system verwendet:
Eine Speicherzelle ist die kleinste logische Einheit des erfindungsgemäßen Datenspeichers. Ihr sind bestimmte räum liche Abmessungen zugeordnet. Mehrere Speicherzellen lassen sich in einer Speicherzeile anordnen. Mehrere Speicherzeilen bilden eine Speicherebene. Mehrere Speicherebenen lassen sich zu einem Speicherblock zusammenfügen. Speicherblöcke können elektrisch oder logisch in Speichersegmente geglie dert sein.

Ein erfindungsgemäßer Datenspeicher besteht aus zumindest einem Speicherblock, der vorzugsweise logisch oder durch elektrisch lei tende Verbindungen in Speichersegmenten gegliedert ist. Zum Be trieb des Datenspeichers ist eine Steuerschaltung erforderlich, die entweder getrennt von dem eigentlichen Datenspeicher ausge bildet oder in ihn integriert werden kann. Die Steuerschaltung kann beispielsweise in einen Computer integriert sein, wobei das Computergehäuse einen Einschubschlitz aufweist, in den der eigent liche Datenspeicher schubladenartig eingeschoben wird. Zur Kontak tierung mit der Steuerschaltung kann der Datenspeicher an seiner oberen und unteren Deckfläche Kontakte aufweisen.

Die Erfindung wird im folgenden anhand der Zeichnung näher be schrieben. In der Zeichnung zeigen:

Fig. 1A - eine schematische Darstellung einer erfin dungsgemäßen Speicherzelle,

Fig. 1B - eine Draufsicht auf die Speicherzelle gemäß Fig. 1A,

Fig. 1C - einen Querschnitt gemäß Fig. 1A,

Fig. 1D - ein elektrisches Ersatzschaltbild für den in Fig. 1C dargestellten Urzustand der Speicher zelle,

Fig. 2A - eine erfindungsgemäße Speicherzelle im Schnitt im Zustand "0",

Fig. 2B - ein elektrisches Ersatzschaltbild für den Zu stand "0",

Fig. 2C - ein zusammengefaßtes Ersatzschaltbild gemäß Fig. 2B,

Fig. 3A - die Speicherzelle gemäß Fig. 2A und 1C im logischen Zustand "1",

Fig. 3B - ein Ersatzschaltbild des Zustandes "1",

Fig. 3C - ein errechnetes Ersatzschaltbild gemäß Fig. 3B,

Fig. 4A - eine Widerstandsmatrix, wobei jeder Widerstand einer Speicherzelle entspricht,

Fig. 4B - die Widerstandsmatrix gemäß Fig. 4A in einer geänderten optischen Anordnung,

Fig. 5 - eine Speicherzellenmatrix mit zusätzlich ein gefügten Diodenpaaren, wobei jede Speicherzel le wiederum durch einen Widerstand symboli siert wird,

Fig. 6 - eine Tabelle mit möglichen Ansteuerungspoten tialen für die Speicherzellenmatrix,

Fig. 7A - eine schematische Draufsicht auf die geometri sche Anordnung einer erfindungsgemäßen Spei cherzelle in einer Speicherebene,

Fig. 7B - ein elektrisches Ersatzschaltbild für eine erfindungsgemäße Speicherzelle,

Fig. 7C - eine perspektivische Darstellung eines Aus bruchs aus einer Speicherebene gemäß Fig. 7A,

Fig. 8 - eine Darstellung einer geometrischen Anordnung von Leiterbahnen und Speicherzellen in einer Speicherebene, zusammengesetzt aus Speicher zellen gemäß Fig. 7A oder 7C,

Fig. 9A - eine schematische Darstellung eines aus mehre ren Speicherebenen zusammengesetzten Speicher blocks oder Datenspeicher,

Fig. 9B - eine schematische Darstellung des Aufbaus ei ner Speicherebene aus einzelnen Speicherzei len,

Fig. 9C - eine schematische Darstellung des geometri schen Raumbedarfs einer erfindungsgemäßen Speicherzelle,

Fig. 10 - eine schematische Darstellung der Anordnung von Speicherzellen und der Leitungsführung von Ansteuerleitungen in einer Speicherebene,

Fig. 11A - eine Draufsicht auf sechs senkrecht zur Zei chenebene angeordnete Speicherebenen und ein auf den Stirnflächen der Speicherebenen ausge führtes Verdrahtungsschema von Ansteuerleitun gen innerhalb eines Speicherblocks,

Fig. 11B - eine perspektivische Ansicht eines Speicher blocks, illustrierend das Verdrahtungsschema der Ansteuerleitungen,

Fig. 12 - eine Draufsicht auf einen Speicherblock, illu strierend die Kreuzungsgesetzmäßigkeiten des erfindungsgemäßen Verdrahtungsschemas,

Fig. 13 - eine Speicherebene gemäß Fig. 10, wobei das Verdrahtungsschema der Ansteuerleitungen al ternativ ausgeführt ist,

Fig. 14 - den logischen Aufbau eines erfindungsgemäßen Datenspeichers, bestehend aus zu Speicherseg menten zusammengefaßten Speicherblöcken,

Fig. 15 - eine perspektivische Darstellung eines erfin dungsgemäßen Verdrahtungsschemas für ein er findungsgemäßes Speichersegment,

Fig. 16 - ein Verdrahtungsschema der Ansteuerleitungen a von mehreren Speichersegmenten untereinander,

Fig. 17 - Leitungselemente, mit denen die Ansteuerlei tungen a mehrere Segmente untereinander ver bunden werden können und an denen äußere Kon taktierungspunkte anschließbar sind,

Fig. 18 - eine schematische Darstellung von Matri zen MX und MY zur Ansteuerung der Leitung a, b und ,

Fig. 19A - eine Ansteuerschaltung der Matrix MX,

Fig. 19B - eine Tabelle mit der Angabe von Span nungspotentialen der Ansteuerschaltung gemäß Fig. 19A für verschiedene Fälle,

Fig. 20A - eine Ansteuerschaltung der Matrix MY,

Fig. 20B - eine Tabelle mit der Angabe von Span nungspotentialen der Ansteuerschaltung gemäß Fig. 20A für mehrere Fälle,

Fig. 21A - ein Ansteuerschema der Matrix MX,

Fig. 21B - eine schematische Darstellung der jewei ligen Ansteuerschaltung zum Betrieb der Matrixleitungen ax und ay,

Fig. 21C - eine Ansteuerschaltung für die Matrixlei tung ax₁,

Fig. 22A - ein Ansteuerschema der Matrixleitungen bx und by der Matrix MY,

Fig. 22B - ein Ansteuerschema der jeweiligen Ansteu erschaltung zum Betrieb der Matrixleitun gen by,

Fig. 22C - eine Ansteuerschaltung für die Matrixlei tung by₁,

Fig. 22D - eine Schaltung zur Selektion von Spei chersegmenten,

Fig. 23 - eine Tabelle mit Spannungspotentialen für die Matrixleitungen ax, ay, bx und by für verschiedene Fälle zur Erzeugung von Wechselspannungen zum Lesen von Daten,

Fig. 24 - eine Schaltung zur Gewinnung von gelesenen Daten aus gemessenen Wechselspannungsamplitu den,

Fig. 25 - eine alternative Ausführungsform einer Spei cherzelle in Seitenansicht,

Fig. 26A - eine Speicherzelle im Schnitt gemäß Fig. 25 im niederohmigen Zustand,

Fig. 26B - eine Speicherzelle im Schnitt gemäß Fig. 25 im hochohmigen Zustand, und

Fig. 27 - ein elektrisches Ersatzschaltbild der Spei cherzelle gemäß Fig. 25, 26A und 26B.

Fig. 1A zeigt eine schematische Darstellung einer erfindungsgemä ßen Speicherzelle. Die Speicherzelle besteht gemäß Fig. 1A zu nächst aus einem Hohlraum 5, der in einer Schicht aus isolierendem Material 11 eingelassen ist und durch eine zweite Schicht aus iso lierendem Material 10 verschlossen wird. Dabei ist es für das Funktionieren der erfindungsgemäßen Speicherzelle nicht wesent lich, daß zwei Schichten 10 und 11 vorgesehen sind, dieses ergibt sich lediglich durch den Produktionsvorgang. Wesentlich ist, daß ein Hohlraum 5 vorgesehen ist, der von einer isolierenden Wandung umgeben ist. Der Hohlraum 5 enthält eine Elektrolyten und ist vor zugsweise zylindrisch ausgebildet. Er weist eine Dicke a₁ und einen Durchmesser a₂ auf. Die isolierende Wandung kann beispielsweise aus Silizium-Dioxid (SiO₂) bestehen. Solche Schichten können produk tionstechnisch durch Umwandlung von Silizium-Oxyd-Gas (SiO) in Silizium-Dioxid gewonnen werden.

Durch die Schichten 10 und 11 führen, wie der Querschnitt gemäß Fig. 1C zeigt, vier Kapillare 1, 2, 3 und 4. Die Kapillare sind mit einem Metall gefüllt und wirken daher als Elektroden. Zwei Kapillare, nämlich 1 und 2, bilden Elektroden erster Art und die beiden anderen Kapillare 3 und 4 bilden Elektroden zweiter Art.

Die beiden Elektroden erster Art sind in bezug auf den Hohlraum so angeordnet, daß die Polflächen einander gegenüberliegen und nur durch den im Vergleich zum Durchmesser a₂ kleinen Abstand (= Dicke des Hohlraums) a₁ getrennt sind.

Bei der Produktion der Speicherzelle wird jede Kapillare 1 bis 4 (Fig. 1C) nahezu vollständig mit einem Metall angefüllt. Der Vor gang kann auf elektrolytischem Wege oder bei flüssigem Metall un ter Druck erfolgen.

Wie Fig. 1C zeigt, ist eine äußere Beschaltung der Speicherzelle vorgesehen, bestehend aus einem Spannungsteiler, gebildet aus den Widerständen Ra und Rb. Der Widerstand Rb ist mit einer Ansteuer leitung 6, der Widerstand Ra ist mit einer Ansteuerleitung 7 ver bunden. Der Knotenpunkt zwischen den Widerständen Ra und Rb ist mit einer Elektrode erster Art 1 verbunden. Die Ansteuerleitung 7 ist mit der anderen Elektrode erster Art 2 verbunden. Die Ansteu erleitung 6 ist mit den beiden Elektroden zweiter Art 3 und 4 ver bunden.

In Fig. 1D ist das elektrische Ersatzschaltbild des in Fig. 1C dargestellten Urzustandes der Speicherzelle, d. h. vor der ersten Programmierung, wiedergegeben. Dabei müssen die sich durch den Elektrolyten ergebenen Widerstände Rx, Ry und Rz berücksichtigt werden. Der Widerstand Rx ist mit dem Widerstand Ra und der Wider stand Ry ist mit dem Widerstand Rb parallel geschaltet. Außerdem ist noch ein zusätzlicher Widerstand Rz zwischen den Ansteuerlei tungen bzw. Eingangsklemmen 6 und 7 vorhanden. Die Größe der Wi derstände Rx, Ry und Rz hängt im Urzustand der Speicherzelle im wesentlichen von der Leitfähigkeit des Elektrolyten ab, sowie wei ter von der Kontaktfläche der Elektrolyten zum Metall in den Ka pillaren 1 bis 4 (Fig. 1C) und der Größe des Hohlraumes 5 (Fig. 1A und 1B) ab.

Werden nun die Ansteuerleitungen 6 und 7 wie in Fig. 2A so mit einer Spannung beaufschlagt, daß das negative Potential an der Ansteuerleitung 6 und das positive Potential an der Ansteuerlei tung 7 liegt, mit anderen Worten, daß die Elektroden 3 und 4 als Kathoden geschaltet sind, so findet eine Elektrolyse statt. Das Metall in den Kapillaren 1 bis 4 wirkt dabei jeweils als Elektro de.

Fig. 2A zeigt den Zustand, der sich einstellt, nachdem für eine vorgebene Zeit aufgrund der angelegten Spannung U ein Strom I1 teilweise direkt von der Ansteuerleitung 7 und teilweise über die miteinander verbundene Widerstände Ra und Rb durch die Speicher zelle zur Ansteuerleitung 6 geflossen ist.

Während der stattgefunden Elektrolyse waren die Elektroden zweiter Art 3 und 4 als Kathode und die Elektroden erster Art 1 und 2 als Anode geschaltet. Dabei waren die beiden Kathodenpotentiale gleich und die Anodenpotentiale wegen der mit den Widerständen Ra und Rb vorgenommenen Spannungsteilung voneinander verschieden.

Wie Fig. 2A zeigt, hat die vorgenommene Elektrolyse einen Materi altransport bewirkt, der dazu führt, daß die Elektroden 1 und 2, die als Anoden geschaltet waren, Material abgegeben haben. Dieses Material ist an den Elektroden zweiter Art 3 und 4 abgeschieden worden.

Nach der Elektrolyse besteht gemäß dem Zustand der Speicherzelle in Fig. 2A das in Fig. 2B angegebene elektrische Ersatzschalt bild. Die Widerstände Ry und Rz der ursprünglichen Speicherzelle (Fig. 1D) haben ihren Wert nur geringfügig verändert und sind in Fig. 2B mit Ry′ und Rz′ bezeichnet. Die Widerstandsänderung der Widerstände ist vernachlässigbar, weil sich der große Abstand a₂ zwischen den Elektroden zweiter Art verhältnismäßig geringfügig verändert hat.

Eine große Veränderung ist hingegen durch die zusätzlich vorhande nen Widerstände R_V1 und R_V2 eingetreten. Sie sind dadurch entstan den, daß jeweils ein Teil des Metalls in den Kapillaren 1 und 2 durch den Elektrolyten ersetzt worden ist, wobei der ersetzte An teil in der Kapillare 1 wegen der Spannungsteilung durch die Wi derstände Ra und Rb kleiner ist, als in der Kapillare 2. Dement sprechend unterscheiden sich auch die Widerstände R_V1 und R_V2.

Der Gesamtwiderstand zwischen den Ansteuerleitungen 6 und 7 hat sich vergleichsweise gegenüber der ursprünglichen Speicherzelle erhöht, weil der Widerstand Rx nicht mehr direkt zum Widerstand Ra parallel geschaltet ist, sondern nur noch mit diesem über die zu sätzlichen relativ größeren Widerstände R_V1 und R_V2 verbunden ist. Außerdem erhöht sich der Gesamtwiderstand dadurch, daß statt des Widerstandes Ry die in Reihe liegenden Widerstände Ry′ und R_V1 zum Widerstand Rb und anstatt des Widerstandes Rz die ebenfalls in Reihe geschalteten Widerstände Rz′ und R_V2 zu den Widerständen Ra und Rb parallel geschaltet sind.

Der in Fig. 2 gezeigte Zustand der erfindungsgemäßen Speicherzel le ist dem logischen Zustand "0" zugeordnet.

Anhand von Fig. 3 wird nun gezeigt, wie sich die Speicherzelle in den logischen Zustand "1" umprogrammieren läßt.

Wenn für eine begrenzte Zeitdauer eine Spannung U mit gegenüber Fig. 2 umgekehrte Polarität so angelegt wird, daß die Ansteuer leitung 6 mit dem Pluspol und die Ansteuerleitung 7 mit dem Minus pol der Spannungsquelle verbunden ist, dann fließt ein Teil des Stromes von der Klemme 6 über die Elektroden zweiter Art 3 und 4, die nunmehr als Anoden geschaltet sind. Es erfolgt ein Material transport in umgekehrter Richtung, der dazu führt, daß zwischen den Elektroden erster Art 1 und 2 eine leitende Verbindung aufge baut wird. Nach einer vorgegebenen Zeit ist der in Fig. 3A darge stellte Zustand erreicht. An den Elektroden erster Art 1 und 2, die als Kathode geschaltet waren, hat sich soviel Metall abge schieden, daß sich die Elektroden metallisch verbunden haben und der bisherige Abstand a₁ nicht mehr als elektrischer Widerstand nennenswerter Größe zu berücksichtigen ist, da er sozusagen kurz geschlossen ist.

Dabei sind die Kapillaren 3 und 4 und damit die Masse in ihnen enthaltenen Metalls so dimensioniert, daß der Abtrag von Masse an den Elektroden zweiter Art zum Aufbau der Brücke zwischen den Elektroden erster Art nicht dazu führt, daß so viel Material bzw. Masse an den Elektroden zweiter Art abgetragen wird, daß eine Leckage entsteht, durch die das Elektrolyt ausfließen kann.

Entsprechend hat sich der Abstand a₂ zwischen den Elektroden zwei ter Art 3 und 4 vergrößert.

In Fig. 3B ist das elektrische Ersatzschaltbild zu dem in Fig. 3A dargestellten Zustand "1" der Speicherzelle angegeben.

Der Widerstand Rx ist nahezu null geworden, so daß der Widerstand Ra kurzgeschlossen wird, wodurch sich der Gesamtwiderstand zwischen den Ansteuerleitungen 6 und 7 (den Klemmen 6 und 7) ver glichen mit dem Urzustand der Speicherzelle bzw. mit dem in Fig. 2 dargestellten logischen Zustand "0" erheblich verkleinert hat.

Der Widerstand Ry′′ ist zum Widerstand Rb und der Widerstand Rz′′ ist zu den Widerständen Ra und Rb über den vergleichsweise großen Widerstand Rv₃ parallel geschaltet.

Die in dem Zustand "0" gemäß dem Ersatzschaltbild in Fig. 2B auf grund des Elektrolyten zu berücksichtigenden Widerstände Rx, Ry′, Rz′, Rv₁ und Rv₂ kann in Verbindung mit den Widerständen Ra und Rb so umgerechnet werden, daß sich zwischen den Ansteuerleitungen 6 und 7 in Fig. 2B ersatzweise für alle dort angegebenen Widerstän de eine Reihenschaltung aus den errechneten Widerständen Ra′ und Rb′ ergibt, die in Fig. 2C dargestellt ist.

In gleicher Weise können alle in Fig. 3B angegebenen Widerstände durch den errechneten Widerstand Rb′′, wie in Fig. 3c darge stellt, ersetzt werden.

Die errechneten Widerstände Ra′ und Rb′ unterscheiden sich von denen in Fig. 2B angegebenen Widerständen Ra und Rb nur geringfü gig. Ebenso entspricht der errechnete Widerstand Rb′′ im wesentli chen dem Widerstand Rb gemäß Fig. 3C.

Der geringe Unterschied der Widerstände ist darauf zurückzuführen, daß in Fig. 2B die Widerstände Rv₁ und Rv₂ relativ groß sind und auch der in Fig. 3B angegebene Widerstand R_V3 die gleiche Größen ordnung hat. Wegen des unwesentlichen Einflusses der auf den Elek trolyten zurückzuführenden Widerstände unterscheiden sich die Wi derstände Rb′ und Rb′′ kaum voneinander, so daß Rb′ = Rb′′ ist.

Es sind demnach zwei Zustände "1" und "0" darstellbar, die sich durch den Gesamtwiderstand zwischen den Klemmen 6 und 7 (Ansteuer leitungen 6 und 7) eindeutig unterscheiden. Dabei entspricht die Differenz zwischen den beiden Widerstandswerten dem Widerstand Ra′.

Es ist möglich, jeweils einen bestehenden Zustand in den anderen umzuwandeln, in dem für eine vorgegebene Zeit die Spannung U (Fig. 2A bis 3C) umgekehrt wie zuvor gepolt wird. Damit kann festge legt werden, daß ein großer Gesamtwiderstand zwischen den Klemmen 6 und 7 (Fig. 2A bis 2C) einer logischen Null und ein kleiner Gesamtwiderstand (Fig. 3A bis 3C) einer logischen Eins zugeordnet wird. Durch äußere Energie ist die Speicherzelle programmierbar, wobei abhängig von der Polarität der angelegten Spannung U eine "0" oder "1" gespeichert werden kann. Weiterhin ist die Speicher zelle auch lesbar, indem mit einer Wechselspannung der Gesamtwi derstand der Zelle gemessen wird. Der gemessene Widerstandswert wird mit einem vorgegebenen Wert K verglichen, der auch variabel sein kann und z. B. von der Temperatur des Datenspeichers abhängt. Das Vergleichsergebnis liefert dann entsprechend dem Zustand der Speicherzelle eine "0" oder "1".

Die Leitfähigkeit von Metallen gegenüber Elektrolyten unterschei det sich in der Regel um mehrere Zehnerpotenzen (10⁵). Dieser Un terschied macht sich besonders in einer Kapillare bemerkbar, wenn Metall durch einen Elektrolyten oder ein Elektrolyt durch Metall ersetzt wird. Ist z. B. die Leitfähigkeit des Metalls κ_M = 1 _* 10⁵ [Ω^-1 cm^-1] und die des Elektrolyten κ_E = 1 [Ω⁻ cm^-1] und beträgt die Länge in der Kapillare, auf der Metall in Elektrolyt oder umgekehrt umgewandelt wird, gleich 2 µm, dann beträgt der Widerstand bei ei ner Querschnittsfläche 1 µm² im Fall, daß der Raum mit Metall ange füllt ist, gleich 0,2 Ω und im Fall, daß ein Elektrolyt vorhanden ist, gleich 20.000 Ω. Das bedeutet z. B., daß sich die in Fig. 2B enthaltenen Widerstände Rv₁ und Rv₂ ab dem Zeitpunkt schnell ver größern, ab dem der Abbau des Metalls in den Kapillaren 1 und 2 (Fig. 2A) beginnt. Der gleiche Effekt tritt bei den Kapillaren 3 und 4 (Fig. 3A) auf, wenn der in Fig. 3B angegebene Widerstand Rv₃ beginnt, sich zu bilden. Durch das verhältnismäßig schnelle Anwachsen der Widerstandswerte der Widerstände Rv₁ und Rv₂ (Fig. 2B) beim Schreiben einer "0" und dem gleichen Verhalten des Wider standes Rv₃ (Fig. 3B) beim Schreiben einer "1" reduziert sich der Strom durch die Speicherzelle in jedem Fall automatisch, so daß praktisch durch längeres Anliegen der Spannung U der Zustand der Speicherzelle nicht mehr wesentlich verändert werden kann. Das hat den Vorteil, daß das Programmieren einer Speicherzelle mit unmit telbar aufeinanderfolgenden Nullen oder Einsen keine größere Ver änderung des Speicherzellenzustandes zur Folge hat.

Elektrochemische Vorgänge verlaufen, z. B. gegenüber der Datenspei cherung bei Halbleiterspeichern, sehr langsam. Wie später noch beschrieben wird, ist der erfindungsgemäße Datenspeicher zur Spei cherung von großen Datenmengen vorgesehen. Gegenüber von herkömm lichen Speichern, bei denen nur kleine Datenmengen simultan oder Daten Bit für Bit gespeichert werden können, ist die gleichzeitig speicherbare Datenmenge bei dem erfindungsgemäßen Datenspeicher sehr viel größer. Das bedeutet, daß die Datenmenge, die pro Zeit einheit gespeichert werden kann, ausreichend groß ist. Das nach folgende Beispiel veranschaulicht, wie groß die Zeitdauer t_i ist, um eine Speicherzelle von den in Fig. 2A in den von Fig. 3A dar gestellten Zustand zu versetzen. Dabei wird von folgenden Voraus setzungen ausgegangen.

- die relative Atommasse des Metalls z. B. von Zinn (Sn) ist:
- die Wertigkeit des Metalls ist:
W = 4,
- die Dichte des Metalls ist:
ρ = 7,28 g/cm³,
- die Querschnittsfläche der Elektroden in den Kapillaren 1 und 2 (Fig. 2A und 3A) ist:
F = 1 µm²,
- der Abstand a1 (Fig. 1A) ist:
a1 = 2 µm,
- die Länge der Widerstände Rv₁ und Rv₂ (Fig. 2A und 2B) beträgt zusammen:
a3 = 2 µm,
- der Strom I2 (Fig. 3A und 3B) beträgt im Mittel:
I2 = 0,5 mA,

Die Masse m des abzuscheidenden Metalls ergibt sich aus der Dichte ρ des Metalls und dem Volumen V, das eine Funktion der Größe a1, a3 und F ist.

V = (a1 + a2) _* F V = (2+2) µm _* 1 µm²
m = ρ _* V

m = 29,12 _* 10^-12 g

Die Zeitdauer t_i kann nach dem Faradayischen Gesetz errechnet wer den. Danach ist die abgeschiedene Masse m des Metalls:

wobei

ist.

Nach Umstellung der Gleichung nach der Zeitdauer t_i und Ersatz des Wertes A durch die Werte M und W ist:

Mit dem Einsatz der zuvor angegebenen Werte ergibt sich:

t_i ≈ 52,59 _* 10^-9h
t_i ≈ 189,32 _* 10^-6 s
t_i ≈ 189,32 µs

Weil eine große Anzahl von Speicherzellen gleichzeitig beschrieben werden können, wie an Hand eines später angegebenen Beispiels be schrieben ist, ist die Zeit t_s zum Schreiben eines Bytes sehr viel kleiner als die zuvor errechnete Zeit t_i.

Die Elektrolyse muß so erfolgen, daß keine Sekundärvorgänge, z. B. durch hohe Stromdichten, auftreten können. Es muß gewährleistet werden, daß

- kein Lösungsmittel zersetzt werden kann, so daß keine gasförmi gen Stoffe entstehen können,
- keine entladenen Teilchen mit dem Lösungsmittel reagieren,
- keine entladenen Anionen mit dem Elektrolyten reagieren,
- möglichst keine chemischen Zwischenprodukte entstehen.

Wegen der zuvor genannten Bedingungen wird ein Elektrolyt verwen det, dem kein Lösungsmittel, z. B. Wasser, zugesetzt ist. Salz schmelzen stellen in der Regel solche Elektrolyte dar, die kein Lösungsmittel enthalten müssen. Die Leitfähigkeit von Salzschmel zen ist höher als bei Salzlösungen, wobei jedoch noch ein ausrei chend großer Unterschied zwischen der Leitfähigkeit des Elektroly ten und des Metalls in den Kapillaren 1 bis 4 (Fig. 2A und 2B) besteht. Allerdings liegt der Schmelzpunkt der meisten Salze weit über Raumtemperatur (20°C). Einige Salze besitzen jedoch relativ niedrige Schmelzpunkte. Dazu zählen u. a. die Salze:
Zinn(IV)-chlorid (SnCl₄), Schmelzpunkt -33,3°C
Zinn(IV)-bromid (SnBr₄), Schmelzpunkt 33,0°C
Zinn(IV)-iodid (SnI₄), Schmelzpunkt 144,5°C.

Bei Verwendung von z. B. Zinn(IV)-bromid-Schmelze als Elektrolyt, bestehen folgende Vorteile:

- Zinn besitzt eine gute spezifische elektrische Leitfähigkeit (κ_Sn = 9,15 S m/mm²),
- der Schmelzpunkt liegt relativ niedrig,
- Brom reagiert mit Zinn bereits bei Raumtemperatur,
- Brom ist bei Raumtemperatur flüssig,
- der Schmelzpunkt kann z. B. durch eine Mischung mit den übrigen Zinnsalzen weiter herabgesetzt und die elektrische Leitfähig keit der Schmelze erhöht werden.

Bei geschmolzenem Zinn(IV)-bromid sind nur Brom- und Zinnionen an der Elektrolyse beteiligt, so daß an den Grenzflächen zu den Me tallelektroden an der Anode Zinn(IV)-bromid gebildet wird und sich an der Kathode Zinn abscheidet. Ausgehend vom Urzustand der Spei cherzelle ändert sich bei den nachfolgenden Elektrolysevorgängen der Zinnanteil gegenüber dem des Elektrolyten nicht, weil die an der Anode entnommene Menge Zinn der an der Kathode abgeschiedenen Menge gleich ist. Ein Kurzschluß zwischen Anode und Kathode kann deshalb nicht auftreten. Der Elektrolyt verliert bei Änderung sei nes Aggregatzustandes von der flüssigen in die feste Phase weitge hend seine elektrische Leitfähigkeit. Die Speicherzelle kann dann praktisch nur noch gelesen werden. Dieser Effekt kann z. B. dazu genutzt werden, um programmierte Daten vor Änderungen zu schützen. Der Datenspeicher kann in diesem Fall bei einer Temperatur, die deutlich über der Raumtemperatur liegt, programmiert werden. Eine Änderung der programmierten Daten kann anschließend nur bei erhöh ter Temperatur des Datenspeichers vorgenommen werden. Bei der Um wandlung des Elektrolyten vom flüssigen in den festen Zustand ver ringert sich sein Volumen bei den meisten Salzschmelzen, so daß kein erhöhter Druck im Raum 5 (Fig. 1A und 1B) der Spei cherzelle entstehen kann.

Die Widerstände Ra und Rb (Fig. 1C, 2A und 3A) können aus den in der Halbleitertechnik gebräuchlichen Materialien bestehen, wobei die Dotierung und Schaltung so vorgenommen ist, daß in beiden Richtungen jedes Widerstandes die gleiche Leitfähigkeit vorhanden ist. Es ist aber auch möglich, die Widerstände Ra und Rb aus Gra phit herzustellen und deren Größe durch die Anzahl von Fluor-Ato men zu bestimmen, die in das Graphitgitter eingelagert werden.

In Fig. 4A ist als Beispiel ein Teil einer Matrix mit den Ansteue rungsleitungen x₁ bis x₄ und y₁ bis y₄ dargestellt. Die x- und y- Leitungen sind an den Kreuzungspunkten mit jeweils einem Wider stand verbunden. Die Widerstände sind mit R1 bis R16 bezeichnet.

Jeder Widerstand stellt eine Speicherzelle dar. Wenn die Speicher zelle, die durch den verstärkt gezeichneten Widerstand R7 gekenn zeichnet ist, umprogrammiert werden soll, z. B. von 0 auf 1, dann muß an die Steuerungsleitung x₂ eine positive Spannung gegenüber der Leitung y₃ gelegt werden. Zur Unterscheidung sind die Leitungen x₂ und y₃ gegenüber den übrigen hochohmigen angeschlossenen Leitun gen verstärkt gekennzeichnet. Die Stromrichtung ist bei jedem der Widerstände und bei jeder Leitung durch Pfeile gekennzeichnet. Außerdem ist für noch folgende Betrachtungen die Anschlußseite eines jeden Widerstandes R1 bis R16 verstärkt gekennzeichnet, die den x-Leitungen zugekehrt ist.

In Fig. 4B ist die in Fig. 4A angegebene Matrix so umgezeichnet, daß die zum selektierten Widerstand R7 parallel liegende Wider standskombination besser erkennbar ist. Der zum Widerstand R7 parallel liegende, aus den übrigen Widerständen der Matrix resul tierende Widerstand wäre so klein, daß er den ausgewählten Wider stand R7 nahezu kurzschließen würde. Außerdem würde durch die Speicherzellen ein mehr oder weniger großer Strom fließen, der den Zustand der Zellen in unzulässigem Maß verändern würde.

Wie aus den Schaltungen in Fig. 4A und 4B entnommen werden kann, ist die Stromrichtung in bezug auf die Lage der verstärkt gezeich neten Widerstandsseiten in den Widerständen, die nicht unmittelbar mit den Ansteuerleitungen x₂ und y₃ verbunden sind, gegenläufig verglichen mit den übrigen Widerständen. Die beiden zuvor genann ten Nachteile, nämlich kleiner resultierender Parallelwiderstand zu R7 und Strom durch nicht selektierte Speicherzellen, kann daher dadurch vermieden werden, daß jeder Speicherzelle zwei Dioden vor geschaltet werden.

In Fig. 5 ist diese Anordnung dargestellt. Jeder Widerstand ist auf der einen Seite jeweils mit der Kathode der einen und der Ano de der anderen Diode verbunden. Bedingt durch die beiden Dioden, die jedem Widerstand vorgeschaltet sind, ergeben sich jeweils zwei getrennte Ansteuerungsleitungen, wobei die erforderlichen zusätz lichen Leitungen mit ₁ bis ₄ bezeichnet sind. Die Anschlüsse der Dioden, die nicht mit Widerständen verbunden sind, sind so vorge nommen, daß die Kathodenanschlüsse mit den zugeordneten y-Leitun gen und die Anodenanschlüsse mit den zugeordneten -Leitungen verbunden sind.

Zur Ansteuerung der selektierten Speicherzelle, die in Fig. 4A und 5 durch den Widerstand R7 dargestellt ist, werden 3 Fälle unter schieden, die in Fig. 6 in Form einer Tabelle angegeben sind. Zu jedem Fall sind die erforderlichen Spannungspotentiale der An steuerungsleitungen x₁ bis x₄, y₁ bis y₄ und ₁ bis ₄ eingetragen. Im ersten Fall wird eine 1 und im zweiten Fall eine 0 in die se lektierte Speicherzelle geschrieben. Im dritten Fall wird nichts ausgeführt. Bei Anlegen der in der Tabelle angegebenen Potentiale an die Ansteuerleitungen der Schaltung in Fig. 5 zeigt sich, daß durch die Widerstände, die nicht selektiert sind, kein Strom flie ßen kann.

Allerdings können Dioden nicht als ideale Schalter betrachtet wer den. Es fließt deshalb über alle Widerstände ein Dioden-Sperr strom, weil mindestens an einer der beiden Dioden, die einem Wi derstand zugeordnet sind, eine Sperrspannung anliegt. Zur Vermei dung von großen Sperrströmen können Dioden verwendet werden, deren Sperrstrom extrem klein ist. Die Größenordnung von 1 nA ist dabei ein erreichbarer Wert. Darüber hinaus kann bei größeren Speichern vorgesehen sein, daß einzelne Speichersegmente unterschieden wer den und zum Umprogrammieren oder Auslesen nur die Speichersegmente mit einer Spannung beaufschlagt werden, deren Informationen gele sen werden soll oder die Speicherzellen enthalten, die umprogram miert werden sollen.

In Fig. 7A ist der Aufbau einer Speicherzelle innerhalb einer Ma trix in der Draufsicht dargestellt, die Fig. 7C zeigt die Anord nung einer Speicherzelle innerhalb einer Matrix gemäß Fig. 7A in einer perspektivischen Darstellung. Die x-Ansteuerungsleitung be findet sich auf der Oberseite und die y- und -Leitungen befinden sich auf der Unterseite der Speicherzelle. Die Widerstände Ra und Rb auf der Oberseite und Dioden D1 und D2 auf der Unterseite sind nur als Schaltungssymbol eingetragen, wobei jedoch die Lage des Symbols den Platz kennzeichnet, den das jeweilige Bauteil einneh men kann. Die Kontaktierungspunkte der Widerstände und Dioden sind auf der Unterseite mit kleinen Kreisen und auf der Oberseite mit Punkten gekennzeichnet.

Es ist eine Durchkontaktierung 8 vorgesehen, an die auf der Unter seite die Anode der Diode D1, die Kathode der Diode D2 und eine gestrichelt gezeichnete Verbindungsleitung zum Metall in der Ka pillare 2 angeschlossen ist. Die Kathode der Diode D1 ist mit der y-Leitung und die Anode der Diode D2 mit der -Leitung verbunden. Der auf der Oberseite der Speicherzelle an die Durchkontaktierung 8 angeschlossene Widerstand Ra ist auf seiner anderen Seite mit dem Metall in der Kapillare 1 und dem an die x-Leitung angeschlos senen Widerstand R2 verbunden. Das Metall in den Kapillaren 3 und 4 ist auf der Oberseite an die x-Leitung angeschlossen. Die Wider stände Ra und Rb und die Dioden D1 und D2 können einschließlich der Durchkontaktierung 8 eine kompakte Einheit bilden, die aus einem entsprechend dotierten Halbleiter besteht.

Die Anordnung der Kapillare 3 und 4 auf einer Seite der Speicher zelle, bei der sie sich im Gegensatz zu der in Fig. 1C enthaltenen Darstellung nicht gegenüberliegen, ist ohne Bedeutung. Allerdings hat die räumliche Trennung der Kapillare 3 und 4 eine Reduzierung der Stromdichte an den Elektroden zur Folge, so daß die Intensität der Bildung von "Ionenwolken" vermindert wird.

In Fig. 7B ist das elektrische Schaltbild der in Fig. 7A darge stellten Speicherzelle angegeben. Der Zustand der Speicherzelle ist durch den Stand des Schalters S1 symbolisiert.

In Fig. 8 ist ein Teil einer Speicherebene dargestellt, die eine Vielzahl von Speicherzellen enthält. Jede Speicherzelle ist, wie in Fig. 7A angegeben, aufgebaut. Zur besseren Veranschaulichung sind in Fig. 8 die Verbindungen zur Kapillare 2 als gestrichelte Linie und die Widerstände Ra und Rb sowie die Dioden D1 und D2 als Symbol gekennzeichnet. Die Bauelemente der obersten Speicherzelle sind zum Vergleich mit den übrigen Zellen bezeichnet. Die Hohlräu me 5 sind zur besseren Übersicht nicht eingetragen.

In Fig. 9A ist der Datenspeicher schematisch mit seinen äußeren Abmessungen, der Länge l, der Breite b und der Tiefe t darge stellt. Er enthält die Speicherebenen E₁ bis E_u, deren Lage inner halb des Speichers gekennzeichnet und deren Anzahl u ist. Wie die Speicherzellen in jeder Speicherebene angeordnet sind, veranschau licht eine aus dem Datenspeicher ausgewählte Speicherebene E_x, die in Fig. 9B dargestellt ist.

Die Ebene wird durch Speicherzellen gebildet, die in Zeilen L₁ bis L_z untereinander angeordnet sind. Die Speicherzellen sind unterein ander gleich und haben eine quaderförmige Form. Sie besitzen je weils vier gleiche rechteckförmige und zwei quadratische Seiten und sind so angeordnet und zusammengefügt, daß die quadratischen Seiten der Speicherzellen insgesamt zwei gegenüberliegende gleich große ebene Flächen bilden. Die Anzahl der Zeilen pro Speicherebe ne beträgt z und die der Speicherzellen pro Zeile alternierend v und v-1. Die erste Zeile L₁ in Fig. 9B enthält die Speicherzellen S₁ bis S_v. Eine der Speicherzellen S_x ist in Fig. 9C dargestellt. Die Seitenlänge jeder der beiden quadratischen Flächen beträgt a und die Dicke d. Aus den Abmessungen a und d ergeben sich die Flä chen der Speicherzelle S_x. Vorausgesetzt, daß die Abmessungen b und l des Datenspeichers (Fig. 9A) bereits den für Speicherzellen nutzbaren Raum darstellen, beträgt die Anzahl u der Speicherebe nen:

und die Anzahl v der Speicherzellen pro Zeile in einer Speicher ebene beträgt:

Das anschließende Beispiel, das eine Vorstellung von den Größen eines praktisch ausgeführten Datenspeichers geben soll, ist in der nachfolgenden Beschreibung mit ZAB bezeichnet.

Wenn z. B. a = 20 µm, d = 10 µm, b = 122,880 mm und l = 141,195 mm ist, dann ist u = 12 288 Speicherebenen im Datenspeicher und v = 4 992 Speicherzellen pro Zeile in der Speicherebene.

Die Anzahl z der untereinanderliegenden Speicherzellenzeilen in jeder Speicherebene ist wie aus Fig. 9B hervorgeht:

Die Tiefe t des Datenspeichers ergibt sich aus:

Wie später noch beschrieben wird, muß t wegen der äußeren Kontak tierungsmöglichkeit des Datenspeichers (Fig. 9A) begrenzt werden. Bezogen auf das zuvor genannte Zahlenbeispiel stellt

z = 208

eine gewählten praktischen Wert dar, bei dem die Tiefe des Daten speichers

t = 2,956 mm

ist.

In Fig. 10 ist eine Speicherebene dargestellt, bei der die x-Lei tungen zu einer Seite und die y und -Leitungen zur anderen Seite der Speicherebene geführt sind. Dabei sind je eine y- und -Lei tung durch nur einen Strich symbolisiert.

Es gibt im Randbereich der Speicherebenen Plätze, die geometrisch mit Speicherzellen besetzt werden können, die jedoch nicht mit den x- sowie den y und -Leitungen angesteuert werden können, weil eine der x- oder y- und -Leitungen fehlt.

In Fig. 10 sind die x- sowie y- und -Leitungen als Linien gekenn zeichnet. Die zusammengehörenden y- und -Leitungen sind jeweils zu einer Linie zusammengefaßt. Die Speicherzellen sind mit gestri chelten Linien markiert. Zur besseren Veranschaulichung kreuzen sich die x und y, -Leitungen jeweils im Mittelpunkt jeder Spei cherzelle. Der linke und rechte Randbereich ist jeweils durch eine verstärkt gekennzeichnete Linie vom mittleren Teil der Speicher ebene getrennt.

Alle x-, y- und -Leitungen aller Speicherebenen des Datenspei chers müssen so untereinander verbunden werden, daß jede Spei cherzelle mit nur einem aktiven Leitungspaar, d. h. einer x-Leitung und einer y- oder -Leitung, ansteuerbar ist. Die x-Leitungen wer den z. B. auf der Oberseite des Speichers so untereinander verbun den, daß jede x-Leitung nur einmal jedes y-Leitungspaar kreuzt. Dazu müssen alle x-Leitungen jeweils jeder Speicherebene im Ab stand von z (Anzahl Zeilen/Speicherebene) untereinander verbunden werden. Es ergibt sich dann für eine Speicherebene die folgende Anzahl h von Leitungen, die eine Gruppe bilden.

Alle Leitungen jeder Gruppe müssen mit den korrespondierenden Lei tungen der übrigen Gruppen verbunden werden. Bezogen auf das zuvor genannte Beispiel ZAB ist h bei v = 4992 und z = 208

h = 24

Wie mehrfach übereinanderliegende Verbindungsleitungen pro Spei cherebene zur Verbindung der x-Leitungen vermieden werden können, zeigt das in Fig. 11A dargestellte Anordnungs- und Verbindungs schema. Zunächst wird der gesamte Datenspeicher in Speicherblöcke aufgeteilt, wobei ein Speicherblock h Speicherebenen enthält. Bei dem in Fig. 11A dargestellten Speicherblock ist z. B. z = 3, v = 18 und h = 6. Dabei sind die sechs Speicherebenen in Fig. 11 senkrecht zur Zeichenebene angeordnet und jeweils so organisiert, wie in Fig. 10 dargestellt.

Die aufeinanderfolgenden Leitungsgruppen, die in Fig. 11A je einer Ursprungs-Speicherebene zugeordnet werden, sind mit A bis F be zeichnet. Jede Speicherebene weist 6 (h = 6) geometrisch getrennte aufeinanderfolgende Leitungsgruppen auf, die jeweils 3 (z = 3) Lei tungen enthalten. Zur Verbindung der x-Leitungen der geometrischen Speicherebenen sind 2 Verdrahtungsebenen erforderlich. In der er sten Verdrahtungsebene sind die x-Leitungen jeder ursprünglichen Speicherebene entsprechend ihrer Ordnungszahl untereinander ver bunden. Im Randbereich werden die Verbindungsleitungen zu der dar unterliegenden zweiten Verdrahtungsebene durchkontaktiert und dort mit den Leitungen der ersten Verdrahtungsebene so verbunden, daß die Leitungsgruppen jeder ursprünglichen Speicherebene fortgesetzt werden. Das Verdrahtungsschema wird auf der Ober- und Unterseite des Datenspeichers angewandt, weil, wie später noch beschrieben ist, die x-Leitungen teilweise zur Ober- und teilweise zur Unter seite des Speichers geführt sind. Durch das Verdrahtungsschema werden die Speicherzellen der geometrischen Ebenen sozusagen zu elektrisch organisierten Ebenen zusammengefaßt.

Jede Speicherebene in Fig. 11A weist sechs (h = 6) geometrisch ge trennte aufeinanderfolgende Leitungsgruppen A bis F auf, die je weils drei (z = 3) Leitungen enthalten. Jede Leitungsgruppe jeder Speicherebene ist in der jeweils benachbarten Speicherebene inner halb eines Speicherblockes geometrisch um die Breite einer Lei tungsgruppe versetzt angeordnet. Um aus allen Speicherebenen eines Speicherblockes elektrische zusammengesetzte Speicherebenen zu erhalten, werden alle x-Leitungen, die innerhalb jeder Leitungs gruppe dieselbe Lage haben und zu derselben Leitungsgruppe gehö ren, untereinander verbunden. In Fig. 11A sind die Verbindungen, die in einer Ebene geführt werden können, mit durchgezogenen Li nien gekennzeichnet. Die jeweiligen Anschlüsse der x-Leitungen der Speicherebenen sind mit Punkten gekennzeichnet. Die Verbindungen in den Randbereichen der Speicherebenen sind gestrichelt gekenn zeichnet.

Wie diese Verbindungen praktisch ausgeführt werden können, ist in Fig. 11B dargestellt. Es ist das Endteil der ersten und das An fangsteil der angrenzenden Speicherebene dreidimensional darge stellt, wobei die Leitungen der Leitungsgruppen F der beiden Spei cherebenen, wie in Fig. 11A angegeben, untereinander verbunden werden müssen. Zwischen den Speicherebenen befinden sich zwei iso lierende Schichten 45 und 46. Zwischen den Schichten verlaufen Verbindungsleitungen, an die die x-Leitungen der Leitungsgruppe F der Speicherebene 1 und die der Speicherebene 2 angeschlossen sind, wobei die Anschlüsse bei der Speicherebene 1 in der Verbin dungsebene der übrigen x-Leitungen und bei der Speicherebene 2 auf deren der Ebene gegenüberliegenden Kante ausgeführt sind. Zur bes seren räumlichen Vorstellung ist bei der Speicherebene 1 das letz te y-Leitungspaar (y₁₈, ₁₈) und bei der Speicherebene 2 das erste y-Leitungspaar (y₁, ₁) mit dargestellt.

Wird beispielsweise die genannte Ansteuerleitung a₈ und die Steuer leitung b₁₇ ausgewählt, so wird die in Fig. 12 eingekreiste Speicherzelle Sp_a angesteuert. Die x- und y-, -Leitungen sind in Fig. 12 jeweils aus der senkrecht stehenden Speicherebene in die Zeichenebene der Fig. 12 geklappt, um sie darstellbar zu machen. In Fig. 12 sind also sechs Speicherebenen, deren Aufbau der in Fig. 10 dargestellten Speicherebene entspricht, in der real existierenden räumlichen Anordnung senkrecht zur Zeichenebene der Fig. 12 angeordnet, jedoch um 90° in die Zeichenebene der Fig. 12 geklappt, um sie darstellbar zu machen. Dieses Beispiel zeigt, daß eine eindeutige Zuordnung von Ansteuerleitungen a und b, zu einer Speicherzelle möglich ist. Dabei sind in Fig. 12 die ein zelnen Speicherebenen gegeneinander verschoben dargestellt, um die Kreuzungsfreiheit zu verdeutlichen.

In Fig. 13 ist dargestellt, wie die x-, y- und -Leitungen einer Speicherebene zur Ober- und Unterseite des Datenspeichers geführt werden. Dabei ist das in Fig. 13 vorgestellte Konzept der Lei tungsführung eine Weiterentwicklung des in Fig. 10 schematisch dargestellten grundsätzlichen Konzepts. Im Gegensatz zu Fig. 10 sind die den x-Leitungen zahlenmäßig weit überlegenen y- und - Leitungen nicht sämtlich zur Unterseite der Speicherebene geführt, sondern teilweise zur Oberseite. Um die Ansteuerung des Speichers in einfacher Weise ausführen zu können, müssen alle Ansteuerlei tungen a an der Oberfläche der Oberseite und alle Ansteuerleitun gen b und an der Oberfläche der Unterseite des Datenspeichers zur äußeren Kontaktierung zur Verfügung stehen. Andererseits ist es aus Platzgründen für eine spätere Kontaktierung sinnvoll, daß auf der Ober- und Unterseite des Speichers gleich viele Kontakt stellen angeordnet sind, die voneinander jeweils den gleichen Ab stand aufweisen. Da es eine größere Anzahl an y- und -Leitungen gibt als an x-Leitungen, ist es sinnvoll, einen Teil der y-Leitun gen zunächst auf der Oberseite entsprechend ihrer Ordnungszahl an Ansteuerleitungen b anzuschließen, die, wie im folgenden noch be schrieben werden wird, pro Datenspeichersegment jeweils zur Unter seite des Datenspeichers geführt werden. In Fig. 13 sind die auf der Oberseite angeordneten Ansteuerleitungen b durch kurze gestri chelte Pfeile symbolisiert, deren Spitzen zur Unterseite des Spei chers zeigen.

In Fig. 14 ist der schematische Aufbau eines Datenspeichers ange geben. Er besteht aus mehreren Speichersegmenten 21, die jeweils eine gleiche Anzahl von Speicherblöcken 20 enthalten. Links in Fig. 14 sind die auf der Unterseite des Datenspeichers anschließ baren Ansteuerleitungen b und , die mit y- und -Leitungen ver bunden sind, angegeben und rechts die auf der Oberseite liegenden Ansteuerleitungen a, die mit x-Leitungen verbunden sind.

Aus dem bisher gesagten folgt, daß bei einer normalen Auslegung des Speichers die Anzahl der b- und -Leitungen doppelt so groß ist wie die Anzahl der a-Leitungen. Es ist jedoch wünschenswert, die Anzahl der a-Leitungen zu erhöhen; zugunsten einer Reduzierung der Anzahl der b- und -Leitungen. Da jede Speicherzelle zu ihrer Ansteuerung eine Kreuzungsstelle je einer x-Leitung mit je einer y- und einer -Leitung benötigt, es aber nicht unbedingt notwendig ist, daß diese Kreuzungsstelle von einer genau definierten x- oder y- oder -Leitung gebildet wird, ist es bildlich gesprochen mög lich, die y- und -Leitungen zu verlängern und Kreuzungsstellen dadurch zu schaffen, daß mehr x-Leitungen verwendet werden.

Um bei der Verknüpfung von Speicherblöcken, die sich zu einem Da tenspeicher ergänzen, eine möglichst gleiche Anzahl von Ansteuer leitungen a sowie b und zu erhalten, ist es notwendig, zunächst die x-Leitungen von mehreren Speicherblöcken mit den der y- und - Leitungen des ersten Speichersegmentes zu kreuzen. Damit erhöht sich die Anzahl der Ansteuerleitungen a. Bei den weiteren Spei chersegmenten werden alle an die Ansteuerleitungen a ange schlossenen x-Leitungen mit weiteren y- und -Leitungen, die an weitere Ansteuerleitungen b und angeschlossen sind, gekreuzt, wodurch sich die Anzahl der Ansteuerleitungen b und pro Speichersegment um v erhöht. In Fig. 14 sind die Ansteuerleitungen a des ersten Speicherblockes mit a₁ bis a_v bezeichnet. Weil jedes Speichersegment aus m Speicherblöcken besteht, enthält der letzte Speicherblock die Ansteuerleitungen a_(m-1)v+1 bis a_mv. Die Ansteuer leitungen b des ersten Speichersegmentes sind mit b₁ bis b_v be zeichnet. Bei n Speichersegmenten sind die Ansteuerleitungen b des letzten Segmentes b_(n-1)v+1 bis b_nv. Die Bezeichnungsweise der Ansteu erleitungen entspricht der der Ansteuerleitungen b. Die Gesamt zahl der Ansteuerleitungen a ist gleich der Gesamtanzahl der An steuerleitungen b plus , wenn die Anzahl m der Speicherblöcke pro Speichersegment doppelt so groß ist, wie die Gesamtanzahl n der Speichersegmente.

Die Gesamtanzahl c der erforderlichen Speicherblöcke ergibt sich aus der Gesamtanzahl u der Speicherebenen des Datenspeichers und der Anzahl h der Speicherebenen pro Speicherblock. Es ist:
Bezogen auf das zuvor genannte Beispiel ZAB ist c bei u = 12.228 und h = 24

c = 512 Speicherblöcke im Datenspeicher
Die Gesamtanzahl Ga der Ansteuerleitungen a ist von m, der Anzahl der Speicherblöcke pro Speichersegment und von der Anzahl v der Speicherzellen pro Zeile einer Speicherebene abhängig.

Ga = m _* v

Die Gesamtanzahl Gb der Ansteuerleitungen b und ist:

Gb = 2 _* n _* v

Weil insgesamt c Speicherblöcke angesteuert werden müssen, ist:

c = m _* n

bzw.

Wenn Ga = Gb ist, dann ist:

m = 2 _* n

so daß in dem Fall die Anzahl m der Speicherblöcke pro Speicher segment ist:

Bezogen auf das Beispiel ZAB ist die Anzahl m der Speicherblöcke pro Speichersegment gleich:

und die Anzahl der Speichersegmente beträgt:

Die Anzahl der a- und b-Ansteuerleitungen beträgt dann:

Ga = 32 _* 4992
Ga = 159 744
Gb = 2 _* 16 _* 4992
Gb = 159 744

Die Anzahl n_s der nutzbaren Speicherzellen des Datenspeichers er gibt sich aus der Anzahl n_f der nutzbaren Speicherzellen pro Spei cherebene und der Anzahl u der Speicherebenen. Damit ist:

n_s = n_f _* u

Im Beispiel ZAB ist die Anzahl der nicht nutzbaren Speicherzellen plätze im Randbereich der Speicherebenen relativ klein, weil die Tiefe gegenüber der Längen- und Breitenabmessung des Datenspei chers gering ist. Die Gesamtanzahl der Speicherzellen ist deshalb etwa:

n_s ≈ n_e _* u

wobei

n_e = z _* v-r und

ist.

Mit den für das Beispiel ZAB geltenden Zahlenwerten ergibt sich mit
z = 208 Zeilen und v = 4 992 Speicherzellen pro Zeile
n_s ≈ 208 _* 4 992 - 104
n_s ≈ 1 038 336
Die Speicherkapazität des Datenspeichers beträgt mit
u = 12 288 Speicherebenen
n_s ≈ 1 038 336 _* 12 288
n_s ≈ 12,76 _* 10⁹ Bit oder n_s ≈ 1,546 GByte

Das gleiche Ergebnis ergibt sich auch aus der Anzahl der Ansteuer leitungen a, die mit den Ansteuerleitungen b, mit Hilfe der x und y, gekreuzt werden.

In Fig. 15 ist schematisch ein Datenspeichersegment 21 dreidimen sional mit Ansicht auf die Unterseite dargestellt, um den Verlauf der Ansteuerleitungen b und sowie aller Verdrahtungsebenen zu veranschaulichen. Die Speicherebenen in dem Speichersegment sind mit E bezeichnet. Ein Teil der y-Leitungen der Speicherebenen ist, wie aus Fig. 13 hervorgeht, an Ansteuerleitungen b auf der Ober seite des Speichersegments angeschlossen. In Fig. 15 sind diese in der Verdrahtungsebene 24 verlaufenden Ansteuerleitungen b mit un gradzahliger Ordnungszahl an der Kante des Speichersegmentes von der Oberseite zur Oberfläche der Unterseite des Speichersegmentes geführt und dort etwa bis zur Mitte der Oberfläche weitergeleitet.

Die auf der Unterseite des Speichersegmentes in der Verdrahtungs ebene 25 verlaufenden Ansteuerleitungen , deren Ordnungszahl ebenfalls ungerade ist, sind so zur und auf der Oberfläche des Speichersegmentes geführt, daß sie zu den von der Oberseite kom menden Ansteuerleitungen b parallel laufen und mit diesen Lei tungspaare mit jeweils gleicher Ordnungszahl bilden. Auch die An steuerleitungen b und mit gerader Ordnungszahl werden paarweise von der Verdrahtungsebene 25 zur Oberfläche der Unterseite des Speichersegmentes geführt und dort etwa bis zur Mitte weitergelei tet. Alle Ansteuerleitungen b und weisen jeweils einen Kontak tierungspunkt an der Oberfläche des Speichersegmentes auf. Zur Veranschaulichung ist in Fig. 15 als Beispiel der Kontaktierungs punkt 23 der Ansteuerleitung b₁₀ und der Punkt 22 der Leitung ₁₀ eingetragen.

Auf der Oberseite des Speichersegmentes stellt die Verdrahtungs ebene 26 die Verdrahtungsebene der Ansteuerleitungen x dar. Zur weiteren Verbindung und äußeren Kontaktierung enthält die Ebene 27 segmentübergreifende Leiterbahnelemente, deren Beschreibung noch folgt.

Die Ansteuerleitungen a der Speicherblöcke in den Speichersegmen ten sind alle so untereinander verbunden, wie es als Beispiel mit dem in Fig. 16 rechts außen liegenden Ansteuerleitungen a_v, a_2v bis a_mv angegeben ist, das bedeutet, daß alle Ansteuerleitungen a, die in den Speichersegmenten gleichliegenden Blöcken zugeordnet sind und die, die gleiche Ordnungszahl innerhalb der Ansteuerleitungen a des Speicherblockes aufweisen, untereinander verbunden sind. Zur Verbindung aller Ansteuerleitungen a der Speicherblöcke in allen Speichersegmenten müssen jeweils mehrere Leitungen, deren Anzahl gleich der Anzahl der Speichersegmente ist, übereinander geführt werden.

In Fig. 17 ist als Beispiel das elektrische Schema der Leitungs führung für die in Fig. 16 angegebenen Ansteuerleitungen a_v, a_2v bis a_mv dargestellt. Es können Leiterbahnelemente verwendet werden, die senkrecht auf den Speicherebenen stehen, mit diesen einen Win kel von 90° bilden, auf beiden Seiten Leiterbahnen aufweisen und untereinander isoliert sind. Auf der einen Seite jedes Leiterbahn elementes sind die Ansteuerverbindungsleitungen und auf der ande ren Seite die durchkontaktierten Verbindungen zu den Ansteuerlei tungsanschlüssen a der Speicherblöcke und zu den äußeren Kontak tierungspunkten, wie z. B. mit 14 und 15 angegeben ist, angeordnet. Die Anschlüsse zu den Ansteuerleitungen a und zu den äußeren Kon taktierungspunkten 14 und 15 sind gestrichelt gezeichnet.

Die Oberseite und die Unterseite des Datenspeichers mit jeweils der Fläche b _* 1 wird zur Kontaktierung der Ansteuerleitungen ge nutzt. Wie groß ein Kontaktierungspunkt einschließlich des Isola tionsabstandes zu den Nachbarpunkten sein darf, ergibt sich aus der notwendigen Anzahl Ga und Gb von Ansteuerleitungen. Wenn Ga = Gb ist, sind die Kontaktierungspunkte auf beiden Seiten des Speichers gleich groß. Ein Punkt kann dabei eine quadratische Grundfläche aufweisen. Die Größe p eines Punktes beträgt dann:

Bezogen auf das Beispiel ZAB, beträgt die Fläche p eines Kontakt punktes

Die Seitenlänge w eines quadratisch angenommenen Kontaktpunktes ist dann:

Beim Beispiel ZAB ist die Seitenlänge w eines Kontaktpunktes:

Die Abmessungen der Kontaktfläche p ist eine Funktion der Tiefen abmessung t des Datenspeichers. Bei Erhöhung von t erhöht sich die Anzahl z der Speicherzellenzeilen in jeder Speicherebene. Es kön nen dann weniger x-Leitungen untereinander verbunden werden, womit sich die Anzahl der Ansteuerleitungen a erhöht.

Die Ansteuerleitungen a werden auf der Oberseite und die Ansteuer leitungen b und auf der Unterseite des Datenspeichers so nach außen hin mit Kontaktflächen verbunden, daß jede Fläche einer An steuerleitung zugeordnet ist und daß zur Isolation die benachbar ten kontaktierbaren Flächen auf jeder Seite des Datenspeichers untereinander den gleichen Abstand aufweisen. Der Datenspeicher ist flächenförmig aufgebaut, um eine möglichst große Fläche für die Kontaktierung nutzen zu können. Alle Kontaktflächen des Daten speichers müssen mit den Kontaktflächen einer Ansteuerelektronik verbunden werden.

Die Ansteuerelektronik kann fest in einem Gerät installiert sein, so daß der Datenspeicher bei jedem Gerät austauschbar ist. Jeder Kontaktfläche des Datenspeichers muß eine Kontaktfläche der An steuerelektronik gegenüberstehen. Zwischen den Kontaktflächen des Datenspeichers und denen der Ansteuerelektronik kann auf jeder Seite des Speichers eine Folie angeordnet werden, die aus einem isolierenden Material besteht und Partikel aus einem leitenden Material enthält, die in der Folie selbst keinen Kontakt unterein ander haben, aber auf beiden Seiten der Folie kontaktierbar sind.

Um Kurzschlüsse zu vermeiden, muß jede kontaktierbare Partikelflä che so klein sein, daß mit Sicherheit keine Verbindung von Kon taktflächen des Datenspeichers oder der Ansteuerelektronik unter einander entsteht. Die Kontaktsicherheit der leitenden Partikel in der Folie mit den zu verbindenden Kontaktflächen des Datenspei chers und den zugehörenden Flächen der Ansteuerelektronik kann erhöht werden, indem ein zulässiger Druck auf beide Seiten jeder Folie ausgeübt wird, wobei es von Vorteil ist, wenn die Folie ein schließlich ihrer Partikel komprimierbar ist.

Wenn beide Kontaktfolien Bestandteil jedes Speichers sind, kann die Kontaktierung aller Partikel zu den Kontaktierungsflächen des Datenspeichers durch feste Verbindungen ersetzt werden. Außerdem wird dann bei Auswechseln der Speicher die Abnutzung der Kontakt folien herabgesetzt, weil jeder Speicher Kontaktfolien aufweist und das Gerät zur Kontaktierung nur die Kontaktflächen der Ansteu erelektronik enthalten braucht. Im Fall, daß die Ansteuerelektro nik Bestandteil des Datenspeichers ist, sind sehr viel weniger Kontaktierungspunkte zur Ansteuerung des Speichers notwendig. Die Tiefe des Speichers kann dann noch weiter erhöht werden.

Die Ansteuerleitungen a werden mit Hilfe einer Matrix MX und die Ansteuerleitungen b und mit einer Matrix MY betrieben. Zur Ver anschaulichung des Ansteuerschemas der Ansteuerleitungen ist als Beispiel in Fig. 18 ein Ausschnitt der beiden Matrizen MX und MY mit einem Teil einer Speicherebene dargestellt. Über die Matrix leitungen ax₁ bis ax₅ und ay₁ der Matrix MX sowie über die Matrix leitungen bx₁ bis bx₅ und by₁ der Matrix MY ist der angeschlossene Teil der gezeichneten Speicherebene mit den Ansteuerleitungen a₁ bis a₅ sowie b₁ bis b₅, die verstärkt gezeichnet sind, und ₁ bis ₅, ansteuerbar.

In Fig. 18 sind alle Leitungskreuzungen in den Matrizen MX und MY mit einem quadratförmigen Punkt gekennzeichnet. Die Punkte sym bolisieren Schaltungen, die innerhalb jeder Matrix untereinander gleich sind. In Fig. 19A ist die in der Matrix MX verwendete Schaltung dargestellt.

Die Eingänge der Schaltung sind wie in Fig. 18 mit ax und ay und der Ausgang ist mit a bezeichnet. Der Eingang ax ist über einen Vorwiderstand 54 mit den Gates der Transistoren 50 und 52 und der Eingang ay mit den Source-Anschlüssen verbunden. Der Ausgang a ist mit der Anode der Diode 51 und der Kathode der Diode 53 verbunden. Die Kathode der Diode 51 ist mit dem Drainanschluß des Transistors 50 und die Anode der Diode 53 ist mit dem Drainanschluß des Tran sistors 52 verbunden. Mit dem Transistor 50 kann eine am Ausgang a liegende positive Spannung, die von einer auf positives Potential geschalteten Ansteuerungsleitung (Fig. 18) herrührt, auf nahezu Massepotential (0 Volt) geschaltet werden, so daß ein Strom in der gewählten Stromrichtung durch eine Speicherzelle fließt. Der ent gegengesetzt gerichtete Strom kann erzeugt werden, indem der Aus gang a mit dem Transistor 52 auf pos. Potential und eine der An steuerleitungen b auf Massepotential geschaltet wird. Nur wenn beide Eingänge ax und bx selektiert sind, darf einer der Transi storen 50 oder 52 leitend werden, das bedeutet, daß eine der bei den Eingänge Massepotential und der andere volle Betriebsspannung, z. B. +5V aufweisen muß oder umgekehrt.

Im neutralen Zustand liegt an den Eingängen ax und bx die halbe Betriebsspannung, d. h. beim zuvor genannten Beispiel +2,5V. Zur Realisierung der Schaltvorgänge werden MOS-FET-Transistoren ver wendet, die eine erhöhte Gate/Source-Schwellspannung (2,1 bis 4,0 V) besitzen. Im vorangegangenen Beispiel wird von einer Schwell spannung ausgegangen, die ca. 3 V beträgt. Die Transistoren haben außerdem den Vorteil, daß vor Erreichen der Schwellspannung nur ein geringer Sperrstrom fließt (einige nA).

Der N-Channel-Transistor 50 und der P-Channel-Transistor 52 ist jeweils nicht leitend, wenn die auf das Beispiel bezogene Gate/ Source-Spannung in den Grenzen ±2,5 V liegt. Die Dioden 51 und 53 verhindern bei den Transistoren 50 und 52, daß deren Invers-Dioden leitend werden kann. Außerdem wird mit ihnen bei jedem gesperrten Transistor der Sperrstrom vermindert.

In der Fig. 19B angegebenen Tabelle sind acht Fälle angegeben, bei denen die selektierten Eingangssignale ax und ay sowie die nicht aktivierten Eingangssignale, die mit ax′ und ay′ bezeichnet sind, miteinander kombiniert sind. In jedem Fall ist die Gate-, Source- und Drainspannung der Transistoren 50 und 52 sowie das Spannungs potential am Ausgang a angegeben. In der Tabelle sind Spannungs werte in Volt angegeben, die sich auf das zuvor genannte Beispiel bei dem die Betriebsspannung +5 V beträgt, beziehen. Im Fall, daß Anschlüsse hochohmig sind, ist ein "H" eingetragen. Aus der Tabel le in Fig. 19B geht hervor, daß nur im Fall 1, bei dem am Eingang ax eine Spannung von +5 V und am Eingang ay Massepotential liegt, der Ausgang a nur eine Restspannung aufweist, die kleiner als +1 V ist. Nur im Fall 5, der den umgekehrten Fall 1 darstellt, ist die am Ausgang liegende Spannung größer als +4 V. Die Spannungswerte an den Eingängen ax und ay sowie an den Drain-, Source- und Gate-Ein gängen des jeweils leitenden Transistors und am Ausgang a sind in der Tabelle in den Fällen 1 und 5 stark umrandet eingetragen.

In Fig. 20A ist die Schaltung dargestellt, mit der, entsprechend der Matrix MY (Fig. 18), die Ansteuerleitungen b und betrieben werden. Es wird ein N-Channel-MOS-FET-Transistor 60 und ein P- Channel-MOS-FET-Transistor 62 verwendet. Die Gates der Transisto ren sind miteinander verbunden und über einen Vorwiderstand 64 an den Eingang bx angeschlossen, und die miteinander verbundenen Source-Anschlüsse bilden den Eingang by.

Der Drain-Anschluß des Transistors 60 stellt den Ausgang dar und ist über den Widerstand 61 mit der positiven Betriebsspannung ver bunden. Entsprechend bildet der Drain-Anschluß des Transistors 62, der über den Widerstand 63 an Massepotential liegt, den Ausgang b.

Die Schaltfunktionen der Transistoren 60 und 62 werden über die Eingänge bx und by wie bei der in Fig. 19A dargestellten Schaltung ausgeführt. Bei leitendem Transistor 60 liegt am Ausgang statt der Betriebsspannung nahezu Massepotential und bei leitendem Tran sistor 62 liegt am Ausgang b statt des Massenpotentials nahezu die Betriebsspannung. Wenn beide Eingänge bx und by selektiert sind, weisen die Ausgänge b und abhängig von der Polarität der Signale an den Eingängen entweder Masse- oder Betriebsspannungspotential niveau auf.

In der in Fig. 20B angegebenen Tabelle sind, entsprechend der in Fig. 19B dargestellten Tabelle, acht Fälle mit den zugeordneten Spannungswerten zu den Ein- und Ausgängen und den Gate-, Source- und Drain-Anschlüssen der in Fig. 20A angegebenen Schaltung einge tragen. In den Fällen 1 und 5 sind die Spannungswerte an den Ein- und Ausgängen und an dem Gate-, Source- und Drainanschluß des lei tenden Transistors verstärkt umrandet, weil beide Eingänge bx und by selektiert sind.

Um den Diodensperrstrom des Datenspeichers herabzusetzen, können die Ansteuerleitungen b und der Datenspeichersegmente mittleres Betriebsspannungspotential (+2,5 V) erhalten, bei denen momentan kein Datenverkehr erfolgt. Dazu kann das in Fig. 20A angegebene Betriebsspannungs- und das Massepotential auf +2,5 V gelegt wer den. Die Anschlüsse der meisten Speicherzellen befinden sich dann auf einem Potential von +2,5 V, so daß durch diese Zellen kein Diodensperrstrom fließen kann. Der Diodensperrstrom, der durch Datenverkehr in einem Speichersegment entsteht, ist dann vernach lässigbar klein.

In Fig. 21A ist das Schema der in Fig. 18 angegebenen Matrix MX dargestellt. Sie besteht, bezogen auf das Beispiel ZAB, aus den Matrixleitungen ax₁ bis ax₄₀₀, die sich mit den Leitungen ay₁ bis ay₄₀₀ kreuzen. Die Anzahl der Matrixleitungen ax ist gleich der Anzahl der bx-Leitungen, weil in diesem Fall die Gesamtanzahl der notwendigen Matrixleitungen am geringsten ist.

Mit der in Fig. 21B angegebenen Schaltung können die Leitungen ax₁ bis ax₄₀₀ angesteuert werden. Die gleiche Schaltung kann verwendet werden, um die Leitungen ay₁ bis ay₄₀₀ anzusteuern. Es ist ein Schieberegister 100 vorgesehen, dessen Eingang mit dem Ausgang des letzten Flip-Flops verbunden ist. Mit einem Setzimpuls N₁ an der Klemme 101 werden alle Flip-Flops des Schieberegisters auf "0" und das erste Flip-Flop auf "1" gesetzt, und mit dem Taktsignal T₁ an der Klemme 102 kann die gesetzte "1" im Kreis geschoben werden. Mit der Anzahl der Taktimpulse kann bestimmt werden, welche Ma trixleitung ax selektiert werden soll. An die Ausgänge des Schie beregisters 100 sind Schaltungen SAX₁ bis SAX₄₀₀ angeschlossen, die untereinander gleich aufgebaut sind und denen außerdem von der Klemme 103 ein Freigabesignal F₁ und von der Klemme 104 ein Polari tätssignal P₁ zugeführt wird. Die Eingänge der in Fig. 21B angege benen Schaltung sowie der übrigen Schaltung zur Ansteuerung der Matrixeingangsleitungen der Matrizen MX und MY können mit einem Mikrocomputer gesteuert werden.

In Fig. 21C ist dargestellt, wie z. B. die Schaltung SAX₁ aufgebaut ist. Sie besteht aus einem Gatter 105, dessen Ausgang ax₁ mit dem Ausgang eines UND-Gatters 106 hochohmig geschaltet werden kann. Der Ausgang ax₁ des Gatters 105 wird nur niedrigohmig, wenn das Freigabesignal F₁ gleich "1" ist und die Schaltung mit dem Schiebe register 100 selektiert wurde, d. h. das Ausgangssignal A₁ des Schieberegisters 100 ist dann gleich "1", anderenfalls stellt sich am Ausgang des Gatters 105 ein Potential ein, das durch die hoch ohmigen gleich großen Widerstände 107 und 108 bestimmt wird. Mit dem Potential P₁ an der Klemme 104 wird der Pegel des Ausgangssi gnals des Gatters 105 gesteuert, wenn dieses niederohmig geschal tet ist.

In Fig. 22A ist das Schema der in Fig. 18 angegebenen Matrix MY dargestellt. Sie besteht, bezogen auf das Beispiel ZAB, aus den Matrixleitungen bx₁ bis bx₂₀₈ und den Leitungen by₁ bis by₄₉₉₂. Zum Betrieb der Ansteuerleitungen b und jedes Speichersegmentes kreuzen sich 13 Matrixleitungen bx mit 384 Matrixleitungen by, so daß sich pro Speichersegment 4992 Kreuzungspunkte ergeben. Die Aufteilung der Matrixleitungen bx und by ermöglicht es, daß eine ausreichend große Anzahl von Datenbits (384) gleichzeitig ge schrieben und z. B. anschließend 16- oder 32-Bit-Worte gelesen wer den können. Die Matrixleitungen bx₁ bis bx₂₀₈ werden mit einer Schaltung angesteuert, die im Prinzip wie die in Fig. 21B darge stellten Schaltung aufgebaut ist, bei der aber die Schieberegisterlänge 208 Bit beträgt. Jede Matrixleitung bx₁ bis bx₂₀₈ ist einer bestimmten Anzahl von Taktimpulsen, die das Schie beregister erhält, zugeordnet.

In Fig. 22B ist eine Schaltung dargestellt, mit der Daten über die Matrixleitungen by₁ bis by₄₉₉₂ geschrieben und gelesen werden kön nen. Es sind 16 Schieberegister 216 bis 231 vorgesehen, die je weils 384 Bit lang sind. Jedes Schieberegister ist einem Speicher segment zugeordnet. Mit den Eingangssignalen E₁ bis E₁₆ an den Klemmen 250 bis 265 kann jeweils eines der Schieberegister 216 bis 231 zum Schreiben oder Lesen ausgewählt werden. Den Schieberegi stern sind an den Klemmen 200 bis 215 Dateneingänge D₁ bis D₁₆ zu geordnet, über die Daten mit dem an der Klemme 232 liegenden Takt signal T₂ eingelesen werden, wenn dieser mit einem der Signale E₁ bis E₁₆ freigegeben wurde. Es ist beim Schreiben des Speichers vor teilhaft, wenn der selektierte Teil des Speichers (384 Bit) zu nächst gelesen wird, um festzustellen, welche Speicherzellen um programmiert werden müssen. Es kann so vermieden werden, daß der Zustand bereits richtig beschriebener Zellen weiter verändert wird. Nachdem bekannt ist, welche Speicherzellen umprogrammiert werden müssen, wird das Schreiben des selektierten Speicherteiles in zwei aufeinanderfolgende Vorgänge unterteilt. Beim ersten Schreibvorgang werden alle Speicherzellen umprogrammiert, die vom Zustand "0" nach "1" geändert werden müssen und beim zweiten Schreibvorgang werden alle Speicherzellen umprogrammiert, deren Zustand von "1" nach "0" zu ändern ist. Entsprechend wird in das selektierte Schieberegister beim ersten Schreibvorgang überall dort eine "1" hineingeschoben, wo eine Umprogrammierung von "0" nach "1" erfolgen soll und beim zweiten Vorgang werden die Stellen mit einer "1" belegt, bei denen eine Zustandsänderung der Speicherzelle von "1" nach "0" erreicht werden soll. Aufeinander folgend sind die Ausgänge der Schieberegister 216 bis 231 jeweils mit einer der Schaltungen SBY₁ bis SBY₄₉₉₂ verbunden. Jede der Schaltungen erhält außerdem das an der Klemme 249 vorgegebene Po laritätssignal P₃ und entsprechend der Zuordnung zu einem der Schieberegister eines der Signale FS₁ bis FS₁₆, die von den Signa len E₁ bis E₁₆ abgeleitet sind. Die Schaltungen SBY₁ bis SBY₄₉₉₂ sind untereinander gleich aufgebaut.

In Fig. 22C ist deshalb nur die erste Schaltung SBY₁ dargestellt. Der Ausgang des Gatters 302 kann mit dem Ausgangssignal des UND- Gatters 301 hoch- und niederohmig geschaltet werden. Das Potential der Matrixleitung by₁ ist bei hochohmig geschaltetem Gatter 302 gleich der Hälfte der Betriebsspannung, weil die hochohmigen Wi derstände 304 und 305 den gleichen Wert haben. Das Gatter 302 ist nur dann niederohmig geschaltet, wenn beim Schreibvorgang eine Umprogrammierung der selektierten Speicherzellen erfolgen soll, d. h. das Ausgangssignal B₁ des Schieberegisters 216 (Fig. 22B) ist dann gleich "1" und das Signal FS₁ ist ebenfalls gleich "1". Das bedeutet, daß das Schieberegister 216 selektiert und der vorange gangene Einlesevorgang der Daten in das Schieberegister 216 been det ist.

Die Polarität des Signals P₃ an der Klemme 249 ist den Schreibvor gängen zugeordnet und bei allen ersten Schreibvorgängen gegenüber der bei allen zweiten Schreibvorgängen entgegengesetzt. Die Pola rität des Ausgangssignals by₁ ist bei niederohmig geschaltetem Gat ter 302 gleich der des Signals P₃. In Fig. 22D ist dargestellt, wie die Signale E₁ bis E₁₆ zur Selektion der in Fig. 22B angegebenen Schieberegister 216 und 231 und die Signale FS₁ bis FS₁₆ zur Aus wahl der den Schieberegistern zugeordneten Schaltungen SBY₁ bis SBY₄₉₉₂ erzeugt werden. Der Ausgang des letzten Flip-Flops des 16 Bit langen Schieberegisters 400 ist mit dem D-Eingang des ersten Flip-Flops verbunden, das mit einem Impuls N₃ an der Klemme 401 gesetzt werden kann. Mit dem Impuls N₃ werden alle übrigen Flip- Flops des Schieberegisters auf "0" gesetzt, so daß anschließend mit dem Takt T₃ an der Klemme 402 die gesetzte "1" im Kreis gescho ben werden kann. Mit der Anzahl der Taktimpulse kann bestimmt wer den, welches der Ausgangssignale E₁ bis E₁₆ gleich "1" werden soll. Nach Auswahl eines der Schieberegister 216 bis 231 (Fig. 22B) wer den in das selektierte Schieberegister Daten eingelesen.

Die Ausgangssignale E₁ bis E₁₆ des Schieberegisters 400 sind je weils über UND-Gatter 405 bis 420 mit einem Signal F₃ an der Klemme 403 verknüpft. Das Signal F₃ wird immer dann auf "0" geschaltet, wenn Daten in eines der Schieberegister 216 bis 231 (Fig. 22B) gelesen werden oder wenn der Zustand des Schieberegisters 400 ver ändert wird. Die Schreibdauer ist bei der Matrix MX (Fig. 21A) von dem Signal F₁ (Fig. 21C) und bei der Matrix MY (Fig. 22A) von dem Signal F₃ (Fig. 22D) abhängig. Beide Signale, F₁ und F₃, müssen zu gleichen Zeitpunkten "1" und anschließend wieder gleich "0" wer den. Die Schreibdauer ergibt sich aus der Zeit, zu der die Signale F₁ und F₃ gleich "1" sind. Wenn wie im zuvor genannten Zahlenbei spiel das Schreiben einer Speicherzelle 189,32 µs dauert und 384 Speicherzellen in zwei Schreibvorgängen programmiert werden, dann ist zum Schreiben eines 8-Bit-Wortes folgende Zeit t_s notwendig:

Die Zeit zum Schreiben eines beliebigen Teiles des Speichers ist gegenüber herkömmlichen Massenspeichern erheblich kleiner. Außer dem kann die zum Schreiben benötigte Zeit pro Bit noch gesteigert werden, indem die Anzahl der gleichzeitig programmierten Speiche 06870 00070 552 001000280000000200012000285910675900040 0002019515492 00004 06751r zellen erhöht wird.

Zum Lesen von gespeicherten Daten wird wie beim Schreiben eines der Schieberegister 216 bis 231 (Fig. 22B) mit der in Fig. 22D angegebenen Schaltung ausgewählt. In das selektierte Schieberegi ster wird ein Datenmuster eingelesen, das aus führenden Nullen und anschließend aus einer bestimmten Anzahl von aufeinanderfolgenden Einsen besteht. Die Anzahl der Einsen ist gleich der Anzahl Bits, die gleichzeitig gelesen werden können. Die Anzahl ist wählbar. Bei z. B. 32-Bit-Worten ergeben sich bei 384 Bit pro Schieberegi ster 12 Worte.

Zum Lesen der Worte werden die Einsen an die zu lesende Stelle im Raster der Anzahl der Einsen verschoben. Beim Einlesen und Ver schieben der Daten muß das Signal F₃ (Fig. 22D) gleich 0 sein.

Damit beim Lesen der Zustand der Speicherzellen nicht verändert wird, werden mit den Signalen P₁ (Fig. 21B und 21C) und P₃ (Fig. 22B) und Steuersignalen für die Matrixleitungen ax, ay und bx, by Wechselspannungen erzeugt und die durch die Speicherzellen flie ßenden Wechselströme gemessen. In dem Zeitintervall, in dem die Wechselspannungen erzeugt werden, müssen die Signale F₁ (Fig. 21B und 21C) und F₃ (Fig. 22D) gleich "1" und außerhalb des Intervalls müssen sie gleich "0" sein. Welche der Matrixleitungen by₁ bis by₄₉₉₂ Wechselspannungen führen können, ist durch die Speicherinhal te der Schieberegister 400 (Fig. 22D) und dem selektierten Schie beregister 216 bis 231 (Fig. 22B) vorgegeben.

In Fig. 23 ist eine Tabelle angegeben, bei der die Fälle 1 bis 3 unterschieden werden. Zu jedem Fall sind die Potentiale der Ma trixleitungen ax, ay und bx, by sowie der Ansteuerleitungen a, b und angegeben. Der Fall 3 ist als Ruhezustand zu betrachten, bei dem keine Daten gelesen werden. Um Wechselspannungen zu erzeugen, müssen die Fälle 1 und 3 alternierend jeweils für die gleiche Zeitdauer eingestellt werden. Zur Polaritätssteuerung der Matrix leitungen besteht die folgende Zuordnung:

Matrixleitung
Polaritätssteuerleitung
ax
P₁ (Fig. 21B und 21C)
ay	Prinzip wie bei ax
bx	Prinzip wie bei ax
by	P₃ (Fig. 22B und 22C)

In Fig. 24 ist dargestellt, wie die durch die aktivierten Speicherzellen laufenden Wechselströme erfaßt, gemessen und als gelesene Daten zur Weiterverarbeitung zur Verfügung gestellt wer den können. Als Beispiel wird davon ausgegangen, daß maximal 32- Bit-Worte gelesen werden können.

Jeder der Wechselströme fließt über eine der Schaltungen SBY₁ bis SBY₄₉₉₂ nicht unmittelbar zum Minuspol der Betriebsspannung mit Massepotential, sondern über einen der Widerstände 500 bis 531. Es sind jeweils die zum Massepotential führenden Betriebsspannungs anschlüsse derjenigen Schaltungen SBY₁ bis SBY₄₉₉₂ untereinander verbunden und über einen der Widerstände 500 bis 531 geleitet, die beim Lesen nicht gleichzeitig selektiert werden können.

Die Widerstände 500 bis 531 sind untereinander gleich und so klein gewählt, daß der Betriebsspannungsabfall für die Schaltungen SBY₁ bis SBY₄₉₉₂ vernachlässigbar klein ist. Über die Kondensatoren 532 bis 563 wird den Schaltungen 564 bis 595, die jeweils einen Wech selspannungsverstärker und eine Komparatorschaltung enthalten, die an den Widerständen 500 bis 531 anliegende Wechselspannung zuge führt, die den fließenden Wechselströmen proportional ist. Nach der Verstärkung der Wechselspannungen wird mit einer Komparator schaltung, die auch die Gleichrichtung der verstärkten Spannung einschließt, unterschieden, ob die gemessene Spannungsamplitude einen an der Klemme 560 vorgegebenen Schwellwert K überschreitet oder nicht. Abhängig von dem Ergebnis der Entscheidungen werden an den Klemmen 600 bis 631 die gelesenen Daten in Form einer "0" oder "1" zur Verfügung gestellt. Der Schwellwert K an der Klemme 560 kann zur besseren Entscheidungssicherheit eine Funktion der Tempe ratur sein, die der Datenspeicher jeweils momentan hat.

Fig. 25 zeigt eine alternative Ausführungsform einer Speicherzel le, in Seitenansicht, Fig. 26A und 26B zeigen Schnitte längs der Linie A-B in Fig. 25. Wie Fig. 26A zeigt, sind an den mit einem Elektrolyt gefüllten Hohlraum 5, der zwischen zwei isolie renden Schichten 10 und 11 eingeschlossen ist, lediglich zwei Ka pillaren 61 und 62 angeschlossen, die sich hinsichtlich der Grö ßenordnung ihres Querschnitts wesentlich voneinander unterschei den. In der in Fig. 26A gezeigten Polarisation ist die Kapillare 61 kleineren Querschnitts als Kathode geschaltet, während die Ka pillare 62 größeren Querschnitts als Anode geschaltet ist.

Wird die Polarisation der äußeren Beschaltung invertiert, wie dies in Fig. 26B gezeichnet ist, so wirkt nun die Kapillare 61 kleine ren Querschnitts als Anode und gibt Masse an die Kapillare 62 grö ßeren Querschnitts, die als Kathode geschaltet ist, ab.

Da die Kapillare 61 kleineren Querschnitts einen höheren spezifi schen Widerstand pro Längeneinheit hat, als die Kapillare 62 grö ßeren Querschnitts, wird hierdurch eine deutliche Widerstandsände rung der Speicherzelle bewirkt. Der Materialabtrag an der Elektro de kleineren Querschnitts führt zu einer verhältnismäßig größeren Längenänderung der Elektrode selbst, als der Materialzuwachs als der als Kathode geschalteten Elektrode größeren Querschnitts 62. Da die Elektrode 61 kleineren Querschnitts den höheren spezifi schen Widerstand aufweist, und darüber hinaus bei ausgeglichener Massenbilanz stärker verkürzt wird, als die andere Elektrode ver längert wird, unterscheiden sich die in den Fig. 26A und 26B ge zeigten Zustände hinsichtlich des Widerstandes deutlich. Auch eine solche Widerstandsänderung kann zum Speichern eines Informations inhaltes ausgenutzt werden, wobei bei einer solchen Speicherzel lenkonstruktion auch die Speicherung von analogen Zwischenwerten denkbar ist.

Fig. 27 zeigt das Ersatzschaltbild der analog arbeitenden Spei cherzelle.

Claims

1. Speicherzelle zum Speichern eines von zwei möglichen, eine logische Information repräsentierenden Speicherzuständen, gekennzeichnet durch folgende Merkmale:

- die Speicherzelle weist einen mit einem Elektrolyten gefüllten Hohlraum (5) auf, der von einer elektrisch nicht leitenden Wandung (10, 11) umgeben ist,
- in der Wandung sind zumindest drei den Hohlraum mit äu ßeren Kontaktpunkten verbindende Kapillaren (1, 2, 3, 4) ausgebildet,
- die Kapillare sind zumindest teilweise mit einem Metall gefüllt und wirken als Elektroden, wobei mindestens zwei Kapillaren (1, 2) Elektroden erster Art (1, 2) und die zumindest eine weitere Kapillare (3, 4) eine Elektrode zweiter Art (3, 4) bildet,
- die beiden Polflächen der die Elektroden erster Art (1, 2) bildenden Kapillaren sind relativ zueinander so nah angeordnet und die Abmessungen der zumindest einen wei teren, eine Elektrode zweiter Art (3, 4) bildenden Ka pillare sind so bemessen, daß die Masse des die Elektro de zweiter Art bildenden Metalls bei einem Betrieb der Elektrode zweiter Art als Anode und der beiden Elektro den erster Art als Kathoden ausreicht, um eine metal lisch leitende Verbindung zwischen den Polflächen der Elektroden erster Art auszubilden.

2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß die Polflächen der beiden Elektroden erster Art (1, 2) im Hohlraum (5) einander gegenüberliegend angeordnet sind.

3. Speicherzelle nach einem der vorhergehenden Ansprüche, da durch gekennzeichnet, daß die Speicherzelle vier Kapillaren aufweist, von denen zwei Elektroden erster Art (1, 2) und zwei Elektroden zweiter Art (3, 4) bilden.

4. Speicherzelle nach einem der vorhergehenden Ansprüche, da durch gekennzeichnet, daß die Gesamtpolfläche der Elektroden erster Art der Gesamtpolfläche der Elektroden zweiter Art entspricht.

5. Speicherzelle nach einem der vorhergehenden Ansprüche, da durch gekennzeichnet, daß der Hohlraum zwischen zwei isolie renden Schichten (10, 11) aus Siliziumdioxid ausgebildet ist.

6. Speicherzelle nach Anspruch 5, dadurch gekennzeichnet, daß von den die Elektroden erster Art (1, 2) bildenden Kapilla ren je eine in einer der beiden Schichten (10, 11) aus Sili ziumdioxid ausgebildet ist.

7. Speicherzelle nach einem der vorhergehenden Ansprüche, da durch gekennzeichnet, daß als Elektrolyt eine Salzschmelze oder eine Mischung aus verschiedenen Salzschmelzen verwendet wird.

8. Speicherzelle nach einem der vorhergehenden Ansprüche, da durch gekennzeichnet, daß der Elektrolyt bei Änderung seines Aggregatzustandes von der flüssigen in die feste Phase weit gehend seine elektrische Leitfähigkeit verliert, und daß der Schmelzpunkt oberhalb normaler Raumtemperatur liegt.

9. Speicherzelle nach einem der Ansprüche 7 oder 8, dadurch gekennzeichnet, daß als Salzschmelze ein Zinn-Salz verwendet wird.

10. Speicherzelle nach Anspruch 9, dadurch gekennzeichnet, daß als Elektrolyt eine Zinn (IV)-Bromid-Schmelze verwendet wird.

11. Speicherzelle nach Anspruch 9, dadurch gekennzeichnet, daß als Elektrolyt eine Zinn (IV)-Chlorid-Schmelze verwendet wird.

12. Speicherzelle nach Anspruch 9, dadurch gekennzeichnet, daß als Elektrolyt eine Zinn (IV)-Jodid-Schmelze verwendet wird.

13. Speicherzelle nach einem der vorhergehenden Ansprüche, da durch gekennzeichnet, daß eine der beiden Elektroden erster Art mit einer Ansteuerleitung verbunden ist, daß die zumin dest eine Elektrode zweiter Art mit einer anderen Ansteuer leitung verbunden ist, und daß ein aus zwei Widerständen (Ra, Rb) bestehender Spannungsteiler zwischen den beiden An steuerleitungen angeordnet ist, von dessen Ausgangsseite eine Zuleitung zu der zweiten Elektrode erster Art führt (äußere Beschaltung der Speicherzelle).

14. Speicherzelle nach Anspruch 13, dadurch gekennzeichnet, daß eine der beiden Ansteuerleitungen zu einem Knotenpunkt führt, mit dem zwei wechselsinnig geschaltete Dioden (D₁, D₂) verbunden sind, wobei die jeweils freie Seite einer jeden Diode zu einer eigenen Ansteuerleitung (y, ) führt.

15. Speicherzelle nach Anspruch 13, dadurch gekennzeichnet, daß die Widerstände aus innerhalb der Leitertechnik gebräuchlichen Materialien bestehen.

16. Speicherzelle nach Anspruch 13, dadurch gekennzeichnet, daß die beiden Widerstände der äußeren Beschaltung aus Graphit bestehen, und die Größe des Widerstands durch eine Dotierung mit Fluor-Atomen bestimmt ist.

17. Speicherzelle zum Speichern von zumindest zwei möglichen, eine Information repräsentierenden Speicherzuständen, mit folgenden Merkmalen:

- die Speicherzelle weist einen mit einem Elektrolyten gefüll ten Hohlraum (5) auf, der von einer elektrisch nicht leiten den Wandung (10, 11) umgeben ist,
- in der Wandung sind zumindest zwei den Hohlraum (5) mit äu ßeren Kontaktpunkten verbindende Kapillaren (61, 62) ausge bildet,
- die Kapillaren sind mit einem Metall gefüllt und wirken als Elektroden, wobei der Querschnitt der zweiten Elektrode (62) um ein Vielfaches bis eine Größenordnung größer ist, als der Querschnitt der ersten Elektrode (61),

dadurch gekennzeichnet, daß das die Elektroden bildende Metall bei allen Speicherzuständen der Speicherzelle chemisch homogen ist.

18. Datenspeicherebene, bestehend aus Speicherzellen nach einem oder mehreren der Ansprüche 1 bis 17, dadurch gekennzeichnet, daß das Datenspeichersegment matrixartig angeordnete Ansteuerleitungen aufweist, und daß jede Speicherzelle mit je zwei der Ansteuerleitungen verbunden ist.

19. Datenspeicherebene, bestehend aus Speicherzellen nach An spruch 14, gekennzeichnet durch folgende Merkmale:

- die Datenspeicherebene weist matrixartig zueinander in zwei parallelen Ebenen angeordnete Ansteuerleitungen (x-, y- und -Leitungen) auf,
- die erste Ebene enthält Steuerleitungen erster Art (x- Leitungen), die parallel zueinander angeordnet sind,
- die zweite Ebene enthält Steuerleitungen zweiter Art, die paarweise (y, ) zusammengefaßt sind, und jeweils mit den Dioden der äußeren Beschaltung verbunden sind,
- zwischen den Ebenen sind die Hohlräume der einzelnen Speicherzellen dergestalt angeordnet, daß die beiden die Elektroden erster Art (1, 2) bildenden Kapillare einan der gegenüberliegend sich je in Richtung auf eine der Steuerleitungen enthaltenen Ebenen von dem Hohlraum weg erstrecken,
- die zumindest eine, eine Elektrode zweiter Art (3, 4) bildende Kapillare erstreckt sich von dem Hohlraum in Richtung auf eine der beiden Ebenen,
- und in jedem Kreuzungsbereich einer ersten Ansteuerlei tung (X) und eines Paar zweiter Ansteuerleitungen (y, ) ist eine Speicherzelle angeordnet.

20. Datenspeicherebene nach Anspruch 19, dadurch gekennzeichnet, daß die beiden Widerstände der äußeren Beschaltung (Ra, Rb) in der die Ansteuerleitungen erster Art (X) enthaltenen Ebe ne angeordnet sind.

21. Datenspeicherebene nach Anspruch 19, dadurch gekennzeichnet, daß die beiden Dioden (D1, D2) der äußeren Beschaltung in der die Ansteuerleitungen zweiter Art (y, ) enthaltenen Ebene angeordnet sind.

22. Datenspeicherebene nach Ansprüchen 19 und 20, dadurch ge kennzeichnet, daß zwischen der ersten und der zweiten Ebene jeweils Durchkontaktierungen (8) angeordnet sind, die einem Knotenpunkt der äußeren Beschaltung entsprechen, an dem je weils eine Anode und eine Kathode der beiden Dioden (D₁, D₂) und eine Seite des entsprechenden Widerstandes des äußeren Spannungsteilers münden.

23. Datenspeicherebene nach einem oder mehreren der Ansprüche 18 bis 22, dadurch gekennzeichnet, daß die Speicherzellen in Zeilen angeordnet sind, wobei der von einer Speicherzelle eingenommene Raum im wesentlichen einem Prisma mit quadrati scher oder rhombischer Grundfläche entspricht, und daß zwei benachbarte Zeilen jeweils um eine halbe Diagonale des Rhom bus oder Quadrats gegeneinander versetzt sind.

24. Datenspeicherebene nach einem der Ansprüche 18 bis 23, da durch gekennzeichnet, daß die Ansteuerleitungen erster Art (x-Leitungen) zu einer ersten Kante der Speicherebene ge führt und dort kontaktierbar sind, während die Ansteuerlei tungen zweiter Art (y-Leitungen) zur gegenüberliegenden Kan te geführt und dort kontaktierbar sind.

25. Datenspeicherebene nach einem der Ansprüche 18 bis 24, da durch gekennzeichnet, daß

- die Steuerleitungen erster Art (x-Leitungen) zu einer ersten Kante der Speicherebene geführt und dort in einer ersten von zwei Kontaktierungsebenen kontaktierbar sind,
- jeweils eine Leitung (y-Leitung) jedes zweiten aufein anderfolgenden Leitungspaares der Steuerleitungen zwei ter Art (y- und -Leitungen) so zu einer ersten Kante der Speicherebene geführt und dort in einer zweiten Kon taktierungsebene kontaktierbar ist, daß sich die jewei lige Leitung (y-Leitung) zwischen zwei Anschlußpunkten der Steuerleitungen erster Art befindet,
- die restlichen Steuerleitungen zweiter Art (jede zweite y-Leitung und die -Leitungen) zur gegenüberliegenden Kante der Speicherebene geführt und dort kontaktierbar sind.

26. Datenspeicherblock, dadurch gekennzeichnet, daß er aus Spei cherebenen besteht, die jeweils als Datenspeicherebene nach einem der Ansprüche 18 bis 25 organisiert sind.

27. Datenspeicherblock nach Anspruch 26, dadurch gekennzeichnet, daß die Ansteuerleitungen aller Speicherebenen des Daten speichers (x-, y- und -Leitungen) so miteinander verbunden sind, daß jede Speicherzelle mit nur einem aktiven Leitungs paar, d. h. einer x-Leitung und einer y- oder -Leitung, an steuerbar ist.

28. Datenspeicherblock nach Anspruch 27, dadurch gekennzeichnet, daß er aus Speicherebenen gebildet ist, die gemäß Anspruch 24 oder 25 aufgebaut sind, daß die jeweils zu einer Spei cherebene gehörenden Ansteuerleitungen erster oder zweiter Art außerhalb der Speicherebenen gruppenweise zusammengefaßt sind (a-, b-, -Leitungen), wobei die Anzahl (h) von Leitun gen, die eine Gruppe bilden, dem Quotienten aus der Anzahl der Speicherzellen pro Zeile (v) und der Anzahl der Zeilen pro Speicherebene (z) entspricht.

29. Datenspeicherblock nach Anspruch 28, dadurch gekennzeichnet, daß die Leitungen einer Gruppe (a-Leitungen) diagonal über sämtliche Speicherebenen geführt sind, und daß in einer zu der durch die Gesamtzahl aller Ansteuerleitungen (a) defi nierten Ebene parallelen Ebene windschief kreuzende Verbin dungsleitungen (L_v) angeordnet sind, so daß zwei Verdrah tungsebenen gebildet werden.

30. Datenspeicher, dadurch gekennzeichnet, daß er aus Speicher blöcken nach einem oder mehreren der Ansprüche 26 bis 29 besteht, die zu Speichersegmenten zusammengefaßt sind.

31. Datenspeicher nach Anspruch 30, dadurch gekennzeichnet, daß die Anzahl (m) der Speicherblöcke pro Speichersegment dop pelt so groß ist wie die Gesamtanzahl (n) der Speicherseg mente des Datenspeichers, und daß die Anzahl der Ansteuer leitungen erster Art (a-Leitungen) so groß ist wie die An zahl der Ansteuerleitungen zweiter Art (b-, -Leitungen).

32. Datenspeicher nach einem der Ansprüche 30 oder 31, dadurch gekennzeichnet, daß anstelle einer Speicherzelle nach einem oder mehreren der Ansprüche 1 bis 13 eine andere Speicher zelle verwendet wird, die elektrisch angesteuert zwei ver schiedene Zustände einnehmen kann.

33. Datenspeicher nach einem der Ansprüche 30 bis 32, dadurch gekennzeichnet, daß seine äußere Gestalt im wesentlichen die geometrische Grundform eines flachen, tiefen Quaders auf weist, dessen obere und untere Deckfläche Seitenabmessungen aufweisen, die zumindest eine Größenordnung größer sind als die Dicke des Quaders, und daß die obere und untere Deckflä che Kontaktpunkte zum Kontaktieren der Ansteuerleitungen erster und zweiter Art (a-, b- und -Leitungen) mit einer Steuerschaltung nach einem oder mehreren der Ansprüche 32 bis 39 aufweist.

34. Datenspeicher nach Anspruch 33, dadurch gekennzeichnet, daß der Datenspeicher als Einschub ausgebildet ist und daß auf der oberen und unteren Deckfläche des quaderförmig ausgebil deten Speichers eine Folie angeordnet ist, die aus einem isolierenden Material besteht und Partikel aus einem leiten den Material enthält, die in der Folie selbst keinen Kontakt untereinander haben, aber auf beiden Seiten der Folie kon taktierbar sind.

35. Schaltung zur Ansteuerung eines Datenspeichers nach einem oder mehreren der Ansprüche 30 bis 34, gekennzeichnet durch zwei Matrizen, deren Ausgänge jeweils entweder mit den Steu erleitungen erster Art (a-Leitungen) oder mit den Steuerlei tungen zweiter Art (b-, -Leitungen) verbunden sind.

36. Steuerschaltung nach Anspruch 35, dadurch gekennzeichnet, daß die Kreuzungspunkte der Matrizen jeweils von Schaltungen gebildet werden, die im wesentlichen aus zwei komplementär geschalteten Transistoren bestehen.

37. Steuerschaltung nach Anspruch 36, dadurch gekennzeichnet, daß jede Einzelschaltung einen N-Channel-MOS-FET-Transistor und einen P-Channel-MOS-FET-Transistor aufweist.

38. Steuerschaltung nach Anspruch 37, dadurch gekennzeichnet, daß die MOS-FET-Transistoren eine erhöhte Gate-Source- Schwellenspannung aufweisen.

39. Steuerschaltung nach einem der Ansprüche 35 bis 38, dadurch gekennzeichnet, daß die zur Ansteuerung der Steuerleitungen erster Art (a-Leitungen) vorgesehene Matrix (Matrix MX) Ein zelschaltungen aufweist, bei denen die Source-Anschlüsse der komplementär geschalteten MOS-FET-Transistoren jeweils mit einer ersten Matrix-Leitung verbunden sind, bei denen die Gate-Anschlüsse der MOS-FET-Transistoren jeweils mit einer Querleitung der Matrix verbunden sind, und bei denen die Drain-Anschlüsse unter Zwischenschaltung von Dioden (51/53) mit jeweils einer Ansteuerleitung erster Art (a-Leitung) verbunden sind.

40. Steuerschaltung nach einem der Ansprüche 35 bis 39, dadurch gekennzeichnet, daß die zur Ansteuerung der Steuerleitungen zweiter Art (b-, -Leitungen) vorgesehene Matrix (Matrix MY) aus Einzelschaltungen gebildet ist, bei denen die Source- Anschlüsse der komplementär geschalteten MOS-FET-Transisto ren jeweils gemeinsam mit einer ersten Leitung der Matrix (by) verbunden sind, bei der die Gate-Anschlüsse (G) der beiden komplementären MOS-FET-Transistoren (60, 62) mit ei ner Querleitung der Matrix verbunden sind (bx) und die Drain-Anschlüsse jeweils zu unterschiedlichen Ansteuerlei tungen ( oder b) des Datenspeichers führen.

41. Steuerschaltung nach einem der Ansprüche 35 bis 40, dadurch gekennzeichnet, daß die Matrizen durch Schieberegister ange steuert werden.

42. Steuerschaltung nach einem der Ansprüche 35 bis 41, dadurch gekennzeichnet, daß zum Auslesen des Inhalts einer Speicher zelle durch gegenläufiges Takten der Steuermatrizen eine Wechselspannung erzeugt wird.

43. Datenverarbeitungsanlage, mit einer zentralen Recheneinheit (CPU) und einem Datenspeicher, dadurch gekennzeichnet, daß der Datenspeicher nach einem der Ansprüche 33 oder 34 aus tauschbar ausgestaltet ist und daß in die Datenverarbei tungsanlage eine Steuerschaltung nach einem oder mehreren der Ansprüche 35 bis 42 integriert ist.

44. Datenverarbeitungsanlage, mit einer zentralen Recheneinheit (CPU) und einem Datenspeicher, dadurch gekennzeichnet, daß der Datenspeicher nach einem der Ansprüche 33 oder 34 aus tauschbar ausgestaltet ist und daß eine Steuerschaltung nach einem der Ansprüche 35 bis 42 in den auswechselbaren Daten speicherteil integriert ist.