DE1931765A1 - Koinzidenzspeichermatrix - Google Patents

Description

DR. MOLLER-BORS DIPL.-ING. GRALFS DR. MANITZ DR. DEUFSL

PATENTANWÄLTE

Braunschweig, den 21. Juni 1969 Unser Zeichen: Q- 1792 - Kl/Lie

MOTORS CORPORATION Detroit / Michigan» TJ«S«A.

Koinzidenzspeichermatrix

Die Erfindung betrifft magnetische Informationsspeichereinriohtungen, insbesondere eine Koinzidenzspeichermatrix, die in einer Mehrzahl adressierbarer Speicherstellen Information speichern kann.

Es sind Speichereinrichtungen mit veränderlichem Inhalt und Speichereinrichtungen mit fest programmiertem Inhalt bekannt. Die letzteren verwenden Mehrlochkerne.

Die Erfindung zielt darauf ab-, der Forderung zu genügen, daß ein Teil des Speichers eines Rechners in einem Luftfahrzeug fest programmiert sein soll, damit die in ihm gespeicherte Information im Fall einer Einschwing-Fehlfunktipn erhalten bleibt. Zwei verschiedene Speicher vorzusehen, von denen der eine für fest programmierten Betrieb und der andere für veränderlichen Betrieb ausgelegt ist, würde die Kosten erhöhen, technische Probleme mit sich bringen und einen unzulässigen Packraum er-

fordern. 009840/1824

Zur Lösung dieser Aufgabe ist eine erfindungsgemäße Koinzidenzspeichermatrix gekennzeichnet durch einen veränderlichen Teil mit löschender Auslesung, der an jedem seiner adressierbaren Speicherplätze ein schaltbares biremanentes magnetisches Speicherelement aufweist, und durch einen festen Teil mit nicht löschender Auslesung, der nur an bestimmten adressierbaren Speicherplätzen ein schaltbares biremanentes Speicherelement aufweist in Übereinstimmung mit einem Schema fest programmierte Information einer magnetischen Eigenschaft, die dauernd im festen Teil des Speichers gespeichert ist, sowie durch Sperrmittel für den Speicherabschnitt mit löschender Auslesung zur 7/iederherstellung und Änderung der Information in diesem. Teil und durch Lesemittel, die dem Teil mit löschender Auslassung und dem Teil mit nichtlöschender Auslesung gemeinsam sind und zur Auslesung der Information dienen.

Durch die Zusammenfassung des fest programmierten und veränderlieh programmierten Speichers werden die eingangs genannten . technischen Probleme überwunden und die Kosten herabgesetzt. Darüberhinaus werden durch den Wegfall von Kernen in den. fest programmierten Teilen des Speichersystems die Gesamtkosten für die Kerne sowie die Ausrichtzeit für jede Matrix herabgesetzt, da die Sperrwicklung in dem Teil mit festem Inhalt entfällt. Außerdem kann der Speicher zusammen mit den konventionellen elektronischen Steuereinrichtungen, die den veränderlichen Speichereinrichtungen zugeordnet sind, betrieben werden.

Die Erfindung betrifft insbesondere Koinzidenzspeicher aus einer Mehrzahl von Matrixeinheiten, von denen Jede einen Teil mit löschender Auslesung (DRO) und einen fest programmierten Teil

009840/1824

mit nichtlöschender Auslösung (NDHO) aufweist,

Die Erfindung schafft einen kombinierten Speicher aus einem
Teil ait löschender Auslesung (Notizblock) und einem verdrahteten Teil mit nichtlöschender Auslesung, bei dem die gleichen Elemente für die Adressenwahl, das Auslesen und den Speicherzyklus verwendet werden und bei dem ein festes Konzept mit
nichtlöschender Auslesung durch Weglassen von Magnetkern-Speichereleeenten an vorgewählten Speicherstellen in jeder der
Matrixeinheiten ersielt wird, während die Verwendung von
Lesewicklungen mit dem gleichen geometrischen Muster ungeachtet des unterschiedlichen Musters der entfallenen Kernpositionen in jeder Matrix zugelassen wird.

Die Erfindung wird nachfolgend in Zusammenhang mit der Zeichnung beschrieben.

Fig· 1 1st ein Blockschaltbild der allgemeinen Speicheranlage eines Rechners, bei dem ein erfindungsgemäßer Speicher verwendet wird.

Fig· 2 ist ein Zeitschaubild zur Erläuterung der Takt- und

Adressier-Logik, die für den Speicherbetrieb verwendet wird.

Fig. 3 ist ein Blockschältbild der Steuerschaltung für eine
Achse von Steuerleitungen des Speichers»

009840/1824

Die Fig· 4A und 4B erläutern die Ausriohtmuster (stringing patterns) der Steuerleitungen durch, die verschiedenen Matrixeinheiten des Speichers.

Fig. 5 zeigt die Art der Montage der verschiedenen

Matrixeinheiten des Speichers nach, der Ausrichtung.

Fig. 6 erläutert die relativen Anteile einer Matrix,

die den Teilen des Speichers mit löschender und mit nichtlöschender Auslesung zugeordnet sind und die Sperrwicklung für den Teil mit löschender Auslesung.

Fig. 7 zeigt einen Teil mit löschender und einen Teil mit nichtlöschender Auslesung auf einer Speichermatrix gemäß der Erfindung.

fe Fig. 8 zeigt das Schema der Lesewicklung in den Matrixeinheiten des Speichers und

Fig. 9 zeigt eine Hysteresisschleife zur Erläuterung einer Betriebsart des Speicherteils mit nichtlöschender Auslesung.

009840/1824

-r 5 τ

!Fig· 1 erläutert die allgemeine Speicheranlage eines Rechners, in dem ein erfindungsgemäßer Speicher bei 10 zusammen mit dem zugeordneten Eingangs-, Ausgangs- und Taktsteuerungen dargestellt ist. Es handelt sich dabei um einen Koinzidenz-Kernspeicher mit einem "Notizblock"-Teil mit löschender Auslesung und einem fest programmierten Teil mit nichtlöschender Auslesung. Die gesamte Speicherkapazität beträgt 6144 Worte in dreizehn Matrixeinheiten. Jede Matrix hat 128 χ 48 Speicherpositionen zwischen den zusammengefaßten Anteilen mit löschender und mit nichtlöschender Auslesung und repräsentiert eine unterschiedliche Bit-Position jedes der Speicherworte.

Zugriff zu dem Speicher hat die zentrale Verarbeitungseinheit des Rechners, (nicht dargestellt), die eine kodierte Adresse einem 13-Bit-Position Flip-Flop-Adressenregister 11 zuführt. Die binären Ausgänge des Adressenregisters werden über einen Adressendekodierer 12, zugeführt, der mit der Leitungsauswahlmatrix 14 gekoppelt ist, die die X- und die Y-Achse-Zugriffschalt Sektion 14 X und 14Y enthält.

Die X-Achse Zugriffschaltsektion 14X umfaßt eine Anordnung von 14 Leseschaltern und eine Anordnung von 14 Schreibschaltern für die Auswahl einer der 48X-Steuerleitungen, die in einer 6x8 Matrix mit sechs Gruppen von acht Leitungen angeordnet sind. Ein Ende jeder Steuerleitung, die in einer Gruppe von acht Leitungen enthalten ist, ist mit dem gleichen Schalter der sechs Lese- und sechs Schreibschalter verbunden, die als Lesesenke- und Schreibquelle-Schalter bezeichnet sind. Das andere Ende jeder Steuerleitung einer Gruppe von acht Steuerleitungen ist über eine Steuerdiode, mit einem anderen Lese-Schreib-Schalterpaar von acht derartigen Paaren verbunden, die

009840/1824

als Lesequelle- und Schreibsenkeschalter bezeichnet sind. Es kann daher jede X-Steuerleitung durch Aktivierung eines der sechs Lesesenkeschalter oder Sohreibquelleschadter und eines der acht Lesequelleschalter oder Schreibsenkeschalter ausgewählt werden.

Die Y-Achse Zugriff-Schalter sekt ion 14-Y umfaßt zwei Anordnungen von 24 Lese- und Schreibschaltern für die Auswahl einer der 128 Y-Steuerleitungen, die in einer 8x16 Matrix mit acht Gruppen zu sechs zehn Leitungen angeordnet sind.

Der Adre a sende kodierer 12 dekodiert den Speicheradressenbefehl, um logische Adressiersignale den Lese- und Schreib-Senken- und Quellen-Schalter zuzuführen, die mit der X-Leitung und der Y-Leitung verbunden sind, welche dem adressierten Wort zugeordnet sind. Abhängig davon, ob das adressierte Wort in dem Teil mit löschender oder dem Teil mit nichtlöschender Auslesung des Speichers enthalten ist, ermöglicht der Dekodierer außerdem die Ableitung eines Ausgangssignals mit einem Pegel für löschende Auslesung oder nichtlöschende Auslesung von einer oder mehreren Anordnungen von Ausgängen des Adressenregisters.

Die adressierten Lese- und Schreib-Schalter werden zu unterschiedlichen Zeiten von dem Taktsteueräbschnitt 15 des Speichers aktiviert und verbinden eine dadurch ausgewählte X-Leitung und Y-Leitung in gesonderten Steuerschaltungen für den Empfang von in Leserichtung zugeführten Steuerströmen und für

009840/1824

eine in Schreibrichtung zugeführte Serie von Steuerströmen während der entsprechenden Takliiiasen des Speicherzyklus.

Die ■Taktsteuersekt.ion 15 des Speichers wird durch einen Speicherstartimpuls MSP 60 von der Taktimpulseinheit aktiviert. Sie enthält einen Flip-Flop-Binärsähler, der von einem Bit-Takt generator gesteuert wird, um die Lese-, Sperr- und Schreib-Takteingangssignale für den Speicher bei C_t E und B in dem Zeitdiagramm Fig. 2 zu liefern. Die getakteten Ausgangssignale für die Auslesung der Speichersektionen mit löschender und mit nichtlösehender Auslesung sind bei K und P Fig. 2 als ein Paar zeitlich gegeneinander versetzter Markierimpulse dargestellt, die in der Speichersteuerungslogik 15 gesondert erzeugt werden.

Die Steuerschaltung für die X—Achse der Steuerleitungen ist in Fig. 3 zusammen mit den aktivierenden Taktsteuersignalen dafür dargestellt. Der Lesesenke—Schalter $0 und Lesequelle-Schalter 51 sind für eine lesetaktgesteuerte löschende Auslesung und für eine sperrtaktgesteuerte nichtlöschende Auslesung NDRO (DRO*¹) aktiviert. Während dieser &eit fließt Strom von der Stromversorgungseinrichtung 32 in einer Richtung durch den Lesesenke-Schelter 30, die Steuerleitung 33» eine Steuerdiode 34, den Lesequelle-Schalter 31 und einen in den Fig. 1 und mit 16 bezeichneten Stromregler. Der Schreibsenke-Schalter und Schreibquelle-Schalter 37 sind für einen Schreibtakt gesteuerten DRO-Vorgang und einen Lesetakt gesteuerten NDRO-Vorgang aktiviert, währenddessen Strom von der Stromversorgung in entgegengesetzter Richtung durch die Steuerleitung 33 t

009840/1824

Schreibsenke-Schalter 36, eine Steuerdiode 38, Schreibquelle-Schalter 37 und Stromregler 16 fließt.

Die Steuerschaltung, für. die Y-Achse der Steuerleitungen ist gleichartig mit der Ausnahme, daß der Y-Achse-Stromregler 17 einen langsameren Anstieg der Steuerströme in den Y-Aehse-Steuerleitungen hervorruft als der Stromregler 16 für die X-Achse-Steuerleitungen, wie in Fig. 2 in den Zeilen F und G angedeutet ist. Außerdem werden die Y-Lesesenke- und Y-Leseque 11 es ehalt er für einen nichtlÖschenden Lesevorgang schreib·* taktgesteuert und nicht sperrtaktgesteuert.

Die bei 18 in Fig. 1 dargestellten Leseverstärker werden während der Auslesung in Verbindung mit den Lesewicklungen für jede Kernmatrix verwendet, um eine parallele Auslesung eines Informationsbits von jeder Matrix in den Datenspeicher 20 zu erzielen. Die Leseverstärker werden für eine löschende Auslesung mit dem Markierimpuls in Zeile K der Fig. 2 und für eine nichtlöschende Auslesung mit dem in Zeile P der Fig. 2 dargestellten Markierimpuls gesteuert.

Die bei 19 in Fig. 1 dargestellten Sperrstromverstärker werden während des Einschreibens in Verbindung mit der'Sperrwicklung verwendet, um zu gewährleisten, daß Information aus dem Datenspeicher 20 parallel in den Teil jeder Matrix, der für die löschende Auslesung bestimmt ist, eingeschrieben wird. Die Sperrstromverstärker werden durch das in Zeile E der Fig. 2 dargestellte Sperrtaktsignal gesteuert und durch ein Datenbit

009840/1824

von einem zugeordneten Teil des Datenspeichers 20 selektiv aktiviert.

Die Matrix 40, die in den Fig· 4A und 4B dargestellt ist, weist Ringkernspeicherelemente 42 auf, die auf den X- und Y-Steuerleitungen rechteckförmig angeordnet sind. Die Kerne bestehen aus Lithiumferrit und können in einem weiten Temperaturbereich betrieben werden. Jede Matrix enthält einen Teil für löschende Auslesung und einen Teil für nichtlöschende Auslesung, wobei für den Teil mit nichtlöschender Auslesung an bestimmten Speicherstellen Kerne weggelassen sind, um ein festes Speicherprogramm zu erzielen. Den Teilen mit löschender Auslesung (DRO) und mit nichtlöschender Auslesung (NDRO) sind die Leiter einer Koordinatenachse von Steuerleitungen sowie die L_esewicklungen gemeinsam. Der DRO-Teil enthält eine Leitergruppe der anderen Koordinatenachse und eine Sperrwicklung. Für den NDRO-Teil «jed-er Matrix ist keine Sperrwicklung vorgesehen.

Nachdem die Matrizen ausgerichtet und wie nachstehend beschrieben verdrahtet sind, werden sie zusammengesetzt, indem die Kernmatrizen über Vorder- und Rückseiten von vier in Abstand voneinander angeordneten Montageplatten 51 bis 54, wie in Fig. 5 dargestellt, gefaltet werden, um so eine kompakte Anordnung auszubilden. Jede der Montageplatten weist eine Wärmefläche 57 auf, die der Wärmeableitung und der Rauschunterdrükkung dient.

Die Matrizen haben Rechteckform und sind durch 128 Y-Leitungen und 48 X-Leitungen verdrahtet. Diese Leitungen verlaufen konti-

009840/1824

- ίο -

nuierlich durch alle Matrizen, um Lötverbindungen zwischen benachbarten Matrizen zu erübrigen. Jede Matrix hat das gleiche Kern-Orientierungsmuster, wobei benachbarte Kerne in jeder Matrix in aufeinander senkrecht stehenden Richtungen ausgerichtet sind.

Jede Y-Leitung verläuft gradlinig durch alle Matrizen, während jede X-Leitung zwischen benachbarten Matrizen die Richtung wechselt. Die ungeraden Eeihen 1 bis 127 der Y-Leitungen, die mit YOOO bis Y 126 bezeichnet sind, treten auf der linken Seite der Matrix 13 ein und verlassen die rechte Seite der Matrix 1, wie in Fig. 4A dargestellt ist, während die geraden Reihen 2 bis 128 der Y-Leitungen, die mit Y001 - Y127 bezeichnet sind, auf der rechten Seite der Matrix 1 eintreten und die linke Seite der Matrix 13 verlassen, wie in Fig. 4B dargestellt ist. Die ungleichen Spalten 1 bis 47 der X-Steuerleitungen XOO bis X46 treten auf der oberen Seite der Matrix 13 ein und verlassen die.untere Seite der Matrix 1, wie in Fig. 4A angedeutet, während die geraden Spalten 2 bis 48 der X-Leitungen X01 bis X47 auf der unteren Seite der matrix 13 eintreten und die obere Seite der Matrix 1 verlassen, wie in Fig. 4B angedeutet.

Damit jede Matrix die richtigen elektrischen Eigenschaften aufweist und das gleiche Kernorientierungsmuster verwendet, werden die ungeraden X-Leiter, wie XOO bis X46, die in der ersten und in der siebenundvierzigsten Spalte der Matrizen 13 und 1 erscheinen, gekreuzt, um durch die geraden Spalten, wie die Spalten zwei bis sechsundvierzig, in umgekehrter Richtung durch die Matrizen 12 und 2 zu verlaufen, während die Leiter

009840/1824

der geraden Spalten, wie XOI bis X47, die in den Spalten 2 und 48 der Matrizen 13 und 1 erscheinen, gekreuzt 'werden, um duroh die ungeraden Spalten, wie 1 und 47, in entgegengesetzter Richtung durch die Matrizen 12 und 2 zu verlaufen, wie in der Fig. 4B angedeutet ist..

Die Sperrwicklungen, von denen nur eine lediglich für den Teil der Matrix mit löschender Auslesung vorgesehen ist, beginnen und enden auf der gleichen Seite jeder Matrix. Jede Sperrwicklung läuft kontinuierlich hin und zurück derart, daß die Richtung des hindurchfließenden Sperrstroms der Richtung des durch die X-Steuerleiter fließenden Stromes wahrend eines Schreibzyklus entgegengesetzt ist. Gemäß Fig. 6, in der die Matrix so ausgerichtet ist, daß der Verlauf der X- und Y-Leiter in ihrer zugeordneten Achsen erkennbar ist, verläuft die Sperrwicklung 62 parallel zu den X-Leitern in dem DRO-Teil jeder Matrix·

Zwei Lesewicklungen 51 und 52 sind für jede Matrix vorgesehen. Die Lesewicklungen verlaufen sowohl durch den DRO- als auch durch den HDRO-Teil jeder Matrix und zwar in einem komplementären Muster längs gegenüberliegender Diagonalen der Matrix. Wie in den Fig. 6 und 8 dargestellt, beginnen und enden die Wicklungen auf der gleichen Seite der Matrix.

Von den 6144 Worten der Speicherkapazität haben 1024 Worte veränderlichen Inhalt und sind in dem DRO-Teil (mit löschender Auslesung) des Speichers enthalten. Die verbleibenden 5120 Wojrte

009840/1824

des Speichers haten einen festen Programminhalt und sind in dem NDRO-Teil (mit nichtlöschender Auslesung), wie in Fig. 7 dar- ■ gestellt} enthalten. Die ersten acht der 48 X-Adressier-Steuerleiter (jeder Matrix werden für den in (jeder Matrix vorgesehenen DRO-Teil verwendet. Die verbleibenden 40 X-Steuerleiter sind dem fest programmierten Teil des Speichers zugeordnet. Die Y-Leiter verlaufen sowohl durch den DRO- als auch durch den NDRO-Teil (jeder Matrix und sind beiden Teilen zugeordnet»

Der Speicher erhält ein festes Speicherprogramm durch den Wegfall von Kernen an den Speicherstellen, aus denen Null-Werte ausgelesen werden. Es sind daher lediglich an bestimmten Speicherstellen der NDHO-Sektion Kerne vorgesehen gemäß einem Muster fester information einer magnetischen Polarität, die einem Muster gespeicherter Eins-Werte entspricht. Da die in jedem Wort enthaltene Information unterschiedlich ist, hat jede Matrix ein unterschiedliches Muster freier Null-Werte, die den Kernpositionen in dem NDRO-Teil entsprechen.

Fig. 7 erläutert einen zusammengefaßten DRO- und NDRO-Teil einer Matrix in einer Speicheranordnung, in der die ersten beiden Reihen von X-Leitern in dem veränderlichen DRO-Teil der Matrix enthalten sind und einen vollständigen Satz von Speicherkernen miteinander verbinden* Der fest programmierte Teil hat Kerne lediglich an den Speicherstellen, die den Wert Eins repräsentieren und ist durch offene Kernpositionen gekennzeichnet, die den Null-Werten zugeordnet sind und in der Figur durch ein (^) markiert sind.

009840/1824

Außer der Herabsetzung der Anzahl der Kerne ermöglicht diese Art, ein festes Speicherprogramm zu erzielen, den Wegfall einer Sperrwicklung für den fest programmierten Speicherteil mit der daraus folgenden geringeren Leistungsforderung für den Sperrverstärker sowie für die Kernausrichtzeit für den veränderlichen Speicherteil. Das Entfernen von Kernen aus dem NDRO-Teil des Speichers kann jedoch zu einer Unsymmetrie des Schüttelrauschens (shuttle noise) auf den Leseleitungen führen, daß von den verbleibenden Kernen auf einer Steuerleitung herrührt, von der eine ungleiche Anzahl gegensätzlich orientierter Kerne entfernt ist. Unter ungünstigsten Bedingungen induzieren alle verbliebenen Kerne auf einer Steuerleitung ein Schüttelrauschen gleicher Polarität auf den Leseleitungen. Dieses Schüttelrauschen kann daher, statt sich auszulöschen, kumulativ anwachsen und im Leseausgangssignal eine Rauschspannung erzeugen, die den Schwellwert oder den Eins/Null-Unterscheidungspegel des Leseverstärkers überschreitet und zu einer nicht eindeutigen Interpretation einer Null als Eins führen kann.

Bei der beschriebenen Ausführungsform mit dem relativ langsamen Anstieg des Y-Stroms kann angenommen werden, daß die Eigenschaften der Kerne und der Leseverstärker derart sind, daß bis zu zwölf unausgelöschte Schüttelrauschspannungen zulässig sind, um einen annehmbaren Störabstand in den Verstärkern zu erzielen. Der ungünstigste Fall tritt jedoch auf, wenn auf einer X-Leitung 64 Kerne und auf einer Y-Leitung 20 Kerne entfallen sind. Das sich dann ergebende Schüttelrauschen überschreitet dann die zulässige Zahl unausgelöschter Rauschspannungen, um ;in den Leseverstärkern eine Eins von einer Null'unterscheiden zu können.

009840/1824

Der vorliegende Speicher ist daher so ausgelegt, daß die größeren Delta- oder die kleineren Hysteresissehleifenshuttle-Effekte in den X-Leitungen konzentriert sind, in«~dem eine größere Zahl von Kernpositionen auf einer X-Leitung als auf einer Y-Leitung geschaffen wird, und daß der Speicher durch Ansteuerung der X-Leitungen mit einem schneller ansteigenden Strom als in den Y-Leitungen betrieben wird. Dies erfolgt durch die verschiedenen Anstiegszeit-Steuerteile in den Stromreglern für die X- und Y-Achse. Darüberhinaus werden die X-Leitungen des NDEO-Teils des Speichers zu einem früheren Zeitpunkt angesteuert als die Y-Leitungen, in-dem ein Sperrtaktsignal für die Steuerströme der X-Achse verwendet wird und ein Schreibtakt signal für die Steuerströme der Y-Achse, um die Zuführung der X- und Y-St euer ströme zu den X- und Y-Leitungen für einen NDEO-Le sevor gang zeitlich zu versetzen, wie in den Zeilen N und 0 der Fig. 2 dargestellt ist. In dieser Weise klingt der größere Delta-Effekt, der von der großen Anzahl ungelöschter Schuttelrauschspannungen auf einer X-Leitung des NDEO-TeIls herrührt, ab, bevor der Strom in der später angesteuerten Y-Leitung den Pegel erreicht hat, um zusammen mit dem von dem in der X-Leitung fließenden Strom erzeugten Feld einen gewählten Kern in dem NDEO-Teil zu schalten. Fig. 2 erläutert, wie die langsame Anstiegszeit des Y-Lesestroms in der Zeile 0 verhütet, daii ein Null-Aus gangs signal irrtümlich als ein Eins-Ausgangssignal interpretiert wird infolge des Deltarauschens der Y-Achse. Das in der Zeile Q in Fig. 2 dargestellte Signal zeigt, daß das von dem X-Lesestrom erzeugte Deltärauschen auftritt und wieder abklingt, bevor der Anstieg / des Y-Lesestroms erfolgt.

Hätte der Y-Lesestrom den gleichen Anstieg wie der X-Lesestrom, so würde sich das von ihm erzeugte Deltarauschen im Lese-Aus—

009840/1824

gangssignal überlagern und die Summe dieser Spannungen würde den Eins-Schwellwert überschreiten. Die Zuführung.des NDRO-Markiersignals würde daher ein Lesesignal mit dem Pegel Eins statt mit dem Pegel Null ergeben. Ein relativ langsam ansteigender Y-Lesestrom verringert jedoch die Größe des Deltarausehens der Y-Achse und läßt damit ein korrektes Auslesen des Null-Pegels zu.

Das Deltarauschen, das heißt die Summe der Schüttelrauschspannungen, wird weiter bearbeitet, indem die Lesewicklung jeder Matrix in eine Anzahl von Wicklungen aufgeteilt wird, derart, daß die maximale Anzahl unausgelöschter Schüttelrauschspannungen von einer X- oder Y-Leitung in irgendeiner der Lesewicklungen, die diesen Leiter überquert, innerhalb der zulässigen Zahl und unterhalb des Unterscheidungspegels der Leseverstärker bleibt. Quantitativ atisgedrückt, ist die Anzahl der Lesewicklungen für jede Matrix abhängig von der Anzahl der NDRO-X-Leitungen, (oder möglichen Kernpositionen auf einer Y-Leitung), geteilt durch den zweifachen Wert der zulässigen Zahl ungelöschter Schüttelrauschspannungen·

Im vorliegenden Fall werden zwei derartige Lesewicklungen verwendet, von denen jede die gesamte Fläche der Matrix durchläuft, jedoch nur die Hälfte der Kerne oder Speicherstellen jeder X- und Y-Leitung der Matrix bedient. Die Gesamtzahl der ungelöschten Schüttelrauschspannungen in jeder Leseleitung bleibt so innerhalb des zulässigen ungelöschten Schüttelrauschens und unterhalb des Unterscheidungspegels des für jede Lesewicklung vorgesehenen Leseverstärkers·

009840/1824

I OO I /00

Die Leseverstärker sind von herkömmlichem Aufbau· Die 'Verstärkerausgänge sind mit dem Eingang des zugeordneten {Teils des Datenspeichers verbunden. Es soll darauf hingewiesen werden, daß jede Lesewicklung die gleiche geometrische Konfiguration hat, ungeachtet der verschiedenen Muster offener Kernpoeitionen auf jeder Matrix. ·

Zusätzlich zu den vorgenannten Hilfsmitteln wird bei dem Teil des Speichers mit nichtlöschender Auslesung ein Lese-Vorbereitungsmodus verwendet, der zu einem hohen Ausgangssignalpegel von einem geschalteten Kern führt. Statt einen Kern während des Anfangsteils des Speicherzyklus auszulesen, wie dies bei dem Teil mit löschender Auslesung erfolgt, wird ein Kern an einer adressierten Speicherstelle des Teils mit nichtlöschender Auslesung von seinem restremanenten Zustand einer magnetischen Polarität in seinen ungestörten Remanenzzustand entgegengesetzter magnetischer Polarität gebracht. Der Kern wird dann ausgelesen, wenn er nachfolgend in den Zustand seiner ursprünglichen magnetischen Polarität rückgeschaltet wird, wobei er ein volles Ausgangssignal abgibt·

Dieser Vorgang ist in Fig. 9 erläutert. In dieser Figur bezeichnen die Punkte P und N die Remanenz zustände eines ungestörten Kerns, der gemäß der dargestellten Haupt-Hysteresisschleife angesteuert wird. Die Zuführung von'Auswahlströmen halber Größe zu den Steuerleitungen veranlaßt die Kerne, die der Einwirkung lediglich einer dieser Leitungen unterliegen, sich magnetisch längs der kleineren Hysteresisschleifen, beispielsweise NQT, zu bewegen. Dies erläutert auch die Natur des Schuttelrausch-

009840/1824

■»ffektes eines nichtgewählten oder teilweise gestörten Kerns
auf der Steuerleitung· Abhängig von der Vorgeschichte, ob nämlich positive und negative oder Lese» und Schreibströme halber Größe durch die Steuerleitung fließen, auf der der Kern sich
befindet, kann dieser bei einem von zwei Bemanenzpegeln wie
B oder L gestört sein· oder von den Punkten N oder F abweichen· Würde ein derartiger gestörter Kern ausgelesen, nachdem er
längs des Kurvenzuges BSO oder LMN gesteuert ist, so induziert die sich ergebende Flußänderung weniger als eine volle Ausgangsspannung von diesem Kern in der Lesewicklung· Steuert man jedoch den Kern von dem Punkt L in seinen ungestörten entgegengesetzt gerichteten Eemanenzzustand am Punkt N und liest ihn aus, nachdem er dann längs des Kurvenzuges NOP gesteuert ist, so ergibt sich ein höheres Ausgangssignal, daß dem vollen Ausgangssignal "Eins" zugeordnet ist.

Zur Erhöhung der Verbesserung des Eins-Null Unterscheidungspegels oder Störabstands in dem ausgelesenen Signal werden die abgefragten Kerne des Heils mit niohtlöschender Auslesung in
ihren dem Signal Eins entsprechenden Zustand gebracht und zwar jedes Mal, wenn der NDEO-Teil ausgelesen werden soll· Dadurch
werden mögliche Informationsverluste» zwischen den Speicherzyklen oder Ab- und Anschalten des Speichers verhütet.

Aus Pig. 2 geht hervor, daß die Teile mit löschender Auslesung (F bis K) und mit nichtlöschender Auslesung (L bis B) des Spei chers selektiv und in Bezug auf Lese- und Schreibvorgänge während der entsprechenden Teile des Speicherzugriffs umgekehrt
betrieben wurden.

009840/18*4

Im Fall eines adressierten Wortes in dem DEO-Speicherteil werden die adressierten Leitungspaare, die die Leseschalter der X- und Y-Achse-Schaltteile 14-X und 14Y auswählen, bei Empfang eines Lesetaktsignals betätigt. Dieses Lesetaktsignal wird von der Speichersteuerungslogik 15 abgeleitet. Infolge Aktivierung der Leseschalter fließt ein halber AuswahlSteuerstrom in einer Richtung durch die ausgewählte X- und Y-Leitung. Die Leseverstärker werden durch das in Zeile K der Fig. 2 dargestellte Markiersignal angesteuert, um einen löschenden Lesevorgang während der Lesephase oder dem Anfangsteil des veränderlichen Speicherzyklus durchzuführen.

Das adressierte Paar von Leitungsauswahl-Schreibschaltern der X- und Y-Schaltteile 14X und 14Y wird bei dem nachfolgenden Empfang eines DRO-Schreibtaktsignals aktiviert, so daß ein Strom durch die gleichen ausgewählten Leitungen fließt, jedoch während der nachfolgenden Schreibphase des Speicherzyklus in entgegengesetzter Richtung. Vor Aktivierung der Schreibschalter werden Jedoch die Sperrverstärker 19 für die Matrizen, die für eine spezielle Speicherstelle des Datenspeichers ein Eingangssignal Null erfordern, durch das Sperrtaktsignal aktiviert, welches vor dem Schreibtaktsignal auftritt, wie aus den Spalten D und E in Fig. 2 hervorgeht. Die aktivierten Sperrverstärker veranlassen einen Stromfluß in ihren entsprechenden Sperrwicklungen, um die nachfolgend zugeführten Schreibströme daran zu hindern, die adressierten Kerne der speziellen Matrizen in den Eina-Zustand zu schalten. ⁱ

Ist das adressierte Wort in dem Teil des Speichers mit nichtlöschender Auslesung enthalten, so werden die Schreibschalter

009840/1824

vor den Leseschaltern aktiviert. Ein adressiertes Paar von Schreibeohaltern jedes der Teile 14X und 14Y wird bei Empfang eines NDRO-Lesetaktsignals betätigt, so daß halbe Auswahlströme in Schreibrichtung während der Anfangsphase des festprogrammierten Speicherzyklus durch die ausgewählten X- und Y-Leitungen fließen· Dadurch wird ein den Eins-Zustand repräsentierender Kern an der adressierten Speicherstelle des NDRQ-Teils Jeder Matrix vorbereitet. Die Leseschalter der X- und y-schaltteile werden nachfolgend aktiviert, so daß halbe Auswahlströme durch die ausgewählten X- und Y-Leitung in Leserichtung fließen, nachdem ein NDRQ-Bperrtaktsignal zugeführt ist, um das adressierte Leseschalterpaar des Teils. 14X anzusteuern, und nachdem ein NDRO-Schreibtaktsignal zugeführt ist, um das adressierte Leseaohalterpaar des Teils 14-Y zu aktivieren. Der in Zeile P der Fig* 2 dargestellte Markier impuls wird dann während des letzteren Teils des Speicherzyklus den Leseverstärkern zugeführt, um die Information der Lesewicklungen im Parallelbetrieb an den Speicherausgangs-Datenspeicher auszugeben.

009840/1824

Claims (1)

1. Pat ent ansprüche

   Koinzidenzspeichermatrix zur Speicherung von Information in einer Mehrzahl adressierbarer Speicherstellen, gekennzeichnet durch einen veränderlichen Teil mit löschender Auslesung (DHO), der an jedem.seiner adressierbaren Speicherplätze ein schaltbares biremanentes magnetisches Speicherelement (42) aufweist, und durch einen festen Teil mit nichtlöschender Auslesung (NDRO), der nur an bestimmten adressierbaren Speicherplätzen ein schaltbares biremanentes Speicherelement (42) aufweist in Übereinstimmung mit einem Schema fest programmierter Information einer magnetischen Eigenschaft, die dauernd im festen Teil des Speichers gespeichert ist, sowie durch Sperrmittel (62) für den Teil mit löschender Auslesung (DRO) des Speichers (10) zur Wiederherstellung und Änderung der Information in diesem Teil und durch Lesemittel (51» 52), die dem Teil mit löschender Auslesung (DRO) und dem Teil mit nichtlöschender Auslesung (NDRO) des Speichers (10) gemeinsam sind und zur Auslesung der Information dienen«

   Koinzidenzspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die magnetischen Speicherelemente (42) mit Steuerleitungen (33) gekoppelt sind, die in den beiden Richtungen eines Paares von Koordinatenachsen (X, Y) verlaufen, und daß die Steuerleitungen (33) einer der Koordinatenachsen (X, Y) dem DRO-Teil und dem NDRO-Teil des Speichers gemeinsam sind.

   009840/1824

   -3· Koinzidenzspeicher nach Anspruch 2, dadurch gekennzeichnet, daß die magnetischen Speicherelemente (42) Magnetkerne sind • und daß der Teil des Speichers (10) mit nichtlöschender Auslesung (beispielsweise X3 bis X6) nur an bestimmten Speicherstellen Kerne aufweist, während diese Kerne ( #■) an den verbleibenden Stellen fehlen.

   4. Koinzidenzspeieher nach Anspruch 3» dadurch gekennzeichnet, daß der Speicher (10) aus.einer Mehrzahl von verschiedenen Bits repräsentierenden Matrixeinheiten (40) besteht, von denen jede einen DRQ-Teil und einen NDRO-Teil aufweist, bei dem der NDRO-'-Teil ein unterschiedliches Schema von Kern-Fehlstellen (*) in jeder der Speichermatrixeinheiten (40) hat, und daß die Lesemittel gesonderte Lesewicklungen (51» 52) gleicher geometrischer Konfiguration für jede Matrix (40) des Speichers (10) enthalten, ungeachtet des unterschiedlichen Schemas von Kern-Fehlstellen (#') jeder der Matrixeinheiten.

   5· Koinzidenzspeicher gemäß Anspruch 4, dadurch gekennzeichnet, daß die Lesemittel für jede Matrix (40) eine Mehrzahl von Lesewicklungen (51» 52-) enthalten, von denen jede die gesamte Fläche' der Matrix (40) durchläuft, jedoch nur eine anteilige Zahl von Speicherstellen in Übereinstimmung mit der Anzahl der Lesewicklungen (51, 52) für jede Matrix (40) bedient.

   6· Koinzidenzspeicher nach Anspruch 5, gekennzeichnet durch Mittel (30, 31, 32, 34, 16) zur Speisung der Speicher-Steuerungslogik (15) mit einem ersten Taktsignal (C) und einem· zweiten Taktsignal (D) und durch Mittel, die den DRO-Teil und - den NDRO-Teil selektiv und umgekehrt während entsprechender Taktzeiten des Speicherzyklus betreiben·

   009840/1824

   Koinzidenzspeicher nach Anspruch 6, dadurch gekennzeichnet, daß der NDRO-Teil des Speichers einen Lese-Vorbereitungszyklus hat, in dem ein magnetisches Speicherelement (4-2) an einer adressierten Speicherstelle in dem NDRO-Teil während des ersten !Teils des Speicherzyklus in einen ungestörten Remanenzzustand gebrächt wird und während dee zweiten !Teils des Speicherzyklus ausgelesen wird.

   8. Koinzidenzspeicher nach Anspruch 7» dadurch gekennzeichnet» daß die Taktsteuermittel für den Speicherzyklus ein Leee-T akb signal (G) aufweisen, nach dessen Abklingen ein Sperr-Taktsignal (E) folgt, sowie ein Schreibtaktsignal (D), das nach dem Anfang des Sperrtaktsignals (Ξ) beginnt, daß die Steuerleitungen, die in X-Richtung verlaufen, zwischen dem DRO-Teil und dem NDRO-Teil des Speichers (10) angeordnet sind und daß die Steuerleitungen in X-Richtung, die dem NDRO-Teil des Speiebers (beispielsweise X3 bis X6) zugeordnet sind, während des Sperrtaktes (E) des Speicherzyklus erregt werden, während die in Y-Richtung verlaufenden Leiter während des nachfolgend eingeleiteten Schreibtaktes (D) des ' Speicherzyklus innerhalb des Lesevorgangs des NDRO-Teils des Speichers erregt werden·

   Koinzidenzspeicher nach Anspruch 8, gekennzeichnet durch einen Leseverstärker (18) für jede der Lesewicklungen (51* 52) einer Matrix (40) sowie dadurch, daß die Speichersteu- _f erungslogik (15) den Leseverstärkern (18) jeder Matrix (40) während des ersten Teils (G) des Speicherzyklus für eine DRO-Auslesung ein erstes Markiersignal (K) und während des zweiten Teils (D) des Speicherzyklus für eine NDRO-Auslesung ein zweites Markiersignal (P) liefert.

   009340/1824