DE1913712A1 - Halbleiterbauelement - Google Patents

Halbleiterbauelement

Info

Publication number
DE1913712A1
DE1913712A1 DE19691913712 DE1913712A DE1913712A1 DE 1913712 A1 DE1913712 A1 DE 1913712A1 DE 19691913712 DE19691913712 DE 19691913712 DE 1913712 A DE1913712 A DE 1913712A DE 1913712 A1 DE1913712 A1 DE 1913712A1
Authority
DE
Germany
Prior art keywords
layer
emitter
semiconductor
insulating layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691913712
Other languages
English (en)
Inventor
Duclos Ronald Albert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE1913712A1 publication Critical patent/DE1913712A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

RCA 591444
Convention Datei
March 22, 1968
Radio Corporation of America, New York, NJf., V. St. A.
Halbleiterbauelement
Die Erfindung betrifft ein Halbleiterbauelement, insbesondere einen verbesserten ohmschen Kontakt bei einem Halbleiterbauelement mit an einer Oberfläche eines Halbleiterkörpers zutage tretendem pn-übergang, einer auf einem Teil dieser Oberfläche einschließlich, des zutage tretenden Übergangs angeordneten Isolierschutzschicht und einem den Halbleiterkörper nahe dem übergang durch eine öffnung in der Isolierschicht kontaktierenden ohmschen Kontakt. Der ohmsche Kontakt besteht aus einer kristallinen Schicht aus dotiertem Halbleitermaterial, die sich ein kurzes Stück über die Oberseite der Schutzschicht um die Kontaktöffnung in derselben herum erstreckt, und aus einer Schicht aus Kontaktmetall, die sich über mindestens einen Teil der Oberfläche der kristallinen Schicht und über einen Rand derselben erstreckt.
Durch die Erfindung wird ferner ein verbessertes Verfahren zum Herstellen eines Halbleiterbauelements der oben genannten Art angegeben. Verfahrensgemäß wird eine kristalline Schicht (vorzugsweise eine epitaktische Schicht) aus Halbleitermaterial innerhalb einer Kontaktöffnung durch eine Isolierschicht auf eine Halbleiterkörperoberfläche aufgebracht. Die epitaktische Schicht ist mit einem Dotierstoff dotiert. Gemäß einer Ausführungsform der Erfindung wird etwas von diesem Dotierstoff in den Halbleiterkörper eindiffundiert, um innerhalb des Körpers ein Gebiet bestimmten Leitfähig-
909841/1063
keitstyps zu bilden. Später wird auf die Oberseite der epitaktischen Kontakt schicht eine über einen Rand derselben hinausreichende Metallschicht aufgebracht. In den Zeichnungen zeigen:
Figur 1 einen Teilschnitt eines fertigen Bauelements gemäß einer Ausführungsform der Erfindung;
Figur 2, 3 und 4 der Figur'1 entsprechende Darstellungen, die aufeinanderfolgende Verfahrensschritte bei der Herstellung eines Halbleiterbauelements gemäß einer anderen Ausführungsform der Erfindung veranschaulichen.
Die Erfindung ist auf Halbleiterbauelemente wie Transistoren vom sogenannten überlagerungs- oder "Overlay11-Typ anwendbar. Dieser Transistortyp weist mehrere diskrete Emitterplätze oder -stellen auf, die zu einer einzi-™ gen Verbundelektrode in Reihe geschaltet sind. Diese Emitterplätze bilden diffundierte Gebiete innerhalb eines Basisgebiets entgegengesetzten Leitfähigkeitstyps, wobei zwischen jedem Emitterplatz und dem umgebenden Basisgebiet der übliche pn-übergang besteht.
Figur 1 zeigt in vereinfachterDarstellung einen Teilquerschnitt eines erfindungs gemäß en Overlay-Transistors. Der Transistor hat «*in Kollektorgebiet in Form eines η -Teils 2, auf dessen Unterseite eine Metallschicht 4 und auf dessen Oberseite ein weniger stark dotiertes η-leitendes Gebiet 6 angebracht sind. Ferner hat der Transistor ein Basisgebiet mit ρ -leitenden Teilen 8 und weniger stark dotierten p-leitenden· Teilen 10. Bei einem typischen Overlay-Transistor erstrecken sich die ρ -Teile 8 gänzlich um die we-. niger stark dotierten Gebiete 10 herum, obwohl dies nicht erfindungswesentlich ist. Die ρ -Teile 8 sind mit ohmschen Metallkontakten 12 versehen.
Ferner sind eine Anzahl von η-leitenden Emitterplätzen 14 innerhalb der einzelnen weniger stark dotierten Basisgebietsteile 10 vorgesehen. Die Emitterplätze werden durch Aufdampfen einer durchgehenden Phosphorschicht hergestellt. Der Phosphor (der in Form einer Verbindung wie P2^ an?ewendet werden kann) schlägt sich dabei nicht nur auf der freiliegenden Oberfläche des Halbleiterkörpers, sondern auch auf der Siliciumdioxyd-Schutzschicht 20 nieders wo er eine Schicht aus Phosphorsilikatglas bildet. Diese glasige Schicht muß nach Beendigung des Diffusionsvorganges weggeätzt werden» Bei diesem Stzvorgang wird auch ein Teil der Schutzschicht abgetragen^ und zwar häufig ein so großer Teil über dem pn-übergang, daß die Schicht zu dünn wird, um bei den
909841/1063
anschließenden Behandlungsschritten noch einen einwandfreien Schutz zu bieten. Bei der bevorzugten Ausführungsform des erfindungsgemäßen Transistors besteht der ohmsche Anschluß an jeden Emitterplatz aus einer epitaktischen n-Halbleiterschicht 16, die auf die Oberfläche der einzelnen Emitterplätze 14 aufgewachsen ist, und einem auf die epitaktische Schicht 16 aufgebrachten Metallelektrodenanschluß 18. Bei einem typischen Overlay-Transistor ist die Metallschicht 18 ein Streifen, der sämtliche Emitterplätze einer Reihe in Serie schaltet. Mit Ausnahme der Emitter- und Basisanschlüsse ist die gesamte Oberfläche des Transistors mit einer Schutzisolierschicht 20 aus z.B. Siliciumdioxyd oder Siliciumnitrid bedeckt.
Erfindungs gemäß sind die ohmschen Anschlüsse an die η-leitenden Emitter^ platze 14 von besonderem Interesse. Die epitaktischen Schichtteile 16 werden in öffnungen gebildet, die zuvor in der Siliciumdioxydschicht angebracht worden sind, um bei der Herstellung der diffundierten Bnitterplätze einen n-Dotierstoff einzudiffundieren. Das Bauelement wird in einem Ofen bei einer Temperatur von ungefähr 1100 C, gemessen mittels eines optischen Pyrometers, in einer Wasserstoffatmosphäre angeordnet. Eine Stammlösung mit einem Gehalt von 1 mg PCI pro ml SiCl wird zubereitet. Dann werden 2 ml dieser Lösung mit 700 ml SiCl verdünnt. Diese Lösung wird bei 26° C. verdampft. Ein Strom von Wasserstoffträgergas nimmt den Dampf auf und wird dann ungefähr 8 bis 25 Sekunden lang durch den Ofen geleitet, wonach man die Scheibchen aus dem Ofen herausnimmt und rasch abkühlt. Dabei wächst auf die Oberfläche der einzelnen Emitterplätze14 η-leitendes Siliciumjepitaktisch auf. Auf der Siliciumdioxydschicht mit Ausnahme der Bereiche um die Bänder der Emitteröffnungen herum wächst dagegen kein Silicium auf. Die Dicke des epitaktisch aufgewachsenen Siliciums kann ungeFähr 6000 bis 10000 A, vorzugsweise ungefähr 8000 Ά betragen. Vorzugsweise ist die epitaktische Schicht 16 maximal anderthalbmal so dick wie die Isolierschicht 20 und auf jeden Fall so dick, daß sie mit einem Teil über die Oberfläche der angrenzenden Teile der Isolierschicht 20 reicht.
Als nächstes werden gleichzeitig die metallischen Basiskontakte 12 und die metallischen Oberschichten 18 auf den Emitterplätzen angebracht. Durch die Schutzschicht 20 werden geeignete öffnungen nach den ρ -Teilen des Basisgebiets hergestellt. Dann wird auf die gesamte Oberfläche des Bauelements einschließlich der Schutzschicht Aluminium aufgebracht. Durch Maskieren und
;ise wird das Alumii
909841/1063
Wegätzen in bekannter Weise wird das Aluminium mit Ausnahme der die ρ -Teile
8 kontaktierenden Teile 12 und der Schihtteile 18 über der epitaktischen Schicht 16 entfernt. Die Schicht 18 kann auch etwas über die angrenzenden Teile der Schutzschicht 20 reichen, und bei einem Overlay-Transis tor werden auch die Bnitterplätze in jeder vollständigen Reihe verbindende Metallstreifen stehengelassen. Nach der Bildung des Aluminiummusters wird die Anordnung auf ungefähr 500 C. erhitzt, um das Aluminium zu sintern.
Die Vorteile dieser Ausbildung bestehen darin, daß die Aluminiumschichten 18 auf den Emitterplätzen jetzt nicht nur vom pn-übergang zwischen den η-leitenden Emittergebieten 14 und den p-leitenden Basisgebieten 10 entfernt sind, sondern daß außerdem das Halbleitermaterial 16 ein besseres Maskiermaterial ist als die Siliciumdioxyd-Isolierschicht 20. Bei den hohen Temperaturen, bei welchen das Aluminium aufgebracht wird, reagiert etwas Aluminium mit dem Siliciumdioxyd unter Bildung eines elektrisch höher leitfähigen Materials. Vor der Anwendung des vorliegenden Verfahrens war der Prozentsatz des Ausschusses wegen dieser angreifenden Wirkung des Aluminiums auf die ohnehin gefährlich dünne Siliciumdioxydschicht verhältnismäßig hoch. Obwohl man die gleiche Anordnung aus epitaktischer Schicht und Metallisierung auch auf den ρ -Basisgebieten 8 vorsehen kann, ist das für diese Teile nicht unbedingt notwendig, da der Abstand zwischen dem Metallkontakt und dem am nächsten befindlichen pn-übergang erheblich größer ist und eine geringere Wahrscheinlichkeit besteht, daß der übergang durch die Schutzschicht/angreifendes Metall kurzgeschlossen wird. Ferner ist das Metall, wenn es sich um Aluminium handelt, ein p-Dotierstoff, so daß es einem pp -Übergang keinen Schaden tut.
In Figur 2, 3 und 4 ist eine weitere Ausführungsform der Erfindung veranschaulicht. Bei dieser Ausführungsform ist die auf die einzelnen Emitterplätze aufgewachsene epitaktische Schicht stark mit dem für die einzelnen Emittergebiete zu verwendenden Dotierstoff dotiert. Die epitaktische Schicht auf den einzelnen Emitterplätzen wird vor der Bildung der Emitterplätze selbst aufgewachsen, und die Emitterplätze werden dann durch Eindiffundieren von Dotierstoff aus den epitaktischen Schichten an den Emitterplätzen in das zuvor gebildete Basisgebiet gebildet. Dadurch entfällt der andernfalls für die Herstellung der Emittergebiete erforderliche separate Diffusionsschritt.
Im einzelnen kann das Verfahren wie folgt ausgeführt werden. Es sei
909841/1063
angenommen, daß von einer Transistoranordnung ausgegangen wird, bei der das Xollektorgebiet und das Basisgebiet bereits gebildet sind und die Schutzschicht bereits angebracht ist. Figur 2 zeigt einen Overlay-Transistor von der bereits im. Zusammenhang mit Figur 1 beschriebenen Art. Der Transistor hat einen n -rollektorteil 2 und einen n-Xollektorteil 6, die beide aus epitaktischen Schichten bestehen !können. Mindestens aber kann die n-Schicht eine auf ein η -Substrat aufgewachsene epitaktische Schicht sein. Der Transistor hat ferner ein p-Basisgebiet 10 mit darin verteilten ρ -Teilen 8. Diese Anordnung ist mit einer Schutzschicht 20, beispielsweise in Form von in üblicher Weise aufgebrachtem Siliciumdioxyd bedeckt.
Erfindungsgemäß werden in der Schutzschicht 20 Emitterplätze freigelegt. Innerhalb der so gebildeten öffnungen wird Phosphor aufgebracht. Zu diesem Zweck läßt man Sauerstoff durch Phosphoroxychlorid sprudeln. Dieser Strom wird dann mit Stickstoffgas vermischt, und man läßt bei einer Temperatur von 960 C. das Gemisch aus Phosphoroxychlorid und Stickstoff drei bis fünf Minuten lang über die Anordnung fließen. Dabei erfolgt eine flache Diffusion des Phosphors in die Oberfläche des Siliciums. Die Oberflächenkon-
21 zentration des Phosphors beträgt jetzt ungefähr 2x10 Atome pro ecm.
Die Scheibchen werden jetzt in einem anderen Ofen in einer Wasserstoffatmosphäre angeordnet und innerhalb drei bis fünf Minuten auf eine Temperatur von 1100 C. erhitzt. Man läßt wie im vorherigen Beispiel einen Strom aus ein Gemisch aus SiCl. und PCI- enthaltendem Wasserstoffträgergas 1 bis 25 Sekunden lang über die Scheibchen strömen und beendet die Strömung, wenn eine Dicke von 8000 X erreicht ist. Dadurch werden die phosphordotierten η Gebiete 22 in Form von epitaktischen Schichten an den einzelnen Emitterplätzen gebildet.
Nach dem Abbrechen der SiClA-PCl_-Beströmung werden die Scheibchen rasch abgekühlt und dann aus diesem Ofen herausgenommen und in einen Diffusionsofen zurückgegeben. Die freiliegenden Oberflächen der epi taktischen η -Schichten 22 werden zusätzlich mit Phosphor dotiert, um den spezifischen öberflächenwiderstand zu verringern.
Als nächstes wird die Anordnung erhitzt, um Phosphor aus den η -Gebieten in die p-Basisgebiete 10 zu diffundieren. Dadurch entstehen n-leitende Emittergebiete 24.
909841/1063
Wie in Figur 4 gezeigt, wird das Bauelement dadurch fertig zubereitet, daß in der Schutzschicht 20 Löcher angebracht werden und Aluminium!: on tak te 12 in Intervallen auf das ρ -Gebiet der .Basisschicht und zugleich Aluminiumkontakte 18 auf die einzelnen epitaktischen η -Gebiete 22 aufgebracht werden. Vie bei dem zuvor beschriebenen Beispiel geschieht dies durch Aufbringen einer durchgehenden Metallschicht, Wegätzen des Metalls an den unerwünschten Stellen und Sintern.
In einem getrennten Verfahrensschritt kann auf der anderen Seite des Scheibchens auf die Oberfläche des n+-Gebiets 2 ein Kollektorkontakt 26, ebenfalls aus Aluminium, angebracht werden.
Durch das vorliegende Verfahren wird die Gefahr, daß relativ viel Aus- ψ schuß dadurch anfällt, daß Aluminium oder anderweitiges Metall vom Emitterkontakt die Schutzschicht 20 an den Basis-Emitterübergängen angreift, stark verringert.
Obwohl bei den obigen Beispielen das innerhalb der Öffnungen in der Isolierschicht 20 aufgebrachte Halbleitermaterial einkristallin ist, kann man stattdessen auch polykristallines Material verwenden. Ferner kann man statt Aluminium auch andere Kontaktmetalle, beispielsweise Indium oder Wolfram verwenden. Die Erfindung ist auch auf anderweitige Halbleitermaterialien wie Germanium oder die III-V-Verbindungen anwendbar»
909841/1063

Claims (3)

  1. Patentansprüche
    AJ Halbleiterbauelement mit einem Körper aus Halbleitermaterial, in dem an einer Hauptfläche desselben zwei Gebiete verschiedenen Leitfähigkeitstyps, die durch einen die Hauptfläche schneidenden pn-übergang getrennt sind, vorgesehen sind, wobei auf der Hauptfläche eine Isolierschicht mit min destens einer dicht bei dem übergang befindlichen Öffnung, die einen Teil eines der beiden Gebiete freilegt, angebracht ist, dadurch gekennzeichnet, daß innerhalb der Öffnung in Kontakt mit dem Halbleiterkörper eine Schicht (16) aus kristallinem Halbleitermaterial, die erheblich dicker ist als die Isolierschicht (20) und über einen an der Öffnungjbefindlichen Teil der Isolierschicht reicht, angebracht ist und daß auf der kristallinen Schicht eine Über einen Rand derselben hinausreichende Metallschicht (18) angebracht ist.
  2. 2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Isolierschicht aus Siliciumdioxyd besteht und daß das Metall Aluminium ist.
  3. 3. Bauelement nach Anspruch 1, dadurch geken nzei chn e t , daß die kristalline Schicht eine auf den Halbleiterkörper aufgewachsene epitaktische Schicht ist.
    4· Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß die kristalline Schicht maximal anderthalbmal so dick ist wie der daran angrenzende Teil der Isolierschicht.
    909841/1063
    8 \ L e e r s e i t e
DE19691913712 1968-03-22 1969-03-18 Halbleiterbauelement Pending DE1913712A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US71542568A 1968-03-22 1968-03-22

Publications (1)

Publication Number Publication Date
DE1913712A1 true DE1913712A1 (de) 1969-10-09

Family

ID=24873995

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691913712 Pending DE1913712A1 (de) 1968-03-22 1969-03-18 Halbleiterbauelement

Country Status (7)

Country Link
JP (1) JPS4921462B1 (de)
BR (1) BR6907437D0 (de)
DE (1) DE1913712A1 (de)
ES (1) ES364975A1 (de)
FR (1) FR2004483A1 (de)
GB (1) GB1255415A (de)
NL (1) NL6904389A (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE755371A (fr) * 1969-08-27 1971-02-01 Ibm Contacts ohmiques pour dispositifs semi-conducteurs
FR2204889B1 (de) * 1972-10-27 1975-03-28 Sescosem

Also Published As

Publication number Publication date
GB1255415A (en) 1971-12-01
JPS4921462B1 (de) 1974-06-01
NL6904389A (de) 1969-09-24
FR2004483A1 (fr) 1969-11-28
ES364975A1 (es) 1971-02-16
BR6907437D0 (pt) 1973-04-26

Similar Documents

Publication Publication Date Title
DE2056220C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2618733A1 (de) Halbleiterbauelement mit heterouebergang
DE1439935A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE19704996A1 (de) Verfahren zur Herstellung von IGBT-Bauteilen
EP0001550A1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE1295093B (de) Halbleiterbauelement mit mindestens zwei Zonen entgegengesetzten Leitungstyps
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2509315A1 (de) Feldeffekt-halbleiterbauelement und verfahren zu dessen herstellung
DE2618965A1 (de) Bipolares halbleiterbauelement
DE1929093A1 (de) Halbleiteranordnung
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2103468A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2124764B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2617293C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2448478A1 (de) Verfahren zum herstellen von pn-halbleiteruebergaengen
DE1018558B (de) Verfahren zur Herstellung von Richtleitern, Transistoren u. dgl. aus einem Halbleiter
DE2643016A1 (de) Verfahren zur herstellung eines integrierten halbleiterkreises
DE1489250A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE1439429A1 (de) Verfahren zum Herstellen eines Halbleiterstromtores vom pnpn-Typ
DE1564534A1 (de) Transistor und Verfahren zu seiner Herstellung
DE2141695A1 (de) Verfahren zur Herstellung eines monolithischen Halbleiterbauelementes
DE2501074A1 (de) Transistoreinrichtung und verfahren zu ihrer herstellung
DE1913712A1 (de) Halbleiterbauelement
DE1170082B (de) Verfahren zum Herstellen von Halbleiterbauelementen

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee