DE1799033B2 - - Google Patents
Info
- Publication number
- DE1799033B2 DE1799033B2 DE1799033A DE1799033A DE1799033B2 DE 1799033 B2 DE1799033 B2 DE 1799033B2 DE 1799033 A DE1799033 A DE 1799033A DE 1799033 A DE1799033 A DE 1799033A DE 1799033 B2 DE1799033 B2 DE 1799033B2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- cell
- strip
- register
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K13/00—Conveying record carriers from one station to another, e.g. from stack to punching mechanism
- G06K13/02—Conveying record carriers from one station to another, e.g. from stack to punching mechanism the record carrier having longitudinal dimension comparable with transverse dimension, e.g. punched card
- G06K13/08—Feeding or discharging cards
- G06K13/12—Feeding or discharging cards from conveying arrangement to magazine
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/04—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam
- G11C13/042—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam using information stored in the form of interference pattern
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/86—Masking faults in memories by using spares or by reconfiguring in serial access memories, e.g. shift registers, CCDs, bubble memories
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Optical Recording Or Reproduction (AREA)
- Delivering By Means Of Belts And Rollers (AREA)
- Semiconductor Memories (AREA)
- Footwear And Its Accessory, Manufacturing Method And Apparatuses (AREA)
- Conveying Record Carriers (AREA)
- Separation, Sorting, Adjustment, Or Bending Of Sheets To Be Conveyed (AREA)
- Pile Receivers (AREA)
- Transmissions By Endless Flexible Members (AREA)
- Silver Salt Photography Or Processing Solution Therefor (AREA)
- Discharge By Other Means (AREA)
Description
Die Erfindung betrifft einen Lesespeicher mit einer auf einzelne Speicherelemente des Speichers ansetzbaren
Abtastvorrichtung.
Es sind Informationsspeicher bekanntgeworden, die eine so hohe Speicherkapazität haben, daß mit sehr
hoher Wahrscheinlichkeit Fehler in die Aufzeichnung gelangen. Man könnte diese Fehler abfragen und dann
korrigieren und so schrittweise die Aufzeichnung fehlerfrei machen. Dies setzt aber einen sogenannten
Schreib-Lese-Speicher voraus, d. h. also einen Speicher, bei dem die Aufzeichnung, die sich als fehlerhaft
erwiesen hat, gelöscht werden kann und an derselben Stelle durch die richtige ersetzt werden kann. Bei einem
reinen Lesespeicher, bei dem eine Aufzeichnung ohne weiteres nicht mehr gelöscht werden kann, wie es z. B.
bei einem Lochstreifen der Fall ist, ist die eben geschilderte Verfahrensweise nicht anwendbar.
Aufgabe der Erfindung ist es, einen Lesespeicher der eingangs genannten Art so auszugestalten, daß mit
einfachen Mitteln gleichzeitig mit abgefragten Informationswörtern festgestellt wird, ob dafür an anderer
Stelle Fehlermarkierungen angebracht sind, um auf diese Weise zu verhindern, daß ein bereits als fehlerhaft
festgestelltes Informationswort als solches ausgewertet wird.
Die Erfindung ist dadurch gekennzeichnet, daß zwei Gruppen von Speicherelementen in gegenseitig zuordbarer
Anordnung vorgesehen sind, von denen die der ersten Gruppe mit Informationswörtern und diejenigen
der zweiten Gruppe, die den fehlerhaft bespeicherten
Speicherelementen der ersten Gruppe zugeordnet sind, mit Fehlermarkierungswörtern beschriftet sind und die
übrigen für weitere Informationswörter verfügbar sind und daß die Abtastvorrichtung einen ersten auf die
Speicherelemente der ersten Gruppe ansetzbaren Abtaster und einen zweiten, vom ersten abhängig
betriebenen, jeweils auf das vom dem ersten Abtaster abgetasteten Speicherelement der ersten Gruppe
zugeordnete Speicherelement der zweiten Gruppe angesetzten Abtaster aufweist und daß ein Sperrschalter
in einem Auswertkanal des ersten Abtasters vorgesehen ist, der von einem an einen Auswertkanal
des zweiten Abtasters angeschlossenen Sperrgeber, der bei Auftreten eines Fehlermarkierungswortes aktiviert
wird, sperrbar ist.
Nach der Erfindung ist es möglich, daß bei Aufdecken einer Fehlermarkierung statt der fehlerhaften Aufzeichnung
die Fehlerkorrektur ausgelesen wird.
Nach der Erfindung können zunächst einmal eine Reihe von Zellen beschriftet werden. Anschließend
werden sie ausgelesen und es wird dabei festgestellt, ob Fehler vorhanden sind oder nicht. Ist nun ein Fehler
vorhanden, dann wird dieser Fehler belassen, da er ja bei einem reinen Lesegedächtnis ohne weiteres gar nicht
korrigierbar ist Dieser Fehler wird aber in der Prüfzelle markiert. Es genügt nun, die Fehlerkorrektur, also
diejenige Aufzeichnung, die statt der fehlerhaften in der betreffenden Zelle hätte sein sollen, an einer anderen,
noch freien Stelle niederzulegen. Fragt man dann mit jeder Zelle die zugeordnete Prüfzelle ab, dann erfährt
man beim Abfragen auch, wenn eine fehlerhafte Beschriftung abgetastet wird, und zwar auf Grund der
Fehlermarkierungen in der Prüfzelle. Diese Fehlermarkierung kann dann die Abfragung der Fehlerkorrektur
auslösen, so daß in den ausgelesenen Datenstrom an die Stelle der fehlerhaften Aufzeichnung gleich die Fehlerkorrektur
gelangt Viel Speicherkapazität wird für die Fehlermarkiening nicht benötigt, weil für jede Fehlermarkierung
nur eine Zelle benötigt wird. Diese Zelle stammt auch nicht aus einem besonderen Vorrat,
sondern aus der Reihe der sowieso für die Originalaufzeichnung vorgesehenen Zellen.
Aufgabe einer zweckmäßigen Weiterbildung der Erfindung ist es, die Aufzeichnung der Fehlerkorrekturen
so vorzunehmen, daß diese dann, wenn sie gebraucht werden, leicht gefunden werden können, und
diese Weiterbildung ist dadurch gekennzeichnet, daß die Fehlerkorrekturen in einer gesonderten Zellengruppe
gespeichert werden und daß zugehörige Adressenschlüssel, enthaltend die Adresse der fehlerhaften so
Aufzeichnung und die der Fehlerkorrektur, in einer zweiten gesonderten Zellengruppe gespeichert werden.
Es genügt nun, die Adressenschlüssel und die Fehlerkorrekturen in der Reihenfolge, in der sie anfallen,
aufzuzeichnen, um sie beim Abtasten leicht wiederzufinden.
Im Interesse einer möglichst fehlerfreien Auslesung empfiehlt die Erfindung, daß die Aufzeichnung der
Fehlerkorrekturen und/oder die der Adressenschlüssel mit wesentlich höherer Redundanz als die der originalen
Informationen erfolgt.
In der Originalinformation können die Fehler durch die betreffenden Fehlermarkierungen eliminiert werden.
Dies kann mit einer sehr hohen Sicherheit geschehen. Die Fehleranfälligkeit ist dann nur noch tr>
bedingt durch die Fehlerhaftigkeit, mit der die Aufzeichnung der Fehlerkorrekturen und der Adressenschlüssel
erfolgt. Aus diesem Grunde schlägt die Erfindung für diese letztgenannten Aufzeichnungen
eine wesentlich höhere Redundanz vor. Diese erfordert zwar zusätzliche Speicherkapazität, aber diese zusätzliche
Speicherkapazität fällt unter Bezugnahme auf die Gefamtspeicherkapazität nicht so sehr ins Gewicht,
weil die davon betroffenen Aufzeichnungen, nämlich die Fehlerkorrekturen und die Adressenschlüssel nur einen
Bruchteil der Gesamtinformationen ausmachen.
Man kann die Aufzeichnungen der Fthlerkorrekturen und die der Adressenschlüssel in genau der gleichen
Weise sichern wie die originalen Informationen und die zugehörigen Fehlerkorrekturen dann in einem gesonderten
Speicher aufzeichnen, für den natürlich nur eine verhältnismäßig kleine Speicherkapazität erforderlich
ist.
In der nachfolgenden Beschreibung eines bevorzugten Ausführungsbeispiels ist als Speicher ein sogenannter
Lippmann-Film vorgesehen. Bei einem solchen Lippmann-Film wird ein Informationsbit in Form eines
Wellenbildes gespeichert, das einer bestimmten stehenden Welle ganz bestimmter Wellenlänge zugeordnet ist.
In dieser Speicherung ist dann eine bestimmte Farbkomponente zugeordnet, die optisch abtastbar ist.
Bei solchen Lippmann-Filmen ist es möglich, ein und dieselbe Speicherzelle zur Erhöhung der Speicherkapazität
mit mehreren solchen Farbkomponenten nebeneinander zu beaufschlagen. In einer solchen Speicherzelle
können dann z. B. 1,2,3 oder 4 solche periodischen Muster bestehen, die 1, 2, 3 oder 4 verschiedenen
Lichtwellenlängen zugeordnet sind. Der betreffenden Speicherzelle sind dann 1, 2, 3 oder 4 verschiedene
Farbkomponenten zugeordnet, die optisch abfragbar sind.
Zur Erläuterung sei ein Beispiel angegeben. Es sei angenommen, daß einer Zelle die Farbkomponenten
rot, blau, gelb und grün zugeordnet werden können. Wird nun weißes Licht, das alle diese Farbkomponenten
enthält, auf diese Zelle gerichtet, dann enthält das reflektierte Licht nur diejenigen Farbkomponenten, die
tatsächlich in der Zelle gespeichert waren. Ordnet man den einzelnen Farbkomponenten in der Reihenfolge,
wie sie eben aufgezählt wurden, die Positionen in einer binären Information zu, dann lautet das binäre Wort, das
in einer Zeile gespeichert ist, bei der der reflektierte Lichtstrahl nur eine blaue und eine grüne Komponente
enthält, 0101, wohingegen, wenn der reflektierte Lichtstrahl nur die rote und grüne Komponente enthält,
diese Information 1001 lautet.
Bei dem im folgenden zu beschreibenden Ausführungsbeispiel ist davon ausgegangen, daß in einer Zelle
vier verschiedene Farbkomponenten gespeichert werden können. Die Erfindung ist aber nicht darauf
beschränkt.
Man kann die Adressenschlüssel in der Reihe, wie sie benötigt werden, aufzeichnen und dann in dieser Reihe
auch wieder abfragen. Ein solches Verfahren ist aber nicht sinnvoll durchführbar, wenn man nicht die ganze
Aufzeichnung von vorne bis hinten ausliest. In einem solchen Fall kann man im Adressenschlüssel unter der
Adresse des fehlerhaften Wortes nach der Adresse der Fehlerkorrektur suchen und zu diesem Zweck den
ganzen Adressenschlüssel der Reihe nach abfragen. Liegen sehr viele Aufzeichnungen im Adressenschlüssel
vor, dann dauert eine solche Suche sehr lange. Die Erfindung schlägt dazu ein sogenanntes logarithmisches
Iterationsverfahren vor, das diese Suche erheblich abkürzt und an Hand eines Beispiels in der nachfolgenden
Figurenbeschreibung im einzelnen beschrieben
In der Zeichnung zeigt
F i g. 1 unter A und B diagrammatisch die Anordnung der Daten in einem Speicher,
F i g. 2 im Blockdiagramm eine optische Vorrichtung zur Abfragung eines Speichers, entsprechend einer
bevorzugten Ausführungsform der Erfindung,
F i g. 3 im Blockdiagramm einen Teil einer Speicherauslesevorrichtung
und
F i g. 4 bis 10 ebenfalls im Blockdiagramm bevorzugte
Ausführungsformen der logischen Schaltung zur Auslesung von Informationen aus einem Speicher.
Die Anordnung der einzelnen Informationen im Speicher wird an Hand der Fig. IA und IB erläutert.
Der Speicher ist in zwei Hälften unterteilt, die als Speicherhälften M-O und als Speicherhälften M-I
bezeichnet werden. Jede dieser Speicherhälften ist in eine Vielzahl von Streifen unterteilt. Diese Unterteilung
in Streifen ist eine physikalische. In F i g. 1A und 1B sind
die Speicherhäiften in senkrechte Streifen unterteilt, wobei jeder Streifen zwanzig Zellenpositionen enthält.
In der Praxis enthalten die Streifen wesentlich mehr Zellenpositionen als zwanzig. Zum Zweck der Erläuterung
sei angenommen, daß die Informationen auf einem Lippmann-Film-Speicher gespeichert werden, wobei die
Anordnung so getroffen ist, daß fünfzehn Worte in jedem Streifen gespeichert werden können. Die zu
speichernden Worte sind in Listen zu je fünfzehn Worten aufgezeichnet. Jede vollständige Liste wird in
einem gesonderten Streifen gespeichert.
Die erste Wörterliste wird in die Zellen 0 bis 14 des Streifens 0 der Speicherhälfte M-O eingeschrieben.
Diese Information, die so gespeichert ist, wird dann ausgelesen, um festzustellen, ob bei der Speicherung ein
Fehler vorgekommen ist. In Fi g. IA soll der Buchstabe
Cin einer Zellenposition bedeuten, daß das betreffende
Wort korrekt eingeschrieben ist, während der Buchstabe / bedeutet, daß das Wort fehlerhaft eingeschrieben
ist, und daß in der betreffenden Zellenposition ein Farbeffekt vorliegt. Der Buchstabe B bedeutet, daß die
betreffende Zellenposition weiß ist und der Buchstabe A bedeutet, daß nur eine einzige Farbe in der betreffenden
Zellenposition gespeichert ist. Im betrachteten Streifen 0 der Speicherhälfte M-O sind also alle Wörter korrekt
eingeschrieben mit Ausnahme des in der Zellenposition
7. Der Operateur hat eine Liste aller inkorrekt eingeschriebenen Worte.
Die nächste Liste von fünfzehn Wörtern wird in den Streifen 0* der Speicherhälfte M-I eingeschrieben. In
diesem Fall wird jedoch die Zellenposition 7 weiß gelassen, damit eine Prüfzelle stehenbleibl für den
unrichtig geschriebenen Bit in der Zellenposition 7 des Streifens 0. Demzufolge werden die ersten sieben
Wörter der neuen Liste in die Zellenpositionen 0 bis 6 des Streifens 0* und die letzten acht Wörter in die
Zellcnposition 8 bis 15 des Streifens 0* eingeschrieben, während die Zellenposition 7 weiß bleibt. Der Streifen
0* wird dann ausgelesen, und es wird dabei festgestellt, daß das Wort in der Zellenposition 14 fehlerhaft
geschrieben ist, und dieses Wort wirtl auf die Fehlerliste
des Operateurs geschrieben. Jeder der Streifen bis zum Streifen 6 wird in der gleichen Weise, wie eben
beschrieben, behandelt, und zwar erfolgt dies in folgender Reihenfolge: 0, 0", 1, 1 *, 2, 2*, 3, 3*, 4,4#, 5, 5\
b. Jedesmal, wenn cin Wort fehlerhaft eingeschrieben ist, wird die korrespondierende Zellcnposition des
nächsten Streifens weiß gelassen.
Diese weiß gelassenen /.ellcnpositioncn dienen als
Prüfzellen während des Auslesens. Beim Auslesevorgang, der weiter unten noch näher beschrieben wird,
wird, wenn eine Zellenposition N ausgelesen wird, außerdem die Zellenposition N des nächstfolgenden
s Streifens mit ausgelesen. Wenn eine dieser Zellenpositionen
weiß ist, dann bedeutet das, daß die fragliche Information fehlerhaft in den Speicher eingeschrieben
wurde und daß die korrekte Information an anderer Stelle gesucht werden muß. Wenn z. B. die Information
der Zellenposition 7 des Streifens 0 ausgelesen werden soll, dann fragt der Auslesemechanismus auch die Zelle
7 des Streifens 0* ab. Da die Zellenposition 7 des Streifens 0* farblos, also weiß, ist, erfährt der
Auslesemechanismus, daß die fragliche Information fehlerhaft eingeschrieben wurde und daß die richtige an
anderer Stelle gesucht werden muß.
Es sei darauf hingewiesen, daß die inkorrekte Aufzeichnung eines Wortes auch dazu führen kann, daß
weiß aufgezeichnet wird. Im Streifen 3 der Gedächtnishälfte M-O ist auf Grund einer solchen fehlerhaften
Aufzeichnung in der Zelle 12 die Aufzeichnung weiß. Die Buchstabenfolge »IB« bedeutet, daß diese weiße
Aufzeichnung nicht von vornherein in dieser Zeile vorgenommen wurde. Um einen solchen Fehler zu
korrigieren, ist es nicht nötig, im Streifen 3* der Gedächtnishälfte M-I die Zellenposition 12 weiß zu
beaufschlagen, weil der Streifen 3 an der betreffenden Stelle weiß ist und der Auslesemechanismus deshalb
erfährt, daß dort die Information inkorrekt eingeschrieben ist. Es muß jedoch sichergestellt werden, daß nicht
durch die weiße Beschriftung der Zelle 12 des Streifens 3 die Information der Zelle 12 des Streifens 2* fehlerhaft
ausgelassen wird. Wenn nämlich z. B. der Auslesemechanismus die Information der Zelle 12 des Streifens 2*
ausliest, ist er gleichzeitig, wie oben ausgeführt, die Zelle 12 des Streifens 3 aus. Da die Zelle 12 des Streifens 3
hier im Beispiel jedoch weiß ist, schließt der Auslesemechanismus daraus, daß die Information in der
Zelle 12 des Streifens 2* fehlerhaft aufgezeichnet wurde.
Im vorliegenden Fall wird nun die fragliche Information so behandelt, als wäre sie tatsächlich fehlerhaft
aufgezeichnet und auf der Fehlerliste aufgezeichnet, um an anderer Stelle gespeichert zu werden. In dem
erwähnten Beispiel folgert der Auslesemechanismus, daß die fragliche Information fehlerhaft eingeschrieben
ist und sucht sie an anderer Stelle.
Die Streifen 0 bis 6 sind die Originalinformationsstreifen.
Wie aus der Zeichnung ersichtlich, sind einige Streifen länger als andere. Der Streifen 0 ist z. B. bis zur
so vierzehnten Zellenposition beschriftet, während der Streifen 0* bis zur fünfzehnten Zellenposition beschriftet
ist, und zwar, weil in dem Streifen 0* eine weiße Zelle eingefügt wurde, während dies im Streifen 0 nicht dei
Fall ist. In dem Streifen 1* ist in die fünfzehnte
ί5 Zellenposition ein A geschrieben, was bedeutet, daC
eine einzelne Farbe in diese Zellenposition eingeschrie ben ist. Eine einzelne Farbe bedeutet kein eingeschrie
bcnes Wort; sie ist hier in die Zellenposition 15 de!
Streifens 1* eingeschrieben, damit die Zellenposition Ii
wi des Streifens 1 ausgelesen werden kann. Wenn zurr
Beispiel der Auslesemechanismus zum Auslesen auf di( Zellenposition 15 des Streifens 1 programmiert ist, frag
er auch die Zellcnposition 15 des Streifens 1* ab. Went das A in dem Streifen 1* nicht eingeschrieben wäre
ι.-, dann würde der Auslösemechanismus das weiß leset
und vermuten, daß die Zellenposition 15 des Streifens i fehlerhaft beschriftet ist. Die eingeschriebenen A dienet
also dazu, einen solchen Fehler zu vermeiden.
Nachdem die Originalinformationen in die zugehörigen Streifen eingeschrieben sind, hat der Operateur eine
Fehlerliste mit allen fehlerhaft eingeschriebenen Wörtern und den zugehörigen Adressen. Der Operateur
weiß also, welche Wörter fehlerhaft eingeschrieben sind und er kennt die Adressen, wo diese Wörter richtig
hätten geschrieben werden müssen. Diese Fehlerliste wird dann in den Streifen 6* mit Redundanzen
eingeschrieben, und zwar für jedes Wort in drei aufeinanderfolgende Zellenpositionen des Streifens 6*,
wobei natürlich wieder weiße Zellen freigelassen werden für fehlerhafte Beschriftungen im Streifen 6.
Die dabei zugrunde gelegten Redundanzen dienen dazu, die Wahrscheinlichkeit, mit der diese Aufzeichnung
fehlerhaft ist, herabzusetzen. Bei Aufzeichnung auf einen Lippmann-Film z. B., ist die Fehlerwahrscheinlichkeit
für die Beschriftung einer Zellenposition 0.01. Wenn ein Wort mithin dreimal geschrieben wird, ist die
betreffende Fehlerwahrscheinlichkeit 0.0013, das ist also
die Wahrscheinlichkeit, mit der ein dreimal aufgeschriebenes Wort dreimal fehlerhaft geschrieben wird. Es sei
an dieser Stelle nochmals darauf hingewiesen, daß hier natürlich in den Fig. IA und IB nur wenige Zellen
eingezeichnet sind. Bei einem Lippmann-Film als Speicherelement sind in der praktischen Ausführung
z. B. 1016 Zellen pro Streifen verwendet worden und sehr
viel mehr Streifen als hier gezeichnet.
Nachdem der Streifen 6* beschriftet ist, wird er von dem Operateur ausgelesen, der nun feststellt, daß die
erste Zelle des Streifens 6* korrekt beschriftet ist. Der Operateur macht nun beispielsweise eine neue Liste, in
die er einschreibt, daß dasjenige Wort, das in die Zelle 7 des Streifens 0 eingeschrieben werden sollte, nun
korrekt in die Zelle 0 des Streifens 6* eingeschrieben ist, daß das Wort, das in Zelle 14 des Streifens 1 gehört, in
Zelle 3 des Streifens 6* eingeschrieben ist und so fort. Diese neue Liste wird dann mit Redundanzen in den
Streifen 7 eingeschrieben, wobei wiederum für jede unrichtige Aufzeichnung im voraufgehenden Streifen,
hier im Streifen 6*, eine Zelle weiß gelassen wird. Die Wörter, die in die Zellen des Streifens 7 eingetragen
sind, sind in zwei Teile unterteilt. Der rechte Teil eines
jeden Wortes ist die Adresse des korrespondierenden unrichtig geschriebenen Wortes und die linke Hälfte ist
die Adresse der Zellenposition des Streifens 6*, in der das zunächst unrichtig geschriebene Wort nun richtig
aufgetragen ist. Der Ausdruck 0/0-7 aus Fig. IB bedeutet also folgendes: Das Wort war ursprünglich
unrichtig geschrieben in die Zelle 7 des Streifens 0 und wurde richtig in die Zelle 0 des Streifens 6*
eingeschrieben.
Nachdem der Streifen 7 beschriftet ist, werden diese Informationen wieder ausgelesen, um festzustellen, ob
sie richtig eingeschrieben sind. Danach wird nun der Streifen 7* beschriftet, und zwar für jede richtig r>5
beschriebene Zelle des Streifens 7 wird die korrespondierende Zelle des Streifens 7* mit einer Farbe
beschriftet.
Um es noch einmal zusammenzufassen; eine Information
wird in eine erste Gruppe von Streifen, nämlich die 6«
Originalinformationsstreifen, eingeschrieben, und jede Information, die dabei inkorrekt eingeschrieben ist, wird
in den ersten Redundanzstreifen eingeschrieben — den Streifen 6# —. Der zweite Redundanzstreifen — 7 —
weist die Adressen aller unrichtig geschriebener Wörter und die zugehörigen Zellcnadrcssen des ersten Redundanzstreifens
auf, wo also die ursprünglich fehlerhaft beschriebenen Wörter nun korrekt eingeschrieben sind.
Wie oben ausgeführt, ist die Fehlerwahrscheinlichkeit beim Einschreiben für eine Zelle eins zu hundert und da
es sich in der Praxis um Speicher handelt, die Billionen von Wörtern speichern können, liegt natürlich eine hohe
Anzahl fehlerhaft beschriebener Zellen vor. Mit den Redundanzen des Streifens 6* wird die Fehlerwahrscheinlichkeit
für ein Wort auf eins zu einhundert Millionen reduziert. Aber auch unter diesen Umständen
ist es möglich, daß ein Wort fehlerhaft in die Originalinformationsstreifen eingeschrieben wird und
nicht korrekt in den Redundanzstreifen eingeschrieben wird. Solche Wörter können in einem Hilfsspeicher
untergebracht werden, der natürlich verhältnismäßig klein sein kann und deshalb als Leseschreibspeicher
ausgebildet sein, statt als nur Lesespeicher.
Es werden nun zur Erläuterung eines Sachverhaltes, und nur zu diesem Zweck, einige Annahmen gemacht,
und zwar wird angenommen, daß nur ein einzelner Speicher, der in zwei Hälften unterteilt ist, verwendet
wird, daß jede Speicherhälfte acht Streifen aufweist, daß drei Bitpositionen benötigt werden, um jeden der acht
Streifen zu identifizieren, und daß 10" Zellen in jedem Streifen vorhanden sind, und daß sechszehn Bitpositionen
nötig sind, eine Zellenposition in einem Streifen zu identifizieren.
Diesen Annahmen folgt, daß eine beliebige Zellenposition
mit einem 20 Bit umfassenden Wort identifiziert werden kann, kurzgeschrieben wie folgt:
wobei Xi6 bis X\ die Zellen-Nummer-Adresse, X19 bis
ΑΊ7 die Streifenadresse und Λ20 die Gedächtnishälften-Adresse
ist. Eine »0« in der Position Λ20 adressiert die
Gedächtnishälfte M-O und eine »1« die Gedächtnishälfte M-I.
Fig.2 zeigt ein bevorzugtes Ausführungsbeispiel
einer optischen Vorrichtung zur Abfragung bestimmter Zellen des Speichers. Die Abfragevorrichtung weist
zwei digitale Lichtablenker 10, 20 auf. Der Lichtablenker 10 lenkt nach Maßgabe der Zellenpositionen das
Licht in Schritten senkrecht zur Zeichenebene ab. Der Lichtablenker 20 ist der Streifenzahl zugeordnet und
lenkt das Licht in Schritten in der Zeichenebene ab. Da insgesamt acht Streifen in jeder Gedächtnishälfte
vorhanden sind, muß der Lichtablenker 20 das Licht in acht verschiedene Positionen ablenken.
Die Lichtablenker werden, wie weiter unten beschrieben, mit der Adresse der betreffenden Zelle adressiert
und lenken ein Lichtstrahlenbündel so ab, daß es auf die adressierte Zelle gerichtet ist. Aus Gründen, die oben
dargelegt wurden, muß mit jeder Zelle gleichzeitig die zugehörige Prüfzelle abgefragt werden und dazu dient
ein Korrelator 30. Der Korrelator 30 spaltet das Lichtstrahlenbündel so auf, daß, wenn eine Zelle im
Streifen L adressiert ist, eines der abgespaltenen Strahlenbündel auf die Zelle im Streifen L trifft,
während der andere abgespaltene Strahlenbiindeltcil auf die entsprechende Zelle im Streifen L* trifft. Wenn
dagegen eine Zelle im Streifen L* adressiert ist, dann läßt der Korrelator 30 das eine abgespaltene Strahlenbündel
auf diese Zelle gelangen und das andere auf die korrespondierende Zelle des Streifens L + I.
Die Abfragevorrichtung enthält auch einen Strahlspaltcr
39, mit einem Paar Vicrtelwellcnlängcnblättchen 41 und 42 und einem Wollaston Prisma 43. Der
Strahlspalter 39 kann z. B. ein Kristall sein, der in der einen Richtung linear polarisiertes Licht an einer
inneren Reflektionsflächc 40 reflektiert, senkrecht dazu
polarisiertes dagegen nicht. Hier wird nun davon ausgegangen, daß der Strahlspalter horizontal polarisiertes
Licht reflektiert, vertikal polarisiertes dagegen passieren läßt. Konsequenterweise spaltet er auch
zirkulär polarisiertes Licht an der erwähnten inneren Fläche 40 auf in einen horizontal polarisierten Anteil,
der reflektiert wird, und einen vertikal polarisierten Anteil, der nicht reflektiert wird, sondern passiert.
Die Viertelwellenlängenblättchen 41 und 42 ändern die Polarisation des durchfallenden polarisierten Lichtes.
Linear polarisiertes Licht wird zirkulär polarisiert und zirkulierbar polarisiertes Licht wird linear polarisiert.
Wenn also Licht zweimal durch ein Viertelwellenlängenblättchen passiert, dann ist das Ergebnis das
gleiche, als hätte es ein Halbwellenlängenblättchen passiert. Wenn z. B. horizontal polarisiertes Licht durch
ein Viertelwellenlängenblättchen passiert, wird es zu zirkulär polarisiertem Licht, und wenn dieses zirkulär
polarisierte Licht dann durch ein Viertelwellenlängenblättchen fällt, wird es vertikal polarisiert.
Das Wollaston Prisma dient dazu, das Licht, mit dem der Speicher abgefragt wurde, und das nun die
gespeicherte Information enthält, in zwei verschiedene Richtungen abzulenken. Ein Wollaston Prisma erzeugt
eine nach links oder rechts gerichtete Reflektion eines Lichtstrahlenbündels nach Maßgabe des jeweiligen
Polarisationszustandes. In der Zeichnung ist davon ausgegangen, daß von dem Wollaston Prisma 43
horizontal polarisiertes Licht nach rechts und vertikal polarisiertes Licht nach links abgelenkt wird.
Das vom Wollaston Prisma nach rechts abgelenkte Licht enthält die Informationen aus der Speicherhälfte
M-O und wird vermittels der Linse 48 auf das Prisma 50 fokussiert. Die Lichtfarben, die die einzelnen Bitinformationen
repräsentieren, werden durch das Prisma 50 aufgespalten und auf einen der Gedächtnishälfte M-O
zugeordneten Fotodetektor 100 gerichtet. Das mittels des Wollaston Prisma 43 nach links abgelenkte Licht
gelangt über die Linse 44 an das Prisma 46, wo es in Farben zerlegt wird. Anschließend gelangt es in den
dem Halbspeicher M-I zugeordneten Fotodetektor 200. Die Fotodetektoren 100 und 200 nehmen also
Informationen der beiden Zellen auf, die jeweils gleichzeitig abgefragt werden.
Bei den digitalen Lichtablenkern kann es sich um Ablenker handeln, bei denen mehrere, z. B. 16
elektrooptisch^ auf Viertelwellenbasis beruhende Schalter im Strahlengang angeordnet sind und 16
doppelbrechende Kristalle vorgesehen sind, die unterschiedliche Länge haben, von einer Einheit bis zu
sechszehn Einheiten, wobei eine Einheit der Länge entspricht, die nötig ist, um das Licht von einer Zelle des
Speichers auf die nächste abzulenken. Der den Zellen zugeordnete Lichtabienker 10 lenkt also das Licht in 2lb
verschiedene Positionen. Gemäß F i g. 2 erfolgt diese Ablenkung senkrecht zur Zeichenebene, ebenso wie sich
gemäß Fig. 2 die einzelnen Zellenpositionen der Speicherhälften M-I und M-O senkrecht zur Zeichenebene
erstrecken, also für den Beschauer hintereinander liegen. In Fig. 2 ist mithin jeweils nur eine Art
Draufsicht auf die Speicherhälften sichtbar. Die Nummer 0 bis 7 und 0* bis 7* in F i g. 2 bezeichnen die
einzelnen Streifen der Speicherhälften entsprechend wie in Fig. 1.
Der den Streifen zugeordnete Lichtablenker 20 kann entsprechend wie der Lichtablenker 10 aufgebaut sein,
wofür jedoch drei elcktrooptische Schalter auf Vierlelwellenbasis und drei doppelbrcchcndc Kristalle genügen.
Dieser Lichtablenker lenkt das Licht in acht verschiedene Positionen entsprechend den acht Streifen
in jeder Speicherhälfte. In F i g. 2 erfolgt die zugehörige Ablenkung in der Zeichenebene oder vertikal.
Wie bereits ausgeführt, kann die Adresse jeder Zelle durch ein 20 Bit umfassendes Wort festgelegt werden, wobei die ersten 16 Bits die Zellennuinmer, die drei nächsten Bits die Streifennummer und der letzte Bit den zugehörigen Halbspeicher bestimmen. Die Adressierung der Lichtablenker kann auf binäre Weise erfolgen, und zwar indem der Bit niedrigster Ordnung zur Erregung des ersten elektrooptischen Schalters des Lichlablenkers 10 herangezogen wird, während die anderen Bits über zugeordnete exklusive ODER-Tore an die anderen elektrooptischen Schalter gelangen. An den zweiten Eingang eines jeden dieser exklusiven ODER-Tore gelangt dann der benachbarte Bit niedrigerer Ordnung aus dieser Adresse. Eine solche Gruppe von exklusiven ODER-Toren ist in dem Adressierkreis 60 gemäß F i g. 2 vorgesehen. In dem Adressierkreis 60 wird das Adressenwort eingespeist. Mit Ausnahme des Bits Λ20, werden die Ausgänge des Adressenkreises an die elektrooptischen Schalter der Lichtablenker 10 und 20 gelangen. Es sei angenommen, daß eine binäre eins auf einer Ausgangsleitung des Adressierkreises den Lichtablenker tastet, eine binäre Null dagegen nicht.
Wie bereits ausgeführt, kann die Adresse jeder Zelle durch ein 20 Bit umfassendes Wort festgelegt werden, wobei die ersten 16 Bits die Zellennuinmer, die drei nächsten Bits die Streifennummer und der letzte Bit den zugehörigen Halbspeicher bestimmen. Die Adressierung der Lichtablenker kann auf binäre Weise erfolgen, und zwar indem der Bit niedrigster Ordnung zur Erregung des ersten elektrooptischen Schalters des Lichlablenkers 10 herangezogen wird, während die anderen Bits über zugeordnete exklusive ODER-Tore an die anderen elektrooptischen Schalter gelangen. An den zweiten Eingang eines jeden dieser exklusiven ODER-Tore gelangt dann der benachbarte Bit niedrigerer Ordnung aus dieser Adresse. Eine solche Gruppe von exklusiven ODER-Toren ist in dem Adressierkreis 60 gemäß F i g. 2 vorgesehen. In dem Adressierkreis 60 wird das Adressenwort eingespeist. Mit Ausnahme des Bits Λ20, werden die Ausgänge des Adressenkreises an die elektrooptischen Schalter der Lichtablenker 10 und 20 gelangen. Es sei angenommen, daß eine binäre eins auf einer Ausgangsleitung des Adressierkreises den Lichtablenker tastet, eine binäre Null dagegen nicht.
Zum Zwecke der Erläuterung sei weiter angenommen, daß der Lichteingang in den Lichtablenker 10
horizontal polarisiert ist und daß die doppelbrechenden Kristalle vertikal polarisiertes Licht ablenken, horizontal
polarisiertes dagegen passieren lassen. Der Ausgang der Lichtablenker kann entweder horizontal oder
vertikal polarisiert sein, je nachdem wie viele elektrooptische Schalter erregt waren. Wenn eine geradzahlige
-J5 Anzahl von elektrooptischen Schaltern erregt ist, ist der
Ausgang horizontal polarisiert; wenn dagegen eine ungeradzahlige Anzahl erregt ist, ist der Ausgang
vertikal polarisiert. Eine Prüfvorrichtung, wie z. B. der Modulo-2-Addierer 62, kann dazu vorgesehen sein,
■Ό anzuzeigen, ob der Ausgang der Lichtablenker horizontal
oder vertikal polarisiert ist. Wenn eine geradzahlige Anzahl von elektrooptischen Schaltern erregt ist, dann
gelangt eine geradzahlige Anzahl von Eingängen in den Modulo-2-Addierer und der Ausgang des Modulo-2-Addierers
ist eine binäre Null, die dann anzeigt, daß am Ausgang des Lichtablenkers bzw. am Eingang des
Korrelators 30 horizontal polarisiertes Licht vorliegt. Wenn dagegen andererseits eine ungeradzahlige Anzahl
von elektrooptischen Schaltern in den Lichtablenkern erregt wird, führt dies zu vertikal polarisiertem
Lichtausgang und zu einer binären eins am Ausgang des Modulo-2-Addierers 62.
Di2 Position der Ausgangsstrahlung der Lichtablenker
entspricht der adressierten Zelle in dem Halbspeieher M-O, wenn dieses Strahlenbündel direkt durch den
Strahlspalter 39 hindurchfällt. Gemäß F i g. 2 würde der reflektierende Strahl 70 den Streifen 2 des Halbspeichers
M-O treffen. Da er jedoch von dem Strahlenspalter 39 abgelenkt wird, trifft er den Streifen 2* des
Halbspeichers M-I. Wenn also der Strahl 70 in zirkulär
polarisiertes Licht umgewandelt wird, spaltet er sich an der internen Fläche 40 und trifft auf den Streifen 2 des
Halbspeichers M-O und den Streifen 2* des Halbspeichers M-I.
Wie bereits oben ausgeführt, dient der Korrelator 30 dazu, sicherzustellen, daß das Lichtbündel immer die
beiden jeweils einander zugeordneten Zellen trifft. Der Korrelator 30 weist drei elektrooptisch^ Viertelwellen-
längenblättchen 32,34 und 38 und einen doppelbrechenden
Kristall 36 auf, welch letzterer eine Trennbreite von einer Einheit, entsprechend dem Abstand zweier
Streifen, im Speicher hat. Die elektrooptischen Viertelwellenlängenblättchen arbeiten wie normale Viertelwellenlängenblättchen,
wenn sie mit einer binären Eins beaufschlagt werden; sie haben jedoch keine Wirkung
auf das durchfallende Licht, wenn sie mit einer binären Null beaufschlagt werden. Der doppelbrechende Kristall
36 läßt eine Type linear polarisierten Lichtes passieren und lenkt die senkrecht dazu polarisierte
andere Type ab. Zur Erläuterung wird davon ausgegangen, daß der doppelbrechende Kristall vertikal polarisiertes
Licht, wie den mit Vbezeichneten Strahl, ablenkt, dagegen horizontal polarisiertes Licht entsprechend
dem mit H bezeichneten Strahl passieren läßt. Wenn also zirkulär polarisiertes Licht an den doppelbrechenden
Kristall 36 gelangt, wird dies in eine vertikale und eine horizontale Komponente aufgespalten, wie eingezeichnet.
Die Grundprinzipien, nach denen die elektrooptischen Schalter auf Viertelwellenlängenbasis des Korrelators
30 erregt werden, sind am besten zu verstehen, wenn man vorher die angestrebte Wirkung sich
klarmacht.
Im Ausgang des Modulo-2-Addierers 62 liegt eine
Information darüber vor, ob das Strahlenbündel 70 horizontal oder vertikal polarisiert ist. Außerdem ist
bekannt, daß die Position dieses Strahlenbündels bestimmt ist durch die Lage der adressierten Zellen
gemäß den Adressierungsbits X]b bis X]. Wenn der
adressierte Halbspeicher der Halbspeicher M-O ist, ist der Prüfstreifen in der anderen Speicherhälfte M-I der
gleiche; wenn dagegen der adressierte Halbspeicher der Speicher M-X ist, dann hat der zugehörige Prüfstreifen
im Halbspeicher M-O die gleiche Numerierung, vermehrt um eine Einheit. Wenn z. B. die adressierte Zelle
im Streifen 2 des Halbspeichers M-O liegt, dann liegt die Prüfzelle im Streifen 2* des Halbspeichers M-I. Wenn
dagegen die adressierte Zelle im Streifen 2* des Halbspeichers M-I liegt, dann liegt die Prüfzelle im
Streifen 3 des Halbspeichers M-O.
Wenn also die adressierte Zelle im HalbspeicherM-0 liegt, dann muß der Korrelator 30 das Strahlenbündel 70
ohne Ablenkung passieren lassen und sicherstellen, daß das Strahlenbündel 70 am Ausgang des Korrelators 30
zirkulär polarisiert ist. Wenn das Strahlenbündel, das in den Strahlspalter 39 einfällt, nicht aufgespalten ist und
zirkulär polarisiert ist, dann trifft es auf Streifen gleicher Numerierung in beiden Halbspeichern.
Damit keine Ablenkung stattfindet, ist es notwendig, daß der Eingang des doppelbrechenden Kristalls 36
horizontal polarisiert ist. Dies wird bewirkt durch entsprechende Beaufschlagung der elektrooptischen
Schalter 32 und 34. Wenn z. B. der Ausgang aus dem Lichtablenker horizontal polarisiert ist, dann ist der
Ausgang des Modulo-2-Addierers 62 eine binäre Null und der elektrooptische Schalter 34 bleibt unerregt.
Auch wenn die binäre Bitposition A^o eine binäre Null
ist, die anzeigt, daß der Halbspeicher M-O angesprochen wird, ist der Ausgang des exklusiven ODER-Tores 64
eine Null, so daß der elektrooptische Schalter 32 unerregt ist. Da die beiden elektrooptischen Schalter 32
und 34 in diesem Beispiel unerregt sind, passiert das
horizontal polarisierte Strahlenbündel 70 diese beiden elektrooptischen Schalter ohne irgendwelche Beeinflussung
und passiert auch den doppelbrechenden Kristall 36 ohne Ablenkung. Um das Strahlenbündel vor dem
Strahlenspalter 39 zirkulär zu polarisieren, gelangt der Ausgang Λ20 der eingespeisten Adresse an einen
Nichtkreis, der am Ausgang eine binäre Eins erzeugt, wenn am Eingang eine binäre Null vorliegt und eine
binäre Null am Ausgang erzeugt, wenn eine binäre Eins am Eingang vorliegt. Im vorliegenden Fall ist der
Halbspeicher M-O angesprochen und die Bitposition X20
ist eine binäre Null und demzufolge ist der Ausgang des Nichtkreises 68 eine binäre Eins, wodurch der
elektrooptische Schalter 38, der ebenfalls auf Viertelwellenlängenbasis aufgebaut ist, erregt wird. Der
erregte elektrooptische Schalter 38 wandelt die Polarisation des linear polarisiert einfallenden Strahlenbündels
in zirkuläre Polarisation. Der zirkulär polarisierte
Strahl wird an der inneren Fläche 40 des Strahlspalters in eine vertikale und eine horizontale
Komponente zerlegt. Die horizontale Komponente wird abgelenkt und gelangt über das Viertelwellenlängenblättchen
42 in den betreffenden Streifen des Halbgedächtnisses M-I. Das Viertelwellenlängenblättchen
42 wandelt die Polarisation in zirkuläre Polarisation
um und das von der angesprochenen Zelle reflektierte Licht enthält nun alle die Farben, die in der
betreffenden Zelle gespeichert waren, und ist zirkulär polarisiert mit dem gleichen Drehsinn wie das auf die
Zelle treffende Licht. Das reflektierte Licht passiert wieder das Viertelwellenlängenblättchen 42 und verläßt
es vertikal polarisiert. Da das von dem Halbspeicher M-I ref'ektierte Licht nun vertikal polarisiert ist,
ω passiert l^ die interne Fläche 40 des Strahlspalters 39
ohne Ablenkung und gelangt in das Wollaston Prisma 43, wo es nach links in den Fotodetektor 200 abgelenkt
wird.
Wenn das zirkulär polarisierte Licht, das in den Strahlspalter 39 einfällt, auf die inlerne Fläche 40 trifft,
wird der vertikal polarisierte Anteil nicht abgelenkt und dieser trifft auf die adressierte Zelle des Halbspeichers
M-O, und zwar infolge der Wirkung der zwischengeschalteten Viertelwellenlängenblättchen 41, zirkulär
polarisiert. Das reflektierte Licht wird in dem Viertelwellenlängenblättchen 41 horizontal polarisiert
und wird an der Grenze 40 abgelenkt und gelangt in das Wollaston Prisma 43, wo es nach rechts in den
Fotodetektor 100 abgelenkt wird.
Wenn die adressierte Zelle im Halbspeicher M-1 liegt,
dann muß der Korrelator 30 das Strahlenbündel aufspalten. Dieser Fall ist in Fig. 2 eingezeichnet, wo
das Strahlenbündel 70 aufgespalten in den Strahlenspalter 39 gelangt. Um eine solche Aufspaltung in
Korrelator 30 zu erzielen, muß in dem doppelbrechenden Kristall 36 zirkulär polarisiertes Licht einfallen. Die
beiden Strahlanteile, die in den Strahlenspalter 39 gelangen, müssen linear bzw. horizontal, oder allgemeiner
gesagt, senkrecht zueinander polarisiert sein.
Wenn die adressierte Zelle innerhalb des Halbspeichers M-I liegt, dann ist am Ausgang X20 eine binäre
Eins und der Ausgang des Nichtkreises 68 eine binäre Null, so daß der elektrooptische Schalter 38 unbeaufschlagt
ist. Der elektrooptische Schalter 38 hat
to demzufolge auf das durchfallende Licht keinen Einfluß,
Die binäre Eins gelangt außerdem als Einer-Eingang an das exklusive ODER-Tor 64. Um das Licht zirkulär zu
polarisieren, ist es nötig, daß einer, aber auch nur der elektrooptischen Schalter 32 und 34 erregt ist. Wenn
beide Schalter erregt sind, dann ist der Eingang für den doppelbrechenden Kristall 36 linear polarisiert. Wenn
der Ausgang X20 eine binäre Eins ist, dann ist nach den in
Fig. 2 eingezeichneten Eingängen für die beiden
elektrooptischen Schalter 32 und 34 einer dieser Schalter erregt, und zwar auch nur einer, unabhängig
davon, ob der Ausgang des Modpio-2-Addierers 62 eine
Eins oder eine Null ist. Wenn z. B. das aus den Lichtablenkern ausfalbnde Lichtstrahlenbündel 70
horizontal polarisiert ist, dann ist der Ausgang des Modulo-2-Addierers 62 eine binäre Null und der
elektrooptische Schalter 32 ist erregt, während der elektrooptische Schalter 34 nicht erregt ist. Wenn
dagegen das Strahlenbündel 70 am Ausgang des Lichtablenkers vertikal polarisiert ist, liegt eine binäre
Eins am Ausgang des Modulo-2-Addierers 62 vor und der elektrooptische Schalter 34 ist erregt, der
elektrooptische Schalter 32 dagegen nicht. Das zirkulär polarisierte Licht wird innerhalb des !Correlators 30 in
einen horizontalen Anteil, der unabgelenkt den Korrelator passiert, und in einen vertikalen Anteil, der
abgelenkt wird, aufgespalten. Die Ablenkung ist dabei so bemessen, daß der vertikal polarisierte Strahlanteil
um den Abstand zweier Streifen in einem Halbspeicher gegenüber dem nicht abgelenkten Strahlanteil — hier
also dem horizontalen — versetzt ist. Das horizontal polarisierte Licht fällt in den Strahlspalter 39 und wird
dort an der Fläche 40 abgelenkt. Der abgelenkte, horizontal polarisierte Lichtstrahl passiert das Viertelwellenlängenblättchen
42, wird zirkulär polarisiert und trifft auf die adressierte Zelle, hier eine Zelle innerhalb
des Streifens 2*. Das vertikal polarisierte Lichtbündel passiert unabgelenkt den Strahlspalter 39 und trifft,
nachdem es das Viertelwellenlängenplättchen 41 durchgesetzt hat, auf die Prüfzelle im Halbspeicher M-O, die in
diesem Falie im Streifen 3 liegt und die reflektierten Stahlanteile gelangen dann entsprechend — wie oben
beschrieben — in den zugeordneten Fotodetektor 100 bzw. 200.
Die Abfragevorrichtung gemäß Fig.2 arbeitet also
so, daß bei jeder adressierten Zelle immer die adressierte Zelle und die zugeordnete Prüfzellc
abgefragt wird, wobei die Information der abgefragten Zelle innerhalb des Halbspeichers M-O in den
Fotodetektor 100 gelangt und die aus dem Halbspeicher M-I in den Fotodetektor 200. Eine logische Schaltung,
die weiter unten beschrieben wird, dient dazu, festzustellen, ob die so ausgelesenen Informationen
ordnungsgemäß in dem betreffenden Gedächtnis gespeichert waren und welche der beiden abgefragten
Zellen die original-adressierte Zelle war.
F i g. 3 zeigt ein Ausführungsbeispiel einer solchen logischen Schaltung, die dazu dient, die Informationen
aus den abgefragten Zellen auszulesen, sofern die adressierte Zelle korrekt beschriftet war, also beiJe
abgefragten Zellen, die ursprünglich adressierte und die Prüfzelle, mit Farbe beaufschlagt sind. Die Fotodetektoren
100 und 200 sind diejenigen aus Fig. 2. Die Fotodetektoren 100 nehmen mithin das Licht aus den
abgefragten Zellen des Halbspeichers M-O und die Fotodetektoren 200 das Licht aus den abgefragten
Zellen des Halbspeichers M-I auf. Den in den Fotodetektoren aufgenommenen Farben entsprechen
Informationsbits, die in die Register 102 bzw. 202 eingespeist werden. Die Wörter in jedem Register
entsprechen den ausgelesenen Informationen der originai-adressierten Zelle und der Prüfzelle. Die
Ausgänge des Registers 102 gelangen über eine Sammelleitung 104 an ein ODER-Tor 106 und über eine
Sammelleitung 112 an eine Torkombination 114. Die Torkombination 114 weist ein Tor für jeden Bit eines
Speicherwortes auf. Die Ausgänge des Registers 202 gelangen über eine Sammelleitung 204 an ein
ODER-Tor 206 und über eine Sammelleitung 212 an eine Torkombination 214. Die Torkombination 214 ist
genauso ausgebildet wie die Torkombination 114.
Durch die beiden Torkombinationen 114 und 214 können Wörter aus den Registern 102 und 202 nicht
passieren, wenn nicht entsprechende Öffnungseingänge beaufschlagt sind. Die Torkombination 114 wird mit
einem zusätzlichen Eingang Λ20 beaufschlagt, der
anzeigt, daß die original-adressierte Zelle im Halbspeicher
M-O liegt, während die Torkombination 214 mit einem Eingang Λ70 beaufschlagt wird, der anzeigt, daß
die original-adressierte Zelle im Halbspeicher M-I liegt. Der Eingang X20 ist der gleiche wie der Eingang für das
Nichttor 68 aus Fig. 2 und der Eingang Λ70 ist der
gleiche wie der Ausgang des Nichttores 68. Da der Eingang Λ20 und der Eingang Λ20 nicht gleichzeitig
auftreten können und die betreffenden Eingänge notwendige, vorbereitende Eingänge in den Torkombinationen
sind, kann immer nur eine dieser Torkombinationen geöffnet sein.
Außerdem müssen die Torkombinationen an einem weiteren notwendigen öffnenden Eingang eine binäre
Eins am Ausgang des UND-Tores 110 aufnehmen, um
geöffnet zu sein. Ein »1«-Ausgang am UND-Tor 110 zeigt an, daß die beiden in Frage stehenden Zellen, die
original-adressierte und die Prüfzelle, mit Farbe beaufschlagt sind, daß also die original-adressierte Zelle
korrekt beschriftet ist. Wenn also ein »1 «-Ausgang am UND-Tor 110 vorliegt, dann gelangt die Information
aus der originai-adressierten Zelle an ein Ausgangsregister, das in F i g. 3 nicht dargestellt ist.
Wenn dagegen die original-adressierte Zelle oder die Prüfzelle weiß ist, dann liegt an einem der ODER-Tore
106 oder 206 ein UND-Ausgang vor und demzufolge ist
auch der Ausgang am UND-Tor 110 Null und die beiden
Torkombinationen 114 und 214 sind gesperrt. In einem
solchen Fall schaltet das System weiter auf den Streifen 7 des Halbspeichers M-O, um zu sehen, wo im Streifen 6*
des Halbspeichers M-I die gewünschte Information gespeichert ist.
Wie bereits oben bemerkt, ist jede Zelle des Streifens 7 in zwei Teile unterteilt. Der erste dieser Teile enthält
20 Bits, die die Adresse eines inkorrekt geschriebenen Wortes angeben und der zweite Teil enthält 16 Bits, die
die Zellennummer im Streifen 6* angeben, wo das korrekte Wort niedergeschrieben ist. Die Beschriftung
des Streifens 7 erfolgt so, daß die ersten Teile der Zellen in numerisch ansteigender Ordnung beschriftet sind.
Eine Möglichkeit, um die Wörter in dieser Weise zu lokalisieren besteht darin, am oberen Ende des Streifens
7 zu beginnen und jede einzelne Zelle auszulesen, und dabei den jeweils ersten Teil mit der originalen Adresse,
unter der also etwas falsch geschrieben steht, zu vergleichen. Sobald sich dabei ergibt, daß der erste Teil
der Speicherung in einer Zelle der Spalte 7 mit der originalen Adresse übereinstimmt, kann man den
zweiten Teil dieser Zelle dazu verwenden, den Lichtablenker auf die nun ermittelte korrekte Aufzeichnung
abzulenken. Es ist verständlich, daß bei 10" Zellen in jedem Streifen eine Nachsuche in der beschriebenen
Weise, also beginnend vom Kopf des Streifens 7 an, sehr lange Zeit erfordert. Deshalb wird im folgenden eine
bevorzugte Methode zur Abtastung des Streifens 7 angeben, die auf logarithmischer Basis beruht.
Bei diesem logarithmischen Abfrageverfahren beginnt die Abfragung in der mittleren Zelle des Streifens
7. Die mittlere Zelle wird abgefragt und der erste Teil
wird mit der originalen Adresse verglichen, die hier und im folgenden der Einfachheit halber als Adresse N
bezeichnet wird. Wenn der erste Teil der abgefragten Zelle kleiner ist — gemeint ist ein kleinerer numerischer
Wert — als die originale Adresse N, dann bewegt sich die Ablenkung zum Kopf des Streifens, und zwar über
die Hälfte des verbliebenen Abstandes. Wenn dagegen der erste Teil des abgefragten Wortes größer als die
originale Adresse N ist, dann bewegt sich die Abtastung zum Fuß des Streifens 7, und zwar um die Hälfte des
verbliebenen Abstandes. Die Ablenkung der Abfragung bewegt sich also zunächst in großen Schritten, die sich
über mehrere Zellen erstrecken, so lange, bis die abgefragte Zelle mit der originalen Adresse übereinstimmt
oder bis insgesamt 17 solcher großen Schritte vorgenommen werden, die nacheinander nach dem
gleichen Grundprinzip bemessen sind. Der Abstand, der bei einem großen Schritt überwunden wird, ist jeweils
halb so groß wie der Abstand der bei dem vorausgehenden großen Schritt überwunden wurde. Da
in dem angenommenen Beispiel 216 Zellen in jedem Streifen vorgesehen sind, bedeutet dies, daß, nachdem
17 Schritte vorgenommen wurden, ohne daß die fragliche Adresse gefunden wurde, diese Adresse nicht
in dem Halbspeicher vorliegt. Der 17te Schritt ist in diesem Fall natürlich ein Schritt von einer Zelle zur
nächsten und streng genommen kein großer Schritt.
Bei dieser logarithmischen Abtastung muß noch ein weiterer Umstand berücksichtigt werden. Wie bereits
oben erwähnt, kann die Adresse im Streifen 7 fehlerhaft eingeschrieben sein, und wenn dies der Fall ist, ist die
korrespondierende Zelle im Streifen 7* weiß. Es kann sich also bei der logarithmischen Abfragung ergeben,
daß eine bestimmte Zelle im Streifen 7 — die abgefragt wird — eine unrichtige Adresse enthält oder eine
Prüfzelle für den Streifen 6* ist. Wenn letzteres der Fall ist, vollführt das System einen kleinen Schritt, wodurch
der Abfragemechanismus innerhalb des Streifens auf die nächste Zelle verschoben wird. Wenn also ein Fehler
beim Auslesen derjenigen Zelle ermittelt wird, auf die to die Auslegung im Zuge des logarithmischen Ausleseverfahrens
gesprungen wird, springt die Auslesung um eine Zelle weiter. Beim nächsten großen Schritt bewegt sich
die Auslegung um die Hälfte des voraufgegangenen Schrittes vorwärts oder rückwärts, und zwar ausgehend
von der ursprünglichen Position und nicht von der korrigierten. Beim dargestellten Ausführungsbeispiel ist
die Abfragevorrichtung während der logarithmischen Auslesung auf den Streifen 7 des Halbspeichers M-O
adressiert. Der Anteil Λ20ΑΊ9-^18-^17 der Adresse liegt
mithin fest auf 0111 und es ergeben sich nur
Unterschiede in dem Rest der Adresse, umfassend die Positionen
55
Um den logarithmischen Auslesevorgang zu steuern, ist ein Ablenkregister vorgesehen, das bei Beginn auf die
Zahl 17 gezählt ist und bei jedem logarithmischen Schritt um eine Ziffer herunter zählt, bis auf 1.
Bei Beginn der logarithmischen Auslesung ist die «>
Adresse 1 000 000 000 000 000, die die Ablenkung auf die Mitte des Streifens einstellt. Wenn der nächste
Schritt vorwärts vollzogen werden soll, wird die Position X\$ in der Adresse geändert und es ergibt sich
die Adresse 1 100 000 000 000 000. Wenn dagegen der b5
nächste Schritt rückwärts sein soll, werden die Positionen Xu und ΛΊ5 geändert und es ergibt sich als
neue Adresse 0 100 000 000 000 000. Wenn die Abtastung einen Schritt vorwärts machen soll, wird die
Bitposition λ', geändert, wobei /' um zwei Einheiten geringer ist, als der jeweilige Inhalt des Abtastregisters,
das, wie bereits bemerkt, mit der Zahl 17 beginnend schrittweise auf 1 herunter zählt. Jedesmal, wenn die
Abtastung rückwärts schreiten soll, werden die Positionen Xi und Xj geändert, wobei / wiederum zwei
Einheiten geringer ist als der jeweilige Inhalt des Abtastregisters, j dagegen um eine Einheit geringer ist
als der jeweilige Inhalt des Abtastregisters.
Eine bevorzugte Ausführungsform einer logischen Schaltung für die Steuerung der logarithmischen
Auslegung des Streifens 7 und zum Auslesen des betreffenden Wortes vom Streifen 6* ist in den F i g. 4
bis 9 angegeben. Es sei darauf hingewiesen, daß in den Fig.4 bis 9 eine Reihe logischer Schaltelemente mehr
als einmal dargestellt ist. Besonders das Abtastregister 420, ein erstes Register 500 und ein zweites Register 502
sind mehr als einmal dargestellt. Dies ist nur gemacht worden, um die Übersicht zu erleichtern und um zu
vermeiden, daß sehr viele Verbindungsleitungen von einer Figur zur nächsten gezeichnet werden müssen. Die
Anordnung beginnt zu arbeiten, wenn eine Originaladresse im Adressenregister 412 gemäß F i g. 4 eingespeist
ist. Ein Starter schaltet die Kippschaltung Pi vorwärts, die die Torkombination 430 auftastet, so daß
nun der Inhalt des Adressenregisters 412 in die Abfragevorrichtung 400 gelangen kann, die wie im Text
zu F i g. 2 erläutert, aufgebaut ist und arbeitet. Die Abfragevorrichtung kann, wie aus der Zeichnung
ersichtlich, auch über eine Adresse aus dem Abtaster für den Streifen 7 sowie über eine Adresse vom Abtaster für
den Streifen 6* adressiert werden, wie dies auch weiter unten noch näher erläutert wird.
Die Abfragevorrichtung arbeitet, wie oben beschrieben, so daß die original angesprochene Zelle und die
korrespondierende Prüfzelle abgefragt werden. Es sei angenommen, daß Farbe festgestellt wird und daß die
adressierte Zelle eine richtige Information enthält. In einem solchen Fall liegt ein Ausgang am Ausgangsanschluß
C vor, der anzeigt, daß Farbe aufgenommen wurde und der zusammen mit dem Ausgang Q\ der
Kippschaltung Qi die Torkombination 402 und 404
auftastet. Der Inhalt der abgefragten Zelle in dem Halbspeicher M-O gelangt an die Torkombination 402,
während der aus dem Halbspeicher M-I an die Torkombination 404 gelangt. Die nachgeschalteten
Torkombinationen 408 und 410 werden von Eingängen -Y20 und Λ20 getastet, so daß immer nur eine dieser
Torkombinationen geöffnet ist. F i g. 4 zeigt insoweit die Situation, die oben im Text zu Fig.2 und 3 näher
beschrieben wurde.
Wenn die Kippschaltung Q\ durch einen Startimpuls vorwärts geschaltet ist, wird die Torkombination 416
durchgängig und der Inhalt des Registers 414 gelangt in das Abtastregister 420. Das Abtastregister 420 dient
dazu, die^Zahl der Hauptschritte während der logarithmischen Abtastung des Streifens 7 zu zählen.
Es sei nun angenommen, daß, nachdem die Abfragevorrichtung 400 über das Adressenregister 412 adressiert
ist, ein Keine-Farbe-Ausgang festgestellt wird, der nun anzeigt, daß das Wort, das in die ursprüngliche
Adressenposition eingeschrieben ist, inkorrekt ist. Eine solche Aussage, also eine Nicht-Farbe-Anzeige, soll
durch eine binäre Null am C-Ausgang der Abfragevorrichtung repräsentiert werden. Eine binäre Null am
C-Ausgang der Abfragevorrichtung verhindert, daß die Speicherung der Register 102 und 202 aus Fig.3
weitergeleitet wird, bzw. ans Ausgangsregister gelangen kann. Eine binäre Null am C-Ausgang der Abfragevorrichtung
400 erzeugt eine binäre Eins am Ausgang eines Nichttores 504 aus F i g. 5, die das Tor 506 passiert und
die Kippschaltung Qz vorwärts schaltet. Der Ausgang des Nichttores 504 passiert das Tor 506, es sei denn, eine
der Kippschaltungen φ bis Qa ist vorwärtsgeschaltet.
Wenn die Kippschaltung Qi vorwärts geschaltet ist,
wird die Torkombination 530 durchgängig, so daß der Inhalt des ersten Registers 500 in das zweite Register
502 gelangen kann. Die beiden genannten Register 500 und 502 enthalten 16 Stufen. Das erste Register enthält
zunächst die binäre Nummer 1 000 000 000 0OC 000, die dort eingespeist wird, wenn die Kippschaltung Qi bei
Beginn vorwärts geschaltet wird.
Wenn demzufolge Qi vorwärts geschaltet wird, gelangt die Nummer 1 000 000 000 000 000 in das zweite
Register 502. Der Ausgang der Kippschaltung φ gelangt auch ar. eine Verzögerungsvorrichtung 508,
deren Ausgang wiederum die Kippschaltung Q2 zurückschaltet und die Kippschaltung Qi vorwärts
schaltet. Die Verzögerungsvorrichtung 508 verzögert solange, daß der Inhalt des ersten Registers in der
Zwischenzeit das zweite Register passieren kann. Wenn die Kippschaltung Q2 vorwärts geschaltet ist, werden
die Torschaltungen 516, 514 und 518 auf Durchgang geschaltet, so daß der Inhalt der Register 512, 510 und
502 die Abfragevorrichtung 400 adressiert. Die Register 512 und 510 enthalten die Adresse des Halbspeichers
M-O bzw. des Streifens 7, während das zweite Register die Zelle innerhalb des Streifens adressiert.
Der Ausgang des Nichttores 504, der das Tor 506 passiert, schaltet die Kippschaltung Qt aus Fig.4
zurück, so daß während der logarithmischen Abfragung des Streifens 7 der Inhalt des Adressenregisters 412
nicht die Abfragevorrichtung 400 adressiert, statt dessen gelangt der Inhalt der Register 512, 510 und 502 über
eine eingezeichnete Sammelleitung an die Abfragevorrichtung 400.
Die adressierte Zelle des Streifens 7 und die korrespondierende Zelle des Streifens 7* werden
abgetastet über die Abfragevorrichtung 400, wobei der Inhalt der adressierten Zelle am Ausgangsanschluß M0
auftritt und der Inhalt der korrespondierenden Zelle im Streifen 7* am Ausgangsanschluß M\ auftritt. Der Inhalt
aus dem Streifen 7* ist solange ohne Interesse, solange die adressierte Zelle korrekt beschriftet ist. Eine
unrichtige Beschriftung liegt vor, wenn an C-Ausgang der Abfragevorrichtung eine binäre Null auftaucht. Es
sei nun angenommen, daß am C-Ausgang eine binäre Eins vorliegt, was also der Fall ist, wenn die abgefragte
Zelle des Streifens 7 korrekt beschriftet war.
Der Inhalt der abgefragten Zelle des Streifens 7, der am Mo-Ausgang der Abfragevorrichtung auftritt,
besteht aus zwei Teilen. Das gesamte Wort, das ausgelesen wird, gelangt über die Sammelleitung 403 an
einen Vergleicher und an einen Adressierer für den Streifen 6* gemäß F i g. 6. Gemäß F i g. 6 wird an der
Zweigstelle 608 der erste Teil vom zweiten Teil des Wortes getrennt. Diese Verzweigung besteht im
wesentlichen darin, daß die einzelnen Leitungen, die dem ersten Teil zugeordnet sind, von denen, die dem
zweiten Teil zugeordnet sind, getrennt weitergeführt werden. Wie erinnerlich, enthält der erste Teil des
Wortes 20 Bits entsprechend einer Adresse innerhalb des Speichers, wo das Wort unkorrekt geschrieben war,
und der zweite Teil gibt die Zellennummer an, unter der im Streifen 6* das betreffende Wort korrekt geschrieben
ist. Der erste Teil gelangt über eine Torkombination 606 an einen Vergleicher 600. Die Torkombination wird
vom Ausgang der Kippschaltung Qs unter Zwischenschaltung
einer Verzögerungsvorrichtung 604 auf Durchgang geschaltet. Die Verzögerung der Verzögerungsvorrichtung
604 ist lang genug, so daß die Abfragevorrichtung die entsprechenden Zellen abfragen
kann. Der Ausgang der Verzögerungsvorrichiung 604 schaltet auch die Torkombination 602 auf
Durchgang, durch die die originale Adresse N aus dem Register 412 an den Vergleicher 600 gelangt. Der
Vergleicher vergleicht die beiden eingespeisten binären Datenfolgen und hat drei verschiedene Ausgänge,
entsprechend den drei verschiedenen hier in Frage
is stehenden Vergleichsergebnissen.
Ein erstes mögliches Vergleichsergebnis kann lauten, daß die Originaladresse Λ/größer ist als der erste Teil, in
welchem Fall eine binäre 1 am Ausgang 612 vorliegt. Ein zweites mögliches Vergleichsergebnis lautet, daß die
jo Originaladresse kleiner ist als der erste Teil, und das
führt zu einer binären Eins auf der Leitung 614. Das dritte mögliche Vergleichsergebnis lautet, daß die
Originaladresse N dem ersten Teil gleicht, in welchem Fall eine binäre Eins auf der Ausgangsleitung 613
auftritt. Im letztgenannten Fall bedeutet dies, daß es nicht nötig ist, den Streifen 7 weiter abzutasten, weil die
gesuchte Adresse inzwischen gefunden wurde und jetzt nur noch unter der Adresse des zweiten Teils im Streifen
6* das richtige Wort ausgelesen werden muß.
Eine binäre Eins auf der Leitung 613 tastet die Torkombinationen 624, 622 und 620. Durch die
Torkombination 624 läuft dann der zweite Teil, umfassend 16 Bits, als Adresse der Zellennummer,
während durch die Torkombination 622 der Inhalt des
J5 Registers 618 durchläuft, der die Adresse des Streifens
6* angibt, und durch die Torkombination 620 der Inhalt des Registers 616 hindurchläuft, der einen einzigen Bit
enthält, welcher den Halbspeicher M-X identifiziert. Die letztgenannten Bits gelangen zu der Abfragevorrichtung
400, wie durch die eingezeichneten Sammelleitungen angedeutet. Daraufhin fragt die Abfragevorrichtung
400 die so adressierte Zelle innerhalb des Streifens 6* und die korrespondierende Zelle innerhalb des Streifens
7 ab. Das betreffende Wort tritt am Λί-1-Anschluß der
Abfragevorrichtung 400 auf und passiert die Torkombination 406 sowie 408 und gelangt zur Auslesestation. Es
sei darauf hingewiesen, daß die Torkombination 406 auf Durchgang geschaltet ist über die Verzögerungsleitung
626 gemäß Fig.6. Der Ausgang auf der Leitung 613 schaltet auch die Kippschaltung Q) zurück, so daß die
logarithmische Abfragung des Streifens 7 beendet wird. Es sei angenommen, daß gemäß Fig.6 die Originaladresse
größer ist als der erste Teil, so daß am Ausgang 612 ein Eins-Bit vorliegt. Der Ausgang 612 bedeutet
jetzt, daß die gesuchte Adresse im Streifen 7 weiter zum Ende liegt und daß es deshalb nötig ist, einen großen
Schritt vorwärts auf dem Streifen vorzunehmen.
Dieser Vorwärtsschritt wird durch die Schaltung gemäß F i g. 8 ausgelöst. Der Ausgang auf der Leitung
612 gemäß F i g. 6 schaltet die Kippschaltung Qj zurück
und schaltet die Kippschaltung Qa vorwärts. Wenn die
Kippschaltung Q* vorwärts geschaltet ist, beginnt ein
großer Schritt vorwärts, indem die Torkombination 804 und die Torkombination 808 auf Durchgang geschaltet
wird. Bei auf Durchgang geschalteter Torschaltungskombination 804 gelangt der Inhalt des ersten Registers
500, der zunächst lautet:
1 000 000 000 000 000 in die logische Schaltung 800.
Der Ausgang des Abtastregisters 420, der die Zahl der Abtastzyklen wiedergibt, gelangt ebenfalls an die
logische Schaltung 800. Ein Vergleicherkreis 820 ermittelt, ob oder ob nicht der Inhalt des Abtastregisters
420 Null ist. Wenn der Inhalt des Abtastregisters 420 Null ist, dann bedeutet dies, daß 17 Hauptsch ntte bei der
logarithmischen Abtastung durchgeführt wurden und daß die gesuchte Information nicht mehr im Speicher
vorhanden ist. In einem solchen Fall löst dieser Nullausgang auf der Hilfsleitung ALJX in einem
Hilfsgedächtnis eine weitere Nachsuche aus. Das Vorhandensein und die Ausgestaltung des Hilfsspeichers
sind für die Erfindung nicht wesentlich, weshalb dieses hier auch nicht beschrieben wird. Normalerweise
hat das Abtastregister jedoch die Null noch nicht erreicht und ein Ausgangssignal »ungleich Null« am
Ausgang eines Vergleichers 820 gelangt in die logische Schaltung 800, sowie an eine Verzögerungsvorrichtung
818.
Wenn die logische Schaltung 800 über einen »ungleich-Null-Ausgang« des Vergleichers 320 erregt
wird, gelangt der Inhalt des ersten Registers 500 in das
Register 802, nachdem jedoch ein Bit der 16 Bits invertiert wurde. Welcher Bit davon betroffen ist, hängt
von der binären Zahl, auf der das Abtastregister 420 steht, ab. Der von der Inversion betroffene Bit wird als
X, bezeichnet und es ist der Bit, dessen laufende Nummer um zwei Nummern niedriger ist, als die binäre
Nummer im Abtastregister 420. Wenn zum Beispiel im Abtastregister die Nummer 17 gespeichert ist, dann
wird der Bit Xi5 invertiert. Wenn dagegen im
Abtastregister 420 die Nummer 16 gespeichert ist, wird der Bit X14 invertiert. Es sei darauf hingewiesen, daß der
Inhalt des Registers 802 anschließend wieder in das erste Register 500 eingespeist wird, so daß durch diese
Operation das erste Register 500 wieder neu datiert wird mit einer 16 Bit umfassenden Adresse, verschoben
um den halben Abstand zum Streifenende gegenüber der Ausgangsposition. Bei Beginn der logarithmischen
Abtastung befand sich beispeilsweise im ersten Register die Adresse 1 000 000 000 000 000, die der in der Mitte
des Streifens 7 gelegene Zelle entspricht, und das Abtastregister enthält die Zahl 17. Durch den beschriebenen
Operationszyklus der logischen Schaltung 800 wird das erste Register 500 nun auf die Adresse
1 100 000 000 000 000 datiert. Wenn im folgenden Schritt wieder ein Vorwärtsschritt nötig ist, ergibt sich
im ersten Register 500 als neue Adresse 1 110 000 000 000 000. Der Inhalt des Abtastregisters
wird bei jedem solchen Zyklus um eine Einheit reduziert, und zwar unabhängig davon, ob der
Abtastschritt vorwärts oder rückwärts erfolgt. Die Einzelheiten der logischen Schaltung 800 werden weiter
unten anhand der Fig. 1OA bis IOC erläutert.
Wenn die Torkombination 808 aus Fig.8 über die
Kippschaltung Q* geschlossen ist, gelangt der Inhalt des
Abtastregisters 420 an den Subtrahierer 810, der den Wert des Abtastregisters 420 um eine Einheit
vermindert in das Register 812 gelangen läßt. Nach Ablauf einer Verzögerungszeit, die der Verzögerungsvorrichtung
818 eingeprägt ist, wird die Kippschaltung Qt zurückgeschaltet und die Kippschaltung Qs vorwärts
geschaltet. Bei vorwärts geschalteter Kippschaltung Qs
gelangt der Inhalt des Registers 802 über die Torkombination 806 in das erste Register 500 und der
Inhalt des Registers 812 gelangt über die Torkombination 814 in das Abtastregister 420. Nachdem der
beschriebene Zyklus vollständig abgelaufen ist, ist das erste Register 500 auf die neue Adresse programmiert,
entsprechend einem großen Schritt vorwärts, und der Inhalt des Abtastregisters 420 ist um eine Einheit
reduziert. Der Ausgang der Kippschaltung Qs gelangt über die Verzögerungsvorrichtung 816 an die Kippschaltung
Qs und Q2 und schaltet die Kippschaltung Qs
zurück und die Kippschaltung φ vorwärts.
Wie aus Fig.5 ersichitlich, gelangt bei vorwärts
geschalteter Kippschaltung Q2 der Inhalt des ersten
Registers 500 in das zweite Register 502, worauf eine Zelle im Halbspeicher M-O des Streifens 7 adressiert
wird, die der Adresse im zweiten Register 502 entspricht.
Es wird angenommen, daß unter der neuen Zelle Farbe gefunden wird. Unter diesen Umständen gelangt
der von dieser Zelle abgefragte Ausgang erneut auf der Leitung 403 in die in F i g. 6 dargestellten Schaltelemente
und wird dort in einen ersten und einen zweiten Teil aufgespalten, worauf in dem Vergleicher 600 der
Vergleich erfolgt und einer der drei Ausgänge je nach dem Ergebnis des Vergleichs beaufschlagt wird. Die
Logik, die sich abspielt, wenn auf der Leiiung 613 oder
auf der Leitung 612 ein Ausgang vorliegt, wurde bereits erläutert. Der dritte mögliche Fall tritt auf, wenn die
Originaladresse kleiner ist als der erste Teil. In einem solchen Fall ist es nötig, mit dem Inhalt des ersten
Registers 500 einen großen Schritt rückwärts zu machen. Dies wird bewirkt durch die logische Schaltung,
die in F i g. 7 dargestellt ist und die über eine binäre 1 auf
jo der Ausgangsleitung 614 angestoßen wird. Durch eine
solche binäre Eins wird die Kippschaltung Qs rückwärts
geschaltet und die Kippschaltung Q\, vorwärts geschaltet.
Die Schaltung gemäß Fig. 7 ist genauso aufgebaut wie die gemäß Fig.6, mit dem einzigen Unterschied, daß die logische Schaltung 700 aus F i g. 7 zwei Bits aus der Speicherung des ersten Registers 500 invertiert, während die logische Schaltung 800 gemäß Fig. 8 nur einen Bit jeweils invertiert. Die Bits, die von der Inversion der logischen Schaltung 700 betroffen sind, sind diejenigen, denen Ordnungszahlen um eine und um zwei Einheiten kleiner als die Zahl im Abtastregister zukommen. Wenn zum Beispiel die Zahl 17 im Abtastregister 420 gespeichert ist, dann werden die Bits X16 und X\5 inverliert. Wenn dagegen die Zahl 16 im Abtastregister gespeichert ist, werden die Bits Xi5 und Xh invertiert und so fort. Bei Beginn einer logarithmischen Abtastung ist der Inhalt des ersten Registers 500: 1 000 000 000 000 000 und im Abtastregister ist die Zahl 17 gespeichert. Die Abfragevorrichtung ist jetzt über die Schaltung gemäß F i g. 5 auf die Zelle des Streifens 7 programmiert, der diese Speicherung im ersten Register als Adresse zukommt. Es sei nun angenommen, daß der erste Teil der abgefragten Information kleiner als die Originaladresse N ist. In einem solchen Fall invertiert die logische Schaltung 700 die BitsX^ und X\s ■ Xiewar eine binäre Eins und wird in Null invertiert, während X15 eine binäre Null war und in Eins invertiert wird. Daraus ergibt sich ein neuer Inhalt des ersten Registers 500, der wie folgt lautet: 0 100 000 000 000 000. Dies ist die Adresse derjenigen Zelle des Streifens 7, die auf halbem Wege zwischen der vorhergehenden Zelle und dem Kopf des Streifens liegt. Das Abtastregister 420 reduziert nun seinen Inhalt um eine Einheit, also auf die Nummer 16. Der Rest der Schaltung aus Fig. 7 ist genauso ausgebildet wie der aus F i g. 8 und arbeitet im wesentlichen auch genauso, so daß insoweit auf die Beschreibung der Fig.8 Bezug genommen werden
Die Schaltung gemäß Fig. 7 ist genauso aufgebaut wie die gemäß Fig.6, mit dem einzigen Unterschied, daß die logische Schaltung 700 aus F i g. 7 zwei Bits aus der Speicherung des ersten Registers 500 invertiert, während die logische Schaltung 800 gemäß Fig. 8 nur einen Bit jeweils invertiert. Die Bits, die von der Inversion der logischen Schaltung 700 betroffen sind, sind diejenigen, denen Ordnungszahlen um eine und um zwei Einheiten kleiner als die Zahl im Abtastregister zukommen. Wenn zum Beispiel die Zahl 17 im Abtastregister 420 gespeichert ist, dann werden die Bits X16 und X\5 inverliert. Wenn dagegen die Zahl 16 im Abtastregister gespeichert ist, werden die Bits Xi5 und Xh invertiert und so fort. Bei Beginn einer logarithmischen Abtastung ist der Inhalt des ersten Registers 500: 1 000 000 000 000 000 und im Abtastregister ist die Zahl 17 gespeichert. Die Abfragevorrichtung ist jetzt über die Schaltung gemäß F i g. 5 auf die Zelle des Streifens 7 programmiert, der diese Speicherung im ersten Register als Adresse zukommt. Es sei nun angenommen, daß der erste Teil der abgefragten Information kleiner als die Originaladresse N ist. In einem solchen Fall invertiert die logische Schaltung 700 die BitsX^ und X\s ■ Xiewar eine binäre Eins und wird in Null invertiert, während X15 eine binäre Null war und in Eins invertiert wird. Daraus ergibt sich ein neuer Inhalt des ersten Registers 500, der wie folgt lautet: 0 100 000 000 000 000. Dies ist die Adresse derjenigen Zelle des Streifens 7, die auf halbem Wege zwischen der vorhergehenden Zelle und dem Kopf des Streifens liegt. Das Abtastregister 420 reduziert nun seinen Inhalt um eine Einheit, also auf die Nummer 16. Der Rest der Schaltung aus Fig. 7 ist genauso ausgebildet wie der aus F i g. 8 und arbeitet im wesentlichen auch genauso, so daß insoweit auf die Beschreibung der Fig.8 Bezug genommen werden
Die beschriebene logische Schaltung eignet sich also, logarithmisch den Streifen 7 abzutasten, um die der
Originaladresse N korrespondierende Adresse schnell zu finden. Das System findet entweder die gesuchte
Adresse oder es vollführt im Beispiel 17 Abtastsprünge,
ohne dabei die Adresse gefunden zu haben, gibt dann aber auf einer Hilfsleitung AUX für einen Hilfsspeicher
ein Signal. Bei der bis jetzt abgegebenen Beschreibung wurde die Situation die sich ergibt, wenn eine Zelle des
Streifens 7 adressiert wird und eine Nicht-Farb-Anzeige auftritt, nicht berücksichtigt.
Eine solche Nicht-Farb-Anzeige bedeutet, daß die Information in der adressierten Zelle des Streifens 7
unkorrekt aufgeziechnet ist. Wie bereits oben bemerkt, bewegt sich die logarithmische Abtastung im Falle einer
Nicht-Farb-Anzeige auf die nächste Zelle vermittels eines kleinen Schrittes. Dies diesbezügliche Logik wird
durch die Schaltung gemäß Fig. 9 ausgeführt. Die Schaltung gemäß Fig.9 wird angestoßen durch eine
binäre Null am Ausgang Cder Abfragevorrichtung 400, während die logische Abtastung läuft. Diese binäre Null
erzeugt eine binäre Eins am Ausgang des Nichttores 900, die das Tor 902 passiert und die Kippschaltung Qi 1
vorwärts schaltet. Das Tor 902 läßt den Ausgang des 2ri
Nichttores 900 immer passieren, ausgenommen, wenn eine der Kippschaltungen Qi oder Q2 vorwärts
geschaltet ist. Die Kippschaltung Cu wird vorwärts geschaltet, wenn eine Nicht-Farb-Anzeige auftritt,
während eine Zelle innerhalb des Streifens 7 adressiert ist. Der Ausgang des Tores 902 schaltet alle anderen
Kippschaltungen zurück und verhindert, daß die Schaltungen gemäß Fig. 7 und 8 einen großen Schritt
auslösen. Die Schaltung gemäß Fig. 9 vermehrt zunächst die Zellenadresse im zweiten Register 502 um π
eine Einheit und sie löst einen großen Schritt rückwärts aus, wenn das zweite Register 502 ausschließlich Einsen
aufweist. Wenn nämlich das zweite Register 502 nur Einsen aufweist, kann die Adresse nicht um eine Einheit
vergrößert werden. Das zweite Register 502 kann nur mit lauter Einsen beschickt sein, wenn alle Zellen
zwischen der Position, die im ersten Register 500 bestimmt ist, und der Zelle höchster Ordnungsnummer
in dem Streifen inkorrekte Informationen enthalten. Wenn dies der Fall ist, ist es nötig, einen großen Schritt
rückwärts zu machen und die gewünschte Adresse in einem anderen Bereich des Streifens zu suchen. Es sei
darauf hingewiesen, daß diese Umstände nur äußerst selten auftreten.
Wenn die Kippschaltung Qn vorwärts geschaltet ist, ist die Torkombination 904 auf Durchgang geschaltet, so
daß der Inhalt des Abtastregisters 420 mit dem Wert Null in dem Vergleicher 906 verglichen werden kann.
Wenn das Abtastregister den Wert Null enthält, bedeutet dies, daß 17 Schritte abgelaufen sind und daß v>
es sinnlos ist, weiter in dieser Weise fortzuschreiten. Ein Nullausgang zeigt diese Bedingung an und kann dazu
ausgenutzt werden, einen Hilfsspeicher anzusprechen. Normalerweise ist der Inhalt des Abtastregisters nicht
Null und es liegt ein Ausgang auf der Nicht-Null-Leitung wi
vor, der die Torkombinationen 910 und 912 auf Durchgang schaltet. Der Inhalt des Abtastregisters 420
passiert dann die Torkombination 912 und gelangt in den Subtrahieren 916, wo er um eine Einheit vermindert
wird. Die verminderte Zählung gelangt in das Register i>r>
920. Der Inhalt des zweiten Registers 502 gelangt über die Torkombination 9(0 in den Verglcichcr 914, wo er
mit dem Wert 2lh verglichen wird. Es wurde schon
mehrfach erwähnt, daß das zweite Register 502 16 Bitpositionen aufweist und daß, wenn alle Bitpositionen
binäre Einsen sind, sich der Wert 216 ergibt. Der Vergleicher 914 stellt mithin fest, ob im zweiten Register
502 lauter Einsen vorhanden sind oder nicht. Normalerweise sind nicht lauter Einsen vorhanden und der
Vergleicher 914 erzeugt dann einen Ungleichheits-Ausgang auf der Leitung 913. Der Ausgang auf der Leitung
913 schaltet die Kippschaltung Q13 vorwärts, die ihrerseits die Torkombination 930 auf Durchgang
schaltet. Der Inhalt des zweiten Registers 502 gelangt dann an den Addierer 928, wo er um eine Einheit
vermehrt wird. Das Ergebnis gelangt in das Register 926. Der Ausgang der Kippschaltung Qu gelangt
außerdem über eine Verzögerungsvorrichtung 934, deren Verzögerungszeit lang genug bemessen ist, um
den Inhalt des zweiten Registers 502 neu datiert in das Register 926 gelangen zu lassen, verzögert an die
Kippschaltung Qm und schaltet diese vorwärts und an die Kippschaltung Qu und schaltet diese rückwärts.
Sobald die Kippschaltung Qm vorwärts geschaltet ist, ist
die Torkombination 932 auf Durchgang geschaltet und der Inhalt des Registers 926 gelangt in das zweite
Register 502.
Auf Grund der durch die Kippschaltungen Qu und
ausgelösten Schaltvorgänge ist nun der Inhalt des zweiten Registers 502 um eine Einheit vermehrt. Der Ausgang der Kippschaltung Qh schaltet außerdem unter Zwischenschaltung einer Verzögerungsvorrichtung 935 die Kippschaltung Qh zurück, wobei die Verzögerung der Verzögerungsleitung 935 entsprechend wieder so lang gewählt wurde, daß genügend Zeit bleibt, um den Inhalt des Registers 926 in das zweite Register 502 zu übertragen. Außerdem schaltet die Kippschaltung Qm die Kippschaltung Qi vorwärts.
ausgelösten Schaltvorgänge ist nun der Inhalt des zweiten Registers 502 um eine Einheit vermehrt. Der Ausgang der Kippschaltung Qh schaltet außerdem unter Zwischenschaltung einer Verzögerungsvorrichtung 935 die Kippschaltung Qh zurück, wobei die Verzögerung der Verzögerungsleitung 935 entsprechend wieder so lang gewählt wurde, daß genügend Zeit bleibt, um den Inhalt des Registers 926 in das zweite Register 502 zu übertragen. Außerdem schaltet die Kippschaltung Qm die Kippschaltung Qi vorwärts.
Mit der Vorwärtsschaltung der Kippschaltung Qj aus
Fig. 5 gelangt die Adresse aus den Registern 512, 510 und 502 an die Abfragevorrichtung 400. Der Inhalt der
genannten Register adressiert eine Zelle innerhalb des Streifens 7, die dann nur um eine Ordnungsnummer
höher als die vorher adressierte Zelle ist. Es sei darauf hingewiesen, daß, nachdem ein solcher kleiner Schritt
gesteuert durch die Schaltung aus Fig.9 gemacht wurde, die Kippschaltung Qj direkt vorwärts geschaltet
wird, während im Anschluß an einen großen Schritt gesteuert über die Schaltung gemäß F i g. 7 und F i g. 8,
die Kippschaltung Q2 vorwärts geschaltet wird. Wenn demzufolge ein großer Schritt vollendet wird, wird der
Inhalt des ersten Registers 500 geändert, und er bleibt so lange geändert, bis ein neuer Schritt vollzogen wird
Wenn jedoch ein kleiner Schritt auftritt, wird der Inhalt des ersten Registers 500 nicht geändert, aber der Inhalt
des zweiten Registers 502 wird um eine Einheit vergrößert. Wenn mithin ein großer Schritt nach einem
oder mehreren kleinen Schritten ausgelöst wird, beginnt der große Schritt nach Maßgabe der Speicherung im
ersten Register 500 und mithin völlig unabhängig von der Zahl der kleinen Schritte, die inzwischen gegebenenfalls
vollzogen wurden.
Die Schaltung nach F i g. 9 erzeugt, wie bereits erwähnt, einen großen Schritt rückwärts, wenn das
zweite Register 502 vollständig mit Einsen gefüllt ist. In einem solchen Fall liegt am Verglcicher 914 auf der
Ausgangsleitung 915 ein Ausgangssignal vor, das die Kippschaltung Qn über die Verzögerungsvorrichtung
922 vorwärts schaltet. Der Ausgang der Verzögerungsvorrichtung 922 schaltet außerdem die Kippschaltung
Qn rückwärts. Der Ausgang der Kippschaltung
gelangt über die Verzögerungsvorrichtung 936 an die Kippschaltung Q\t und schaltet diese vorwärts, die
ihrerseits die Torkombination 946 und 948 auf Durchgang schaltet. Der Inhalt des ersten Registers 500
gelangt über die Torkombination 946 in die logische Einheit 944, während der Inhalt des Abtastregisters 420
über die Torkombination 948 in die logische Einheit 944 gelangt. Die logische Einheit 944 kann genauso
aufgebaut sein wie die logische Einheit 700 aus Fig.7.
Die logische Einheit 944 erzeugt einen großen Schritt rückwärts, indem sie zwei Bits aus dem ersten Register
500 invertiert, und zwar nach Maßgabe der Ziffer in dem Abtastregister 420. Der Ausgang der logischen Einheit
944 ist der gleiche wie der Inhalt des ersten Registers 500, jedoch mit zwei invertierten Bits und gelangt in das
Register 940, wo er zurückgehalten wird, bis die Torkombination 938 auf Durchgang geschaltet ist, so
daß dieser Registerinhalt in das erste Register gelangen kann. Der Ausgang der Kippschaltung Q^ gelangt über
die Verzögerungsvorrichtung 950 an die Kippschaltung Qu und schaltet diese vorwärts. Die Verzögerungsvorrichtung
950 hat eine Verzögerungszeit, die lang genug ist, so daß die ausgewählten Bits invertiert werden
können und die so invertierte Speicherung in das Register 940 gelangen kann. Der Ausgang der
Kippschaltung Qn schaltet die Kippschaltung <?ib
zurück und schaltet die Torkombination 938. Der Ausgang der Kippschaltung Qu gelangt außerdem über
die Verzögerungsvorrichtung 942 an die Kippschaltung Q2 und schaltet diese vorwärts. Die Verzögerung der ju
Verzögerungsvorrichtung 942 ist lang genug bemessen, so daß der Inhalt des Registers 940 inzwischen in dem
ersten Register 500 eingespeist werden kann.
Der Ausgang von der Kippschaltung Qn schaltet
außerdem die Torkombination 924 auf Durchlaß und ^ der Inhalt des Registers 920 gelangt so in das
Abtastregister 420, und zwar über die Verzögerungsvorrichtung 908. Die komplette Funktionsschleife, der
auch das Abtastregister 420 angehört, umfaßt außerdem die Torkombination 904, 912 und 924, den Subtrahierer
916, das Register 920 und die Verzögerungsvorrichtung 908. Diese Schleife erzeugt das schrittweise Herabzählen
im Abtastregister durch jeden ausgelösten großen Schritt. Die Verzögerungsvorrichtung 908 verhindert,
daß der Inhalt des Abtastregisters herunter gezählt werden kann, ehe die logische Einheit 94 ihren Zyklus
vollendet hai.
Die anhand der F i g. 4 — 9 beschriebene Schaltung ist eine bevorzugte Ausführungsform für logarithmische
Abtastung des Streifens 7; sie gestattet es, entweder die so
gewünschten Informationen in dem Streifen 6* zu finden oder eine Anzeige zu entwickeln, darüber, daß
die gewünschte Information im Speicher nicht vorhanden ist. Im einzelnen lassen sich die logischen Blocks, die
in die Figuren eingezeichnet sind, mit bekannten Mitteln aufbauen. Das gilt auch für die logischen Einheiten 700,
800 und 944. Im folgenden wird jedoch anhand der Fig. 10A bis IOC eine bevorzugte Ausgestaltung dieser
Einheiten beschrieben.
Fig. 10A zeigt einen Dekoder 300 mit Eingängen,die h«
an die Stufen des Abtastregisters 420 angeschlossen sind. Der Dekoder hat insgesamt 17 Ausgänge, von
denen jeweils nur einer zu jeder Zeit erregt ist. Die jeweils erregte Ausgangsleitung des Dekoders entspricht
der binären Nummer im Abtastregister 420. t,·,
Dekoder, die eine binär eingespeiste Nummer aus einer Anzahl N in die Erregung beziehungsweise Tastung
einer bestimmten Ausgangslcitung umwandeln, sind bekannt. Die Ausgänge 1 bis 17 dienen dazu, die
einzelnen Bits in das erste Register zu speisen, so daß sie invertiert werden.
Für jede der Einheilen 700, 800 und 944 sind 16 Torkreise vorgesehen. Über jeden dieser Torkreise
gelangt ein Bit aus dem ersten Register an eine entsprechende Stufe des Ausgangsregisters der betreffenden
logischen Einheit. Wenn über einen der Ausgänge des Dekoders 300 der dazugehörige Torkreis
erregt wird, dann wird der betreffende Bit aus dem ersten Register invertiert, ehe er an die entsprechende
Stufe des Ausgangsregisters gelangt. Jeder Dekoder-Ausgang des Registers 800 liegt an einem bestimmten
Torkreis. Der Torkreis, an dem ein bestimmter Dekoder-Ausgang angeschlossen ist, ist derjenige,
dessen Eingang an die X, Stufe des ersten Registers angeschlossen ist. Wie bereits oben erwähnt, ist »i« zwei
Einheiten kleiner als die Summe im Abtastregister. Zum Beispiel liegt der Ausgang 17 an demjenigen Torkreis,
der außerdem den Ausgang der Stufe X^ aufnimmt. Der
Ausgang 16 liegt an dem Torkreis, der außerdem den Ausgang der Stufe ΑΉ des ersten Registers aufnimmt
und so fort.
Ein Beispiel der logischen Einheit 800 ist in F i g. 10B angegeben. Der Inhalt der 16 Stufen des ersten
Registers gelangt in entsprechende Stufen des Registers 802, und zwar über 16 verschiedene Torkreise 300/4 bis
300P. Alle diese Torkreise, mit Ausnahme des Torkreises 300/4, sind identisch und lassen einen Bit
ungeändert von einer Stufe des ersten Registers zu der entsprechenden Stufe des Registers 802 gelangen,
invertieren dagegen einen Bit, wenn vom Dekoder 300 entsprechender Tastimpuls vorliegt. Der Torkreis 300/4
ist unterschiedlich, weil er dem Bit höchster Ordnung im ersten Register — X|6 — entspricht, der in keinem Fall
invertiert wird, weshalb eine zur Invertierung nötige Logik in der Stufe 16 nicht erforderlich ist.
Die Torschaltung 300/4 weist zwei UND-Tore 301 und 302 sowie ein Nichttor 303 auf. Die UND-Tore
weiden über ein Nicht-Null-Signal getastet, das aus dem
Vergleicher 820 gemäß F i g. 8 stammt. Wenn der Bit in der Position X\t eine binäre Eins ist, dann ist das
UND-Tor 301 voll erregt und es entsteht am Ausgang eine binäre Eins, die die Xib Stufe des Registers 802
vorwärts schaltet. Wenn dagegen die Stufe ΑΊ6 des
ersten Registers eine binäre Null enthält, ist das UND-Tor 302 vollständig erregt und eine binäre Eins
am Ausgang dieses UND-Tores 302 schaltet die X\b
Stufe zurück in ihren binären Nullzustand.
Die Torkreise 300ßbis 300Psind identisch, weshalb es
genügt, einen davon zu beschreiben. Der Torkreis 300S weist UND-Tore 304 und 305, sowie ein Nichttor 307
und ein exklusives ODER-Tor 306 auf. Wenn kein Eingang vom Dekoder 300 vorliegt — der zugehörige
Eingang ist mit 17 bezeichnet entsprechend der Numerierung am Ausgang des Dekoders —,arbeitet der
Torkreis 300ß genauso wie der Torkreis 300/4. Die Position Χ\ί gelangt unverändert durch das exklusive
ODER-Tor 306 an das UND-Tor 304 sowie über das Nichttor 307 an das UND-Tor 305. Durch einen
Nicht-Null-Eingang an den UND-Torcn 304 und 305 gelangt entweder die binare Null oder die binäre Eins
der Position ΛΉ in das Register 802, und /war so, wie sie
im ersten Register vorlag. Wenn dagegen am Eingang 17 des exklusiven ODER-Tores 306 ein Eingangssignal
vorliegt, dann wird die Position ΑΊ5 invertiert, ehe sie die
exklusive ODER-Schaltung 306 verläßt und an die restlichen Schaltelemente des Torkrciscs gelangt. Im
Ergebnis gelangt die Speicherung dieser Registerstufe dann invertiert von dem ersten Register an das Register
802.
Ein Beispiel für die logische Einheit 700 gemäß F i g. 7
ist in Fig. IOC angegeben und unterscheidet sich von
der logischen Einheit 800 dadurch, daß jeder Torkreis, mit Ausnahme des ersten, ein zusätzliches ODER-Tor
enthält. Dieses ODER-Tor dient dazu, die Inversion für die ausgewählten Bits nach Maßgabe von zwei jeweils
zugeordneten Dekoder-Ausgängen vorzunehmen. Der Torkreis 310.4 ist genauso aufgebaut wie der Torkreis
30QA aus Fig. IOB. Die Torkreise 310ß bis 310P sind
unter sich identisch und unterscheiden sich von den Torkreisen 300Ö bis 300P nur durch das zusätzliche
ODER-Tor 320. Das ODER-Tor 320 im Torkreis 310S
dient dazu, die Inversion der Position Xm auszulösen,
wenn entweder ein Eingang am Ausgangsanschluß 17 oder 16 des Dekoders 300 vorliegt.
Die logische Schaltung 944 aus Fig.9 arbeitet im
wesentlichen genauso wie die logische Schaltung 700 aus F i g. 7. Der einzige Unterschied besteht darin, daß
die logische Schaltung 944 keinen Eingang nach Maßgabe des Vergleichers mit Null aufnimmt. Einen
solchen Eingang kann man natürlich durch entsprechende Anschlüsse in der logischen Einheit 944 noch
vornehmen, man kann aber auch die betreffenden UND-Tore in den UND-Kreisen entfernen, so daß man
diesen Nicht-Null-Eingang für die logische Einheit 944 nicht benötigt.
Hierzu 7 Blatt Zeichnungen
Claims (8)
1. Lesespeicher mit einer auf einzelne Speicherelemente des Speichers ansetzbaren Abtastvorrichtung,
dadurch gekennzeichnet, daß zwei Gruppen (0,0#) von Speicherelementen in gegenseitig
zuordbarer Anordnung vorgesehen sind, von denen die der ersten Gruppe mit Informationswörtern
und diejenigen der zweiten Gruppe, die den fehlerhaften bespeicherten Speicherelementen der
ersten Gruppe zugeordnet sind, mit Fehlermarkierungswörtern beschriftet sind und die übrigen für
weitere Informationswörter verfügbar sind und daß die Abtastvorrichtung einen ersten auf die Speicherelemente
der ersten Gruppe (0) ansetzbaren Abtaster (V, 100) und einen zweiten, vom ersten
abhängig betriebenen, jeweils auf das dem vom ersten Abtaster abgetasteten Speicherelement der
ersten Gruppe zugeordnete Speicherelement der zweiten Gruppe angesetzten Abtaster (H, 200)
aufweist, und daß ein Sperrschalter (114) in einem Auswertkanal (102, 112) des ersten Abtasters
vorgesehen ist, der von einem an einen Auswertkanal (202, 212) des zweiten Abtasters angeschlossenen
Sperrgeber, der bei Auftreten eines Fehlermarkierungswortes aktiviert wird, sperrbar ist
2. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß eine optisch ausgebildete Abtastvorrichtung
mit einem Ablenker für einen auf die flächenhaft nebeneinander angeordneten Speicherelemente
gerichteten Abtaststrahl vorgesehen ist, in dessen Strahlengang vor den Speicherelementen
(M-I, M-O) ein Strahlspalter (30) vorgesehen ist, der
diesen in zwei Abtastteilstrahlen zerlegt, die einzeln den beiden vorgesehenen Abtastern zugehören.
3. Speicher nach Anspruch 2, dadurch gekennzeichnet, daß ein den Abtaststrahl (70) in zwei
unterschiedlich polarisierte Abtastteilstrahlen zerlegender Strahlspalter (30) vorgesehen ist und daß zur
getrennten Ablenkung der beiden Abtastteilstrahlen auf räumlich getrennt angeordnete, den Abtastteilstrahlen
zugeordnete Speicherelemente (M-X, M-O) ein Ablenkprisma (39), das nur für polarisiertes Licht
des einen Abtastteilstrahls reflektierend ist, für das « andere dagegen nicht, zwischen dem Strahlspalter
(30) und den Speicherelementen (M-X, M-O) im Strahlengang der Abtastteilstrahlen angeordnet ist.
4. Speicher nach Anspruch 3, dadurch gekennzeichnet, daß der Strahlspalter (30) in Strahlrichtung
hintereinander geschaltet aufweist: mindestens ein wirksam und unwirksam schaltbares Viertelwellenlängenblättchen
(32, 34), einen Doppelbrecher (36) und ein weiteres wirksam und unwirksam schaltbares
Viertelwellenlängenblättchen (38).
5. Speicher nach Anspruch 4, dadurch gekennzeichnet, daß der Strahlspalter (30) dem Doppelbrecher
(36) vorgeschaltet, zwei jeweils für sich wirksam und unwirksam schaltbare Viertelwellenlängenblättchen
(32, 34) aufweist.
6. Speicher nach Anspruch 3, 4 oder 5, dadurch gekennzeichnet, daß das Ablenkprisma (39) in der
gleichen Ebene (der Zeichenebene der F i g. 2) wie der Doppelbrecher (36) brechend orientiert ist,
welche Ebene mit der der ersten Koordinate der Ablenkung des Ablenkers (10, 20) zusammenfällt,
und daß der durch den Doppelbrecher (36) bewirkte Strahlversatz in Richtung dieser ersten Koordinate,
bezogen auf die Speicherelemente (M-O, M-I), dem Abstand zweier benachbarter Abtastspalten (0 bis 7)
der mit gleichem Abstand nebeneinander angeordneten Abtastspalten beider Speicherelementen (M-O,
Af-I) entspricht, welche Abtastspalten sich in
Richtung der zweiten Ablenkkoordinate erstrecken.
7. Speicher nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Adressierschaltung,
mit der die Ablenkung auf einzelne Speicherpositionen einrichtbar ist, mit Einstellmitteln
zur Einstellung der Ablenker (10, 20) auf bestimmte Ablenkkoordinatengrößen und mit Einstellmitteln
(64, 68, 62) zum Wirksammachen und Unwirksammachen der einzelnen Viertelwellenlängenblättchen
(32,34,38).
8. Speicher nach Anspruch 7, gekennzeichnet durch eine logische Schaltung, die die Adressierschaltung
von dem gerade angetasteten ersten Speicherelement (M-O, M-I) auf das zweite Speicherelement
umsteuert, sobald eine Fehlmarkierung in dem angesteuerten Speicherelement erkannt oder
eingeschrieben wird, weiche Adressierschaltung daraufhin durch Umschalten von Viertelwellenlängcnbiättchen
den Abtaststrahl (Schreib- oder Lesestrahl) auf eine der Speicherposition der Fehlermarkierung
zugeordnete Speicherposition des zweiten Speicherelements umschaltet und nach Abtastung
derselben zurückschaltet auf die nächste Speicherposition des ersten Speicherelements, wobei die
genannte zugeordnete Speicherposition des zweiten Speicherelements mit dem in die die Fehlermarkierung
enthaltende Speicherposition des ersten Speicherelements gehörigen korrekten Datenmuster
beschriftet ist oder wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US459299A US3309080A (en) | 1965-05-27 | 1965-05-27 | Computer sub-system |
US61684567A | 1967-02-17 | 1967-02-17 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1799033A1 DE1799033A1 (de) | 1977-06-23 |
DE1799033B2 true DE1799033B2 (de) | 1978-03-09 |
DE1799033C3 DE1799033C3 (de) | 1978-11-09 |
Family
ID=27039305
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1524380A Expired DE1524380C3 (de) | 1965-05-27 | 1966-05-26 | Transportvorrichtung |
DE1799033A Expired DE1799033C3 (de) | 1965-05-27 | 1967-11-09 | Lesespeicher |
DE1967J0034983 Granted DE1524880B2 (de) | 1965-05-27 | 1967-11-09 | Speichervorrichtung mit im zeilen- und spaltenraster angeordneten speicherelementen |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1524380A Expired DE1524380C3 (de) | 1965-05-27 | 1966-05-26 | Transportvorrichtung |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1967J0034983 Granted DE1524880B2 (de) | 1965-05-27 | 1967-11-09 | Speichervorrichtung mit im zeilen- und spaltenraster angeordneten speicherelementen |
Country Status (11)
Country | Link |
---|---|
US (2) | US3309080A (de) |
BE (1) | BE681744A (de) |
CH (2) | CH452945A (de) |
DE (3) | DE1524380C3 (de) |
DK (1) | DK119284B (de) |
FI (1) | FI47513C (de) |
FR (1) | FR1541243A (de) |
GB (2) | GB1146492A (de) |
NL (2) | NL148723B (de) |
NO (1) | NO120861B (de) |
SE (1) | SE337713B (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7292950B1 (en) * | 2006-05-08 | 2007-11-06 | Cray Inc. | Multiple error management mode memory module |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB844195A (en) * | 1956-12-31 | 1960-08-10 | Ibm | Improvements in collators for record cards and the like |
US3033365A (en) * | 1959-04-17 | 1962-05-08 | Ibm | Sorting machine |
NL285824A (de) * | 1961-11-25 | |||
DE1195987B (de) * | 1962-02-05 | 1965-07-01 | Siemens Ag | Foerdereinrichtung fuer kartenfoermige Aufzeichnungstraeger |
US3137499A (en) * | 1962-11-20 | 1964-06-16 | Burroughs Corp | Document stacking device |
GB1051700A (de) * | 1962-12-08 | |||
DE1198857B (de) * | 1963-01-18 | 1965-08-19 | Licentia Gmbh | Verfahren zur gleichzeitigen Pruefung einer Mehrzahl von taktgesteuerten elektronischen Speicherelementen waehrend des Betriebes |
US3296594A (en) * | 1963-06-14 | 1967-01-03 | Polaroid Corp | Optical associative memory |
US3245049A (en) * | 1963-12-24 | 1966-04-05 | Ibm | Means for correcting bad memory bits by bit address storage |
US3350690A (en) * | 1964-02-25 | 1967-10-31 | Ibm | Automatic data correction for batchfabricated memories |
-
0
- FR FR1541243D patent/FR1541243A/fr active Active
-
1965
- 1965-05-27 US US459299A patent/US3309080A/en not_active Expired - Lifetime
-
1966
- 1966-05-12 NO NO162986A patent/NO120861B/no unknown
- 1966-05-20 GB GB22690/66A patent/GB1146492A/en not_active Expired
- 1966-05-25 FI FI661368A patent/FI47513C/fi active
- 1966-05-26 DE DE1524380A patent/DE1524380C3/de not_active Expired
- 1966-05-26 DK DK271666AA patent/DK119284B/da unknown
- 1966-05-26 SE SE07219/66A patent/SE337713B/xx unknown
- 1966-05-27 NL NL666607431A patent/NL148723B/xx unknown
- 1966-05-27 BE BE681744D patent/BE681744A/xx unknown
- 1966-05-27 CH CH773466A patent/CH452945A/fr unknown
-
1967
- 1967-02-17 US US616845A patent/US3501748A/en not_active Expired - Lifetime
- 1967-09-14 GB GB41884/67A patent/GB1132938A/en not_active Expired
- 1967-11-09 DE DE1799033A patent/DE1799033C3/de not_active Expired
- 1967-11-09 DE DE1967J0034983 patent/DE1524880B2/de active Granted
- 1967-11-16 NL NL6715560A patent/NL6715560A/xx not_active Application Discontinuation
- 1967-11-17 CH CH1614567A patent/CH470048A/de unknown
Also Published As
Publication number | Publication date |
---|---|
NL6607431A (de) | 1966-11-28 |
FI47513C (fi) | 1973-12-10 |
FR1541243A (fr) | |
DE1524880A1 (de) | 1971-01-28 |
NL6715560A (de) | 1968-08-19 |
GB1132938A (en) | 1968-11-06 |
NL148723B (nl) | 1976-02-16 |
US3501748A (en) | 1970-03-17 |
DK119284B (da) | 1970-12-07 |
GB1146492A (en) | 1969-03-26 |
CH452945A (fr) | 1968-03-15 |
CH470048A (de) | 1969-03-15 |
DE1799033A1 (de) | 1977-06-23 |
DE1524380C3 (de) | 1974-02-21 |
DE1524380B2 (de) | 1973-07-26 |
DE1524380A1 (de) | 1970-07-09 |
DE1524880B2 (de) | 1977-04-14 |
BE681744A (de) | 1966-10-31 |
US3309080A (en) | 1967-03-14 |
SE337713B (de) | 1971-08-16 |
FI47513B (de) | 1973-08-31 |
DE1799033C3 (de) | 1978-11-09 |
NO120861B (de) | 1970-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2521436C3 (de) | Informationswiedergewinnungsanordnung | |
DE2326942C2 (de) | ||
DE2058641B2 (de) | Datenspeicher | |
DE2163342C3 (de) | Hierarchische binäre Speichervorrichtung | |
DE2749850A1 (de) | Hybrider halbleiterspeicher mit assoziativer seitenadressierung, seitenaustausch und steuerung auf dem chip | |
DE2718092A1 (de) | Optischer informationsplattenleser | |
DE3103394A1 (de) | Bildaufzeichnungseinrichtung | |
DE1499687B2 (de) | Speicherschutz-einrichtung | |
DE2106345A1 (de) | Vorrichtung zum Prüfen von band förmigem Material | |
DE2144309A1 (de) | Gerät zum Abfühlen von streifenförmigen Aufzeichnungsträgern | |
DE1959231A1 (de) | Verfahren und Vorrichtung zur Korrektur von bis zu drei Fehlern eines aus 23 Bits bestehenden Codewortes | |
DE2347388A1 (de) | Dreidimensionaler, optischer, assoziativer speicher | |
DE1799033C3 (de) | Lesespeicher | |
DE1935945C3 (de) | Taktsteuereinrichtung für mehrere Speicher und eine ihnen gemeinsame Fehlerkorrektureinrichtung | |
DE1774607C3 (de) | Speicheranordnung mit einem informationszerstörend lesbaren Speicher | |
DE1128199B (de) | Druckvorrichtung | |
DE1524880C3 (de) | Speichervorrichtung mit im Zeilen- und Spaltenraster angeordneten Speicherelementen | |
DE2143336C3 (de) | Automatische Identifiziereinrichtung, insbesondere für Eisenbahnfahrzeuge | |
DE2057675A1 (de) | Steuergeraet fuer den Druckhammerantrieb | |
DE2825038A1 (de) | Graycodeleser | |
DE1774411A1 (de) | Abtasteinrichtung mit Spurnachlaufsteuerung fuer Speicheranordnungen | |
DE2120394C3 (de) | Gerät zum Aussuchen eines bestimmten Informationsfeldes aus einer Vielzahl von Informationsfeldern auf einem streifenförmigen Datenträger | |
EP0026460A1 (de) | Schaltungsanordnung zum Adressieren von Daten für Lese- und Schreibzugriffe in einer Datenverarbeitungsanlage | |
DE1549686C3 (de) | Anlage zum Lesen von Zeichen | |
DE1282319B (de) | Anordnung zum Auslesen eines optischen Speichers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |