DE1764834C3 - Verfahren zur Herstellung eines Feldeffekt-Transistors - Google Patents

Verfahren zur Herstellung eines Feldeffekt-Transistors

Info

Publication number
DE1764834C3
DE1764834C3 DE1764834A DE1764834A DE1764834C3 DE 1764834 C3 DE1764834 C3 DE 1764834C3 DE 1764834 A DE1764834 A DE 1764834A DE 1764834 A DE1764834 A DE 1764834A DE 1764834 C3 DE1764834 C3 DE 1764834C3
Authority
DE
Germany
Prior art keywords
substrate
layer
resistance
heat treatment
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1764834A
Other languages
English (en)
Other versions
DE1764834B2 (de
DE1764834A1 (de
Inventor
Horst F. Dipl.-Phys. Thalwil Statz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CH1199767A external-priority patent/CH483123A/de
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Priority to DE1764834A priority Critical patent/DE1764834C3/de
Publication of DE1764834A1 publication Critical patent/DE1764834A1/de
Publication of DE1764834B2 publication Critical patent/DE1764834B2/de
Application granted granted Critical
Publication of DE1764834C3 publication Critical patent/DE1764834C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung
i> eines Feldeffekt-Transistors, in einem durch Dotierung mit Akzeptoren bildenden Fremdatomen hochohmig gernachten Gallium-Arsenid-Substrat. der einen n-leitenden Stromkanal und damit verbundene Elektroden aufweist.
■ίο In der letzten Jahren haben die Feldeffekt-Transistoren (auch Unipolartransistoren genannt) immer mehr an Bedeutung gewonnen. Bei diesen Transistoren erfolgt die Steuerung eines Stromes von Ladungsträgern nur einer Polarität, die zwischen einer Quellenelektrode und einer Senkenelektrode durch einen schmalen Kanal fließen, dadurch, daß mittels einer Steuerelektrode durch Einwirkung von Raumladungen die Leitfähigkeit bzw. der wirksame Querschnitt des Kanals entsprechend einer angelegten Spannung verändert werden.
5IJ Der Kanal ist im allgemeinen eine dünne Schicht aus gut leitendem Halbleitermaterial, die eine Dicke in der Größenordnung von 1 μπι hat. Diese Schicht wird von einem Substrat getragen, das entweder ein Isolator ist oder ein Halbleitermaterial, welches durch Dotierung einen hohen spezifischen Widerstand oder einen Leitfähigkeitstyp hat, der dem der Kanalschicht entgegengesetzt ist.
Jc nach Ausgestaltung der Steuerelektrode befindet sich zwischen ihr und dem Kanal entweder eine Grenzschicht zwischen zwei Zonen unterschiedlichen LeiiuMgstyps oder eine dünne Schicht aus isolierendem Material, oder die metallische Steuerelektrode hat direkte Verbindung mit der Halbleiter-Kanalschicht, so daß ein Schottky-Kontakt mit Gleidirichterverhalten
h5 vorhanden ist.
Gallium-Arsetiid hat sich als günstiges Trägermaterial für Feldeffekt-Transistoren erwiesen, weil es sich durch geeignete Dotierung gut in hochohmiger Form
herstellen läßt Außerdem ist Gallium-Arsenid wegen seiner hohen Elektronenbeweglichkeit μη als Material für aktive Bauelemente gut geeignet. Aus diesem Grunde verwendet man vorzugsweise Feldeffekt-Transistoren mit η-leitendem Stromkanal.
Dies ist beispielsweise aus der Zeitschrift »Electronics«, 12. Juni 1967, Seiten 82 bis 89, insbesondere Seite 82, rechte Spalte, bekannt. Dort wird durch Dotieren mit tiefe Energie-Niveaus bildenden, Akzeptoren darstellenden Fremdatomen, beispielsweise Chrom oder Eisen, ein hochohmiges Gallium-Arsenid-Substrat erzeugt.
Die Aufbringung der dünnen Kanalschicht erfolgte bisher epitaktisch, d. h. durch kristallisches Aufwachsen verdampften Materials. Ein entsprechendes Verfahren ist z. B. aus »IBM Technical Disclosure Bulletin«, Vol. 9, No. I (Juni 1966), Seite 102, bekannt. Dieses Verfahren erfordert aber — insbesondere bei Gallium-Arsenid — eine sehr genaue Einhaltung der ^-forderlichen Temperaturen und MateriaJkonzemrationen. An der Nahtstelle ergibt sich eine hohe Störstellenkonzentration, die sich beim Betrieb des Feldeffekt-Transistors nachteilig auswirkt.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, durch das zur Herstellung von Feldeffekt-Transistoren auf einem hochohmigen GaIIium-Arsenid-Träger auf einfache und damit billige Weise als Stromkanal eine dünne niederohmige Schicht gleichmäßiger und einwandfreier Qualität erzeugt werden kann.
Das erfindungsgemäße Verfahren zur Herstellung eines Feldeffekt-Transistors, in einem durrh Dotierung mit Akzeptoren bildenden Fremdatomen hochohmig gemachtem Gallium-Arsenid-Substrat, der einen n-leitenden Stromkanal und damit verbundene Elektroden aufweist, ist dadurch gekennzeichnet, daß das Gallium-Arsenid-Substrat in einem evakuierten Gefäß einer Wärmebehandlung derart ausgesetzt wird, daß mindestens unter einem Teil seiner Oberfläche eine niederohmige Schicht entsteht, die den Stromkanal bildet, und daß an dieser niederohmigen Schicht Elektroden angebracht werden.
Nachfolgend werden Ausführungsbeispiele des erl'indungsgemäßen Verfahrens an Hand von Zeichnungen erläutert. In den Zeichnungen zeigen
Fig. IA bis Fig. IE verschiedene Stadien bei der Herstellung eines Feldeffekt-Transistors mit Schottky-Kontakt als Steuerelektrode und mit seillicher Begrenzung durch eine Zone unterschiedlichen Leitungstypus,
Fig. 2A bis Fig. 2F verschiedene Stadien bei der Herstellung eines Feldeffekt-Transistors mit isolierter Steuerelektrode und mit seitlicher Begrenzung durch das hochohmige Substratmaterial selbst,
F i g. 3A bis F i g. 3E verschiedene Stadien bei der Herstellung eines Feldeffekt-Transistor mit Steuerelektrode vom Shockley-Typ und mit seitlicher Begrenzung durch Einkerbungen.
Die Abmessungen, z. B. Schichtdicken, sind in den Zeichnungen nicht maßstabsgerecht, sondern zur Verbesserung der Anschaulichkeit verzerrt dargestellt.
Als erstes Ausführungsbeispiel wird an Hand der Fig. IA bis IE die Herstellung eines Fekleffekt-Transi stors beschrieben, dessen Steuerelektrode ein Schottkv Kontakt ist, und dessen seitliche Begren/imgen durch Übergänge zwischen Zonen verschiedenen !.eilfiihigkeitst > ps gebildet werden.
Als Substrat wird ein Plättchen 10 aus hochohmigem Gallium-Arsenid verwendet. Man kann Gallium-Arsenid mit hohem spe2ifischem Widerstand in der Größenordnung von 108OlMi - cm z.B. dadurch herstellen, daß man die Schmelze, aus der die Kristalle gezogen werden, mit Chrom dotiert. Die Konzentration der Chromatome soll für das hier beschriebene Verfahren kleiner als 3 · 10" cm-3 sein. Das Ausmaß der weiter unten beschriebenen Konversion der Oberflächenschicht zu einer n-'eitende.n Kanalschicht ist u. a. auch von der Chromkonzentration abhängig.
An der Oberfläche des Substrats 10 wird zuerst als Begrenzung des Feldeffekt-Transistors durch Diffusion eine rahmenförmige p-leitende Zone 11 erzeugt (F i g. IA). Der Rahmen schließt z. B. einen rechteckigen Bereich ein. Die Dotierung kann nach einem der üblichen Verfahren z. B. mit Zink-Arsenid bei 650°C für etwa 1 Stunde erfolgen. Es ergibt sich eine Diffusionstiefe von etwa 1 μίτι.
Danach wird die Oberfläche des Substrats mit einer dünnen, gleichmäßigen Schicht 12 von Siliziumdioxyd, dem einige Prozent Phosphorpentoxyd beigegeben werden können, bedeckt (Fig. IB). Die Dicke der Schicht sollte etwa 100 bis 200 ηm betragen. Eine Variation der Oxydschicht-Dicke hat auch einen Einfluß auf den Vorgang der nachfolgend beschriebenen Erzeugung einer η-leitenden Kanalschicht.
Das so vorbereitete Substrat wird dann in einer evakuierten Quarz-Ampulle für etwa ein bis zwei Stunden auf eine Temperatur zwischen etwa 900°C und 10500C gebrach:. Bei dieter Wärmebehandlung entsteht
to an der Oberfläche des Substrats 10 unter der Oxydschicht 12 eine dünne η-leitende Schicht 14 von etwa 1 μπι Dicke (Fig. IC). Diese Schicht bildet später den Kanal des Feldeffekt-Transistor.
Eine mögliche Erklärung für die Bildung der
ti η-leitenden Schicht ist die folgende: im Gallium-Arsenid vorh;!'iv!er.i· Donatoren werden durch die Dotierung mit Ciiioni kompensiert. Infolge der Wärmebehandlung diffundiert das C hrom in der Nähe der Oberfläche nach außen. Durch die verbleibenden unkompensierten
-t'i Donatoren wird eine dünne η-leitende Schicht gebildet. Die Dicke der erzeugten Kanalschicht und ihre Leitfähigkeit sind abhängig von der Chrom-Konzentration im Ausgangsmaterial, von der Dicke der Oxydschicht sovie von der Dauer und Temperatur der
4i Wärmebehandlung.
Prinzipiell brauchte an den Stellen der Oberfläche des Substrats, wo eine η-leitende Schicht erzeugt werden soll, keine Oxydschicht vorhanden sein. Doch wird dann die spätere Bedeckung mit Oxyd, die für die
i.i Kontaktierung erforderlich ist, schwieriger, weil das Element nach Erzeugung der Kanalschicht keiner hohen Temperatur mehr ausgesetzt werden darf. Die Aufbringung des Oxyds muß dann z. B. durch Aufstäubung erfolgen.
η Die p-leitende Rahmenzone 11 dringt bei der Wärmebehandlung bis auf etwa 2 μτη in die Tiefe vor und bildet den isolierenden Rand Ϊ de:; Feldeffekt-Transistors. Die Tiefe des Rahmens 11 muß von vornherein so groLi sein, dall sich bei der Wärmebehand-
ho lung keine η-leitende Zone unter ihm bilden kann, so daß die η-leitende Kanalschicht 14 von dem p-leitcnden Rand 13 völlig unterbrochen wird.
Die Anbringung der Kontakte geschieht auf folgende Weise: Für ilen Quellen- und den Senkenkontakt
ι.: werden in die Oxydschicht 12 Fenster 15 und 16 geätzt (Fig. ID). Dann werden durch Aufdampfen und Einlegieren die ohmschcn Kontakte 17 (Quelle) und 18 (Senke) gebildet. Als Kontaktmateiial können /..B.
Gold, Silber oder Zinn verwendet werden. Die nötigen Legierungslemperaturen sind etwa 4500C bei Gold, 610°C bei Silber und 2500C bei Zinn. Zur Verbesserung des ohnischen Charakters der Kontakte muß dem Gold oder Silber Tellur beigegeben werden.
Jetzt kann die Steuerelektrode 19 angebracht werden (Fig. IE). In diesem Ausführungsbeispiel ist ein Schottky-Kontakt vorgesehen, bei dem die metallische Elektrode 19 direkt auf der Halbleiter-Kanalschicht 14 aufliegt. Ein solcher Kontakt hat gleichrichtende Wirkung. Nach Einätzung eines Fensters in die Oxydschicht 12 wird die Elektrode 19 durch Aufdampfen von reinem Gold bei etwa 2000C erzeugt. Andere für die Steuerelektrode geeignete Materialien sind z. B. Chrom, Nickel oder Molybdän.
Statt eines Schottky-Kontaktes könnten selbstverständlich auch eine isolierte Steuerelektrode (MOS-Typ) oder eine Steuerelektrode mit zusätzlicher p-leitender Schicht (Shockley-Typ) vorgesehen werden. Diese Möglichkeiten werden in den noch folgenden Ausführungsbeispielen beschrieben.
Die Weiterverarbeitung des Feldeffekt-Transistors mit Anbringung der Zuleitungen. Einbeziehung in eine integrierte Schaltung oder mechanische Zerteilung kann nun nach einem der üblichen Verfahren erfolgen.
Ein zweites Ausführungsbeispiel der Erfindung ist in den Fig. 2A bis 2F dargestellt. Es wird die Herstellung eines Feldeffekt-Transistors mit isolierter Steuerelektrode beschrieben, bei dem das hochohmige Substrat selbst auch die seitliche Begrenzung bildet. Hierdurch ergibt sich gegenüber dem ersten Ausführungsbeispiel neben einer noch einfacheren Herstellung der zusätzliche Vorteil, daß durch die seitliche Begrenzung und Isolation kein pn-Cbcrgang und damit keine zusätzlichen Kapazitäten auftreten, die für das Verhalten bei sehr hohen Frequenzen nachteilig sind.
Als hochohmiges Substrat 20 wird wieder ein Plättchen aus Gallium-Arsenid verwendet, das mit Chrom in einer Konzentration von etwa 1017 Atomen pro cm1 dotiert ist.
Für die Begrenzung des Felrieffekt-Transisi·;! .-J zunächst das Substrat 20 mit einer Siiiziuindioxydschiciv von 400 bis 500 nm Dicke bedeckt und dann durch einen. Ätzprozeß die Schicht bis auf einen Rahmen 21 wieder abgeätzt (Fig. 2A). Danach wird der wieder freie Teil der Oberfläche mit einer dünnen Schicht 22 von etwa 100 bis 200 nm Stärke aus dem gleichen Oxyd bedeckt (F ig. 2B).
Nunmehr wird das vorbereitete Substrat für etwa 1 bis 2 Stunden auf eine Temperatur von etwa 9000C bis 1050° C erhitzt, z. B. in einer evakuierten Quarzampulle. 3ci dieser ^VärmebehHndliin" bildet sich wie cr*h^*" beim ersten Ausführungsbeispiel beschrieben, unter der dünnen Oxydschicht 22 eine dünne η-leitende Schicht 24 von etwa 1 μπι Tiefe, die als Kanal für den Feldeffekt-Transistor verwendet wird (Fig.2C). Unter dem Rahmen, der von der dicken Oxydschicht 21 gebildet wird, findet jedoch keine Konversion statt. Hier bleibt das Gallium-Arsenid in seinem hochohmigen Zustand erhalten. Dadurch entsteht ein isolierender Rand 23 für den Feldeffekt-Transistor.
Es ist zwar nicht nötig, vor der Wärmebehandlung eine dünne Oxydschicht 22 aufzubringen. Die Konversion bei Erwärmung erfolgt mindestens ebenso gut, wenn das hochohmige Gallium-Arsenid an den Stellen, wo eine Kanalschicht erzeugt werden soll frei liegt. Für die spätere Anbringung der Kontakte muß die Kanalschicht dann aber nachträglich mit Oxyd bedeckt werden, wobei nur Temperaturen bis etwa 500°C auftreten dürfen.
Die Dicke und Leitfähigkeit der η-leitenden Schicht 24 ist auch bei diesem Ausführungsbeispiel, wie schon weiter oben beschrieben, von der Konzentration der Chrom-Dotierung, der Dicke der Oxydschicht und der Temperatur und Dauer der Wärmebehandlung abhängig·
Nach Erzeugung der Kanalschicht 24 werden durch
κι eingeätzte öffnungen 25 und 26 die Quellenelektrode 27 und die Senkenelektrode 28 aufgedampft und einlegiert (F i g. 2D). Geeignete Kontaktmaterialien wurden schon im ersten Ausführungsbeispiel angegeben.
Nun kann die Steuerelektrode 29 angebracht werden, die in diesem Fall von der Halbleiter-Kanalschicht durch eine Isolierschicht getrennt sein soll.
Hat die Oxydschicht 22 bereits die erforderliche Dicke und Beschaffenheit, so kann die Steuerelektrode 29 nach dem Maskenverfahren durch Aufdampfen von Gold oder einem anderen geeigneten Material an der gewünschten Stelle auf dieser Oxydschicht hergestellt werden (Fig. 2E). Ist die vorhandene Oxydschicht 22 ungeeignet, so muß sie vor dem Aufdampfen der Steuerelektrode 29 bis auf die Kanalschicht 24 weggeätzt und durch eine Schicht aus anderem isolierenden Material, z. B. Silizium-Nitrid, in der erforderlichen Dicke und Beschaffenheit ersetzt werden (Fig. 2F). An Stelle der isolierten Steuerelektrode könnte selbstverständlich auch eine Steuerelektrode mit
jo Schottky-Kontakt oder mit einer p-leitenden Zone vorgesehen werden, wie in den beiden anderen Ausführungsbeispielen beschrieben.
Der so fertiggestellte Feldeffekt-Transistor kann dann wie üblich weiter verarbeitet werden.
Im dritten und letzten Ausführungsbeispiel wird das erfindungsgemäße Verfahren zur Herstellung eines Feldeffekt-Transistors benutzt, bei dem die Steuerelektrode aus einer p-leitenden Schicht besteht, und dessen seitliche Begrenzungen durch eingeätzte Einkerbungen
AO gebildet werden. Die verschiedenen Stadien des Feldeffekt-Transistors bei der Herstellung sind in den i- i .:. l'\ bis 3E dargestellt.
ly, : c-!nsrsmaterial ist auch hier wieder ein I'iätn.'iii'ii .:u<. tioi'hohmigem. chromdotiertem Galiium-Arsenid. Nach einem der üblichen Verfahren wird unter der Oberfläche des Substrats 30 ein dünner, p-leitender Streifen 31 von etwa 0,1 μπι Dicke erzeugt, z. B. durch Eindiffundieren von Zink (Fig.3A). Danach wird auf der Oberfläche des Substrats eine Schicht 32 von etwa
so 100 bis 200 ηm Dicke aus Siliziumdioxyd, dem einige Prozent Phosphorpentoxyd beigegeben sein können, aufgebracht (Fig 3B) Nun wird das vorbereitete Substrat, wie schon bei den anderen Ausführungsbei spielen beschrieben, für etwa 1 bis 2 Stunden in einem evakuierten Gefäß auf eine Temperatur im Bereich von 900° C bis 10500C gebracht Hierbei wird das hochohmige Gallium-Arsenid in einer dünnen Schicht 34 in η-leitendes Gallium-Arsenid konvertiert, und zwar auch unter der p-leitenden Zone 31. Gleichzeitig wandert die p-leitende Zone infolge der Wärmebehandlung etwas in die Tiefe. Die Dicke dieser Zone 31 muß aber so gering bleiben, daß bei der Wärmebehandlung auch an ihrer Unterseite eine Konvertierung des hochohmigen Gallium-Arsenids erfolgt Es ist auch möglich, die p-Diffusion nach der Wärmebehandlung auszuführen. Bei der Verwendung von Zink erfordert dies nur Temperaturen um ungefähr 600° Q bei der die n-Ieitende Oberflächenschicht noch stabil bleibt
Nach Erzeugung der Kanalschicht 34 können der Quellenkontakt 37, der Senkenkontakt 38 und der Steuerkontakt 39 durch öffnungen, die in die Oxydschicht 32 eingeätzt wurden, aufgedampft und einlegiert werden. In dem vorliegenden Beispiel muß der metallische Steuerkontakt mit der p-leitenden Zone auch einen ohmschen Kontakt bilden, was man durch Einlegieren von Gold oder Silber mit einem Zusatz von einigen Prozenten Magnesium erreichen kann. Die seitlichen Begrenzungen werden dann durch Mesa-Ätzung, z. B. mit warmer verdünnter Natriumhypochlorit-Lösung, hergestellt.
Damit ist der Feldeffekt-Transistor fertiggestellt,
dessen Steuerelektrode durch eine p-leitende Zone 31 gebildet wird, die in die Kanalschicht 34 eingelagert ist. Die seitlichen Begrenzungen könnten selbstverständlich auch durch p-leitende Zonen oder durch das unveränderte hochohmige Substrat selbst gebildet werden, wie dies weiter oben beschrieben wurde.
In den Ausführungsbeispielen wurde jeweils die Herstellung eines einzelnen Feldeffekt-Transistors erläutert. Das Verfahren läßt sich natürlich gut anwenden bei der Herstellung von integrierten Schaltungen, wobei auf einem Substrat mehrere Feldeffekt-Transistoren und andere Elemente erzeugt werden.
Hierzu 3 Blatt Zeichnungen

Claims (15)

Patentansprüche:
1. Verfahren zur Herstellung eines Feldeffekt-Transistors, in einem durch Dotierung mit Akzeptoren bildenden Fremdatomen, hochohmig gemachten Gallium-Arsenid-Substrat, der einen n-leitenden Stromkanal und damit verbundene Elektroden aufweist, dadurch gekennzeichnet, daß das Gallium-Arsenid-Substrat (10) in einem evakuierten Gefäß einer Wärmebehandlung derart ausgesetzt wird, daß mindestens unter einem Teil seiner Oberfläche eine niederohmige Schicht (14) entsteht, die den Stromkanal bildet, und daß an der niederohmigen Schicht (14) Elektroden (17, 18, 19) angebracht werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Substrat (10) verwendet wird, dessen spezifischer Widerstand infolge der Dotierung mit Fremdatomen in der Größenordnung von 108OHm · cm liegt.
3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß ein Substrat (10) verwendet wird, das mit Chrom-Atomen in einer Konzentration von höchstens 3 · 10" Atomen pro cm3 dotiert ist.
4. Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß das Substrat (10) bei der Wärmebehandlung auf eine Temperatur zwischen etwa 9000C und 10500C gebracht wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Temperatur für etwa ein bis zwei Stunden in dem angegebenen Bereich gehalten wird.
6. Verfahren nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß an der niederohmigen Schicht (14) zwei ohmsche Kontakte (17, 18) als Quelle und Senke angebracht werden.
7. Verfahren nach Anspruch 1 bis 5, dadurch gekennzeichnet, da3 in der niederohmigen Schicht (14) eine Zone entgegengesetzter Leitfähigkeit erzeugt wird, und daß an dieser Zone ein Kontakt angebracht wird.
8. Verfahren nach Anspruch 1 bis 5. dadurch gekennzeichnet, daß eine Steuerelektrode (19) durch Aufbringen von Metall direkt auf die niederohmige Schicht (14) in der Weise erzeugt wird, daß ein gleichrichtender Metall-Halbleiter-Kontakt entsteht.
9. Verfahren nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß eine Steuerelektrode (29) durch Aufbringen von Metall auf eine an der Oberfläche des Substrats (20) im Bereich der niederohmigen Schicht (24) aufgebrachte Isolatorschicht (22 oder 22a^erzeugt wird.
10. Verfahren nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß vor der Wärmebehandlung an der Oberfläche des hochohmigen Gallium-Arsenid-Substrats (30) zur Bildung einer Steuerelektrode eine p-leitende Zone (31) erzeugt wird, daß dann durch die Wärmebehandlung eine η-leitende Schicht (34) sowohl unter der p-leitenden Zone (31) als auch seitlich davon unter der Oberfläche des Substrats (30) gebildet wird und daß schließlich an der p-Ieitenden Zone (31) ein ohmscher Kontakt (39) angebracht wird.
11. Verfahren nach Anspruch 1 bis 10, dadurch gekennzeichnet, daß vor der Wärmebehandlung zur seitlichen Begrenzung des Feldeffekt-Transistors an der Oberfläche des Substrats (10) durch Diffusion eine rahmenförmige p-leitende Zone (11) erzeugt
wird, deren Tiefe so groß ist daß an ihrer Unterseite bei der Wärmebehandlung keine Konversion des Substrats (10) von der hochohmigen in die niederohmige Form erfolgt.
12. Verfahren nach Anspruch 1 bis 10, dadurch gekennzeichnet, daß vor der Wärmebehandlung eine der seitlichen Begrenzung des Feldeffekt-Transistors entsprechende raiimenförmige Schicht (21) aas Siliziumdioxyd auf die Oberfläche des Substrats (20) aufgebracht wird, deren Dicke so groß ist, daß an ihrer Unterseite bei der Wärmebehandlung das Substrat (20) bis zu seiner Oberfläche hochohmig bleibt, so daß eine rahmenförmige isolierende Zone (23) entsteht, welche die sich bildende niederohmige Schicht (24) seitlich begrenzt.
13. Verfahren nach Anspruch 1 bis 10, dadurch gekennzeichnet, daß die seitliche Begrenzung der niederohmigen Schicht (34) durch Mesa-Ätzung erfolgt.
14. Verfahren nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß vor der Wärmebehandlung mindestens an den Stellen der Oberfläche des Substrats (10; 20; 30) wo sich die niederohmige Schicht (14; 24; 34) bilden soll, eine Schicht aus Siiiziumdioxyd (12; 22; 32) in einer Stärke von etwa 100 nm aufgebracht wird.
15. Verfahren nach Anspruch 12 oder 14, dadurch gekennzeichnet, daß dem Siüziumaioxyd Phosphorpc.itoxyd beigegeben wird.
DE1764834A 1967-08-25 1968-08-16 Verfahren zur Herstellung eines Feldeffekt-Transistors Expired DE1764834C3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1764834A DE1764834C3 (de) 1967-08-25 1968-08-16 Verfahren zur Herstellung eines Feldeffekt-Transistors

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH1199767A CH483123A (de) 1967-08-25 1967-08-25 Verfahren zur Herstellung von Feldeffekt-Transistoren
DE1764834A DE1764834C3 (de) 1967-08-25 1968-08-16 Verfahren zur Herstellung eines Feldeffekt-Transistors

Publications (3)

Publication Number Publication Date
DE1764834A1 DE1764834A1 (de) 1971-11-25
DE1764834B2 DE1764834B2 (de) 1976-05-20
DE1764834C3 true DE1764834C3 (de) 1982-05-19

Family

ID=25709357

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1764834A Expired DE1764834C3 (de) 1967-08-25 1968-08-16 Verfahren zur Herstellung eines Feldeffekt-Transistors

Country Status (1)

Country Link
DE (1) DE1764834C3 (de)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1441133A (fr) * 1964-07-31 1966-06-03 Rca Corp Transistor à effet de champ

Also Published As

Publication number Publication date
DE1764834B2 (de) 1976-05-20
DE1764834A1 (de) 1971-11-25

Similar Documents

Publication Publication Date Title
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE3500528C2 (de) Verfahren zur Bildung eines Paares komplementärer MOS-Transistoren
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE2056220C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1056747C2 (de) Verfahren zur Herstellung von mehreren p-n-UEbergaengen in Halbleiterkoerpern fuer Transistoren durch Diffusion
DE2553838B2 (de) Verfahren zur herstellung von anreicherungs-feldeffektransistoren
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE2837028A1 (de) Integrierte halbleiterschaltung
DE1614356B2 (de) Verfahren zur Herstellung einer integrierten Halbleiterbaugruppe mit komplementären Feldeffekttransistoren und Material zur Durchführung des Verfahrens
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2160427B2 (de) Verfahren zur Herstellung eines Halbleiterwiderstandes mit implantierten Ionen eines neutralen Dotierungsstoffes
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
CH655202A5 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE1932590A1 (de) Monolithische Schaltung mit eingegliederten Schalttransistoren und stark nichtlineare Widerstandscharakteristiken aufweisenden Schottkydioden und Verfahren zu ihrer Herstellung
EP0071916B1 (de) Leistungs-MOS-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE2422120A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2453279A1 (de) Halbleiteranordnung
DE1564524B2 (de)
DE1946302A1 (de) Integrierte Halbleiterschaltung
DE2114363A1 (de) Spannungsvariabler Kondensator mit erweiterbarem pn-Übergangsbereich
DE2430687C3 (de) Kaltemissionshalbleitervorrichtung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee