DE1639372B2 - Isolierschicht Feldeffekttransistor - Google Patents

Isolierschicht Feldeffekttransistor

Info

Publication number
DE1639372B2
DE1639372B2 DE1639372A DE1639372A DE1639372B2 DE 1639372 B2 DE1639372 B2 DE 1639372B2 DE 1639372 A DE1639372 A DE 1639372A DE 1639372 A DE1639372 A DE 1639372A DE 1639372 B2 DE1639372 B2 DE 1639372B2
Authority
DE
Germany
Prior art keywords
zones
field effect
effect transistor
channel
layer field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1639372A
Other languages
English (en)
Other versions
DE1639372A1 (de
Inventor
Steven Robert Princeton N.J. Hofstein (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE1639372A1 publication Critical patent/DE1639372A1/de
Publication of DE1639372B2 publication Critical patent/DE1639372B2/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/116—Oxidation, differential

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

35
Aus der belgischen Patentschrift 682 752 ist ein Feldeffekttransistor bekannt, dessen Ausgangskapazität klein gehalten werden soll, und bei dem die Geschwindigkeit der Breitenänderung der Verarmungsschicht in der Nähe der Drainzone mit der Veränderung der Source-Drain-Spannung ebenfalls gering gehalten werden soll und bei dem zu diesem Zwecke die Dotierverhältnisse so gewählt sind, daß die Verarmungsschicht im Substrat des Transistors in der Nähe der Drainelektrode vermindert ist. Zu diesem Zweck ist zwischen die Drainzone und den Kanal eine Zone schwächerer Dotierung als die Dotierung der Drainzone eingefügt.
Weiterhin ist in der älteren deutschen Patentanmeldung P 16 14219.1 ein Isolierschicht-Feldeffekttransistor mit einem kristallinen Halbleiterkörper eines Leitungstyps beschrieben, in dem an seine Oberfläche angrenzend und vom entgegengeset7ten Leitungstyp eine Source- und eine Drainzone sowie ein beide Zonen miteinander verbindender Kanal ausgebildet sind, zwischen dessen Enden und der Source- bzw. Drainzone schwächer als diese beiden Zonen dotierte Randzonen vorgesehen sind. Diese Randzonen der Source- und der Drainzone ragen kammartig ineinander und bilden schwächer dotierte Fortsetzungen der Source- bzw. Drainzone. Die schwächere Dotierung dient dazu, zu verhindern, daß diese sehr dicht benachbarten Randzonen, zwischen denen die Kanalzone verläuft, unter der s bedeckenden Oxidschicht getrennt Weihen. Die die kammarlig ineinandergreifenden Verlängerungen miteinander verbindenden stark dotierten Zonen können auch als Kontaktzonen aufgefaßt werden, an welche die metallischen Kontakte angebracht sind.
Feldeffekttransistoren mit isolierter Gateelektrode zeigen verschiedene Arten von Instabilitäten. Offenbar ist die bei diesen Transistoren auftretende hohe elektrische Feldstärke der Grund für nachträgliche Änderungen der inneren Struktur. Die Instabilitäten machen sich auf verschiedene Weise bemerkbar. Beispielsweise verschieben sich die Kennlinien des Drainstromes in Abhängigkeit von der Gatespannung in negativer Richtung auf Grund einer Verlagerung von Ladungen in der isolierenden Oxidschicht. Man hat auch schon versucht, die Oxidschichten frei von Ionen und von Molekülen zu halten, welche solche Instabilitäten hervorbringen könnten: die Instabilitäten konnten aber auch durch diesen Kunstgriff noch nicht ganz zum Verschwinden gebracht werden. Es bleibt vielmehr eine Instabilität zurück, welche auf die Erzeugung von elektronischen Donatorschichten zurückzuführen ist, wenn eine positive Gittervorspannung angelegt und gleichzeitig dei Transistor erhitzt wird. Diese Instabilität tritt sowohl bei n-Transistoren als auch bei p-Transistoren auf.
Bei η-leitenden Feldeffekttransistor.η mit isolierter Gateelektrode fließt kein Drainstrom, bis die Gatetlektrode auf einen bestimmten positiven Wert, den Schwellwerk gebracht wird, oberhalb dessen der Drainstrom mit zunehmender Gatespannung zunimmt.
Verarmungs-Feldeffekttransistoren dieser Art weisen eine ähnliche Kennlinie auf, jedoch mit dem Unterschied, daß der Strom Null auch bei einer negativen Gatespannung erreicht wird. Bei Erwärmung und Anlegen einer positiven Spannung an das Gate verschiebt sich die Kennlinie derart, daß bei geringen Strömen eine höhere negative Gatespannung erforderlich ist, um denselben Strom zu erreichen. Die Instabilität tritt bei höheren Wer»en des Drainstromes nicht auf, d. h., neue η-Transistoren unterscheiden sich dann nicht von Transistoren, die früher erhitzt und vorgespannt wurden.
Die Übertragungskennlinie von p-Transistoren wird ebenfalls durch positive Gatespannungen und durch Erwärmung beeinflußt. Hier besteht die Instabilität darin, daß sich die Steilheit der Übertragungskennlinie für niedrige Ströme vermindert und eine Parallelverschiebung der Kennlinien zu niedrigen Werten der Gatespannung bei höheren Strömen auftritt. Es sind also wesentlich stärker negative Gatevorspannungen erforderlich, um einen vorgegebenen Strom in diesen Transistoren zu erzeugen, nachdem sie eine positive Vorspannung erhalten und warm geworden sind. Es ist zu vermuten, daß diese Instabilität auch der Grund für Ausfälle von Dioden ist, welche aus der Drainelektrode und dem Substrat von n- oder p-Transistoren gebildet sind.
Der Erfindung liegt der Gedanke zugrunde, daß diese Instabilität in irgendeiner Weise mit der Oberflächenkonzentration der Dotierungsstoffe in der Source- und Drainzone der Transistoren zusammenhängt. Die bisher bekannten Transistoren besitzen üblicherweise in diesen Zonen eine Oberfläehenkonzentration des Dotierungsstoffes von mehr als H)2" Atomen je cm3, und diese hohe Konzentration der Dotierungsstoffe kann sehr wohl Störungen im Kristallgitteraufbau des Halbleiterkörpers hervorbringen. Solche Gitterstörungen können sich offensicht-
lieh unter dem Einfluß von Wärme und bei positiver Gatespannung bewegen, und dabei die physikalischen Eigenschaften des Transistors beeinflussen.
Die Aufgabe der Erfindung besteht nun in der Angabe von Maßnahmen, welche das Auftreten derartiger Instabilitäten verhindern, so daß die Kennlinien der Transistoren sich bei Erwärmung und Anlegen einer Gatespannung nicht mehr in der erwähnten Weise verändern, sondern konstant bleiben.
Diese Aufgabe wird bei einem Transistor gemäß dem Oberbegriff des Anspruchs 1 durch die kennzeichnenden Merkmale dieses Anspruchs gelöst.
Vorzugsweise beträgt die maximale Dotierstoffkonzentration in den Randzonen nicht mehr als IU'9 Atome je cm'. Für praktische Zwecke kann die untere Grenze 10'7 Atome je cm' betragen, da sich hierfür noch vernünftige Werte des Sen?nwiderstandes am Kanaiende ergeben.
Die Erfindung ist im folgenden an Hand der Darstellungen eines Ausführungsbeispiels näher erläuten. Cs zeigt
Fig. 1 einen Querschnitt durch einen typischen Feldeffekttransistor mit isolierter Gateeicktrode gemäß dem Stande der Technik,
Fig. 2 einen Querschnitt durch eine bevorzugte Ausführungsform eines Feldeffekttransistors gemäß der Erfindung, und
Fig. 3 a bis 3 c einzelne Herstellung'Stufen des Transistors nach Fig. 2.
Der in Fig. 1 dargestellte Transistor 10 besitzt einen Halbleiterkörper 12, der aus p-Silizium mit einem spezifischen Widerstand von 1 bis 25 Ohm/cm bestehen kann. An der oberen Seite 14 dieses Siliziumkör pers sind die verschiedenen Zonen des Transistors ausgebildet.
Zunächst werden auf dieser Seite des Siii/-iumkörpers zwei hochdotierte Source- und Drainzonen 16 bzw. 18 ausgebildet, indem man beispielsweise geeignete Dotierstoffe aus zwei in gegenseitigem Abstand angeordneten Körpern 20 und 22 aus dotiertem Siüziumdioxid, welche gemäß bekannten Photoresist-Verfahren hergestellt worden sind, in den Halbleiterkörper 12 cindotiert. In Fig. 1 besitzen die Körper 20 und 22 je eine Mittclöffnung, in welcher metallische Source- und Drainelektroden 24 bzw. 26 gebildet worden sind.
Bei dem obenerwähnten üblichen Verfahren wird eine Oxidschicht 28, welche einen Kanal darstellt, gleichzeitig mit der Eindiffusion der Zonen 16 und 18 erzeugt, indem man die freiliegenden Teile der Oberfläche 14 thermisch oxydiert. Diese Oxydation fuhrt iiucli zur Bildung eines Invcrsionskanals 30 zwischen cien Zonen 16 und 18 Anschließend wird noch eine metallische Gateeleklrode 32 auf dem Kanal 30 sowie Zufuhrungsleitungen 33 zu dieser und auch zur Source- und Drainelektrode angebracht. Die Zonen 16 und 18 werden üblicherweise stark dotiert, um einen guten ohmschen Kontakt zu den Elektroden 24 und 26 und zu den zugehörigen linder, des Kanals 30 herzustellen. Die Dotierung dieser Zonen beträft beispielsweise mehr als 10:" Atome je cm'.
Ein gemäß der Erfindung hergestellter Feldeffekttransistor 34 besitzt einen Halbleiterkörper 36. der au* dem gleichen Material wie der Halbleiterkörper 12 des Transistors 10 gemäß Fig. 1 bestehen kann. Auf der Oberfläche 38 befinden sich wieder bcabstandete Source- und Drainzoneii 40 und 42. die sieh jedoch von den Zonen 16 und 18 in Ti;1. 1 dadurch unterscheiden, daß sie je einen Teil mittelstarker Dotierung 44s und 44d besitzen und je eine Zone von starker Dotierung 46s und 46<i. Die weniger starK dotierten Randzonen 445 und 44d liegen unmittelbar an den Enden des leitenden Kanals 48 dieser Ausführungsform. Die stärker dotierten Zonen 46s und 46d liegen an der Oberfläche 38, so daß eine gute elektrische Verbindung zwischen den mittelstark dotierten Randzonen 44s und 44d einerseits und zwei metallisehen Elektroden 50 und 52 besteht. Auf den mittelstark dotierten Randzonen 44s und 44<i liegen Isolierschichten 54 und 56, und eine durch Erhitzung erzeugte Isolierschicht 58 liegt über dem Kanal 48. Eine Gateelektrodc 60 und Zuleitungen 61 zu der
χ5 Sourceelektrode, der Drainelektrode und der Gateelektrode vervollständigen den Transistor.
In Fi g. 3 a ist ein erster Verfahrensschritt zur HerstcJIung des Transistors 34 veranschaulicht. Auf der Oberfläche 38 des Halbleiterkörpers 36 wird eine als Maske dienende Oxidschicht 62 ausgebildet, und mit Öffnungen 64 hindurch werden die stark dotierten Zonen 46s und 46d eindiffundiert.
Als Dotierstoff wird ein geeigneter Donator, beispielsweise Phosphor, verwendet. Dann wird die
*5 Oxidschicht 62 entfernt, wie das F i g. 3 b veranschaulicht.
Sodann wird eine mit Phosphor dotierte Oxidschicht auf die Fläche 38 aufgebracht und derart geätzt, daß die Oxidbereiche 54 und 56 über den Randzonen 44.y und 44d entstehen und diese bedecken, wie Fig. 3 c zeigt. Der Halbleiterkörper wird dann in einen Ofen eingesetzt und in einer oxydierenden Atmosphäre LTiiii/i. Dabei diffundiert der Phosphor aus den Oxidben, ichen 54 und 56 in den Halbleiterkörper 36 ein, und außerdem wird die Oxidschicht 58 gebildet. Dabei kann auch, wie bei den bekannten Verfahren, der Kanal 48 ausgebildet werden.
Nunmehr müssen noch geeignete Offnungen in die Oxidschichten 54 und 56 geätzt werden, durch welche die Elektroden 50 und 52 an die stark dotierten Gebiete 46s und 46d angeschlossen werden. Schließlich wird noch die Gateelektrode 60 in der richtigen Stelle auf der Oberseite des Halbleiters angebracht.
Die Konzentrationen der Dotierungsstoffe in den Zonen 44s und 44ii sowie 46s und 46d sind so gewählt, daß sich ein guter Kontakt zwischen dem Silizium und den Source- und Drainelektroden 50 bzw. 52 sowie ein ohmschcr Anschluß an die beiden Enden des Kanals 48 ausbildet. Die Dotierstoffkonzentration in den stark dotierten Zonen 46s und 46d ist praktisch dieselbe wie bei den bekannten Feldeffekttransistoren, nämlich mehr als 10" Atome je cm1. In den weniger stark dotierten Randzonen 44s und 44ίί wird die Konzentration so niedrig gewählt, daß die Dotierstoffe den Gitteraufbau des Siliziumgitters nicht nennenswert beeinträchtigen. Die obere Grenze der Dotierstoffkonzentration für die Randzonen 44s und 44<i wird durch die Menge des Dotierstoffes bestimmt, bei welchem der Einfluß auf das Siliziumgitter so stark wird, daß bei positiver Spannung und/oder bei höheren Temperaturen die Störstellen wandern oder in die Kanalzone eindringen können. Die maximale Dotierstoffkonzentration für die Randzonen 44s und 44d ließ sich für einen stabilen Transistor zu ungefahr IS1" Atomen je cm: bestimmen. Die Konzentralion kann jedoch bis auf H)' Atome je cm' abnehmen, bevor tue gewünschte Wirkungsweise gestört wird.
Die in der beschriebenen Weise ausgebildeten Transistoren können in den gleichen Schaltungen verwendet werden wie die bekannten Transistoren. Jedoch können sie im Gegensatz zu den bekannten Transistoren auch mit positiver Gatespannung betrieben werden. Beispielsweise kann ein solcher n-Verarmungstransistor sowohl im Verarmungsbetrieb als auch im Anreicherungsbetrieb benutzt werden, ohne erhebliche Unterschiede in seinen Übertragungskennlinien zu zeigen.
Hierzu 1 Blatt Zcichnuriiien

Claims (3)

Patentansprüche:
1. Isolierschicht-Feldeffekttransistor mit einem kristallinen Halbleiterkörper eines Leitur.gstyps. in dem an seine Oberfläche angrenzend und vom entgegengesetzten Leitungstyp eine Source- und eine Drainzone sowie ein beide Zonen miteinander verbindender Kanal ausgebildet sind, zwischen dessen Enden und der Source- bzw. Drainzone schwächer als diese beiden Zonen dotieite Randzonen vorgesehen sind, dadurch gekennzeichnet, daß die Dotierstoff konzentration in den Randzonen (445,44 d) so niedrig gewählt ist, daß die Dotierstoffe den Gitteraufbau de= Kri- 1S stallgitters nicht so weit beeinträchtigen, daß bei positiver Spannung an der Gateelektrode und/ oder bei höheren Temperaturen eine StörsielJenwanderung eintritt.
2 Isolierschicht-Feldeffekttransistor nach An-Spruch 1, dadurch gekennzeichnet, daß die Konzentration des Dotierungsstoffes ir. den unmittelbar an den Kanal angrenzenden Ran<izonen weniger Is 101M Atome je cm' beträgt.
3. Isolierschicht-Feldeffekttransistor nach An- *5 spruch 2, dadurch gekennzeichnet, daß die Konzentration des Dotierungsstoffes in den unmittelbar an den Kanal angrenzenden Randzonen mehr als If)17 Atome je cm' betragt.
DE1639372A 1967-01-13 1968-01-10 Isolierschicht Feldeffekttransistor Ceased DE1639372B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US60907967A 1967-01-13 1967-01-13

Publications (2)

Publication Number Publication Date
DE1639372A1 DE1639372A1 (de) 1972-03-30
DE1639372B2 true DE1639372B2 (de) 1973-11-08

Family

ID=24439275

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1639372A Ceased DE1639372B2 (de) 1967-01-13 1968-01-10 Isolierschicht Feldeffekttransistor

Country Status (8)

Country Link
US (1) US3434021A (de)
JP (1) JPS4810268B1 (de)
DE (1) DE1639372B2 (de)
FR (1) FR1550823A (de)
GB (1) GB1210090A (de)
MY (1) MY7300263A (de)
NL (1) NL156542B (de)
SE (1) SE345763B (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3534235A (en) * 1967-04-17 1970-10-13 Hughes Aircraft Co Igfet with offset gate and biconductivity channel region
US3846821A (en) * 1968-11-04 1974-11-05 Hitachi Ltd Lateral transistor having emitter region with portions of different impurity concentration
NL162511C (nl) * 1969-01-11 1980-05-16 Philips Nv Geintegreerde halfgeleiderschakeling met een laterale transistor en werkwijze voor het vervaardigen van de geintegreerde halfgeleiderschakeling.
US3590471A (en) * 1969-02-04 1971-07-06 Bell Telephone Labor Inc Fabrication of insulated gate field-effect transistors involving ion implantation
US3631312A (en) * 1969-05-15 1971-12-28 Nat Semiconductor Corp High-voltage mos transistor method and apparatus
US3624466A (en) * 1970-03-02 1971-11-30 Gen Instrument Corp Depletion-type igfet having high-conductivity n-type channel
JPS5533190B1 (de) * 1971-03-24 1980-08-29
JPS4916386A (de) * 1972-05-20 1974-02-13
US3841926A (en) * 1973-01-02 1974-10-15 Ibm Integrated circuit fabrication process
JPS5532032B2 (de) * 1975-02-20 1980-08-22
US4028717A (en) * 1975-09-22 1977-06-07 Ibm Corporation Field effect transistor having improved threshold stability
US4049477A (en) * 1976-03-02 1977-09-20 Hewlett-Packard Company Method for fabricating a self-aligned metal oxide field effect transistor
US4142197A (en) * 1977-04-14 1979-02-27 Rca Corp. Drain extensions for closed COS/MOS logic devices
FR2388410A1 (fr) * 1977-04-20 1978-11-17 Thomson Csf Procede de realisation de transistors a effet de champ de type mos, et transistors realises selon un tel procede
US4318216A (en) * 1978-11-13 1982-03-09 Rca Corporation Extended drain self-aligned silicon gate MOSFET
US4232327A (en) * 1978-11-13 1980-11-04 Rca Corporation Extended drain self-aligned silicon gate MOSFET
US4505023A (en) * 1982-09-29 1985-03-19 The United States Of America As Represented By The Secretary Of The Navy Method of making a planar INP insulated gate field transistor by a virtual self-aligned process
US5086008A (en) * 1988-02-29 1992-02-04 Sgs-Thomson Microelectronics S.R.L. Process for obtaining high-voltage N channel transistors particularly for EEPROM memories with CMOS technology
JP6675590B2 (ja) 2015-02-12 2020-04-01 住友電気工業株式会社 超電導線材の製造方法および超電導線材接合用部材

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3246173A (en) * 1964-01-29 1966-04-12 Rca Corp Signal translating circuit employing insulated-gate field effect transistors coupledthrough a common semiconductor substrate
US3328604A (en) * 1964-08-27 1967-06-27 Rca Corp Integrated semiconductor logic circuits
US3328210A (en) * 1964-10-26 1967-06-27 North American Aviation Inc Method of treating semiconductor device by ionic bombardment
US3378738A (en) * 1965-08-25 1968-04-16 Trw Inc Traveling wave transistor

Also Published As

Publication number Publication date
US3434021A (en) 1969-03-18
NL6800508A (de) 1968-07-15
NL156542B (nl) 1978-04-17
SE345763B (de) 1972-06-05
DE1639372A1 (de) 1972-03-30
FR1550823A (de) 1968-12-20
GB1210090A (en) 1970-10-28
JPS4810268B1 (de) 1973-04-02
MY7300263A (en) 1973-12-31

Similar Documents

Publication Publication Date Title
DE1639372B2 (de) Isolierschicht Feldeffekttransistor
DE2919522C2 (de)
EP0033003B1 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE3136682C2 (de)
DE2121086C3 (de) Vierschicht-Halbleiterbauelement mit integrierter Gleichrichterdiode
DE2160427C3 (de)
DE1464390B2 (de) Feldeffekttransistor
DE2455730B2 (de) Feldeffekt-Transistor
DE2719314A1 (de) Isolierschicht-feldeffekttransistor
DE3103444A1 (de) Vertikal-mis-feldeffekttransistor mit kleinem durchlasswiderstand
DE2915024A1 (de) Halbleiterbauelement
DE1614300C3 (de) Feldeffekttransistor mit isolierter Gateelektrode
DE2704647A1 (de) Widerstand mit gesteuert einstellbarer groesse
DE1589687B2 (de) Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE1810322A1 (de) Halbleiterbauelement mit einer Vielzahl von streifenfoermigen zueinander parallelen Emitterbereichen und mit mehreren Kontaktierungsebenen und Verfahren zu seiner Herstellung
DE2727944C2 (de)
EP0006428A2 (de) Halbleiteranordnung für ein Schwellwertelement
DE2818584C2 (de) Sperrschicht-Feldeffekttransistor vom vertikalen Typ
DE3009042A1 (de) Halbleiterwiderstand
DE3150059A1 (de) Kondensator mit veraenderbarer kapazitaet
DE3447220C2 (de)
DE2458735C2 (de) Transistor mit einem hohen Stromverstärkungsfaktor bei kleinen Kollektorströmen
DE1949523B2 (de) Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor
DE2657511A1 (de) Monolithisch integrierbare speicherzelle
DE2051623A1 (de) Steuerbare raumladungsbegrenzte Impedanzeinnchtung fur integrierte Schaltungen

Legal Events

Date Code Title Description
8235 Patent refused