DE1589882A1 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE1589882A1
DE1589882A1 DE19671589882 DE1589882A DE1589882A1 DE 1589882 A1 DE1589882 A1 DE 1589882A1 DE 19671589882 DE19671589882 DE 19671589882 DE 1589882 A DE1589882 A DE 1589882A DE 1589882 A1 DE1589882 A1 DE 1589882A1
Authority
DE
Germany
Prior art keywords
semiconductor
layer
oxide
glass
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19671589882
Other languages
English (en)
Inventor
Rueffer Harold F
Belardi Richard J
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of DE1589882A1 publication Critical patent/DE1589882A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)

Description

Dr.-lng. G. Eichenberg 4 DOsleldorf den 2o.f..Februar„j1967
Dipl.-lng. H. Sauerland ceciiiendieeZÄ
Patentanwälte 1589882
Bank-Konto:
. Deutsche Bank AG., Filiale Düsseldorf
Postscheck-Konto: Essen 8734 Fernsprecher Nr. 432732
V«rwtnd«n Sit im Schriftverkehr auch umtr Zeichen: J i/S Oh .
Hughes Aircraft Company, Centinela and Teale Street,
3===ss:nss=s=s=s:==33:333:ss=3SS=s3ssassa=si=Z3s===2
Culver City, California, U.S.A.
"Halbleiteranordnung"
Die Erfindung bezieht sich auf Halbleiteranordnungen, beispielsweise Transistoren und Dioden, und insbesondere auf eine Halbleiteranordnung mit einer schützenden Glasumhüllung mit verbesserter Abdichtung zwischen der schützenden Hülle und dem Halbleitermaterial. Ferner bezieht sich die Erfindung auf ein Verfahren zur Herstellung einer solchen Halbleiteranordnung.
Um Halbleiteranordnungen gegen die Verunreinigung aus der umgebenden Atmosphäre zu schützen, hat man die Halbleiteraußenfläche mit einer schützenden Schicht aus Isolierstoff versehen, beispielsweise mit einem Oxyd des Halbleitermaterials. Dooh wurde gefunden, daß eine solche Anordnung keinen vollständigen Schutz gegen den Einfluß von Feuchtigkeit liefert. Um den Schutz zu verbessern, hat man daher die Oxydsohioht häufig mit einer Schicht von Glas überzogen.
009810/1078
Bei der Fertigung von Halbleiteranordnungen geht man in der Weise vor, daß zunächst eine große Anzahl solcher Anordnungen in einer einzigen Oblate aus Halbleitermaterial hergestellt werden, die Oblate oder Scheibe sodann mit den erwähnten Schichten aus Oxyd und Glas versehen werden, worauf die Oblate in einzelne Halbleiteranordnungen aufgeteilt wird. Das Aufteilen bedeutet einen Schnitt durch die Oxydschicht. Infolgedessen werden gewisse Bereiche der Halbleiteraußenfläohe dem Einfluß von Feuchtigkeit an den durchschnittenen Seiten der Oxydschicht trotz der darüberliegenden Glasüberdeckung ausgesetzt.
Der Erfindung liegt in erster Linie die Aufgabe zugrunde, Schutzmittel gegen den Einfluß der äußeren Atmosphäre und insbesondere der darin enthaltenen Feuchtigkeit zu schaffen, die einen höheren Grad von Schutz liefert, als bei bekannten Halbleiteranordnungen bisher erreicht worden ist.
ferner zielt die Erfindung darauf ab, eine durch Glas geschützte Halbleiteranordnung zu schaffen, bei der der Grad der Abdichtung zwischen der schützenden Umhüllung und dem Halbleitermaterial verbessert ist.
Aufgabe der Erfindung ist es ferner, ein Verfahren zur Herstellung von mit Abdichtungen versehenen Halbleiteranordnungen zu schaffen, das die oben angegebenen Vorteile liefert.
009810/1078
Schließlich zielt die Erfindung auf die Lösung der Aufgabe ab, ein Verfahren zur Herstellung einer Vielzahl von abgedichteten Halbleiteranordnungen aus einer einzigen Oblate oder Scheibe aus Halbleitermaterial zu schaffen, das sich dadurch auszeichnet, daß die Tendenz des Abbröckeins und Brechens beim Aufteilen der Oblate in einzelne Halbleiteranordnungen wesentlich vermindert wird.
Zur Lösung der vorgenannten Aufgaben besteht eine Halbleiteranordnung nach der Erfindung aus einem Körper aus Halbleitermaterial, in dem mindestens zwei Bereiche verschiedenen Leitfähigkeitstyps ausgebildet sind, die durch eine gleichrichtend wirkende Fläche voneinander getrennt sind, welche sich bis an die Außenfläche des Halbleiterkörpers erstreckt. Eine Schicht aus dem Oxyd des Halbleitermaterials überdeckt einen wesentlichen Bereich der Halbleiteraußenfläche. In dieser Oxydschicht ist eine ringförmige öffnung vorgesehen, die den Bereich umschließt, wo die gleichrichtende Fläche und die Außenfläche des Halbleiters einander schneiden. Über die Oxydschicht und den Teil der Halbleiteraußenfläche unterhalb der ringförmigen Öffnung ist eine Glasschicht gelegt. Diese Glasschicht wird mit dem erwähnten Bereich der Halbleiteraußenfläche entweder direkt oder unter Zwischenlage eines ringförmigen Metallelements dicht schließend verbunden, das in der Öffnung zwischen der Glasschicht und der Halbleiteraußenfläche liegt. Durch die Glas- und Oxydschichten erstrecken sich elektrische Leiter,
009810/1078
die dazu dienen, eine elektrische Verbindung mit mindestens einem der Halbleiterbereiche herzustellen.
Bei der Herstellung einer Halbleiteranordnung entsprechend dem Verfahren nach der Erfindung wird, nachdem zunächst die erwähnten Halbleiterbereiche gebildet und die Halbleiteraußenfläche mit der Oxydschicht versehen worden sind, ein ringförmiger Teil der Oxydschicht, der den Bereich der Oxydschicht umschließt, welcher die gleiohrichtende Fläche überdeckt, auf eine Tiefe entfernt, die hinreicht, um den anschließenden Teil der Außenfläche des Halbleiterkörpers freizulegen. Die Glasschicht wird dann auf die Oxydschicht und die freigelegten Teile der Halbleiterfläche aufgebracht. Hierauf wird das so erhaltene Erzeugnis durch Schneiden in Richtungen senkrecht zur Ebene der Oxydschioht aufgeteilt. Wird die vorerwähnte metallische Zwischenlage verwendet, so wird auf den freigelegten Teil der Halbleiteroberfläche vor dem Aufbringen der Glasschicht metallisches Material aufgebracht, wie sich aus der nachstehenden Beschreibung von Ausführungsbeispielen im einzelnen ergeben wird.
Die Zeichnung veranschaulicht einige Ausführungsbeispiele der Erfindung. Es zeigen
Pig» 1 eine perspektivische, teilweise im Schnitt gehaltene Darstellung eines Teiles einer Halbleiterscheibe,, in der Transistorbereiche gebildet worden sind,
009810/1070
Fig. 2 einen Schnitt naoh Linie 2-2 in Pig. 1,
gig. 3 eine Ansicht der in Pig. 1 und 2 gezeichneten Halbleiterscheibe von oben in einem späteren Stadium des Herstellungsverfahrens,
Fig. 4 eine Ansicht des in Pig. 3 dargestellten Gebildes von oben in einem noch späteren Stadium des Herstellungsverfahrens ,
Pig, 5 einen Schnitt naoh Linie 5-5 in Pig. 4·,
Pig. 6 bis 10 Schnitte ähnlich der Pig. 5 durch das Gebilde nach Fig« 3 zwecks Veransohauliohung weiterer Verfahrensschritte,
Pig.11 einen vollständigen Transistor in Ansicht von oben, der das Ergebnis der zuvor dargestellten Verfahrenssohritte und eine erste Ausführungsform der Erfindung bildet,
Pig«12 einen Schnitt durch eine zweite Ausführungsform eines Transistors, der mittels der gleichen Verfahrenssohritte wie das Gebilde nach Pig. 5 hergestellt ist, und
Pig.13 einen Schnitt durch den Transistor nach Pig. 12 in dem Stadium der Herstellung, das der Fig. 10 entspricht.
Bevor auf die Einzelheiten eingegangen wird, sei hervorgehoben, daß die in der Zeichnung dargestellten Gebil-
009810/1078
de kleine Segmente aus einer Halbleiterscheibe oder -oblate darstellen und an Jedem solchen Segment ein individueller Transistor ausgebildet wird, daß also die Scheibe oder Oblate tatsächlich eine sehr beträchtliche Anzahl solcher Gebilde enthält, wobei die Scheibe oder Oblate zur Bildung der individuellen Transistoren im letzten Schritt der nachstehend beschriebenen Fertigung in Segmente geschnitten wird.
Gemäß Pig. 1 und 2 wird eine Vielzahl von Transistorbereiohen, von denen nur einer dargestellt ist, in einer monokristallinen Scheibe 20 aus Halbleitermaterial, beispielsweise Silizium, hergestellt, das in hinreichender Konzentration Aktivatoren enthält, die ihm von Anfang an gleichförmige leitfähigkeit vom entweder η-Typ oder p-Typ erteilen. !Die einzelnen Bereiche des Transistors bestehen aus einem Kollektor 22, der sich nahezu vollständig über die Scheibe oder Oblate erstreckt, einer Basis 24, die in den Kollektor hineindiffundiert ist, und einem Emitter 26, der seinerseits in die Basis 24 hineindiffundiert worden ist. Die Basis 24 besteht aus einem Material mit einem Leitfähigkeitstyp, der von dem des Kollektors 22 verschieden ist, ' während der Emitter 26 aus einem Material von einem Leitfähigkeitstyp besteht, der von den der Basis 24 verschieden ist. Hat beispielsweise die Oblate oder.Scheibe 20 (und somit der Kollektor 22) n-leitfähigkeit, dann würde die Basis 24 p-Leitfähigkeit und der Emitter 26 η-Leitfähigkeit erhal-
009810/1078
ten. Auf diese Weise entsteht eine gleichrichtend wirkende Kollektor-Basis-Fläche 28 sswischen dem Kollektor 22 und der Basis 24 und eine gleichrichtend wirkende Basis-Emitter-Fläche 30 zwischen der Basis 24 und dem Emitter 26. Die Fläohen 28 erstrecken sich bis heran an die gleiche Außenfläche der Halbleiterscheibe 20, Diese Außenfläche ist mit einer Schicht 32 aus Isolierstoff überdeckt. Die Schicht 32 kann aus einem Oxyd des Materials gebildet werden, aus dem die Scheibe 20 besteht, beispielsweise Siliziumdioxyd. Die Bildung der Oxydschicht 32 und der eindiffundierten Transistorbereiche 24 und 26 können unter Anwendung der in den US-Patenten 3 025 589 (Hoerni) und 3 212 162 (Moore) durchgeführt werden. Diese Patentschriften beschreiben die Anwendung von Masken beim Oxydieren und geeignete Verfahren zum Eindiffundieren.
Um elektrische Verbindungen mit der Basis und dem Emitter (und möglicherweise auch mit dem Kollektor) herzustellen und außerdem den in der Fertigung befindlichen Transistor außen abzudichten, ist es notwendig, öffnungen einer bestimmten verlangten Form zu schaffen, die die Oxydschicht 32 durchdringen. Dies geschieht beispielsweise durch bekannte Fotogravurverfahren, wie sie beispielsweise auf Seite 151 bis 162 des Buches "Transistor Technology", Band III, von F.J. Biondi, erschienen 1958 bei D. Van Nostrand Co., Inc., Princeton, K.J., beschrieben sind. Die genannten Öffnungen bestehen gemäß Fig. 3 aus einer mittleren Öffnung 34,
009810/1078
die einen Teil der Außenfläche des Emitters 26 freilegt, einer etwa C-förmigen, nutenartigen öffnung 36, die einen Teil der Außenfläche der Basis 24 freilegt, aber eine Briikke 38 in der Oxydschicht bestehen läßt, über die eine an den Emitter angeschlossene Zuleitung später geführt werden kann, und einer nutenartigen öffnung 40, die die Öffnungen 34 und 36 ringartig umgibt und einen Teil der Außenfläche des Kollektors 22 freilegt.
Eine Metallschicht, beispielsweise aus Silber, Gold, Chrom, Aluminium oder Cadmium oder einer Kombination von zwei oder mehr dieser Metalle wird sodann im Vakuum auf die Oxydschicht 32 und die freigelegten Teile der Außenfläche des Halbleiterscheibchens 20 in einer Dicke von etwa 6000 Ä aufgebracht. Da es schwierig ist, Zuleitungen direkt an die relativ kleinen freiliegenden Flächen der Basis und des Emitters anzuschließen, wird sodann in der im Vakuum aufgebrachten Metallschicht ein als Zwischenverbinder und Kontakt dienendes Muster hergestellt, beispielsweise durch bekannte Fotogravurverfahren, um dadurch die aufgebrachte Metallschicht zu entfernen, ausgenommen nur an den Stellen, wo sie gewünscht ist, um das als Zwischenverbinder und Kontakt dienende Muster zu erzeugen und das Gebilde an seiner Außenseite mit einer schützenden Abdichtung zu versehen. Gemäß Fig, 4 und 5 besteht das als Verbinder und Kontakt dienende Muster aus einem Emitterkontakt 42 mit einem Streifen 46, der sich nach außen über die Brücke 38 der Oxydschicht
009810/107 8
32 erstreckt und am Ende in einen vergrößerten Kopf 48 übergeht. Entsprechend hat der Basiskontakt 44 einen Streifen 50, der sioh in entgegengesetzter Richtung erstreckt und gleichfalls in einen vergrößerten Kontakt 52 übergeht. Außerdem läßt man das niedergeschlagene Metall in der Nut 40 bestehen, so daß ein Metallring 54 übrig bleibt, der mit dem Halbleiterscheibchen 20 in Berührung steht und das Oxydmaterial umgibt, das die Bereiche überdeckt, wo die gleichriohtenden Flächen 28 und 30 sich bis an die Außenfläche des Halbleiters erstrecken. Der Emitterkontakt 42, der Basiskontakt 44 und der Ring 54 werden dann an den Emitter 26, die Basis 24 und den Kollektor 22 durch Erhitzen des Gebildes auf etwa 500°C elektrisch leitend angeschlossen.
Gemäß Pig. 6 wird sodann im Vakuum eine Metallschicht 56 auf die Oxydsohicht 32 und auf das Kontaktmuster aufgebracht, das zuvor auf und innerhalb dieser Schicht 32 hergestellt worden ist. Die Metallschicht 56 kann aus Silber bestehen und wird in einer Dicke von 5000 Ä aufgebracht.
Sine Schicht 58 aus fotoresistivem Material wird hierauf gemäß Pig. 7 oberhalb der Metallschicht 56 gebildet, und awei Öffnungen 60 und 62 werden duroh bekannte Potogravurverfahren in der Sohioht 58 an Stellen hergestellt, die eioh oberhalb der Mitten der Kontaktköpfe 48 und 52 befinden. Das Halbleiteraoheibchen wird dann in ein galvanisches Bad getaucht, und awar derart, daß die Metallschicht 56 galvanisch als Kathode geschaltet ist, so daß auf die freilie-
00981071078
-Mögenden Flächenteile der Metallschicht 56 Metall niedergeschlagen wird, beispielsweise Silber. Als Ergebnis dieser galvanischen Behandlung entstehen metallische Niederschläge in der Form von kuppenartigen Gebilden 64 und 66 (Fig. 8) in den öffnungen 60 und 62 der fotoresistiven Schicht 58. Eine derartige Kuppe hat, um eine Vorstellung von den Abmessungen zu geben, beispielsweise eine Höhe von 0,075 mm.
Der fotoresistive Film 58 und die Teile der beim Galvanisieren tätigen Metallschicht 56, die nicht in Kontakt mit anderem metallischem Material sind, werden sodann entfernt, und zwar durch einfaches Ätzen oder durch eine Behandlung mit Wasser, das mit großer Geschwindigkeit aufgesprüht wird, so daß ein Gebilde gemäß Fig. 9 entsteht. Hierauf wird eine Schicht 68 aus Glas auf die Oxydschicht 32 und die Kontaktelemente gebracht, beispielsweise duroh Aufsprühen mittels Radiofrequenz oder durch ein pyrolytisches Verfahren, d.h. durch Erhitzung des Glases bis zum flüssigen Zustand. Diejenigen Teile der Glasschicht 68, die die äußeren Bereiche der Kuppen 64 und 66 überdecken, werden duroh Läppen oder Itzen des Glases entfernt, so daß nach außen vorstehende, dem Emitter und der Basis zugeordnete Kontaktstücke entstehen, an die äußere Leitungen etwa durch Löten angeschlossen werden können.
Eine elektrische Verbindung mit dem Kollektor 22 kann durch Plattieren der Unterseite des Halbleitersoheib-
009810/1078
-lichens 20 mit einem Metallstreifen 69 ermöglicht werden, also der Seite, die entgegengesetzt zur Oxydschicht 32 liegt. Der Streifen 69 ist in Pig. 10 dargestellt. Stattdessen kann eine Verbindung mit dem Kollektor 22 aber auch dadurch ermöglicht werden, daß eine zusätzliche, die Kollektoraußenfläche freilegende öffnung in der Oxydschicht 32 gleichzeitig mit der Herstellung der öffnungen 34, 36 und 40 geschaffen wird, wobei Kontaktmetall für den Kollektor in dieser zusätzlichen öffnung niedergeschlagen wird, während der Emitterkontakt 42 und der Basiskontakt 44 durch Niederschlagen von Metall vorbereitet werden, und wobei dann eine der Kuppen 64 und 66 ähnliche Kuppe an dem Kontaktmetall für den Kollektor ausgebildet wird. Schließlich besteht die Möglichkeit, den Ring 54 mit einem Portsatz mit Kopf ähnlich den Köpfen 48 und 52 des Emitters und der Basis zu versehen und an diesem Kopf eine Kuppe anzubringen.
Ist die Fertigungsstufe nach Pig. 10 erreicht, so wird die Halbleiteroblate 20 in einzelne Segmente zerlegt, also durch Schneiden längs den Linien 70 in eine Vielzahl einzelner Transistoren zerlegt, von denen einer in Pig. 11 dargestellt ist. Die Schnittlinien verlaufen außerhalb der Metallringe 54. Daher bilden die Glasschicht 68, der Metallring 54 und die Kuppen 64 und 66 zusammen eine hermetische Abdichtung für das Halbleitermaterial und verschaffen den durch die gleichrichtenden Plächen miteinander in Verbindung stehenden Bereichen der Halbleiteranordnung größeren
009810/1078
-α-
Schutz gegen Verunreinigung aus der Atmosphäre, als bisher möglich war.
Bei einer anderen Ausführungsform der Erfindung wird auf den Metallring verzichtet und die Glassohioht direkt auf den Halbleiterkörper aufgebracht. In dieser in Pig. 12 und 13 dargestellten Ausführung sind diejenigen Bestandteile, die der Pig. 1 bis 11 entsprechen, mit den gleichen Ziffern bezeichnet, jedoch zur besseren Unterscheidung unter Vorsatz einer 1, so daß also die Halbleiteroblate 20 in der Ausführung nach Pig«, 12 und 13 mit 120 bezeichnet ist. Pig. 12 zeigt die Halbleiteroblate 120 in gleichem Pertigungszustand wie die Halbleiteroblate 20 in Pig. 5. Dabei ist jedoch kein Metall in der Nut 140 niedergeschlagen, wenn die Kontakte 142 und 144 für den Emitter und die Basis hergestellt werden. Wird sodann gemäß Pig. 13 eine Glasschicht 168 aufgebracht, nachdem die gleichen Verfahrensschritte geschehen sind, die in Pig. 6 bis 9 dargestellt sind, so gelangen Teile des Glases in direkte, abdichtende Verbindung mit der Halbleiteroblate 120 längs deren Außenfläche 154'.
In der Ausführung nach Pig. 12 und 13 wird die Halbleiteroblate 120 längs Linien 170 geteilt, die den abdichtenden Bereich 1541 schneiden. Im übrigen wird bei dieser Ausführung, wo also eine direkte abdichtende Verbindung zwischen dem Glas und dem Halbleiter hergestellt wird, zweck-
009810/1078
mäßig ein Glas verwendet, das im wesentlichen frei von Alkaliionen ist und einen Wärmedehnungskoeffizienten hat, der im wesentlichen mit dem des Halbleitermaterials übereinstimmt. Als Beispiel für ein Glas, das diese Eigenschaften hat, sei das von der Firma Corning Glass Works, Sunnyvale, California, hergestellte Glas Nr. 1723 erwähnt.
Die vorstehende Beschreibung der Ausführungsbeispiele bezieht sich auf die Herstellung von Transistoren. Die Prinzipien der Erfindung sind .jedoch in gleicher Weise anwendbar auf die Herstellung von Dioden oder monolithischen Schaltungen. Obwohl also die Erfindung im einzelnen mit Bezug auf bestimmte Ausführungsbeispiele dargestellt worden ist, ist sie vielfacher Änderungen und Abwandlungen fähig, die diejenigen vornehmen können, die mit der Halbleitertechnik vertraut sind.
009810/1078

Claims (7)

Hughes Aircraft Company, Centinela and Teale Street, =SSS=S3SaSS3333S32S3S3S3S=SSSS33==3aS33=SS=3SS3===== Culver City, California, U.S.A. Patentansprüche:
1. Halbleiteranordnung, bestehend aus einem Körper aus Halbleitermaterial mit mindestens zwei Bereichen verschiedenen Leitfähigkeitstyps, die durch eine gleichrichtend wirkende Pläohe voneinander getrennt sind, welche sich bis zur Außenfläche des Körpers erstreckt, wobei eine Schicht aus einem Oxyd des Halbleitermaterials mindestens einen erheblichen Teil der Außenfläche überdeckt, dadurch gekennzeichnet , daß die Oxydschicht (32) durch eine Ringnut (54) unterbrochen ist, welche die linie umschließt, an der die gleichrichtende Fläche (28, 30) an der Außenfläche des Halbleiterkörpers (20) mündet, daß ferner die Oxydsohicht (32) und die Hingnut (54) von einer Glasschicht (68) überdeckt sind, welche die Ringnut (54) dichtend abschließt, und daß schließlich elektrisch leitende Anschlußstücke (48, 52, 69) sur Herstellung von Verbindungen mit mindestens einem der Bereiche (22, 24, 26) verschiedenen Leitfähigkeitstyps vorgesehen sind.
2. Halbleiteranordnung nach Anspruch 1, dadurch g e kennzeichnet, daß die Glaeschicht (168) die durch die Ringnut freigelegte Halbleiterfläche (1541) direkt berührt. 009810/107*
3. Halbleiteranordnung naoh Anspruoh 1 oder 2, dadurch gekennzeichnet , daß das Halbleitermaterial aus Silizium und das Oxyd aus Siliziumdioxyd besteht und das Glas im wesentlichen frei von Alkaliionen ist und einen Wärmedehnungskoeffizienten hat, der mindestens annähernd gleich dem des Siliziums ist.
Halbleiteranordnung nach einem der Ansprüche 1 bis 3» d a durch gekennzeichnet, daß die Glasschioht (68) sich über den gesamten Umfang der Oxydschioht erstreckt und einen Teil des Halbleiterkörpers bedeckt, der außerhalb des Umfange der Oxydschicht liegt und diesen Teil abdichtet.
5. Halbleiteranordnung nach Anspruch 1,dadurch g e kennzeiohnet , daß zwischen der von der Ringnut (54) freigelegten Fläche des Halbleiterkörpers (20) und der Glasschicht (68) eine Metallschicht (56) vorgesehen ist.
6. Verfahren zur Herstellung einer hermetischen Abdichtung an der Außenfläche einer Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Außenfläche mit einer Schicht (32) aus einem Oxyd des Halbleitermaterials versehen wird, daß hierauf ein ringförmiger Teil der Oxydschicht, der den Bereich der Oxydschicht, welcher die gleichrichtende Fläche (28, 30) bedeckt, entfernt wird, um einen Teil der angrenzenden Außenfläche des Halbleiter-
009810/1078
körpers (20) freizulegen, daß sodann eine Glassohioht (68) auf die Oxydschicht (32) und die angrenzende Außenfläche der Halbleiteroberfläohe aufgebracht wird, worauf mindestens gewisse Teile der angrenzenden Außenfläche abgeschnitten werden.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet! daß vor dem Aufbringen der Glasschicht (68) der Halbleiterkörper mit einer Metallschicht versehen wird.
0 09810/1078
Leerseite
DE19671589882 1966-03-14 1967-02-21 Halbleiteranordnung Pending DE1589882A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US53413566A 1966-03-14 1966-03-14

Publications (1)

Publication Number Publication Date
DE1589882A1 true DE1589882A1 (de) 1970-03-05

Family

ID=24128825

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671589882 Pending DE1589882A1 (de) 1966-03-14 1967-02-21 Halbleiteranordnung

Country Status (4)

Country Link
US (2) US3514848A (de)
DE (1) DE1589882A1 (de)
GB (1) GB1117857A (de)
NL (1) NL6703492A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5639325A (en) * 1995-02-01 1997-06-17 The Whitaker Corporation Process for producing a glass-coated article

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1303509B (de) * 1959-09-22 1972-07-13 Carman Laboratories Inc
US3247428A (en) * 1961-09-29 1966-04-19 Ibm Coated objects and methods of providing the protective coverings therefor
US3303399A (en) * 1964-01-30 1967-02-07 Ibm Glasses for encapsulating semiconductor devices and resultant devices
US3197681A (en) * 1961-09-29 1965-07-27 Texas Instruments Inc Semiconductor devices with heavily doped region to prevent surface inversion
NL297002A (de) * 1962-08-23 1900-01-01
US3408542A (en) * 1963-03-29 1968-10-29 Nat Semiconductor Corp Semiconductor chopper amplifier with twin emitters
US3319311A (en) * 1963-05-24 1967-05-16 Ibm Semiconductor devices and their fabrication
US3271124A (en) * 1963-09-16 1966-09-06 Bell Telephone Labor Inc Semiconductor encapsulation
GB1054450A (de) * 1963-09-26 1900-01-01
US3361592A (en) * 1964-03-16 1968-01-02 Hughes Aircraft Co Semiconductor device manufacture
US3369290A (en) * 1964-08-07 1968-02-20 Rca Corp Method of making passivated semiconductor devices
US3307079A (en) * 1964-10-20 1967-02-28 Burroughs Corp Semiconductor switch devices
US3368024A (en) * 1965-12-22 1968-02-06 Owens Illinois Inc Glass semiconductor housing having its interior surfaces covered with an alkali-freesolder glass

Also Published As

Publication number Publication date
GB1117857A (en) 1968-06-26
USB534135I5 (de)
NL6703492A (de) 1967-09-15
US3514848A (en) 1970-06-02

Similar Documents

Publication Publication Date Title
DE1514818C3 (de)
DE1282196B (de) Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3229250C2 (de)
DE2153103B2 (de) Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE2149766A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2357376C3 (de) Mesa-Thyristor und Verfahren zu seiner Herstellung
DE2033532B2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE1964979B2 (de) Halbleiterbauelement mit wenigstens einem lateralen transistor und verfahren zu seiner herstellung
DE2500235C2 (de) Ein-PN-Übergang-Planartransistor
DE3637513C2 (de)
DE2040929A1 (de) Ohmsche Kontaktanordnung fuer Halbleitervorrichtungen
DE1289188B (de) Metallbasistransistor
DE1929084C3 (de) Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes
DE1589882A1 (de) Halbleiteranordnung
DE2105164C2 (de) Halbleiterbauelement mit Basis- und Emitterzone und Widerstandsschicht und Verfahren zu seiner Herstellung
EP1344245A1 (de) Verfahren zum herstellen eines eine mikrostruktur aufweisenden festkörpers
DE1789171C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1614286C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1489017C2 (de) Verfahren zum Herstellen ohmscher Kontakelektroden für Halbleiterbauelemente
DE1286220C2 (de) Verfahren zum herstellen von aluminium und nickel enthaltenden legierungskontakten
DE2058930C3 (de) Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors mit einer Gate-Isolierschicht aus einer Oxydschicht und einer Nitridschicht